KR101167425B1 - 방열기판 및 그 제조방법 - Google Patents

방열기판 및 그 제조방법 Download PDF

Info

Publication number
KR101167425B1
KR101167425B1 KR1020100091226A KR20100091226A KR101167425B1 KR 101167425 B1 KR101167425 B1 KR 101167425B1 KR 1020100091226 A KR1020100091226 A KR 1020100091226A KR 20100091226 A KR20100091226 A KR 20100091226A KR 101167425 B1 KR101167425 B1 KR 101167425B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
copper
alumina layer
circuit
Prior art date
Application number
KR1020100091226A
Other languages
English (en)
Other versions
KR20120029250A (ko
Inventor
박성근
임창현
최석문
김광수
강정은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100091226A priority Critical patent/KR101167425B1/ko
Priority to JP2010270766A priority patent/JP2012064914A/ja
Priority to CN2010106097657A priority patent/CN102403280A/zh
Priority to US13/007,414 priority patent/US20120067623A1/en
Publication of KR20120029250A publication Critical patent/KR20120029250A/ko
Application granted granted Critical
Publication of KR101167425B1 publication Critical patent/KR101167425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 방열기판 및 그 제조방법에 관한 것으로, 구리기판(330), 구리기판(330)의 일면에 형성된 알루미나층(320), 알루미나층(320)에 형성된 제1 회로층(340) 및 제1 회로층(340)에 형성된 제2 회로층(350)으로 구성되고, 상기 제1 회로층(340)을 구성하는 제1 패드부(340b) 또는 제2 회로층(350)을 구성하는 제2 패드부(350b)에 발열소자(600)가 실장되고, 특히, 상기 알루미나층(320)에 개구부(390)를 형성한 후, 구리기판(330)의 노출면에 발열소자(600)를 직접 실장하는 반도체패키지(700)를 구현하는 것을 특징으로 한다. 기존에 통상적으로 사용되었던 알루미늄기판(310)을 열전도도가 뛰어난 구리기판(330)으로 대체함으로써 방열특성을 개선하고, 절연층으로서 에폭시수지층 대신에 알루미나층(320)을 사용함으로써 고온에서 절연층이 박리되는 문제를 해결할 수 있으며, 동시에 열 방출 효과를 더욱 향상시킨다. 더 나아가 발열소자(600)를 구리기판(330)에 직접 실장함으로써 방열특성이 향상된 방열기판 및 그 제조방법을 제공하기 위한 것이다.

Description

방열기판 및 그 제조방법{HEAT-RADIATING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 방열기판 및 그 제조방법에 관한 것이다.
최근 다양한 분야에서 응용되는 파워소자 및 파워모듈의 방열문제를 해결하기 위해 열전도 특성이 좋은 금속재료를 이용하여 여러가지 형태의 방열기판을 제작하고자 노력하고 있다. 최근에는 양극산화를 이용하여 발열소자의 열 방출을 극대화하기 위한 방열기판에 대한 연구가 진행되고 있다.
도 1 내지 도 3 에는 양극산화 공법을 이용한 방열기판의 제조방법에 대한 단면도가 공정순서대로 도시되어있다. 이를 참조하여, 종래의 방열기판의 제조방법을 설명하면 다음과 같다.
먼저, 알루미늄기판(110)의 일면에 양극산화 공정을 거쳐 알루미나층(120)이 형성된 양극산화기판(111)을 준비한다.
다음, 상기 양극산화기판(111)의 일면에 전해도금 또는 무전해도금을 이용하여 회로층(130)을 형성한다.
종래의 양극산화를 이용한 방열기판의 경우 알루미늄의 열전달 효과가 크기 때문에, 발열소자에서 발생한 열이 알루미늄기판을 통하여 외부로 방출되었다. 따라서, 방열기판 상에 형성된 발열소자는 높은 열을 받지 않았고, 이에 따라, 발열소자의 성능이 떨어지는 문제점을 해결할 수 있었다.
그러나, 전자부품이 소형화, 박형화 됨에 따라, 방열기판의 국소면적에 수용되는 발열소자의 밀도가 높아졌고, 따라서, 방열기판은 발열소자에서 방출하는 열을 빠른 시간 내에 기판의 외부로 방출할 수 있어야 한다.
이러한 문제를 개선하기 위하여 열 흡수력 및 열 방출력이 우수한 재질을 사용하여 방열기판을 제작하기도 한다.
그러나, 양극산화 공법을 이용한 방열기판의 제조공정에서 사용할 수 있는 베이스 기판의 재질은 알루미늄 혹은 알루미늄 합금으로 제한될 수 밖에 없었다. 따라서, 알루미늄보다 열전도도가 뛰어난 구리를 베이스 기판으로 사용할 경우, 구리기판에 알루미나층을 형성하는 것은 불가능하다는 문제점이 있었다.
도 4 에는 종래기술에 따른 발열소자 실장형 방열기판 패키지(200)의 단면도가 도시되어 있다.
알루미늄 혹은 구리로 형성된 기판(210)에, 절연층으로서 에폭시수지층(220)을 형성하고, 알루미늄 또는 구리를 이용하여 회로층(230)을 형성하였다. 상기 회로층(230)의 패드부(240)에 열확산기(250), 발열소자(260) 순으로 실장하고, 발열소자(260)와 상기 회로층(230)의 회로패턴을 알루미늄 와이어(270)로 연결하였다.
그러나, 통상 절연층으로 사용되는 에폭시수지층(220)의 열전도도는, 알루미나층의 열전도도보다 떨어지는 단점이 있어 열 방출 능력에 한계가 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로, 본 발명의 목적은, 알루미늄기판에 알루미나층이 형성된 방열기판에 대하여, 상기 알루미늄기판을 열전도도가 뛰어난 구리기판으로 대체하여 방열기판의 열 방출 특성을 개선하는 것이고, 그 과정에서 양극산화 공법을 적용한다. 또한, 절연층으로서 에폭시수지층 대신에 알루미나층을 사용함으로써 고온에서 절연층이 박리되는 문제를 해결할 수 있다. 더 나아가 방열기판에 패키지 구현시, 구리기판에 형성된 알루미나층의 일부를 제거하여 개구부를 형성하고, 구리기판의 노출부에 발열소자를 직접 실장함으로써 방열특성이 향상된 방열기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명에 따른 바람직한 제1 실시예에 따른 방열기판은, 구리기판, 상기 구리기판의 일면에 형성된 알루미나층, 및 상기 알루미나층에 형성되고, 제1 회로패턴 및 제1 패드부를 포함하는 제1 회로층을 포함하여 구성된다. 또한, 상기 구리기판과 상기 알루미나층 사이에는 시드층이 더 포함될 수 있다.
여기서, 상기 제1 회로층은 구리 또는 알루미늄으로 형성된 것을 특징으로 한다.
또한, 상기 제1 패드부에 발열소자가 실장된 것을 특징으로 한다.
또한, 상기 알루미나층을 관통하도록 개구부를 형성하고, 상기 개구부를 통해 노출된 상기 구리기판에 발열소자가 실장된 것을 특징으로 한다.
본 발명에 따른 바람직한 제2 실시예에 따른 방열기판은 상기 방열기판은 구리기판, 상기 구리기판의 일면에 형성된 알루미나층, 상기 알루미나층에 형성된 제1 회로층(제1 회로패턴 및 제1 패드부를 포함함.) 및 상기 제1 회로층에 형성된 제2 회로층(상기 제1 회로패턴에 대응하도록 형성된 제2 회로패턴 및 상기 제2 패드부에 대응하도록 형성된 제2 패드부를 포함함.)을 포함하여 구성된다. 또한, 상기 구리기판과 상기 알루미나층 사이에는 시드층이 더 포함될 수 있다.
여기서, 상기 제1 회로층은 알루미늄으로 형성되고, 상기 제2 회로층은 구리로 형성된 것을 특징으로 한다.
또한, 상기 제2 패드부에 발열소자가 실장된 것을 특징으로 한다.
또한, 상기 알루미나층을 관통하도록 개구부를 형성하고, 상기 개구부를 통해 노출된 상기 구리기판에 발열소자가 실장된 것을 특징으로 한다.
본 발명의 바람직한 제1 실시예에 따른 방열기판의 제조방법은, (A) 알루미늄기판의 전면에 알루미나층이 형성된 양극산화기판을 준비하는 단계, (B) 상기 양극산화기판의 일면에 구리기판을 형성하는 단계, (C) 상기 양극산화기판의 타면으로부터 상기 구리기판에 접한 상기 알루미나층 전까지 상기 양극산화기판을 제거하는 단계, (D) 상기 구리기판에 접한 알루미나층의 노출면에 제1 회로패턴 및 제1 패드부를 포함하는 제1 회로층을 형성하는 단계를 포함하여 구성된다. 또한, 상기 (A)단계와 상기 (B)단계 사이에 (A') 양극산화기판의 일면에 시드층을 형성하는 단계를 더 포함할 수 있다.
한편, 상기 (D)단계 이후에 (E) 상기 알루미나층을 관통하는 개구부를 형성하는 단계, (F) 상기 개구부를 통해 노출된 상기 구리기판에 발열소자를 실장하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (D)단계 이후에 (G)상기 제1 패드에 발열소자를 실장하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 회로층은 구리로 형성되는 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 방열기판의 제조방법은, (A) 알루미늄기판의 전면에 알루미나층이 형성된 양극산화기판을 준비하는 단계, (B) 상기 양극산화기판의 일면에 구리기판을 형성하는 단계, (C) 상기 양극산화기판의 타면으로부터 상기 알루미늄기판 전까지 상기 알루미나층을 제거하고, 상기 알루미늄기판을 선택적으로 제거하여 제1 회로패턴 및 제1 패드부를 포함하는 제1 회로층을 형성하는 단계, (D) 상기 제1 회로층의 제1 회로패턴에 대응하는 제2 회로패턴 및 상기 제1 회로층의 제1 패드부에 대응하는 제2 패드부를 형성하는 단계를 포함하여 구성된다. 또한, 상기 (A)단계와 상기 (B)단계 사이에, (A') 양극산화기판의 일면에 시드층을 형성하는 단계를 더 포함하여 구성될 수 있다.
한편, 상기 (D)단계 이후에, (E) 상기 알루미나층을 관통하는 개구부를 형성하는 단계, (F) 상기 개구부를 통해 노출된 상기 구리기판에 발열소자를 실장하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (D)단계 이후에, (G) 상기 제2 패드에 발열소자를 실장하는 것을 특징으로 한다.
여기서, 상기 제2 회로층은 구리로 형성된 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해 질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 알루미늄기판을 기본부재로 사용하여 양극산화 공법으로 형성된 방열기판에 대하여, 알루미늄기판 대신 열전도율이 보다 높은 구리기판을 기본부재로 사용함으로써 방열기판의 열 방출 특성을 더욱 개선시키는 효과가 있다.
또한, 절연층으로서 통상적으로 사용되는 에폭시수지층 대신에, 양극산화 공법을 통해 형성된 알루미나층을 사용함으로써, 고온에서 절연층이 박리되는 문제점을 개선한다. 더 나아가, 양극산화 공법을 통해 형성된 알루미나층은 고순도의 절연층이므로 방열특성을 더욱 향상시키는 효과가 있다.
또한, 알루미나층은 에폭시수지층보다 제거가 용이하므로, 알루미나층의 일부를 제거한 후, 노출된 구리기판 상에 발열소자를 직접 실장할 수 있게 되어 방열기판의 열 방출 특성을 최대화할 수 있는 효과가 있다.
도 1 내지 도 3은 종래기술에 따른 방열기판의 제조방법을 공정순서대로 도시한 단면도;
도 4는 종래기술에 따른 발열소자 실장형 방열기판의 단면도;
도 5는 본 발명의 바람직한 제1 실시예에 따른 방열기판의 단면도;
도 6은 본 발명의 바람직한 제2 실시예에 따른 방열기판의 단면도;
도 7 내지 도11은 본 발명의 바람직한 제1 실시예에 따른 방열기판의 제조방법을 공정순서대로 도시한 단면도;
도 12 내지 도 19는 본 발명의 바람직한 제2 실시예에 따른 방열기판의 제조방법을 공정순서대로 도시한 단면도; 및
도 20 및 도 21은 본 발명의 실시예에 따른 발열소자 실장형 방열기판의 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
방열기판의 구조
도 5는 본 발명의 바람직한 제1 실시예에 따른 방열기판의 단면도이다.
도 5에 도시한 바와 같이, 본 실시예에 따른 방열기판(300)은 구리기판(330), 구리기판(330)의 일면에 형성된 알루미나층(320) 및 알루미나층(320)에 형성된 제1 회로층(340)으로 구성된다. 여기서, 상기 제1 회로층(340)은 제1 회로패턴(340a) 및 제1 패드부(340b)를 포함하여 구성된다. 또한, 상기 구리기판(330) 및 상기 알루미나층(320) 사이에 시드층(380)을 더 포함할 수 있다.
구리기판(330)은 방열기판의 기초부재로서, 발열소자로부터 발생하는 열을 공기 중으로 방출하는 부재이다. 상기 구리기판(330)은 일반적인 수지층으로 구성된 기판에 비하여 강도가 크고, 이에 따라 방열기판(300)의 외부로부터 작용하는 응력에 대한 저항력이 강하다는 장점이 있다. 또한, 열전도도의 측면에서 보면, 알루미늄의 열전도도는 238 W/mK 인 반면, 구리의 열전도도는 397 W/mK 이다. 따라서, 방열기판(300)의 기초부재로서 알루미늄기판(310; 도 7 내지 도 10 참조) 대신 구리기판(330)을 이용함으로써 방열효과를 극대화할 수 있다.
알루미나층(320)은 알루미늄기판(310; 도 7 및 도 8 참조)을 양극산화하여 형성된 것이다. 여기서, 알루미나층(320)은 구리기판(330)의 일면에 형성된 절연층으로서, 제1 회로층(340)과 구리기판(330)이 전기적으로 단락되지 않도록 절연시키는 역할을 한다. 또한, 양극산화 공법으로 형성되기 때문에 고순도의 절연층 구현이 가능하다.
한편, 통상적으로 절연층에 사용되는 에폭시 수지의 열전도도는 2~4 W/mK 인 반면, 양극산화법으로 형성된 알루미나층(320)의 열전도도 20~25 W/mK 이므로, 열전도도가 높은 알루미나층(320)을 절연층으로 사용함으로써 방열기판(300)의 열 방출 특성을 더욱 개선시키는 효과가 있다.
한편, 구리기판(330)에 알루미나층(320)을 형성하는 공정에 대해서는 방열기판의 제조방법에 대한 상세한 설명에서 논의하도록 한다.
제1 회로층(340)은 제1 회로패턴(340a) 및 제1 패드부(340b)를 포함하여 구성되고, 알루미나층(320)에 형성된다. 또한, 제1 회로층(340)은 알루미늄 또는 구리로 형성될 수 있다.
시드층(380)은 무전해도금 또는 스퍼터링 공정을 이용하여 알루미나층(320)에 형성된 얇은 금속층으로서, 이후 알루미나층(320)에 구리기판(330)을 형성할 때, 인입선의 역할을 수행한다. 다만, 구리기판(330)의 형성방법에 따라 상기 시드층(380)은 생략될 수 있다.
도 6은 본 발명의 바람직한 제2 실시예에 따른 방열기판의 단면도이다.
도 6에 도시한 바와 같이, 본 실시예에 따른 방열기판(400)은, 구리기판(330), 구리기판(330)의 일면에 형성된 알루미나층(320), 알루미나층(320)에 형성된 제1 회로층(340) 및 제1 회로층(340)에 형성된 제2 회로층(350)으로 구성된다. 여기서 상기 제1 회로층(340)은 제1 회로패턴(340a) 및 제1 패드부(340b)를 포함하고, 상기 제2 회로층(350)은 상기 제1 회로패턴(340a)에 대응하도록 형성된 제2 회로패턴(350a) 및 상기 제1 패드부(340b)에 대응하도록 형성된 제2 패드부(350b)를 포함한다. 또한, 상기 구리기판(330) 및 상기 알루미나층(320) 사이에 시드층(380)을 더 포함할 수 있다.
상기 구리기판(330), 상기 알루미나층(320) 및 상기 시드층(380)은, 상기 본 발명의 바람직한 제1 실시예에 따른 방열기판에서 기술한 내용과 동일하므로 본 실시예에서는 설명을 생략하기로 한다.
제1 회로층(340)은 제1 회로패턴(340a) 및 제1 패드부(340b)를 포함하여 구성되고, 상기 알루미나층(320)에 형성된다. 여기서, 상기 제1 회로층(340)은, 방열기판(400)의 제조공정 중, 양극산화 공법으로 알루미나층(320)을 형성한 이후에 양극산화의 기초부재가 되었던 알루미늄기판(310)이 선택적으로 제거되고 패터닝됨으로써 상기 알루미나층(320)에 잔류하여 형성된 것이다.
제2 회로층(350)은 제2 회로패턴(350a) 및 제2 패드부(350b)를 포함하여 구성되고, 상기 제1 회로층(340)에 형성된다. 구체적으로 제2 회로패턴(350a)은 상기 제1 회로패턴(340a)에 대응하도록 형성되고, 제2 패드부(350b)는 상기 제1 패드부(340b)에 대응하도록 형성된다. 여기서, 제2 회로층(350)은 구리로 형성되는 것이 바람직하나, 반드시 이에 한정되는 것은 아니다.
방열기판의 제조방법
도 7 내지 도 11은 본 발명의 바람직한 제1 실시예에 따른 방열기판을 제조하는 방법을 설명하기 위한 공정 단면도이다. 이하, 이를 참조하여, 본 실시예에 따른 방열기판의 제조방법에 대해 설명하면 다음과 같다.
먼저, 도 7에 도시한 바와 같이, 알루미늄기판(310)을 준비한다. 이때, 상기 알루미늄기판(310)은 양극산화 공법을 이용하여 알루미나층(320)을 형성하기 위한 부재이고, 추후 상기 알루미나층(320)에 구리기판(330)이 형성된 이후 공정에서 전부 또는 선택적으로 제거되는 구성이다.
다음, 도 8에 도시한 바와 같이, 알루미늄기판(310)을 양극산화하여 알루미나층(320)이 형성된 양극산화기판(311)을 형성한다. 여기서, 알루미나층(320)은 절연층으로서 상기 제1 회로층(340)과 구리기판(330)(추후 공정에서 형성되는 구성임.)이 전기적으로 단락되지 않도록 절연시키는 역할을 한다.
알루미나층(320)을 형성하는 공정을 구체적으로 살펴보면, 알루미늄기판(310)을 직류 전원의 양극에 접속하여 산성 용액(전해질 용액)에 침지함으로써, 알루미늄기판(310)의 표면에 알루미나층(320)으로 구성된 절연층을 형성할 수 있다. 알루미늄기판(310)의 표면이 전해질 용액과 반응하여 경계면에서 알루미늄 이온(Al3 +)이 형성되고, 알루미늄기판(310)에 가해지는 전압에 의해 알루미늄기판(310)의 표면에 전류밀도가 집중되어 국부적인 열이 발생하며, 열에 의하여 더욱 많은 알루미늄 이온이 형성된다. 그 결과, 알루미늄기판(310)의 표면에 복수의 홈이 형성되고, 산소 이온(O2 -)이 전기장의 힘으로 상기 홈으로 이동하여 전해질 알루미늄 이온과 반응함으로써 알루미나층(320)을 형성할 수 있다.
여기서, 알루미나층(320)은 다른 절연부재에 비해서 열전도율이 좋기 때문에, 알루미나층(320)이 알루미늄기판(310)의 전면에 형성되더라도 알루미늄기판(310)의 열방출은 원활하게 이루어질 수 있다.
다음, 도 9에 도시한 바와 같이, 상기 양극산화기판(311)의 일면에 구리기판(330)을 형성한다. 구리기판(330)은 스퍼터링 공법을 이용하여 증착하거나, 도금공정을 이용하여 형성한다.
여기서, 스퍼터링 공정이란 금속 입자를 목표면에 분사하여 금속으로 구성된 박막을 증착하는 방식이며, 금, 은, 구리 등의 박막을 형성할 수 있다.
한편, 도 8에서 알루미나층(320)을 형성한 후, 전해도금으로 구리기판을 형성하기 위해 시드층(380)을 먼저 형성할 수 있다. 이 때, 시드층(380)은 무전해도금 또는 스퍼터링 공법을 이용하여 알루미나층(320)에 형성된 얇은 금속층으로, 전해도금을 수행하기에 적합한 두께를 갖도록 형성하고, 전해도금으로 구리기판(330)을 형성하기 위한 인입선의 역할을 수행한다.
다음, 도 10에 도시한 바와 같이, 상기 양극산화기판(311)의 타면으로부터 상기 구리기판(330)에 접한 상기 알루미나층(320) 전까지 양극산화기판(311)을 제거한다. 또한, 본 단계를 더욱 구체적으로 살펴보면, 구리기판(330)이 형성된 양극산화기판(311)을 에칭용액에 침지하고, 에칭용액의 조성, 에칭시간을 조절함으로써, 양극산화기판(311)의 타면으로부터 구리기판(330)에 접한 알루미나층(320) 전까지 불필요한 알루미나층(320) 및 알루미늄기판(310)을 제거한다. 결국, 알루미나층(320)을 형성하는데 이용했던 알루미늄기판(310)이 전부 제거되고, 구리기판(330)의 일면에 알루미나층(320)이 구비된다.
다음, 도 11에 도시한 바와 같이, 상기 구리기판(330)에 접한 알루미나층(320)의 노출면에 제1 회로층(340)을 형성한다. 제1 회로층(340)은 제1 회로패턴(340a) 및 제1 패드부(340b)를 포함한다.
구체적으로, 상기 알루미나층(320)에 드라이 필름을 도포하고, 마스크로 블로킹한 상태에서, 자외선을 조사한다. 그 후, 드라이 필름을 현상액에 작용시키면, 자외선의 조사에 의해 경화된 부분은 그대로 남는 반면, 경화되지 않은 부분은 제거되어 도금레지스트 패턴이 형성된다. 도금 공법을 이용하여, 상기 도금레지스트 패턴으로부터 노출된 알루미나층(320)에 제 1 회로층(340)을 형성하고, 도금레지스트 패턴을 제거한다.
도 12 내지 도 19는 본 발명의 바람직한 제2 실시예에 따른 방열기판을 제조하는 방법을 설명하기 위한 공정 단면도이다. 이하, 이를 참조하여, 본 실시예에 따른 방열기판의 제조방법에 대해 설명하면 다음과 같다.
먼저, 도 12 내지 도 14에 도시된 제조공정은 상기 본 발명의 바람직한 제1 실시예에 따른 방열기판의 도 7 내지 도 9에 도시된 제조공정과 동일하다.
다음, 도 15에 도시된 바와 같이, 상기 양극산화기판(311)의 타면으로부터 상기 알루미늄기판(310) 전까지 상기 알루미나층(320)을 제거한 후, 상기 알루미늄기판(310)을 일정 두께만 남겨두고 선택적으로 제거한다. 여기서, 상기 일정두께라 함은, 후술할 공정에서 잔류하는 알루미늄기판(310)으로 형성할 제1 회로층(340)의 두께를 의미한다.
구리기판(330)이 형성된 양극산화기판(311)을 에칭 용액에 침지하고, 에칭용액의 조성, 에칭시간을 조절하여 원하는 영역까지의 부분에칭이 가능하다.
다음, 도 16에 도시된 바와 같이, 상기 잔류하는 알루미늄기판(310) 상에 드라이필름을 도포하고, 이를 패터닝하여 에칭레지스트 패턴(325)을 형성한다. 형성 방법은 이상 설명한 바와 동일하다.
다음, 도 17 및 도 18에 도시된 바와 같이, 에칭레지스트 패턴(325)으로부터 노출된 알루미늄기판(310)의 노출부를 에칭하여 선택적으로 제거하고(도 17 참조), 상기 에칭레지스트 패턴(325)을 박리하여, 제1 회로층(340)을 형성한다(도 18 참조). 여기서, 제1 회로층(340)은 제1 회로패턴(340a) 및 제1 패드부(340b)를 포함한다.
다음, 도 19에 도시된 바와 같이, 상기 제1 회로층(340)에 제2 회로층(350)을 형성한다. 여기서, 제2 회로층(350)은 제2 회로패턴(350a) 및 제2 패드부(350b)를 포함하며, 상기 제2 회로패턴(350a)은 상기 제1 회로패턴(340a)에 대응하고, 상기 제2 패드부(350b)는 상기 제1 패드부(340b)에 대응하도록 형성된다.
이때, 상기 제2 회로층(350)은 구리로 형성되는 것이 바람직하나, 반드시 이에 한정되는 것은 아니다. 한편, 제2 회로층(350)을 형성하는 공정은 상기 본 발명의 바람직한 제1 실시예에 따른 방열기판(300)의 제조방법에서 도금레지스트를 이용하여 제1 회로층(340)을 형성하는 공정과 동일하다.
더 나아가, 본 발명의 바람직한 제1 실시예 또는 제2 실시예에 따른 방열기판은 발열소자에서 발생하는 열을 공기중으로 방출한다. 이하, 발열소자가 방열기판에 실장된 구조에 대하여 설명한다.
도 20은 본 발명의 제2 실시예에 따른 방열기판에 발열소자가 실장된 구조의 단면도이다.
본 발명의 바람직한 제2 실시예에 따른 방열기판(400)에서, 발열소자(600)는 제2 회로층(350)에 포함된 제2 패드부(350b)에 실장될 수 있다. 제1 패드부(340b)는 알루미늄으로 형성되고, 제2 패드부(350b)는 구리로 형성되는 경우, 높은 열전도도를 갖는 구리의 물리적 특성상, 발열소자(600)에서 발생하는 열을 효과적으로 방출할 수 있다. 또한, 제1 패드부(340b)가 알루미늄으로 형성될 때, 제1 패드부(340b)는 발열소자(600)와 접착성이 좋지 않으므로, 이를 개선시키기 위해 상기 제2 패드부(350b)는 접착층이 될 수 있다.
한편, 본 발명의 바람직한 제1 실시예에 따른 방열기판(300)에서, 발열소자(600)는 제1 회로층(340)에 포함된 제1 패드부(340b)에 실장될 수 있다. 즉, 도 20에 도시된 제2 회로층(350)은 선택적으로 생략될 수 있다. 제1 패드부(340b)가 구리로 형성된 경우, 높은 열전도도를 갖는 구리의 물리적 특성상, 발열소자(600)에서 발생하는 열을 효과적으로 방출할 수 있다.
도 21은 본 발명의 제1 또는 제2 실시예에 따른 방열기판에서, 구리기판(330)에 발열소자(600)가 직접 실장된 구조의 단면도이다.
구체적으로, 상기 제1 실시예에 따른 방열기판(300) 또는 제2 실시예에 따른 방열기판(400)에서, 알루미나층(320)을 관통하도록 개구부(390)를 형성하고, 상기 개구부(390)를 통해 알루미나층(320)으로부터 노출된 구리기판(330)에 솔더패드(610)를 부착한 후, 여기에 발열소자(600)를 실장할 수 있다. 열전도율이 구리보다 상대적으로 낮은 알루미나층(320)이 제거되어, 발열소자(600)가 구리기판(330)에 직접적으로 연결되므로 열 방출 효과를 더욱 향상시킬 수 있다. 또한, 기존에 에폭시 수지를 절연층으로 사용한 패키지 구조(도 4를 참조)에서는, 에폭시 수지를 기판으로부터 제거하기가 용이하지 않아 기판에 발열소자(600)를 직접 실장하는 것이 불가능하였으나, 본 발명의 제1 또는 제2 실시예에 따른 방열기판은 이러한 문제점을 해결하여 발열소자 패키지(700)의 열방출 효과를 극대화할 수 있다..
111 : 양극산화기판 110 : 알루미늄기판
120 : 알루미나층 130 : 회로층
140 : 발열소자 210 : 베이스기판
220 : 에폭시수지층 230 : 회로층
240 : 패드부 250 : 열확산기
260 : 발열소자 270 : 알루미늄와이어
300, 400 : 방열기판 310 : 알루미늄기판
320 : 알루미나층 325 : 에칭레지스트 패턴
311 : 양극산화기판 330 : 구리기판
340 : 제1 회로층 100, 200, 500, 700 : 반도체 패키지
340a : 제1 회로패턴 340b : 제1 패드부
350 : 제2 회로층 350a : 제2 회로패턴
350b : 제2 패드부 360 : 몰딩부
370 : 와이어 380 : 시드층
390 : 개구부 600 : 발열소자
610 : 솔더패드

Claims (19)

  1. 구리기판;
    상기 구리기판의 일면에 형성된 알루미나층; 및
    상기 알루미나층에 형성되고, 제1 회로패턴 및 제1 패드부를 포함하는 제1 회로층;
    을 포함하며, 상기 구리기판과 상기 알루미나층 사이에 시드층을 더 포함하는 것을 특징으로 하는 방열기판.
  2. 구리기판;
    상기 구리기판의 일면에 형성된 알루미나층;
    상기 알루미나층에 형성되고, 제1 회로패턴 및 제1 패드부를 포함하는 제1 회로층; 및
    상기 제1 회로패턴에 대응하도록 형성된 제2 회로패턴 및 상기 제1 패드부에 대응하도록 형성된 제2 패드부를 포함하는 제2 회로층
    을 포함하는 것을 특징으로 하는 방열기판.
  3. 구리기판;
    상기 구리기판의 일면에 형성된 알루미나층; 및
    상기 알루미나층에 형성되고, 제1 회로패턴 및 제1 패드부를 포함하는 제1 회로층;
    을 포함하며, 상기 제1 패드부에 발열소자가 실장된 것을 특징으로 하는 방열기판.
  4. 청구항 1 또는 2에 있어서,
    상기 제1 패드부에 발열소자가 실장된 것을 특징으로 하는 방열기판.
  5. 청구항 2에 있어서,
    상기 제2패드부에 발열소자가 실장된 것을 특징으로 하는 방열기판.
  6. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 알루미나층을 관통하도록 형성된 개구부;
    를 더 포함하고,
    상기 개구부를 통해 노출된 상기 구리기판에 솔더패드를 통해 발열소자가 실장된 것을 특징으로 하는 방열기판.
  7. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 제1 회로층은 구리 또는 알루미늄으로 형성된 것을 특징으로 하는 방열기판.
  8. 청구항 2에 있어서,
    상기 제1 회로층은 알루미늄으로 형성되고, 상기 제2 회로층은 구리로 형성된 것을 특징으로 하는 방열기판.
  9. 청구항 2 또는 3에 있어서,
    상기 구리기판과 상기 알루미나층 사이에 시드층을 더 포함하는 것을 특징으로 하는 방열기판.
  10. (A) 알루미늄기판의 전면에 알루미나층이 형성된 양극산화기판을 준비하는 단계;
    (B) 상기 양극산화기판의 일면에 구리기판을 형성하는 단계;
    (C) 상기 양극산화기판의 타면으로부터 상기 구리기판에 접한 상기 알루미나층 전까지 상기 양극산화기판을 제거하는 단계;
    (D) 상기 구리기판에 접한 알루미나층의 노출면에 제1 회로패턴 및 제1 패드부를 포함하는 제1 회로층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 (D)단계 이후에,
    (E) 상기 알루미나층을 관통하는 개구부를 형성하는 단계;
    (F) 상기 개구부를 통해 노출된 상기 구리기판에 솔더패드를 통해 발열소자를 실장하는 단계;를 더 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 (D)단계 이후에,
    (G) 상기 제1 패드에 발열소자를 실장하는 것을 특징으로 하는 방열기판의 제조방법.
  13. 청구항 10에 있어서,
    상기 제1 회로층은 구리로 형성되는 것을 특징으로 하는 방열기판의 제조방법.
  14. 청구항 10에 있어서,
    상기 (A)단계와 상기 (B)단계 사이에,
    (A') 양극산화기판의 일면에 시드층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  15. (A) 알루미늄기판의 전면에 알루미나층이 형성된 양극산화기판을 준비하는 단계;
    (B) 상기 양극산화기판의 일면에 구리기판을 형성하는 단계;
    (C) 상기 양극산화기판의 타면으로부터 상기 알루미늄기판 전까지 상기 알루미나층을 제거하고,
    상기 알루미늄기판을 선택적으로 제거하여 제1 회로패턴 및 제1 패드부를 포함하는 제1 회로층을 형성하는 단계;
    (D) 상기 제1 회로층의 제1 회로패턴에 대응하는 제2 회로패턴 및 상기 제1 회로층의 제1 패드부에 대응하는 제2 패드부를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  16. 청구항 15에 있어서,
    상기 (D)단계 이후에,
    (E) 상기 알루미나층을 관통하는 개구부를 형성하는 단계;
    (F) 상기 개구부를 통해 노출된 상기 구리기판에 솔더패드를 통해 발열소자를 실장하는 단계;를 더 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  17. 청구항 15에 있어서,
    상기 (D)단계 이후에,
    (G) 상기 제2 패드에 발열소자를 실장하는 것을 특징으로 하는 방열기판의 제조방법.
  18. 청구항 15에 있어서,
    상기 제2 회로층은 구리로 형성된 것을 특징으로 하는 방열기판의 제조방법.
  19. 청구항 15에 있어서,
    상기 (A)단계와 상기 (B)단계 사이에,
    (A') 양극산화기판의 일면에 시드층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 방열기판의 제조방법.
KR1020100091226A 2010-09-16 2010-09-16 방열기판 및 그 제조방법 KR101167425B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100091226A KR101167425B1 (ko) 2010-09-16 2010-09-16 방열기판 및 그 제조방법
JP2010270766A JP2012064914A (ja) 2010-09-16 2010-12-03 放熱基板及びその製造方法
CN2010106097657A CN102403280A (zh) 2010-09-16 2010-12-20 散热基板以及制造该散热基板的方法
US13/007,414 US20120067623A1 (en) 2010-09-16 2011-01-14 Heat-radiating substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100091226A KR101167425B1 (ko) 2010-09-16 2010-09-16 방열기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120029250A KR20120029250A (ko) 2012-03-26
KR101167425B1 true KR101167425B1 (ko) 2012-07-23

Family

ID=45816705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100091226A KR101167425B1 (ko) 2010-09-16 2010-09-16 방열기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US20120067623A1 (ko)
JP (1) JP2012064914A (ko)
KR (1) KR101167425B1 (ko)
CN (1) CN102403280A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240070860A (ko) 2022-11-15 2024-05-22 주식회사 아모그린텍 방열기판 패키지 및 그 제조방법
KR20240109797A (ko) 2023-01-05 2024-07-12 주식회사 아모그린텍 방열기판 패키지 및 그 제조방법
KR20240112448A (ko) 2023-01-12 2024-07-19 주식회사 아모그린텍 방열기판 패키지 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
KR101509747B1 (ko) * 2013-12-20 2015-04-07 현대자동차 주식회사 방열 인쇄 회로 기판 및 그 제조 방법
KR101552422B1 (ko) * 2014-01-14 2015-09-10 성균관대학교산학협력단 발광 다이오드용 기판 및 그 제조방법과 상기 기판을 포함하는 광원 장치
CN109564918B (zh) * 2016-08-10 2023-09-29 三菱电机株式会社 半导体装置
CN109863835B (zh) * 2016-09-27 2022-04-05 奥特斯奥地利科技与系统技术有限公司 部件承载件及其组成件的制造方法
CN111757597B (zh) * 2020-08-04 2021-09-07 景旺电子科技(龙川)有限公司 一种揭盖法制作双面阳极氧化铝基线路板的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036102A (ja) 2005-07-29 2007-02-08 Showa Denko Kk 銅張積層板およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50143072A (ko) * 1974-05-08 1975-11-18
JPS61205145U (ko) * 1986-06-12 1986-12-24
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
JPH02148790A (ja) * 1988-11-29 1990-06-07 Ngk Insulators Ltd 電気回路用基板およびその製造方法
US5198693A (en) * 1992-02-05 1993-03-30 International Business Machines Corporation Aperture formation in aluminum circuit card for enhanced thermal dissipation
JPH07142832A (ja) * 1993-11-12 1995-06-02 Nec Corp プリント基板およびそれを用いた電子回路
JPH07162116A (ja) * 1993-12-01 1995-06-23 Toagosei Co Ltd 金属ベース基板材料およびその製造方法
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
CN1241157C (zh) * 2002-09-20 2006-02-08 新知科技股份有限公司 具有高散热性的发光二极管显示模组
CN1601768A (zh) * 2003-09-22 2005-03-30 福建省苍乐电子企业有限公司 一种发光二极管结构
JP5413707B2 (ja) * 2005-06-06 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 金属−セラミック複合基板及びその製造方法
TWI343109B (en) * 2007-03-23 2011-06-01 Unimicron Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
CN101521986A (zh) * 2009-03-27 2009-09-02 浙江大学 金属基印刷电路板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036102A (ja) 2005-07-29 2007-02-08 Showa Denko Kk 銅張積層板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240070860A (ko) 2022-11-15 2024-05-22 주식회사 아모그린텍 방열기판 패키지 및 그 제조방법
KR20240109797A (ko) 2023-01-05 2024-07-12 주식회사 아모그린텍 방열기판 패키지 및 그 제조방법
KR20240112448A (ko) 2023-01-12 2024-07-19 주식회사 아모그린텍 방열기판 패키지 제조방법

Also Published As

Publication number Publication date
JP2012064914A (ja) 2012-03-29
CN102403280A (zh) 2012-04-04
US20120067623A1 (en) 2012-03-22
KR20120029250A (ko) 2012-03-26

Similar Documents

Publication Publication Date Title
KR101167425B1 (ko) 방열기판 및 그 제조방법
KR101077378B1 (ko) 방열기판 및 그 제조방법
US9984805B2 (en) Inductor component
JP5156732B2 (ja) 発光素子パッケージ用基板の製造方法
KR101194456B1 (ko) 방열기판 및 그 제조방법
TWI644598B (zh) 電路板結構及其形成方法
JP2011249744A (ja) プリント基板およびその製造方法
KR101587004B1 (ko) 엘이디 어레이 기판
US20040132230A1 (en) Ball grid array substrate and method for preparing the same
JP2012004527A (ja) 放熱基板及びその製造方法
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
KR20110136186A (ko) 방열기판 및 그 제조방법
US20120000697A1 (en) Printed circuit board and method of manufacturing the same
KR101322868B1 (ko) 엘이디 패키지 실장용 금속회로기판 및 그 제조방법
US20140054072A1 (en) Printed circuit board and method for manufacturing the same
JP2003142829A (ja) 多層配線基板及びその製造方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
KR20100110152A (ko) 열전도성을 높이기 위한 금속성 인쇄회로기판의 구조 및 제조 방법
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
KR100771291B1 (ko) 방열기판 및 그 제조방법
JP2020155570A (ja) 半導体パッケージ、ダイアタッチフィルム及びその製造方法
KR101460749B1 (ko) 우수한 방열성을 갖는 Ｍｅｔａｌ ＰＣＢ 적층 기술 개발
JPH0495312A (ja) 異方性導電膜
KR20020053253A (ko) 티비지에이 반도체패키지와 이의 제조방법
KR20080030413A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7