CN102403280A - 散热基板以及制造该散热基板的方法 - Google Patents
散热基板以及制造该散热基板的方法 Download PDFInfo
- Publication number
- CN102403280A CN102403280A CN2010106097657A CN201010609765A CN102403280A CN 102403280 A CN102403280 A CN 102403280A CN 2010106097657 A CN2010106097657 A CN 2010106097657A CN 201010609765 A CN201010609765 A CN 201010609765A CN 102403280 A CN102403280 A CN 102403280A
- Authority
- CN
- China
- Prior art keywords
- heat
- layer
- radiating substrate
- circuit layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
在此公开了一种散热基板,该散热基板包括:铜基板;氧化铝层,该氧化铝层形成于所述铜基板的一侧上;第一电路层,该第一电路层形成于所述氧化铝层上;以及第二电路层,该第二电路层形成于所述第一电路层上,其中发热元件安装于所述第一电路层的第一衬垫或所述第二电路层的第二衬垫上,或者在所述氧化铝层上形成开口之后直接安装于所述铜基板的暴露侧上。
Description
相关申请的交叉引用
本申请要求于2010年9月16日提交的题为“Heat-radiating substrate andmethod for manufacturing the same”的韩国专利申请No.10-2010-0091226的权益,该申请的全部内容作为参考而被结合于此。
技术领域
本发明涉及一种散热基板以及制造该散热基板的方法。
背景技术
近来,为解决与应用至各个领域的功率元件及功率模块的散热相关的问题,已致力于通过使用具有高热导率的金属材料来制造各种类型的散热基板。进一步地,已对可通过使用阳极氧化来使散热率最大化的散热基板进行了研究。
图1-图3为示出了通过使用阳极氧化处理来制造散热基板的传统方法的截面图。下文中,将参考图1-图3描述制造散热基板的传统方法。
首先,提供一种阳极氧化基板111,该阳极氧化基板111通过使用阳极氧化处理来在铝基板的一侧形成氧化铝层120而形成。
之后,通过电镀或化学镀,在所述阳极氧化基板111的一侧形成电路层130。
在传统的阳极氧化散热基板中,由于铝展现出良好的热传递效果,所以可通过铝基板来将发射自发热元件的热量释放至外面。因此,安装于阳极氧化散热基板上的发热元件可持续发出高温热量,从而解决了发热元件性能恶化的问题。
然而,随着电子组件变得愈加小且薄,局部布置于散热基板上的发热元件的密度变得愈加高,从而散热基板必须迅速将发射自发热元件的热量送至外面。
为解决此类问题,可通过使用具有优良吸热性及高散热性能的材料来制作散热基板。
然而,底板(base plate)(该底板可用于通过使用阳极氧化处理来制造散热基板的过程中)的原料限于铝或铝合金。因此,当将铜板用作底板时,存在这样一问题,即难以在铜板上形成氧化铝层。
图4为示出了传统散热基板封装200的截面图,该散热基板封装200包括安装于其上的发热元件。
在传统散热基板封装200中,将环氧树脂层220形成于铝板或铜板210上以作为绝缘层,并通过使用铝或铜将电路层230形成于所述环氧树脂层220上。之后,在电路层230的衬垫(pad)240上顺序安装热扩散器250以及发热元件260,且该发热元件260通过使用铝线270而被连接至电路层的电路图案。
然而,由于通常被用作绝缘层的环氧树脂层220的热导率低于氧化铝层的热导率,从而限制了传统散热基板封装200的散热能力。
发明内容
因此,已提出本发明以解决上述问题,本发明意欲提供一种散热基板,该散热基板可通过利用阳极氧化处理,将铝基板替换为具有高热导率的铜基板来改善散热特性。
进一步地,本发明意欲提供一种散热基板,该散热基板可通过使用氧化铝层而非环氧树脂层作为绝缘层,以解决绝缘层在高温时分离的问题。
此外,本发明意欲提供一种散热基板,该散热基板可通过将形成于铜基板上的氧化铝层部分移除、之后直接将发热元件安装于开口所暴露的铜基板上,以改善散热特性。
本发明的一方面提供一种散热基板,该散热基板包括:铜基板;氧化铝层,该氧化铝层形成于所述铜基板的一侧上;以及第一电路层,该第一电路层形成于所述氧化铝层上且包括第一电路图案和第一衬垫。该散热基板可进一步包括:种子层(seed layer),该种子层形成于所述铜基板与所述氧化铝层之间。
在此,所述第一电路层可由铜或铝制成。
进一步地,所述第一衬垫可包括安装于其上的发热元件。
进一步地,可在所述氧化铝层中形成开口,且可将发热元件安装于由该开口所暴露的铜基板上。
本发明的另一方面提供一种散热基板,该散热基板包括:铜基板;氧化铝层,该氧化铝层形成于所述铜基板的一侧;第一电路层,该第一电路层形成于所述氧化铝层上且包括第一电路图案和第一衬垫;以及第二电路层,该第二电路层形成于所述第一电路层上,且包括对应于所述第一电路图案的第二电路图案以及对应于所述第一衬垫的第二衬垫。所述散热基板可进一步包括种子层,该种子层形成于所述铜基板与所述氧化铝层之间。
在此,所述第一电路层可由铝制成,而所述第二电路层可由铜制成。
进一步地,所述第二衬垫可包括安装于其上的发热元件。
进一步地,可在所述氧化铝层中形成开口,且可将发热元件安装于由该开口所暴露的铜基板上。
本发明的另一方面提供一种制造散热基板的方法,该方法包括:提供阳极氧化基板,该阳极氧化基板包括铝基板和形成于该铝基板两侧上的氧化铝层;在所述阳极氧化基板的一侧上形成铜基板;移除所述阳极氧化基板的除了该阳极氧化基板的与所述铜基板相接触的氧化铝层部分之外的部分;以及在与所述铜基板相接触的氧化铝层的暴露表面上,形成第一电路层,该第一电路层包括第一电路图案和第一衬垫。该方法进一步包括:在提供所述阳极氧化基板与形成所述铜基板之间,在所述阳极氧化基板的一侧上形成种子层。
进一步地,在形成所述第一电路层之后,所述方法可进一步包括:在所述氧化铝层中形成开口;以及将发热元件安装于由该开口所暴露的铜基板上。
进一步地,在形成所述第一电路层之后,该方法可进一步包括:在所述第一衬垫上安装发热元件。
进一步地,所述第一电路层可由铜制成。
本发明的再一方面提供一种制造散热基板的方法,该方法包括:提供阳极氧化基板,该阳极氧化基板包括铝基板和形成于该铝基板两侧上的氧化铝层;在所述阳极氧化基板的一侧上形成铜基板;移除形成于所述铝基板的未形成铜基板的一侧上的氧化铝层,并之后对所述铝基板进行局部移除以形成第一电路层,该第一电路层包括第一电路图案和第一衬垫;以及形成第二电路层,该第二电路层包括对应于所述第一电路层的第一电路图案的第二电路图案以及对应于所述第一电路层的第一衬垫的第二衬垫。在提供所述阳极氧化基板与形成所述铜基板之间,该方法可进一步包括:在所述阳极氧化基板的一侧上形成种子层。
进一步地,在形成所述第二电路层之后,所述方法可进一步包括:在所述氧化铝层中形成开口;以及将发热元件安装于由该开口暴露的铜基板上。
进一步地,在形成所述第二电路层之后,所述方法可进一步包括:在所述第二衬垫上安装发热元件。
进一步地,所述第二电路层可由铜制成。
通过以下结合附图对实施方式的详细描述,本发明的以上及其他目的、特征以及优点将被更为显而易见。
本说明书及权利要求书中所使用的术语及词语不应被解释为限于一般含义或字典定义,而是应当基于发明人可适当地对术语概念进行定义以更为适当地对其所知的用于执行本发明的最佳方法进行描述这一原则,被解释为具有与本发明的技术范围相关的含义及概念。
附图说明
通过以下结合附图的详细描述,本发明的以上及其他目的、特征以及优点将被更为清晰地理解,附图中:
图1-图3为示出了制造散热基板的传统方法的截面图;
图4为示出了包含了安装于其上的发热元件的传统散热基板的截面图;
图5为示出了根据本发明第一实施方式的散热基板的截面图;
图6为示出了根据本发明第二实施方式的散热基板的截面图;
图7-图11为示出了制造根据本发明第一实施方式的散热基板的方法的截面图;
图12-图19为示出了制造根据本发明第二实施方式的散热基板的方法的截面图;以及
图20-图21为示出了均安装有发热元件的散热基板的截面图。
具体实施方式
通过以下结合附图对优选实施方式的详细描述,本发明的目的、特征以及优点将被更为清晰地理解。附图中,相同的参考标记用于指代相同或相类似的组件,且省略了对其的多余描述。进一步地,在以下描述中,术语“第一”、“第二”、“一侧”、“另一侧”等用于区分某一组件与其他组件,但此类组件的配置不应被解释为受该术语的限制。进一步地,在本发明的描述中,当确定对相关技术的详细描述可能会晦涩本发明的主旨时,将省略其描述。
下文中,将参考附图详细描述本发明的优选实施方式。
散热基板的结构
图5为示出了根据本发明第一实施方式的散热基板的截面图。
如图5所示,根据该实施方式的散热基板300包括铜基板330、形成于该铜基板330一侧上的氧化铝层320、以及形成于该氧化铝层320上的第一电路层340。在此,第一电路层340包括第一电路图案340a和第一衬垫340b。进一步地,散热基板300可进一步包括形成于所述铜基板330与所述氧化铝层320之间的种子层380。
作为散热基板300的基底部件(base member)的铜基板330用于将发射自发热元件的热量释放至空气中。由于相比于树脂基板,铜基板330具有高强度,所以其针对外部施加至散热基板300的压力具有很高的抵抗力。进一步地,就热导率而言,铝具有238W/mK的热导率,而铜具有397W/mK的热导率。因此,当将铜基板330而非铝基板310用作散热基板300的基底部件时(参见图7-图10),可使散热基板300的散热效果最大化。
所述氧化铝层320通过对铝基板310(参见图7和图8)进行阳极氧化处理而形成。在此,作为形成于铜基板330上的绝缘层的氧化铝层320用于防止第一电路层340与铜基板330短路。进一步地,由于所述氧化铝层320通过阳极氧化处理而形成,可实现高纯度绝缘层。
与此同时,通常用于形成绝缘层的环氧树脂具有2~4W/mK的热导率,而通过阳极氧化处理形成的氧化铝层320具有20~25W/mK的热导率。因此,当具有高热导率的氧化铝层320用作绝缘层时,可进一步改善散热基板300的散热特性。
与此同时,在以下对制造散热基板的方法的描述中,包含了对在铜基板330上形成氧化铝层320的过程的描述。
所述第一电路层340包括第一电路图案340a和第一衬垫340b,且形成于氧化铝层320上。进一步地,所述第一电路层340可由铝或铜制成。
当在氧化铝层320上形成铜基板330时,所述种子层380(该种子层380为通过化学镀或溅射形成于氧化铝层320上的薄金属层)用作引入线(incoming line)。然而,取决于形成铜基板330的方法,可不形成种子层380。
图6为示出了根据本发明第二实施方式的散热基板的截面图。
如图6所示,根据该实施方式的散热基板400包括铜基板330、形成于该铜基板330的一侧上的氧化铝层320、形成于该氧化铝层320上的第一电路层340、以及形成于该第一电路层340上的第二电路层350。在此,所述第一电路层340包括第一电路图案340a和第一衬垫340b,而所述第二电路层350包括对应于所述第一电路图案340a的第二电路图案350a以及对应于所述第一衬垫340b的第二衬垫350b。进一步地,所述散热基板400可进一步包括形成于铜基板330与氧化铝层320之间的种子层380。
在此将省略对根据该实施方式的散热基板400中的铜基板330、氧化铝层320以及种子层380的描述,因为他们与根据以上第一实施方式的散热基板300中的是一样的。
所述第一电路层340包括第一电路图案340a和第一衬垫340b,且形成于所述氧化铝层320上。在此,在制造散热基板400的过程中,所述第一电路层340可通过利用阳极氧化处理形成氧化铝层320、并在之后在铝基板310(该铝基板310已在阳极氧化处理中被用作基底部件)上选择性地移除和形成图案而形成。
所述第二电路层350包括第二电路图案350a和第二衬垫350b,且形成于第一电路层340上。具体地,所述第二电路图案350a对应于第一电路图案340a,且所述第二衬垫350b对应于第一衬垫340b。在此,所述第二电路层350可由铜制成,但本发明并不限于此。
制造散热基板的方法
图7-图11为是出了制造根据本发明第一实施方式的散热基板的方法的截面图。下文中,将参考图7-图11描述制造根据本实施方式的散热基板的方法。
首先,如图7所述,提供了铝基板310。在此,用于通过使用阳极氧化处理形成氧化铝层320的铝基板310可在稍后已于氧化铝层320上形成铜基板330之后被全部或部分移除。
之后,如图8所示,所述铝基板310被阳极氧化,以在该铝基板310的两侧上形成具有氧化铝层320的被阳极氧化的基板311。在此,作为绝缘层所述氧化铝层320用于防止第一电路层340与铜基板330(该铜基板330将在后续过程中形成)短路。
现详细描述形成氧化铝层320的过程。也就是说,通过将铝基板310连接至直流电源的两个电极、并将该铝基板310浸入酸性溶液(电解质溶液)中,在该铝基板310的两侧上形成氧化铝层320。具体地,铝基板310的表面与电解质溶液相反应,以在其之间的结合处形成铝离子(Al3+),且通过施加至铝基板的电压以局部生热来增大铝基板310的表面的电流密度,从而通过该热量形成大量铝离子。因此,可在铝基板310的表面形成大量凹坑,并且氧离子移至该凹坑并之后与铝离子进行反应,从而形成氧化铝层320。
在此,由于相比于其他绝缘部件,氧化铝层320具有高热导率,因此,即使氧化铝层320形成在了铝基板310的整个表面上,铝基板310亦可以很容易地散热。
之后,如图9所示,在被阳极氧化的基板311的一侧上形成铜基板330。该铜基板通过溅射或镀覆(plating)工艺而形成。
在此,溅射工艺为通过将金属微粒喷射至目标表面而形成金属薄膜的过程。通过使用该溅射工艺,可形成金、银或铜薄膜。
与此同时,在形成氧化铝层320之后(如图8所示),可预先形成种子层380,以通过使用电镀来形成铜基板330。在此情况下,种子层380(该种子层380为通过使用溅射(sputter)或化学镀形成于氧化铝层上的薄金属层)具有适于电镀的厚度,且用作用于通过使用电镀形成铜基板330的引入线。
之后,如图10所示,将被阳极氧化的基板311中除了与铜基板330相接触的氧化铝层320之外的部分移除。具体地,将一侧提供有铜基板330的被阳极氧化的基板311浸入蚀刻溶液,调节该蚀刻溶液的成分与蚀刻时间,从而移除铝基板310以及形成在该铝基板310另一侧上的氧化铝层320。最后,将用于形成氧化铝层320的铝基板310整体移除,并在该铝基板310的具有氧化铝层320的一侧上设置铜基板330。
之后,如图11所示,在邻近铜基板330的氧化铝层320的暴露面上形成第一电路层340。该第一电路层340包括第一电路图案340a和第一衬垫340b。
具体地,将干膜覆于氧化铝层320之上,之后利用紫外线(UV)对该干膜进行照射,该紫外线被掩膜所阻断。此后,当将显影剂涂覆至所述干膜时,可留下该干膜被紫外线照射加工的部分,并移除该干膜未被紫外线照射加工的其他部分,从而形成抗镀图案。之后,通过使用镀覆工艺,在由所述抗镀图案所暴露的氧化铝层320上形成第一电路层340,并在之后移除抗镀图案。
图12-图19为示出了制造根据本发明第二实施方式的散热基板的方法的截面图。下文中,将参考图12-图19描述制造根据该实施方式的散热基板400的方法。
首先,制造根据本实施方式的图12-图14所示的散热基板的过程与上述制造根据第一实施方式的图7-图9所示的散热基板的过程相同。
之后,如图15所示,将形成于铝基板310另一侧上的氧化铝层320移除,并之后将铝基板310部分移除,直至具有预定厚度。在此,术语“预定厚度”意指第一电路层340的厚度,该第一电路层340将在后续过程中通过使用所剩余的铝基板310而形成。
在此情况下,将被阳极氧化的基板311(该被阳极氧化的基板311的一侧提供有铜基板330)浸入蚀刻溶液,并调节该蚀刻溶液的成分和蚀刻时间,从而对铝基板310进行局部蚀刻。
之后,如图16所示,将干膜覆于所剩余的铝基板310上,并在之后对其形成图案以形成抗蚀刻图案325。可以以与上述方式相同的方式,执行形成该抗蚀刻图案的方法。
之后,如图17和图18所示,对由所述抗蚀刻图案325所暴露的铝基板310进行蚀刻,以选择性地移除铝基板310(参见图17),并之后移除抗蚀刻图案325,以形成第一电路层340(参见图18)。在此,该第一电路层340包括第一电路图案340a和第一衬垫340b。
之后,如图19所示,在第一电路层240上形成第二电路层350。在此,该第二电路层350包括第二电路图案350a和第二衬垫350b。进一步地,所述第二电路层350被配置成使得第二电路图案350a对应于第一电路图案340,且第二衬垫350b对应于第一衬垫340b。
在此情况下,所述第二电路层350可由铜制成,但本发明并不限于此。与此同时,形成第二电路层350的过程与以上在制造根据本发明第一实施方式的散热基板300的方法中形成第一电路层340的过程相同。
此外,根据本发明第一或第二实施方式的散热基板300或400可将发射自发热元件的热量释放至空气。下文中,将描述散热基板,每一散热基板均安装有散热元件。
图20为示出了根据本发明第二实施方式的安装有发热元件的散热基板的截面图。
在根据本发明第二实施方式的散热基板400中,可将发热元件600安装到第二电路层350的第二衬垫350b上。当第一衬垫340b由铝制成,且第二衬垫350b由铜制成时,散热基板400可有效地释放自发热元件600发射的热量,因为铜具有高热导率。进一步地,当第一衬垫340b由铝制成时,第一衬垫340与发热元件600之间的粘结力很小,从而,为了改善它们之间的粘结力,所述第二衬垫350b可为粘结层。
与此同时,在根据本发明第一实施方式的散热基板300中,可将发热元件600安装于第一电路层340的第一衬垫340b上。也就是说,可选择性地省略图20所示的第二电路层350。当第一衬垫340b由铜制成时,散热基板300可有效地将自发热元件600发射的热量释放至空气,因为铜具有高热导率。
图21为示出了根据本发明第一或第二实施方式的散热基板的截面图,在该散热基板中,发热元件600直接安装于铜基板330上。
具体地,在根据本发明第一或第二实施方式的散热基板300或400中,可在氧化铝层320中形成开口390,并将焊料隆起焊盘(solder pad)610粘结至由形成于氧化铝层320中的开口390所暴露的铜基板330上,并之后将发热元件600安装于焊料隆起焊盘610上。在此情况下,由于移除了热导率比铜低的氧化铝层320,从而可将发热元件600直接连接至铜基板330,散热基板300或400可更为有效地将自发热元件600发射的热量释放至空气。与此同时,在传统的将环氧树脂层用作绝缘层的散热基板封装200(参见图4)中,不可能直接将散热基板200与发热元件600一起安装,因为环氧树脂层难以从散热基板200移除。然而,根据本发明第一或第二实施方式的散热基板300或400可解决上述问题,从而使得散热基板封装700的散热效果最大化。
如上所述,根据本发明,在通过阳极氧化处理、并将铝基板作为基底部件所制造的散热基板中,将具有高热导率的铜基板而非铝基板用作基底部件,从而改善了散热特性。
进一步地,根据本发明的散热基板,使用由阳极氧化处理形成的氧化铝层来替代通常用作绝缘层的环氧树脂层,从而解决了绝缘层在高温时分离的问题。进一步地,由于由阳极氧化处理所形成的氧化铝层为高纯度绝缘层,因此可进一步改善散热基板的散热特性。
此外,根据本发明的散热基板,相比于环氧树脂层,可很容易地将氧化铝层移除,从而可将发热元件直接安装于通过局部移除氧化铝层而暴露的铜基板上,从而使得散热基板的散热特性最大化。
虽然已出于示例性的目的,公开了本发明的优选实施方式,但本领域技术人员可以理解,在不背离所附权利要求书所公开的本发明的范围及实质的情况下,各种修改、添加以及替换均是可能的。
Claims (19)
1.一种散热基板,该散热基板包括:
铜基板;
氧化铝层,该氧化铝层形成于所述铜基板的一侧上;以及
第一电路层,该第一电路层形成于所述氧化铝层上,且包括第一电路图案和第一衬垫。
2.根据权利要求1所述的散热基板,该散热基板进一步包括:第二电路层,该第二电路层包括对应于所述第一电路图案的第二电路图案以及对应于所述第一衬垫的第二衬垫。
3.根据权利要求1所述的散热基板,其中所述第一衬垫包括安装于该第一衬垫上的发热元件。
4.根据权利要求2所述的散热基板,其中所述第二衬垫包括安装于该第二衬垫上的发热元件。
5.根据权利要求1所述的散热基板,该散热基板进一步包括:开口,该开口形成于所述氧化铝层中,
其中发热元件通过使用焊料隆起焊盘而被安装于由所述开口所暴露的铜基板上。
6.根据权利要求2所述的散热基板,该散热基板进一步包括:开口,该开口形成于所述氧化铝层中,
其中发热元件通过使用焊料隆起焊盘而被安装于由所述开口所暴露的铜基板上。
7.根据权利要求1所述的散热基板,其中所述第一电路层由铜或铝制成。
8.根据权利要求2所述的散热基板,其中所述第一电路层由铝制成,所述第二电路层由铜制成。
9.根据权利要求1所述的散热基板,该散热基板进一步包括:种子层,该种子层形成于所述铜基板与所述氧化铝层之间。
10.一种制造散热基板的方法,该方法包括:
提供阳极氧化基板,该阳极氧化基板包括铝基板和形成于该铝基板两侧上的氧化铝层;
在所述阳极氧化基板的一侧上形成铜基板;
移除所述阳极氧化基板的除了该阳极氧化基板的与所述铜基板相接触的氧化铝层部分之外的部分;以及
在与所述铜基板相接触的氧化铝层的暴露表面上形成第一电路层,该第一电路层包括第一电路图案和第一衬垫。
11.根据权利要求10所述的方法,在形成所述第一电路层之后,该方法进一步包括:
在所述氧化铝层中形成开口;以及
通过使用焊料隆起焊盘,将发热元件安装于通过所述开口暴露的铜基板上。
12.根据权利要求10所述的方法,在形成所述第一电路层之后,该方法进一步包括:将发热元件安装于所述第一衬垫上。
13.根据权利要求10所述的方法,其中所述第一电路层由铜制成。
14.根据权利要求10所述的方法,在提供所述阳极氧化基板与形成所述铜基板之间,该方法进一步包括:在所述阳极氧化基板的所述一侧上形成种子层。
15.一种制造散热基板的方法,该方法包括:
提供阳极氧化基板,该阳极氧化基板包括铝基板和形成于该铝基板两侧上的氧化铝层;
在所述阳极氧化基板的一侧上形成铜基板;
移除形成于所述铝基板的未形成所述铜基板的一侧上的氧化铝层,并之后对所述铝基板进行局部移除以形成第一电路层,该第一电路层包括第一电路图案和第一衬垫;以及
形成第二电路层,该第二电路层包括与所述第一电路层的第一电路图案对应的第二电路图案以及与所述第一电路层的第一衬垫对应的第二衬垫。
16.根据权利要求15所述的方法,在形成所述第二电路层之后,该方法进一步包括:
在所述氧化铝层中形成开口;以及
通过使用焊料隆起焊盘,将发热元件安装于通过所述开口暴露的铜基板上。
17.根据权利要求15所述的方法,在形成所述第二电路层之后,该方法进一步包括:在所述第二衬垫上安装发热元件。
18.根据权利要求15所述的方法,其中所述第二电路层由铜制成。
19.根据权利要求15所述的方法,在提供所述阳极氧化基板与形成所述铜基板之间,该方法进一步包括:在所述阳极氧化基板的所述一侧上形成种子层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100091226A KR101167425B1 (ko) | 2010-09-16 | 2010-09-16 | 방열기판 및 그 제조방법 |
KR10-2010-0091226 | 2010-09-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102403280A true CN102403280A (zh) | 2012-04-04 |
Family
ID=45816705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010106097657A Pending CN102403280A (zh) | 2010-09-16 | 2010-12-20 | 散热基板以及制造该散热基板的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120067623A1 (zh) |
JP (1) | JP2012064914A (zh) |
KR (1) | KR101167425B1 (zh) |
CN (1) | CN102403280A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104735904A (zh) * | 2013-12-20 | 2015-06-24 | 现代自动车株式会社 | 散热印刷电路板及其制造方法 |
CN109863835A (zh) * | 2016-09-27 | 2019-06-07 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件中用于散热的高导热介电结构 |
CN111757597A (zh) * | 2020-08-04 | 2020-10-09 | 景旺电子科技(龙川)有限公司 | 一种揭盖法制作双面阳极氧化铝基线路板的方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101237668B1 (ko) | 2011-08-10 | 2013-02-26 | 삼성전기주식회사 | 반도체 패키지 기판 |
KR101552422B1 (ko) * | 2014-01-14 | 2015-09-10 | 성균관대학교산학협력단 | 발광 다이오드용 기판 및 그 제조방법과 상기 기판을 포함하는 광원 장치 |
DE112016007133B4 (de) * | 2016-08-10 | 2021-08-12 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1601768A (zh) * | 2003-09-22 | 2005-03-30 | 福建省苍乐电子企业有限公司 | 一种发光二极管结构 |
CN1241157C (zh) * | 2002-09-20 | 2006-02-08 | 新知科技股份有限公司 | 具有高散热性的发光二极管显示模组 |
CN101233612A (zh) * | 2005-06-06 | 2008-07-30 | 同和电子科技有限公司 | 金属-陶瓷复合基板及其制造方法 |
CN101521986A (zh) * | 2009-03-27 | 2009-09-02 | 浙江大学 | 金属基印刷电路板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50143072A (zh) * | 1974-05-08 | 1975-11-18 | ||
JPS61205145U (zh) * | 1986-06-12 | 1986-12-24 | ||
US4993148A (en) * | 1987-05-19 | 1991-02-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a circuit board |
JPH02148790A (ja) * | 1988-11-29 | 1990-06-07 | Ngk Insulators Ltd | 電気回路用基板およびその製造方法 |
US5198693A (en) * | 1992-02-05 | 1993-03-30 | International Business Machines Corporation | Aperture formation in aluminum circuit card for enhanced thermal dissipation |
JPH07142832A (ja) * | 1993-11-12 | 1995-06-02 | Nec Corp | プリント基板およびそれを用いた電子回路 |
JPH07162116A (ja) * | 1993-12-01 | 1995-06-23 | Toagosei Co Ltd | 金属ベース基板材料およびその製造方法 |
JP2002203942A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | パワー半導体モジュール |
JP2007036102A (ja) | 2005-07-29 | 2007-02-08 | Showa Denko Kk | 銅張積層板およびその製造方法 |
TWI343109B (en) * | 2007-03-23 | 2011-06-01 | Unimicron Technology Corp | Flip-chip substrate using aluminum oxide as its core sunbstrate |
-
2010
- 2010-09-16 KR KR1020100091226A patent/KR101167425B1/ko active IP Right Grant
- 2010-12-03 JP JP2010270766A patent/JP2012064914A/ja active Pending
- 2010-12-20 CN CN2010106097657A patent/CN102403280A/zh active Pending
-
2011
- 2011-01-14 US US13/007,414 patent/US20120067623A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1241157C (zh) * | 2002-09-20 | 2006-02-08 | 新知科技股份有限公司 | 具有高散热性的发光二极管显示模组 |
CN1601768A (zh) * | 2003-09-22 | 2005-03-30 | 福建省苍乐电子企业有限公司 | 一种发光二极管结构 |
CN101233612A (zh) * | 2005-06-06 | 2008-07-30 | 同和电子科技有限公司 | 金属-陶瓷复合基板及其制造方法 |
CN101521986A (zh) * | 2009-03-27 | 2009-09-02 | 浙江大学 | 金属基印刷电路板 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104735904A (zh) * | 2013-12-20 | 2015-06-24 | 现代自动车株式会社 | 散热印刷电路板及其制造方法 |
CN104735904B (zh) * | 2013-12-20 | 2018-11-20 | 现代自动车株式会社 | 散热印刷电路板及其制造方法 |
CN109863835A (zh) * | 2016-09-27 | 2019-06-07 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件中用于散热的高导热介电结构 |
CN109863835B (zh) * | 2016-09-27 | 2022-04-05 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件及其组成件的制造方法 |
CN111757597A (zh) * | 2020-08-04 | 2020-10-09 | 景旺电子科技(龙川)有限公司 | 一种揭盖法制作双面阳极氧化铝基线路板的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120067623A1 (en) | 2012-03-22 |
KR20120029250A (ko) | 2012-03-26 |
KR101167425B1 (ko) | 2012-07-23 |
JP2012064914A (ja) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102403280A (zh) | 散热基板以及制造该散热基板的方法 | |
JP5450473B2 (ja) | 放熱基板及びその製造方法 | |
CN107112297A (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 | |
TW200425355A (en) | Method for maintaining solder thickness in flipchip attach packaging processes | |
US8122599B2 (en) | Method of manufacturing a printed circuit board (PCB) | |
CN102593046A (zh) | 制造半导体器件封装件的方法 | |
CN102299126A (zh) | 散热基底以及制造该散热基底的方法 | |
US8686295B2 (en) | Heat-dissipating substrate and fabricating method thereof | |
TWI224487B (en) | Interposer for chip size package and method for manufacturing the same | |
CN102300397A (zh) | 金属基电路板及其制造方法 | |
CN101742813A (zh) | 安装板和半导体模块 | |
CN103917043B (zh) | 图案化多绝缘材质电路基板 | |
TW200908823A (en) | Circuit assembly including a metal core substrate and process for preparing the same | |
KR20140020114A (ko) | 금속 방열기판 및 그 제조방법 | |
CN101770963B (zh) | 形成导电层的方法及半导体器件 | |
CN209418557U (zh) | 电路板及紫外led固化光源 | |
JP2012004527A (ja) | 放熱基板及びその製造方法 | |
Lee et al. | Heat dissipation performance of metal-core printed circuit board prepared by anodic oxidation and electroless deposition | |
KR20100101194A (ko) | 방열 패키지 기판 및 그 제조방법 | |
JP2003142829A (ja) | 多層配線基板及びその製造方法 | |
CN103855125B (zh) | 高导热图案化电路基板 | |
TW200304176A (en) | Semiconductor device and manufacturing method thereof | |
KR102032419B1 (ko) | 구리 베이스의 메탈 pcb 및 그 제조방법 | |
CN109728155A (zh) | 电路板、紫外led固化光源及制备电路板的方法 | |
CN103872216A (zh) | 大功率led光源模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120404 |