KR101149891B1 - 태양전지 및 이의 제조방법 - Google Patents

태양전지 및 이의 제조방법 Download PDF

Info

Publication number
KR101149891B1
KR101149891B1 KR1020110132202A KR20110132202A KR101149891B1 KR 101149891 B1 KR101149891 B1 KR 101149891B1 KR 1020110132202 A KR1020110132202 A KR 1020110132202A KR 20110132202 A KR20110132202 A KR 20110132202A KR 101149891 B1 KR101149891 B1 KR 101149891B1
Authority
KR
South Korea
Prior art keywords
electrode
emitter layer
phosphorus
solar cell
opening
Prior art date
Application number
KR1020110132202A
Other languages
English (en)
Inventor
손원일
심유진
김의덕
Original Assignee
한화케미칼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화케미칼 주식회사 filed Critical 한화케미칼 주식회사
Priority to KR1020110132202A priority Critical patent/KR101149891B1/ko
Application granted granted Critical
Publication of KR101149891B1 publication Critical patent/KR101149891B1/ko
Priority to JP2014545810A priority patent/JP6050376B2/ja
Priority to US14/363,106 priority patent/US20140338743A1/en
Priority to EP12854794.0A priority patent/EP2789017B1/en
Priority to CN201280060746.0A priority patent/CN104011874B/zh
Priority to PCT/KR2012/010428 priority patent/WO2013085248A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 태양전지 및 이의 제조방법에 관한 것이다. 본 발명의 태양전지는 제1 도전성 타입의 기판; 상기 기판 상에 위치하고 제1 개구부를 구비하는 제2 도전성 타입의 에미터층; 상기 에미터층 상에 위치하고, 상기 제1 개구부와 연통하는 제2 개구부를 구비하는 반사방지막; 상기 제1 개구부를 채우면서 인 및 니켈 실리사이드를 포함하는 제1 전극; 상기 제1 전극 상에 형성되며 상기 제2 개구부를 채우면서 인 및 니켈을 포함하는 제2 전극; 상기 제2 전극 상에 형성되는 전면 전극; 및 상기 기판의 배면에 위치하는 후면 전극을 포함한다.

Description

태양전지 및 이의 제조방법{Solar cell and process for preparing the same}
본 발명은 태양전지 및 이의 제조방법에 관한 것이다. 보다 상세하게는, 낮은 접촉 저항 및 고효율을 나타내는 태양전지 및 이의 제조방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 태양광 에너지를 직접 전기 에너지로 변화시키는 반도체 소자를 이용한 차세대 전지로서 각광받고 있다. 태양전지는 크게 실리콘 태양전지(silicon solar cell), 화합물 반도체 태양전지(compound semiconductor solar cell) 및 적층형 태양전지(tandem solar cell)로 구분된다. 그 중 실리콘 태양전지가 주류를 이루고 있다.
한편, 실리콘 태양전지의 고효율화를 위하여 얕은 에미터(shallow emitter) 및 선택적 에미터(selective emitter)등의 다양한 방법이 개발되고 있다. 얕은 에미터는 얕은 에미터는 60 내지 120Ω/sq 의 고(高) 면저항의 에미터층을 말하는데, 재결합율이 낮고 단파장의 태양광을 이용할 수 있는 장점이 있다.
결정질 실리콘 태양전지에서 기판 위에 형성된 에미터층은 기판을 베이스로 하여 pn 접합(pn junction)을 이루는 것인데, High Rs cell은 면저항(Sheet Resistance)이 60 내지 120Ω/sq로서, 종래 결정질 태양전지의 에미터층의 면저항이 40 내지 50Ω/sq인 것에 비해 높기 때문에 광전변환 효율이 우수하다. 즉, 고효율 태양전지는 태양전지의 기판 전면에 형성된 에미터층 중 표면층에 dead layer(생성된 전자가 여분의 반도체 불순물 농도에 의해 전류 형성에 방해를 받는 영역)가 생기는 부분을 작게 하므로 태양전지의 효율을 높인다.
이러한 고효율 태양전지의 에미터층은 두께는 100nm 내지 500nm 이고, 에미터층의 반도체 불순물의 농도는 1×1016 내지 1×1021atom/cm3일 수 있다. 종래 태양전지의 제조공정에서 에미터의 두께를 초박형으로 상기와 같이 얇게 형성하고 에미터를 이루는 반도체 불순물의 도핑 농도를 낮게 도핑 함으로써 제조할 수 있다.
그러나, 일반적인 태양전지 셀의 에미터층의 두께는 600nm 이상인데 반하여 고효율 태양전지의 에미터층은 두께는 100nm 내지 500nm로서 매우 초박형이기 때문에 고효율 태양전지에 전극을 형성할 때 얇은 두께의 에미터층을 지나 베이스 기판에 전극이 접촉되어 단락되기 쉬운 문제점이 있다. 즉, 얇은 두께를 가지는 에미터층을 포함하는 고효율 태양전지을 상업적으로 이용하기 위해서는 얇아진 에미터층의 접촉을 쉽게 하면서도, 베이스인 실리콘 기판에 전극이 접촉되어 단락되는 상태를 방지하는 공정이 요구된다.
얕은 에미터의 전면전극을 형성하기 위하여 Ag 페이스트가 사용되고 있는데, Ag 페이스트는 은분말, 유기바인더, 글래스 프릿(glass frit) 등을 함유하고 있다. 그러나, Ag 페이스트의 글래스 프릿으로 인하여 저항 접점(Ohmic contact)성이 나쁘고, 심할 경우 단락이 생기는 단점이 있다. 특히 전면전극의 접촉부를 형성하는 데는 쇼트 기간 동안 대략 800℃의 고온 공정이 필요하다. 이 고온 공정이 정확하게 조정되지 않으면, 높은 직렬 저항(high serial resistance) 및 또는 낮은 션트 저항(lower shunt resistance)이 일어나게 된다.
얕은 에미터의 장점을 살리면서 단점을 해결하고자 하는 방안 중의 하나로 저접촉 저항을 가지는 니켈층의 도입하여 소성함으로써 니켈 실리사이드를 형성하는 방법이 개시되어 있다(한국특허출원 제2010-7022607호). 한국특허출원 제2010-7022607호는 니켈-실리사이드 층을 형성하기 위해 n-도핑 부분을 가지는 무전극 선택적 도금 후 니켈층을 어닐링하는 단계, 이 니켈-실리사이드 층 위의 복수의 접촉부를 전기도금하는 단계, 이에 의해 광전압 소자를 위한 낮은 저항 접촉 경로를 형성하는 단계를 더 포함하고 있다. 상기 문헌 1은 니켈층을 형성하기 위하여 무전해 도금 방법을 사용하기 위한 공정 및 선택적으로 도금하기 위한 별도의 공정이 있어 복잡하고, 비용이 많이 드는 문제점이 있다. 또한, 태양전지 소자의 알루미늄 후면을 p-도핑 벌크 실리콘으로 어닐링하여, 전자를 p-n 접합으로 BSF(Back Surface Field)라 하는 고농도의 도핑된 P-도핑 영역을 구축하기 위한 별도의 공정이 있어야 한다.
실리콘 기판의 도펀트(Dopant) 페이스트를 이용하여 상층부에 고농도의 불순물도핑 영역을 선택적으로 형성하여 선택적 에미터를 형성함으로써 p-n 접합 부위의 전위차를 증가시키고, 단파장 응답 특성을 개선하여 광발전 효율을 증가시킬 수 있도록 하는 방법이 개시되어 있다(한국특허출원 제2010-0068987호).제2010-0068987호의 경우 실리콘 기판에 제2도전형의 불순물을 주입하고 확산시켜, 상기 실리콘 기판의 상층부에 제2 도전형의 반도체 층을 형성하는 단계와; 상기 실리콘 기판 표면에 도펀트 페이스트를 프린팅하고, 열처리하여 상기 제2도전형의 반도체층에 고농도 도핑 영역을 형성하는 단계와; 상기 도펀트 페이스트를 배리어(Barrier)로 사용하여 상기 실리콘 기판의 표면을 식각하는 단계와; 상기 실리콘 기판의 표면에 프린팅된 도펀트 페이스트를 제거하고, 상기 고농도 도핑 영역에 접촉하도록 금속재를 패터닝하여 전극을 형성하는 단계 및 추가 확산 공정을 진행하여 상기 고농도 도핑 영역을 확장시키는 단계를 포함하고 있다. 그러나 상기의 경우에도 공정이 복잡하고, 비용이 많이 드는 문제점이 있다.
상기와 같은 종래 기술의 문제점을 해결하고자, 낮은 접촉 저항을 갖는 태양전지를 제공하는 것을 목적으로 한다.
또한 본 발명은 상기 태양전지의 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명은
제1 도전성 타입의 기판;
상기 기판 상에 위치하고 제1 개구부를 구비하는 제2 도전성 타입의 에미터층;
상기 에미터층 상에 위치하고, 상기 제1개구부와 연통하는 제2개구부를 구비하는 반사방지막;
상기 제1개구부를 채우면서 인 및 니켈 실리사이드를 포함하는 제1 전극;
상기 제1 전극 상에 형성되며 상기 제2 개구부를 채우면서 인 및 니켈을 포함하는 제2 전극;
상기 제2전극 상에 형성되는 전면 전극; 및
상기 기판의 배면에 위치하는 후면 전극을 포함하는 태양전지를 제공한다.
또한, 본 발명은 제1도전성 타입의 기판의 상부에 제2도전성 타입의 에미터층을 형성하는 단계;
상기 에미터층의 상부에 반사방지막을 형성하는 단계;
상기 반사방지막 및 상기 에미터층 중 일부를 제거하여 상기 에미터층의 일부를 노출하는 제1개구부 및 상기 제1 개구부와 연통하며 상기 반사방지막을 노출하는 제2개구부를 형성하는 단계;
상기 제1 및 제2 개구부에 인 도핑된(phosphorus-doped) 니켈 나노 입자를 포함하는 페이스트를 스크린 프린트한 후 열처리하여, 상기 제1 및 제2 개구부에 각각 제1 전극 및 제2 전극을 형성하는 단계;
상기 제2 전극 상에 은(Ag) 페이스트를 스크린 프린트한 후 열처리하여 전면 전극을 형성하는 단계; 및
상기 기판의 배면에 알루미늄 페이스트를 프린트한 후 열처리하여 배면 전극을 형성하는 단계를 포함하는 태양전지의 제조방법을 제공한다.
본 발명에 따르면, 낮은 접촉 저항 제공하여 광발전 효율을 증가시킬 수 있도록 하는 태양전지 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양전지의 구조를 도시한 단면도이다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따라 태양전지를 제조하는 과정을 간략히 도시하는 도면이다.
도 2는 실험예 1에 따라 형성된 실리콘-니켈 경계층의 단면을 주사현미경(SEM)을 이용하여 확대한 사진이다.
도 3은 실험예 1에 따라 형성된 실리콘-니켈 경계층을 EDX 분석 방법을 이용하여 분석한 결과를 나타내는 그래프이다.
도 4는 실험예 2에 따라 형성된 실리콘-니켈 경계층을 EDX 분석 방법을 이용하여 분석한 결과를 나타내는 그래프이다.
도 5는 비교 실험예 1에 따라 형성된 실리콘-니켈 경계층을 EDX 분석 방법을 이용하여 분석한 결과를 나타내는 그래프이다.
도 6은 실험예 3 및 비교 실험예 2에 따라 형성된 시트의 시트저항을 소결온도에 따라 측정한 결과를 나타내는 그래프이다.
본 발명의 일 실시예에 따른 태양전지는, 제1 도전성 타입의 기판; 상기 기판 상에 위치하고 제1 개구부를 구비하는 제2 도전성 타입의 에미터층; 상기 에미터층 상에 위치하고, 상기 제1개구부와 연통하는 제2개구부를 구비하는 반사방지막; 상기 제1개구부를 채우면서 인 및 니켈 실리사이드를 포함하는 제1 전극; 상기 제1 전극 상에 형성되며 상기 제2 개구부를 채우면서 인 및 니켈을 포함하는 제2 전극; 상기 제2전극 상에 형성되는 전면 전극; 및 상기 기판의 배면에 위치하는 후면 전극을 포함한다.
또한, 본 발명의 일 실시예에 따른 태양전지의 제조방법은, 제1 도전성 타입의 기판의 상부에 제2 도전성 타입의 에미터층을 형성하는 단계; 상기 에미터층의 상부에 반사방지막을 형성하는 단계; 상기 반사방지막 및 상기 에미터층 중 일부를 제거하여 상기 에미터층의 일부를 노출하는 제1 개구부 및 상기 제1 개구부와 연통하며 상기 반사방지막을 노출하는 제2 개구부를 형성하는 단계; 상기 제1 및 제2 개구부에 인 도핑된(phosphorus-doped) 니켈 나노 입자를 포함하는 페이스트를 스크린 프린트한 후 열처리하여, 상기 제1 및 제2 개구부에 각각 제1전극 및 제2전극을 형성하는 단계; 상기 제2 전극 상에 은(Ag) 페이스트를 스크린 프린트한 후 열처리하여 전면 전극을 형성하는 단계; 및 상기 기판의 배면에 알루미늄 페이스트를 프린트한 후 열처리하여 배면 전극을 형성하는 단계를 포함한다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용되며, 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한 본 발명에 있어서, 각 층 또는 요소가 각 층들 또는 요소들의 "상에" "상부에" 또는 "위에" 형성되는 것으로 언급되는 경우에는 각 층 또는 요소가 직접 각 층들 또는 요소들의 위에 형성되는 것을 의미하거나, 다른 층 또는 요소가 각 층 사이, 대상체, 기재 상에 추가적으로 형성될 수 있음을 의미한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 하기에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 태양전지 및 이의 제조방법을 상세하게 설명한다.
태양전지
본 발명의 태양전지는,
제1 도전성 타입의 기판;
상기 기판 상에 위치하고 제1 개구부를 구비하는 제2 도전성 타입의 에미터층;
상기 에미터층 상에 위치하고, 상기 제1 개구부와 연통하는 제2 개구부를 구비하는 반사방지막;
상기 제1개구부를 채우면서 인 및 니켈 실리사이드를 포함하는 제1 전극;
상기 제1 전극 상에 형성되며 상기 제2 개구부를 채우면서 인 및 니켈을 포함하는 제2 전극;
상기 제2 전극 상에 형성되는 전면 전극; 및
상기 기판의 배면에 위치하는 후면 전극을 포함한다.
도 1은 본 발명의 일 실시예에 따른 태양전지의 구조를 도시한 단면도이다.
도 1을 참조하면, 본 발명에 따른 태양전지는, 제1 도전성 타입의 기판(100); 기판(100) 상에 위치하고 제1 개구부(210)를 구비하는 제2 도전성 타입의 에미터층(200); 에미터층(200) 상에 위치하고, 제1 개구부(210)와 연통하는 제2 개구부(310)를 구비하는 반사방지막(300); 제1 개구부(210)를 채우면서 인 및 니켈 실리사이드를 포함하는 제1 전극(220); 제1 전극(220) 상에 형성되며 제2 개구부(310)를 채우면서 인 및 니켈을 포함하는 제2 전극(320); 제2 전극(320) 상에 형성되는 전면 전극(400); 및 기판(100)의 배면에 위치하는 후면 전극(500)을 포함한다.
본 발명의 일 실시예에 따르면, 기판(100)은 제1도전성 타입의 실리콘 반도체 기판이며, 예를 들어 P형 불순물로서 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물로 도핑될 수 있다. 상기 실리콘은 단결정질 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이나 비정질 실리콘일 수 있다.
에미터층(200)은 기판(100)과 반대되는 타입의 제2 도전성 타입이며 N형 불순물로서 5족 원소인 인(P), 비소(As), 안티몬(Sb) 등이 불순물로 도핑될 수 있다
본 발명의 다른 실시예에 따르면, 기판(100)은 N형 도전성 타입이고 에미터층(200)은 P형 도전성 타입일 수 있다.
이와 같이 기판(100)과 에미터층(200)에 반대 도전형의 불순물이 도핑되면, 기판(100)과 에미터층(200)의 계면에는 P-N접합(junction)이 형성된다.
본 발명의 일 실시예에 따르면, 에미터층(200)은 광전변환 효율이 고효율인 높은 면저항을 가질 수 있다. 예를 들어, 본 발명의 태양전지는 약 60 내지 약 120Ω/sq 의 고(高) 면저항의 에미터층(200)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 에미터층(200)의 두께는 약 100 내지 약 500nm 일 수 있다.
도 1을 참고하면, 에미터층(200)은 에미터층(200)의 적어도 일부, 예를 들어, 에미터층(200)의 두께 중 약 5 내지 약 10nm를 노출하는 제1 개구부(210)를 구비한다.
반사방지막(300)은 에미터층(200)의 표면 또는 벌크 내에 존재하는 결함을 부동화하고 기판(100)의 전면으로 입사되는 태양광의 반사율을 감소시키는 역할을 한다. 에미터층(200)에 존재하는 결함이 부동화되면 소수 캐리어의 재결합 사이트가 제거되어 태양전지의 개방전압(Voc)이 증가할 수 있다. 또한 태양광의 반사율이 감소되면 P-N 접합까지 도달되는 빛의 량이 증대되어 태양전지의 단락전류(Isc)가 증가할 수 있다. 이처럼 반사방지막(300)에 의해 태양전지의 개방전압과 단락전류가 증가되면 그만큼 태양전지의 변환효율이 향상된다.
반사방지막(300)은 예를 들면 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 또한 반사방지막(300)의 두께는 약 30 내지 약 100nm일 수 있으나, 이에 한정되는 것은 아니다.
반사방지막(300)은 에미터층(200) 상부에 위치하고, 제1 개구부(210)와 연통하는 제2 개구부(310)를 구비한다. 따라서 제2 개구부(310)는 반사방지막(300)을 관통하는 형태가 된다.
제1 및 제2 개구부(210, 310)의 폭은 약 20 내지 약 150㎛일 수 있으며, 그 형상에는 제한되지 않는다. 예를 들어 제1 및 제2 개구부(210, 310)는 원형, 타원형, 사각형 또는 삼각형일 수 있다.
제1 전극(220) 및 제2 전극(320)은 각각 제1 개구부(210)와 제2 개구부(310)를 채우면서 형성되어 있다.
제1 전극(220)은 제1 개구부(210)에 의해 노출되는 에미터층(200)과 접속하면서 제1 개구부(210)를 채우며, 인 및 니켈 실리사이드(Ni silicide)를 포함한다.
제1 전극(220)에 포함된 인의 함량은 에미터층(200)에 도핑된 불순물인 인의 농도보다 더 높으며, 약 1 내지 약 20중량%, 바람직하게는 약 5 내지 약 15중량%일 수 있다.
제1 전극(220)은 인이 도핑된 니켈 나노 입자를 이용하여 형성함으로써 인 및 니켈 실리사이드를 포함하도록 형성할 수 있다.
상기 인 도핑된 니켈 나노 입자에 포함된 니켈이 에미터층(200)의 실리콘과 반응하여 에미터층(200)의 계면에 니켈 실리사이드(Ni silicide)를 형성함으로써 제1 전극(220)이 니켈 실리사이드를 포함할 수 있다. 따라서, 낮은 접촉 저항을 제공하여 광발전 효율이 증가될 수 있다.
제2 전극(320)은 제1 전극(220) 상에 형성되며 제2 개구부(310)를 채우면서 인 및 니켈을 포함한다. 제2 전극(320)의 형성에 사용되는 인 도핑된 니켈 나노 입자는 제1 전극(220)의 형성시 사용되는 니켈 입자와 동일할 수 있다. 그러나, 제2전극(320)은 에미터층(200)과 접촉하고 있지 않으므로 니켈 실리사이드가 형성되지 않는다.
전면 전극(400)은 제2 전극(320) 상에 형성되며 반사방지막(300)으로부터 돌출되는 형태를 가진다.
본 발명의 일 실시예에 따르면, 전면 전극(400)은 은(Ag)을 포함하며, 특히 글래스 프릿(glass frit)을 포함하지 않을 수 있다. 전면 전극(400)에 글래스 프릿이 포함되지 않음으로써 단락의 위험성 및 비 전도성 물질인 글래스 프릿으로 인한 접촉저항의 증가, 즉 전도성 감소의 위험성이 줄어들어 신뢰성이 향상될 수 있다.
본 발명의 일 실시예에 따르면, 전면 전극(400)은 약 40 내지 약 200 ㎛의 폭과, 약 5 내지 약 30 ㎛의 높이를 가질 수 있다.
후면 전극(500)은 기판(100)의 배면에 형성되며 알루미늄을 포함할 수 있다. 후면 전극(500)에 포함된 알루미늄이 기판(100)의 배면을 통해 확산됨으로써 후면 전극(500)과 기판(100)의 경계면에 후면 전계(Back Surface field)층이 형성될 수 있다. 후면 전계층이 형성되면 캐리어가 기판(100)의 배면으로 이동하여 재결합되는 것을 방지할 수 있으며, 캐리어의 재결합이 방지되면 개방전압이 상승하여 태양전지의 효율이 향상될 수 있다.
본 발명에 따른 태양전지는, 고농도의 인이 도핑된 니켈 나노 입자를 이용하여 형성되며, 에미터층에 접촉하는 제1 전극을 포함함으로써 고농도의 불순물 도핑 영역이 선택적으로 형성됨과 동시에 상기 에미터층과 상기 제1 전극의 접촉부에 니켈 실리사이드를 포함함으로써, 낮은 접촉 저항 제공하여 태양전지의 효율이 향상될 수 있다.
태양전지의 제조방법
본 발명의 태양전지의 제조방법은,
제1도전성 타입의 기판의 상부에 제2도전성 타입의 에미터층을 형성하는 단계;
상기 에미터층의 상부에 반사방지막을 형성하는 단계;
상기 반사방지막 및 상기 에미터층 중 일부를 제거하여 상기 에미터층의 일부를 노출하는 제1개구부 및 상기 제1 개구부와 연통하며 상기 반사방지막을 노출하는 제2개구부를 형성하는 단계;
상기 제1 및 제2개구부에 인 도핑된 니켈 나노 입자를 포함하는 페이스트를 스크린 프린트한 후 열처리하여, 상기 제1 및 제2 개구부에 각각 제1전극 및 제2전극을 형성하는 단계;
상기 제2 전극 상에 은(Ag) 페이스트를 스크린 프린트한 후 열처리하여 전면 전극을 형성하는 단계; 및
알루미늄 페이스트를 상기 기판의 배면에 프린트한 후 열처리하여 배면 전극을 형성시키는 단계를 포함한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따라 태양전지를 제조하는 과정을 간략히 도시하는 도면이다.
먼저 도 1a를 참조하면, 제1 도전성 타입의 기판(100)을 준비한다.
기판(100)에는 P형 불순물로서 3족 원소인 B, Ga, In 등이 불순물로 도핑될 수 있다.
기판(100)의 상부에 에미터층(200)을 형성한다. 에미터층(200)에는 N형 불순물로서 5족 원소인 P, As, Sb 등이 불순물로 도핑될 수 있다. 에미터층(200)은 약 100 내지 약 500nm의 두께로 형성할 수 있다.
본 발명의 일 실시예에 따르면, POCl3 와 같이 P를 포함하는 물질을 기상 또는 액상으로 공급하여 열확산(thermal diffusion) 방법으로 일정한 두께로 기판(100)의 표면에 도핑(doping)하여 60 내지 120Ω/sq 의 면저항을 갖는 에미터층(200)을 형성할 수 있다.
다음에, 에미터층(200)의 상부에 반사방지막(300)을 형성한다.
반사방지막(300)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다. 또한 반사방지막(300)은 예를 들면 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
반사방지막(300)은 약 30 내지 약 100nm의 두께를 갖도록 형성할 수 있다.
도 1b를 참고하면, 반사방지막(300)를 관통하면서 제거하고 에미터층(200) 중 일부를 제거하여 에미터층(200)의 일부를 노출하는 제1 개구부(210) 및 제1 개구부(210)와 연통하며 반사방지막(300)을 노출하는 제2 개구부(310)를 형성한다.
제1 및 제2 개구부(210, 310)는 포토리소그래피법, 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법과 같은 알려진 방법으로 패터닝하여 형성할 수 있다. 본 발명의 일 실시예에 따르면, 레이저 어블레이션(laser ablation)을 이용하여 일정한 크기로 제거하여 제1 및 제2 개구부(210, 310)를 형성할 수 있으나, 개구부를 형성하는 방법에 있어 이에 한정되는 것은 아니다.
제2 개구부(310)는 반사방지막(300)을 완전히 관통한다. 그러나, 제1 개구부(210)는 에미터층(200)은 관통하지 않으며 에미터층(200)의 일부 두께를 제거하는 깊이로 형성될 수 있다. 예를 들어, 제1 개구부(210)는 에미터층(200)을 약 5 내지 약 10nm의 깊이로 제거하여 형성될 수 있다.
제1 및 제2 개구부(210, 310)의 폭은 약 20 내지 약 150㎛일 수 있으며, 그 형상에는 제한되지 않는다. 예를 들어 제1 및 제2 개구부(210, 310)는 원형, 타원형, 사각형 또는 삼각형의 형태로 형성할 수 있다.
다음에, 도 1c를 참조하면, 제1 및 제2 개구부(210, 310)에 인 도핑된 니켈 나노 입자를 포함하는 페이스트를 스크린 프린트한 후 열처리한다.
상기 인 도핑된 니켈 나노 입자를 포함하는 페이스트는, 페이스트 100중량부에 대하여, 인 도핑된 니켈 나노 입자 60 내지 95 중량부, 바인더 1 내지 20 중량부 및 용매 1 내지 20 중량부를 포함할 수 있다.
제1 전극 및 제2 전극(220, 320)의 형성에 사용되는 상기 인 도핑된 니켈 나노 입자는 약 5 내지 약 200nm의 평균입경, 바람직하게는 약 10 내지 약 100nm의 평균입경을 가지며, 인의 함량이 약 1 내지 약 20중량%일 수 있다.
상기 인 도핑된 니켈 나노 입자는, 반연속식 공정에 의해 액상환원법으로 제조할 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 니켈을 성장시키는 촉매가 되는 전이금속 핵 입자에 대해, 니켈 전구체 물질 및 용매를 포함하는 니켈 용액 및 인을 포함하는 환원제를 혼합하여 니켈을 환원 반응시킴과 동시에 인을 도핑시킴으로써 인이 1 내지 20중량%로 도핑된 나노 단위의 입경을 갖는 니켈 나노 입자를 수득할 수 있다.
상기 인 도핑된 니켈 나노 입자는, 페이스트 100중량부에 대하여 60 내지 95중량부로 포함될 수 있다. 니켈 나노 입자의 함량이 60중량부 미만이면, 충분한 도전성이 얻어지지 않고 95중량부를 초과하여 포함되면, 점도가 너무 높아서 스크린 프린트가 어려워질 수 있다.
상기 바인더는 전극 패턴의 소성 전에서의 각 성분의 결합재로 기능하는 것으로, 균일성을 위해 현탁 중합에 의해 제조하는 것이 바람직하다. 이러한 바인더로는, 카르복실기를 포함하는 수지, 구체적으로는 그 자체가 에틸렌성 불포화 이중 결합을 갖는 카르복실기 함유 감광성 수지 및 에틸렌성 불포화 이중 결합을 갖지 않는 카르복실기 함유 수지를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 불포화 카르복실산과 불포화 이중 결합을 갖는 화합물을 공중합시킴으로써 얻어지는 카르복실기함유 수지, 불포화 카르복실산과 불포화 이중 결합을 갖는 화합물의 공중합체에 에틸렌성 불포화기를 팬던트로서 부가시킴으로써 얻어지는 카르복실기 함유 감광성 수지, 또는 불포화 이중 결합을 갖는 산 무수물과 불포화 이중 결합을 갖는 화합물의 공중합체에, 수산기와 불포화 이중 결합을 갖는 화합물을 반응시켜 얻어지는 카르복실기 함유 감광성 수지를 사용할 수 있으나, 이에 한정되는 것은 아니다.
상기 바인더는 1 내지 20 중량부로 포함되는 것이 바람직한데, 바인더의 포함량이 1 중량부 미만인 경우는 형성되는 전극 패턴 중의 바인더의 분포가 불균일해질 수 있어, 선택적 노광, 현상에 의한 패터닝이 곤란해질 수 있으며, 20 중량부를 초과하는 경우는 전극의 소성시 패턴 붕괴를 일으키기 쉽고, 소성 후 유기물 잔탄(Carbon ash)에 의해 전극의 저항이 상승할 수 있기 때문이다.
상기 용매는 바인더를 용해시킬 수 있고, 기타 첨가제와 잘 혼합되는 것을 사용할 수 있다. 이와 같은 용매의 예로는 a-터피놀(a-Terpinol), 부틸 카비톨 아세테이트(butyl cabitol acetate), 텍사놀(Texanol), 부틸 카비톨(butyl cabitol), 또는 디프로필렌 글리콜 모노메틸 에테르(Di-propylene glycol monomethyl ether) 등이 있으나, 본 발명이 이에 한정되지 않는다.
상기 용매는 1 내지 20 중량부로 포함되는 것이 바람직하다. 상기 용매의 함량이 1 중량부 미만인 경우는, 페이스트가 균일하게 도포되기 어려울 수 있으며, 반면에 20 중량부 보다 많이 포함되는 경우는, 전극 패턴의 충분한 도전성이 얻어지지 않고, 기재와의 밀착성이 떨어지기 때문에 바람직하지 않다.
추가로 분산제, 증점제, 요변제, 레벨링제 등의 첨가제를 더 포함될 수 있으며, 이러한 첨가제의 첨가량은 페이스트 100중량부에 대하여 1 내지 20 중량부로 포함될 수 있다.
본 발명의 일 실시예에 따르면, 상기 인 도핑된 니켈 나노 입자를 포함하는 페이스트를 스크린 프린트한 후 열처리하는 단계는, 스크린 프린터(screen printer)를 이용하여 프린팅한 후, 질소 분위기 하에서 약 400 내지 약 900℃의 벨트 소성로(belt firing)에서 약 10초 내지 약 20분 동안 소결함으로써 수행할 수 있다. 열처리하는 온도가 400℃미만인 경우 에미터층(200)보다 고농도의 불순물 도핑 영역을 형성하기 어려울 수 있으며, 너무 높은 경우 니켈 실리사이드(Ni silicide)가 형성이 되지 않는 문제가 발생할 수 있다.
상기와 같이 인 도핑된 니켈 나노 입자를 포함하는 페이스트를 프린팅한 후 열처리함으로써, 제1 개구부(210)에는 제1 전극(220)이 형성된다. 또한 제2 개구부(310)에는 제2 전극(320)이 형성된다.
인 도핑된 니켈 나노 입자를 포함하는 페이스트를 스크린 프린트한 후 소결함으로써, 제1 전극(220)은 이에 포함된 인 도핑된 니켈 나노 입자가 접촉하고 있는 에미터층(200)의 실리콘과 반응하여 에미터층(200)의 계면에 니켈 실리사이드(Ni silicide)가 형성될 수 있다. 따라서, 제1 전극(220)은 인 및 니켈 실리사이드를 포함한다. 또한, 제1 전극(220)은 인 도핑된 니켈 나노 입자에 포함된 인으로 인해, 에미터층(200)보다 고농도의 불순물 도핑 영역을 형성함으로써 낮은 접촉 저항을 제공한다.
소결에 의해 제2 전극(320)은 인 및 니켈을 포함한다. 제2 전극(320)은 에미터층(200)과 접촉하고 있지 않으므로, 니켈 실리사이드는 형성되지 않는다. 제2 전극(320)은 제2 개구부(310)를 모두 채우면서 반사방지막(300)과 동일한 높이로 형성될 수 있다.
다음에, 도 1d를 참조하면, 제2 전극(320) 상에 은(Ag) 페이스트를 스크린 프린트한 후 열처리하여 전면 전극(400)을 형성한다.
전면 전극(400)은 제2 전극(320)과 연속되면서 그 상부에 형성하게 된다.
상기 은 페이스트는 전체 은 페이스트 100중량부에 대하여, 은 분말을 약 60 내지 약 95중량부로 포함한다. 은 분말의 함량이 60 중량부 보다 적은 경우는, 전면 전극(400)에 충분한 도전성이 얻어지지 않고, 95 중량부를 초과하여 포함되면, 점도가 너무 높아서 인쇄가 어려워질 수 있기 때문에 바람직하지 않다.
본 발명의 일 실시예에 따르면, 상기 은 페이스트는 글래스 프릿(glass frit)을 포함하지 않을 수 있다. 상기 글래스 프릿은 소성 후에 은 페이스트를 기판 위에 고착, 결합시키는 역할을 하는 성분이나, 소성시 고온 공정을 거치면서 단락을 일으키는 원인이 된다. 본 발명의 제조방법에서는 전면 전극(400) 형성시 글래스 프릿을 포함하지 않는 은 페이스트를 사용함으로써 고온 공정에서도 단락의 위험성 및 비 전도성 물질인 글래스 프릿으로 인한 접촉저항 증가의 위험성이 줄어들며, 따라서 태양전지의 신뢰성이 향상될 수 있다.
본 발명의 일 실시예에 따르면, 상기 은 페이스트를 스크린 프린트한 후 열처리하는 단계는, 스크린 프린터를 이용하여 프린팅한 후, 질소 분위기 하에서 약 400 내지 약 900℃의 벨트 소성로(belt firing)에서 약 10초 내지 약 20분 동안 소결함으로써 수행할 수 있다.
전면 전극(400)은 약 40 내지 약 200 ㎛의 폭과, 약 5 내지 약 30 ㎛의 높이를 가지도록 형성할 수 있다.
본 발명의 일 실시예에 따르면, 제1 및 제2 전극(220, 320)형성을 위해 인 도핑된 니켈 나노 입자를 포함하는 페이스트를 스크린 프린트한 후 열처리하는 단계 및 전면 전극(400)형성을 위해 은 페이스트를 스크린 프린트한 후 열처리하는 단계는 동시에 수행될 수 있다. 즉, 니켈 페이스트 및 은 페이스트를 각각 스크린 프린트 한 후 한번에 열처리함으로써 제1 전극(220), 제2 전극(320) 및 전면 전극(400)이 한번에 형성될 수 있다. 이때 열처리는 질소 분위기 하에서 약 400 내지 약 900℃의 벨트 소성로에서 약 10초 내지 약 20분 동안 소결함으로써 수행될 수 있다.
본 발명의 다른 실시예에 따르면, 니켈 페이스트의 열처리 및 은 페이스트의 열처리는 별개의 공정으로 이루어질 수도 있다.
도 1e를 참조하면, 알루미늄 페이스트를 기판(100)의 배면에 프린팅한 후 열처리하여 배면 전극(500)을 형성한다.
상기 알루미늄 페이스트는 알루미늄, 석영 실리카, 바인더 등을 포함할 수 있다. 상기 알루미늄 페이스트의 열처리 시 알루미늄이 기판(100)의 배면을 통해 확산됨으로써 후면 전극(500)과 기판(100)의 경계면에 후면 전계(Back Surface field)층이 형성될 수 있다. 후면 전계층이 형성되면 캐리어가 기판의 배면으로 이동하여 재결합되는 것을 방지할 수 있으며, 캐리어의 재결합이 방지되면 개방전압이 상승하여 태양전지의 효율이 향상될 수 있다.
본 발명의 일 실시예에 따르면, 상기 알루미늄 페이스트를 열처리하는 단계는, 질소 분위기 하에서 약 400 내지 약 900℃의 벨트 소성로에서 약 10초 내지 약 20분 동안 소결함으로써 수행할 수 있다.
별도의 도면으로 예시하지는 않았지만, 본 발명의 다른 실시예에 따르면 배면 전극(500)은 전면 전극(400)을 형성하는 단계와 동시에 형성할 수 있다. 즉, 전면 전극(400) 형성을 위한 은 페이스트를 프린트 스크린하고, 후면 전극(500)형성을 위한 알루미늄 페이스트를 배면에 프린트 스크린한 후 소성 공정에 의해 전면 전극(400) 및 후면 전극(500)을 동시에 형성할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 배면 전극(500)은 반사방지막(300)을 형성한 후 제1 및 제2개구부(210, 310)을 형성하기 전에 별도의 소성 공정으로 형성할 수도 있으며, 상기와 같은 다양한 배면 전극(500)의 형성 방법은 본 발명의 태양 전지의 성능에 영향을 미치지 않는다.
이하에서, 본 발명에 따른 실시예를 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 다만, 이러한 실시예는 발명의 예시로 제시된 것에 불과하며, 이에 의해 발명의 권리범위가 정해지는 것은 아니다.
< 제조예 >
인 도핑 니켈 나노 입자를 포함하는 페이스트의 제조
제조예 1
평균 입경이 100nm이고 인의 함량이 17.45wt%인 도핑 니켈 나노 입자의 분말을 85중량%, 부틸 카비톨 아세테이트 10중량%, 바인더로써 ethyl cellulose 수지(상품명 Ethocel, Dow사, Standard 100) 5 중량%으로 혼합 분산하였다. 혼합 분산액을 3-roll milling에 의하여 분산하여 페이스트를 제조하였다.
제조예 2
평균 입경이 100nm이고 인의 함량이 15.68wt%인 도핑 니켈 나노 입자를 사용한 것을 제외하고는 상기 제조예 1과 동일한 방법으로 페이스트를 제조하였다.
비교 제조예 1
인이 도핑 되지 않은 평균입경 80nm를 가지는 니켈 나노 입자를 (㈜드림 사, Code No. DR-NIM-04) 사용한 것을 제외하고는 상기 제조예 1과 동일한 방법으로 페이스트를 제조하였다.
< 실시예 >
태양전지의 제조
실시예 1
156mm 다결정 실리콘 wafer를 이용하여 관상로(tube furnace)에서 900℃로 POCL3을 사용하는 확산 공정 통해 인(P)을 도핑하여 100Ω/sq 시트 저항을 가지는 에미터층을 형성하였다.
상기 에미터층 상에 PECVD 방법으로 실리콘 질화막을 증착하여 80nm 두께로 형성하여 반사방지막을 형성하였다.
Al paste(Toyo Aluminium K. K사 ALSOLAR)를 이용하여 후면에 스크린 프린팅하였다. 이후 300℃의 belt 소성로에서 60초간 건조한 후 900 ℃의 belt 소성로(firing)에서 60초간 소결하였다. 소결 후 형성된 후면전극의 두께는 대략 30um로 형성되었다.
상기 반사방지막을 laser ablation을 이용하여 40um크기의 폭으로 제거하여 개구부를 형성하였다. 상기 제조예 1에서 제조된 페이스트를 개구부에 스크린 프린팅하여 니켈층을 형성하였다.
형성된 니켈층에 글래스 프릿(glass frit)을 포함하지 않는 Ag paste(㈜FP, FTL-602)를 이용하여 전면 전극을 형성하였다. 이후, 900 ℃의 belt 소성로(firing)에서 20초간 소결하여 제1전극, 제2전극 및 전면 전극을 형성하였다. 소성된 핑거 폭은 약 80μm 이었으며, 소성된 전면 전극의 두께는 약 10μm이었다.
실시예 2
제1전극, 제2전극 및 전면 전극 형성 시 800 ℃의 belt 소성로(firing)를 이용하여 20초간 소결한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 태양전지를 제조하였다.
비교예 1
상기 비교 제조예 1에서 제조된 페이스트를 이용한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 태양전지를 제조하였다.
< 실험예 >
1. 니켈 실리사이드 형성 평가
실험예 1
인 도핑 니켈입자가 소결에 의하여 인이 순수한 실리콘 웨이퍼(Si wafer)로 확산됨을 확인하기 위하여 불순물로 도핑되지 않은 웨이퍼를 준비하였다.
상기 제조예 1에서 제조된 페이스트를 이용하여 screen printer를 이용하여 상기 웨이퍼 상에 프린팅 후 질소 분위기 하에서 900 ℃ belt 소성로(firing)에서 20초간 소결하였다.
형성된 단면을 SEM(주사현미경)을 이용하여 분석하였으며, 그 결과를 도도 2에 나타내었다.
또한, EDX (Energy Dispersive X-ray microanalysis)를 이용하여 경계층을 분석하였으며, 그 결과를 도 3에 나타내었다.
도 2 및 3을 참조하면, 그 경계층 아래인 순수한 실리콘 웨이퍼에 상단 부분에 니켈(nickel)성분이 검출됨을 확인함으로써 실리콘-니켈 접촉층 부분에 니켈 실리사이드(Ni silicide)가 형성됨을 확인할 수 있다.
실험예 2
상기 제조예 2에서 제조된 페이스트를 이용한 것을 제외하고는 상기 실험예 1과 동일한 방법으로 소결하였다.
EDX를 이용하여 경계면을 분석한 결과를 도 4에 나타내었다. 도 4를 참조하면, 그 경계층 아래인 순수한 실리콘 웨이퍼에 상단 부분에 니켈(nickel)성분이 검출됨을 확인함으로써 실리콘-니켈 접촉층 부분에 니켈 실리사이드(Ni silicide)가 형성됨을 확인할 수 있다.
비교 실험예 1
상기 비교 제조예 1에서 제조된 페이스트를 이용한 것을 제외하고는 상기 실험예 1과 동일한 방법으로 소결하였다.
EDX를 이용하여 경계면을 분석한 결과를 도 5에 나타내었다. 도 5를 참조하면, 그 경계층 아래인 순수한 실리콘 웨이퍼에 상단 부분에 니켈(nickel)성분이 검출됨을 확인함으로써 접촉층에 니켈 실리사이드(Ni silicide)가 형성됨을 확인할 수 있다.
2. 시트 저항 평가
실험예 3
순수한 다결정 실리콘 wafer를 이용하여 관상로(tube furnace)에서 900℃로 POCL3을 사용하는 확산 공정 통해 인(P)을 도핑하여 75Ω/sq 시트 저항을 가지는 wafer를 사용하였다.
다음으로, 상기 제조예 1에서 제조된 페이스트를 이용하여 스크린 프린터(screen printer)를 이용하여 상기의 wafer위에 프린팅 후 질소분위기 하에서 소결 온도를 400, 600, 900 ℃에서 belt 소성(firing)을 이용하여 20초간 소결하였다. 각각의 온도에서 소결 후 시트저항을 4-probe meter을 이용하여 측정하였다. 그 결과를 표 1 및 도 6에 나타내었다.
비교 실험예 2
순수한 다결정 실리콘 wafer를 이용하여 관상로(tube furnace)에서 900℃로 POCL3을 사용하는 확산 공정 통해 인(P)을 도핑하여 75Ω/sq 시트 저항을 가지는 wafer를 사용하였다.
다음에, 상기 비교 제조예 1에서 제조된 페이스트를 이용하여 스크린 프린터(screen printer)를 이용하여 상기의 wafer위에 프린팅 후 질소분위기 하에서 소결 온도를 400, 600, 900 ℃에서 belt 소성(firing)을 이용하여 20초간 소결하였다. 각각의 온도에서 소결 후 시트저항을 4-probe meter을 이용하여 측정하였다. 그 결과를 표 1 및 도 6에 나타내었다.
니켈 입자
인 도핑 함량
니켈 입자의 평균 입경 니켈 실리사이드 형성 시트저항
(400℃소성시)
시트저항
(600℃소성시)
시트저항
(900℃소성시)
실험예 3 17.45wt% 100nm 형성됨 54 7 8
비교
실험예 2
0 80nm 형성됨 63 46 40
상기 표 1 및 도 6을 참조하면, 실험예 3 및 비교 실험예 2는 모두 니켈 실리사이드가 형성되나 실험예 3의 경우가 시트저항이 더 낮아지는 것을 확인할 수 있다. 이는 에미터층 상에 인 도핑된 니켈 나노 입자를 포함하는 페이스트를 이용하여 전극을 형성함으로써, 고농도의 인 도핑 영역이 형성됨과 동시에 니켈 실리사이드가 형성되어 낮은 접촉저항을 나타내는 것으로 볼 수 있다.
특히, 소결 온도에 따른 시트저항이 비교 실험예 2 보다 실험예 3의 경우가 더 낮아짐을 확인할 수 있다.
3. 태양전지의 전기적 성능 평가
상기 실시예 1, 2 및 비교예 1에서 제조된 태양 전지의 전기적 성능을 ASTM G-173-03에 따라 AM 1.5 태양 조건 하에서 미국, NJ, 듀몬트(Dumont)에 소재하는 NPC Incorporated의 solar tester, Model NCT-M-180A를 사용하여 측정했다.
그 결과를 표 2에 나타내었다. 여기서, Jsc는 제로 출력 전압에서 측정된 단락 회로 전류 밀도를 의미하고, Voc는 제로 출력 전류에서 측정된 개방 회로 전압을 의미하며, 직렬 저항(RS)는 태양전지 상부와 하부 전극 사이에 직렬(series)로 작용하는 저항으로, 컨택 인터페이스의 조성 및 마이크로 구조는 RS를 결정한다. FF[%]는 fill factor을 Eta[%]는 효율을 의미한다.
  Jsc [mA/cm2] Voc [V] FF [%] Rs[mΩ] Eta [%]
실시예 1 36.29 0.615 76.49 481 17.30
실시예 2 34.90 0.618 75.56 615 16.83
비교예 1 34.39 0.616 73.42 940 15.94
상기 표 2의 결과와 같이 인이 도핑된 니켈입자를 사용한 경우가 직렬 저항(RS)이 작아져 결과적으로 충전율(fill factor)이 증가되고, 결국 태양 전지의 효율이 증가됨을 알 수 있다.
100: 기판
200: 에미터층
210: 제1 개구부
220: 제1 전극
300: 반사방지막
310: 제2 개구부
320: 제2 전극
400: 전면 전극
500: 후면 전극

Claims (24)

  1. 제1 도전성 타입의 기판;
    상기 기판 상에 위치하고 에미터층의 일부를 노출하는 제1 개구부를 구비하는 제2 도전성 타입의 에미터층;
    상기 에미터층 상에 위치하고, 상기 제1 개구부와 연통하는 제2 개구부를 구비하는 반사방지막;
    상기 제1 개구부를 채우면서 인 및 니켈 실리사이드를 포함하는 제1 전극;
    상기 제1 전극 상에 형성되며 상기 제2 개구부를 채우면서 인 및 니켈을 포함하는 제2 전극;
    상기 제2 전극 상에 형성되는 전면 전극; 및
    상기 기판의 배면에 위치하는 후면 전극을 포함하는 태양전지.
  2. 제1항에 있어서,
    상기 기판은 P형 불순물로 도핑되고 상기 에미터층은 N형 불순물로 도핑되어 있는 태양전지.
  3. 제1항에 있어서,
    상기 에미터층은 60 내지 120Ω/sq 의 면저항을 갖는 태양전지.
  4. 제1항에 있어서,
    상기 에미터층의 두께는 100 내지 500nm인 태양전지.
  5. 제1항에 있어서,
    상기 반사방지막은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화 질화막, MgF2막, ZnS막, TiO2막, CeO2막으로 이루어진 군으로부터 선택되는 어느 하나의 단일막 또는 상기 단일막 중에서 선택되 는2개 이상의 막이 조합된 다층막인 태양전지.
  6. 제 1항에 있어서,
    상기 에미터층은 불순물로 인을 포함하며, 상기 제1 전극은 상기 에미터층보다 고농도의 인을 포함하는 태양 전지.
  7. 제 1항에 있어서,
    상기 전면 전극은 은(Ag)을 포함하는 태양전지.
  8. 제 1 항에 있어서,
    상기 후면 전극은 알루미늄을 포함하는 태양전지.
  9. 제1 도전성 타입의 기판의 상부에 제2 도전성 타입의 에미터층을 형성하는 단계;
    상기 에미터층의 상부에 반사방지막을 형성하는 단계;
    상기 반사방지막 및 상기 에미터층 중 일부를 제거하여 상기 에미터층의 일부를 노출하는 제1 개구부 및 상기 제1 개구부와 연통하며 상기 반사방지막을 노출하는 제2 개구부를 형성하는 단계;
    상기 제1 및 제2 개구부에 인 도핑된(phosphorus-doped) 니켈 나노 입자를 포함하는 페이스트를 스크린 프린트한 후 열처리하여, 상기 제 1 개구부에 상기 에미터층과 접촉하는 제 1 전극을 형성하고, 상기 제 2 개구부에 상기 에미터층과 접촉하지 않는 제 2 전극을 형성하는 단계;
    상기 제2 전극 상에 은(Ag) 페이스트를 스크린 프린트한 후 열처리하여 전면 전극을 형성하는 단계; 및
    상기 기판의 배면에 알루미늄 페이스트를 프린트한 후 열처리하여 배면 전극을 형성하는 단계를 포함하는 태양전지의 제조방법.
  10. 제9항에 있어서,
    상기 인 도핑된 니켈 나노 입자를 포함하는 페이스트는, 상기 페이스트 100중량부에 대하여, 인 도핑된 니켈 나노 입자 60 내지 95 중량부, 바인더 1 내지 20 중량부 및 용매 1 내지 20 중량부로 포함하는 태양전지의 제조방법.
  11. 제 10항에 있어서,
    상기 인 도핑된 니켈 나노 입자의 평균 입경은 5 내지 200 nm인 태양전지의 제조방법.
  12. 제 10항에 있어서,
    상기 인 도핑된 니켈 나노 입자는, 전체 니켈 나노 입자의 중량에 대하여 1 내지 20 중량%의 인을 포함하는 태양전지의 제조방법.
  13. 제 10항에 있어서,
    상기 바인더는 불포화 카르복실산과 불포화 이중 결합을 갖는 화합물을 공중합함으로써 얻어지는 카르복실기 함유 감광성 수지, 불포화 카르복실산과 불포화 이중 결합을 갖는 화합물의 공중합체에 에틸렌성 불포화기를 펜던트기로 부가함으로써 얻어지는 카르복실기 함유 감광성 수지, 및 불포화 이중 결합을 갖는 산 무수물과 불포화 이중 결합을 갖는 화합물의 공중합체에 수산기와 불포화 이중 결합을 갖는 화합물을 반응시킴으로써 얻어지는 카르복실기 함유 감광성 수지로 이루어진 군으로부터 선택된 1종 이상을 포함하는 태양전지의 제조방법.
  14. 제 10 항에 있어서,
    상기 용매는 a-터피놀(a-Terpinol), 부틸 카비톨 아세테이트(butyl cabitol acetate), 텍사놀(Texanol), 부틸 카비톨(butyl cabitol) 및 디프로필렌 글리콜 모노메틸 에테르(Di-propylene glycol monomethyl ether)로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 태양전지의 제조방법.
  15. 제 9항에 있어서,
    상기 은 페이스트는 글래스 프릿(glass frit)을 포함하지 않는 태양전지의 제조방법.
  16. 제 9 항에 있어서,
    상기 알루미늄 페이스트는 알루미늄, 석영 실리카 및 바인더를 포함하는 태양 전지의 제조방법.
  17. 제9항에 있어서,
    상기 제1 및 제2 개구부는 레이저 어블레이션(laser ablation)을 이용하여 형성하는 태양전지의 제조방법.
  18. 제9항에 있어서,
    상기 에미터층은 60 내지 120Ω/sq 의 면저항 및 100 내지 500nm의 두께를 갖도록 형성하는 태양전지의 제조방법.
  19. 제 9항에 있어서,
    상기 에미터층은 불순물로 인을 포함하며, 상기 제1전극은 상기 에미터층보다 높은 농도의 인을 포함하는 태양전지의 제조방법.
  20. 제9항에 있어서,
    상기 제1 전극은 인 및 니켈 실리사이드를 포함하고, 상기 제2 전극은 인 및 니켈을 포함하는 태양전지의 제조방법.
  21. 제9항에 있어서,
    상기 인 도핑된 니켈 나노 입자를 포함하는 페이스트를 열처리하는 단계 및 상기 은 페이스트를 열처리하는 단계는 동시에 수행되는 태양전지의 제조방법.
  22. 제21항에 있어서,
    상기 열처리하는 단계는, 400 내지 900℃의 온도에서 10초 내지 20분 동안 소결함으로써 이루어지는 태양전지의 제조방법.
  23. 제9항에 있어서,
    상기 배면 전극을 형성하는 단계는, 전면 전극을 형성하는 단계 이후에 또는 전면 전극을 형성하는 단계와 동시에 수행되는 태양전지의 제조방법.
  24. 제9항에 있어서,
    상기 배면 전극을 형성하는 단계는, 상기 반사방지막을 형성한 후 상기 제1 및 제2 개구부을 형성하기 전에 수행되는 태양전지의 제조방법.
KR1020110132202A 2011-12-09 2011-12-09 태양전지 및 이의 제조방법 KR101149891B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110132202A KR101149891B1 (ko) 2011-12-09 2011-12-09 태양전지 및 이의 제조방법
JP2014545810A JP6050376B2 (ja) 2011-12-09 2012-12-04 太陽電池及びその製造方法
US14/363,106 US20140338743A1 (en) 2011-12-09 2012-12-04 Solar cell and method for preparing the same
EP12854794.0A EP2789017B1 (en) 2011-12-09 2012-12-04 Solar cell and method for preparing the same
CN201280060746.0A CN104011874B (zh) 2011-12-09 2012-12-04 太阳能电池及其制备方法
PCT/KR2012/010428 WO2013085248A1 (en) 2011-12-09 2012-12-04 Solar cell and method for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110132202A KR101149891B1 (ko) 2011-12-09 2011-12-09 태양전지 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101149891B1 true KR101149891B1 (ko) 2012-06-11

Family

ID=46607145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110132202A KR101149891B1 (ko) 2011-12-09 2011-12-09 태양전지 및 이의 제조방법

Country Status (6)

Country Link
US (1) US20140338743A1 (ko)
EP (1) EP2789017B1 (ko)
JP (1) JP6050376B2 (ko)
KR (1) KR101149891B1 (ko)
CN (1) CN104011874B (ko)
WO (1) WO2013085248A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014044482A3 (en) * 2012-09-24 2014-09-18 Imec Vzw Method for fabricating silicon photovoltaic cells
KR101859017B1 (ko) 2015-12-02 2018-05-17 삼성에스디아이 주식회사 전극 형성 방법, 이로부터 제조된 전극 및 태양 전지
WO2022010117A1 (ko) * 2020-07-08 2022-01-13 고려대학교 산학협력단 태양전지 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140011462A (ko) 2012-07-18 2014-01-28 엘지전자 주식회사 태양 전지 및 이의 제조 방법
EP3509112B1 (en) * 2014-11-28 2020-10-14 LG Electronics Inc. Solar cell and method for manufacturing the same
CN107946410A (zh) * 2017-12-18 2018-04-20 阳光中科(福建)能源股份有限公司 一种n型ibc太阳电池的制作方法
DE102018001057A1 (de) * 2018-02-07 2019-08-08 Aic Hörmann Gmbh & Co. Kg Verfahren zur Verbesserung des ohmschen Kontaktverhaltens zwischen einem Kontaktgitter und einer Ermitterschicht einer Siliziumsolarzelle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107306A (ja) 1996-10-03 1998-04-24 Sanyo Electric Co Ltd 太陽電池モジュール及びその製造方法
KR20020059189A (ko) * 2001-01-03 2002-07-12 김순택 실리콘 태양 전지의 제조 방법
KR20110018648A (ko) * 2009-08-18 2011-02-24 엘지전자 주식회사 이면 접합형 태양 전지 및 그 제조 방법
KR20110101218A (ko) * 2008-12-22 2011-09-15 이 아이 듀폰 디 네모아 앤드 캄파니 광기전력 디바이스를 형성하는 조성물 및 공정

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975681A (ja) * 1982-10-22 1984-04-28 Matsushita Electric Ind Co Ltd 太陽電池の電極形成法
JP2004193337A (ja) 2002-12-11 2004-07-08 Sharp Corp 太陽電池の電極形成方法およびその方法により製造される太陽電池
US20070169806A1 (en) * 2006-01-20 2007-07-26 Palo Alto Research Center Incorporated Solar cell production using non-contact patterning and direct-write metallization
US20080121276A1 (en) * 2006-11-29 2008-05-29 Applied Materials, Inc. Selective electroless deposition for solar cells
US20100096014A1 (en) * 2006-12-25 2010-04-22 Hideyo Iida Conductive paste for solar cell
JP4970026B2 (ja) * 2006-12-26 2012-07-04 京セラ株式会社 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法
KR101623597B1 (ko) * 2007-04-25 2016-05-23 헤레우스 프레셔스 메탈즈 노스 아메리카 콘쇼호켄 엘엘씨 은과 니켈 또는 은과 니켈 합금을 포함하는 후막 컨덕터 조성물 및 이로부터 제조된 태양 전지
WO2009067475A1 (en) * 2007-11-19 2009-05-28 Applied Materials, Inc. Crystalline solar cell metallization methods
JP2009147050A (ja) * 2007-12-13 2009-07-02 Bridgestone Corp 太陽電池及びその製造方法
US20090223549A1 (en) * 2008-03-10 2009-09-10 Calisolar, Inc. solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials
DE102008033223A1 (de) * 2008-07-15 2010-01-21 Deutsche Cell Gmbh Kontaktstruktur mit selektivem Emitter
US20100037941A1 (en) * 2008-08-13 2010-02-18 E. I. Du Pont De Nemours And Company Compositions and processes for forming photovoltaic devices
JP5113710B2 (ja) * 2008-10-08 2013-01-09 京都エレックス株式会社 太陽電池素子の電極形成用導電性ペースト及び太陽電池素子並びにその太陽電池素子の製造方法
KR101172385B1 (ko) 2008-12-15 2012-08-08 제일모직주식회사 인조대리석용 마블칩, 그 제조방법 및 이를 포함하는 인조대리석
DE102009008152A1 (de) * 2009-02-09 2010-08-19 Nb Technologies Gmbh Siliziumsolarzelle
US20110192316A1 (en) * 2010-02-05 2011-08-11 E-Chem Enterprise Corp. Electroless plating solution for providing solar cell electrode
US8426236B2 (en) * 2010-05-07 2013-04-23 International Business Machines Corporation Method and structure of photovoltaic grid stacks by solution based processes
US9284656B2 (en) * 2011-06-06 2016-03-15 International Business Machines Corporation Use of metal phosphorus in metallization of photovoltaic devices and method of fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107306A (ja) 1996-10-03 1998-04-24 Sanyo Electric Co Ltd 太陽電池モジュール及びその製造方法
KR20020059189A (ko) * 2001-01-03 2002-07-12 김순택 실리콘 태양 전지의 제조 방법
KR20110101218A (ko) * 2008-12-22 2011-09-15 이 아이 듀폰 디 네모아 앤드 캄파니 광기전력 디바이스를 형성하는 조성물 및 공정
KR20110018648A (ko) * 2009-08-18 2011-02-24 엘지전자 주식회사 이면 접합형 태양 전지 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014044482A3 (en) * 2012-09-24 2014-09-18 Imec Vzw Method for fabricating silicon photovoltaic cells
CN104584240A (zh) * 2012-09-24 2015-04-29 Imec非营利协会 制造硅光伏电池的方法
JP2015529401A (ja) * 2012-09-24 2015-10-05 アイメック・ヴェーゼットウェーImec Vzw シリコン太陽電池の製造方法
KR101859017B1 (ko) 2015-12-02 2018-05-17 삼성에스디아이 주식회사 전극 형성 방법, 이로부터 제조된 전극 및 태양 전지
WO2022010117A1 (ko) * 2020-07-08 2022-01-13 고려대학교 산학협력단 태양전지 제조 방법

Also Published As

Publication number Publication date
US20140338743A1 (en) 2014-11-20
EP2789017A1 (en) 2014-10-15
JP2015506101A (ja) 2015-02-26
WO2013085248A1 (en) 2013-06-13
EP2789017A4 (en) 2015-09-02
CN104011874B (zh) 2016-05-04
JP6050376B2 (ja) 2016-12-21
CN104011874A (zh) 2014-08-27
EP2789017B1 (en) 2018-10-24

Similar Documents

Publication Publication Date Title
KR101149891B1 (ko) 태양전지 및 이의 제조방법
EP2650923B1 (en) Solar cell, solar cell module and method of making a solar cell
US9722101B2 (en) Solar cell, solar cell manufacturing method, and solar cell module
KR101144810B1 (ko) 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법
KR100997669B1 (ko) 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법
JP5472304B2 (ja) ペースト及びそれを用いた太陽電池の製造方法
JP2012502503A (ja) 太陽電池電極
KR101497038B1 (ko) 전극 형성용 은 페이스트 조성물 및 이의 제조 방법
US20150047700A1 (en) Conductive paste for solar cell electrodes, solar cell, and method for manufacturing solar cell
KR101322149B1 (ko) 규소 웨이퍼의 전면 상에 그리드 전극을 형성하는 방법
US20120199190A1 (en) Solar cell and method for manufacturing the same
KR101323199B1 (ko) 태양전지용 전극 페이스트 및 이를 이용한 태양전지 제조방법
US9640298B2 (en) Silver paste composition for forming an electrode, and silicon solar cell using same
KR101930284B1 (ko) 태양전지 전극용 도전성 페이스트 및 이를 사용하여 제조된 태양전지
Ebong Pathway to low-cost metallization of silicon solar cell through understanding of the silicon metal interface and plating chemistry
KR101396445B1 (ko) 태양전지 전면 전극의 제조방법 및 이를 이용하는 태양전지 제조방법
TWI845484B (zh) 具p-型導電性的指叉式背接觸式太陽能電池及其製造方法和光伏打模組
KR20130067693A (ko) 전극형성용 은 페이스트 조성물, 이를 이용한 실리콘 태양전지
KR20120086389A (ko) 태양전지 전극 형성용 도전성 페이스트 및 이를 이용한 태양전지의 제조 방법
KR20150104429A (ko) 태양 전지 및 이의 제조 방법
CN116864573A (zh) 一种改善pcb电路板接触电阻的方法
KR20140099571A (ko) 태양전지 전극의 제조방법 및 이를 이용한 태양전지
KR20110029751A (ko) 페이스트 조성물 및 이를 이용한 태양전지
KR20130063265A (ko) 은 페이스트 조성물을 이용한 후면 전극의 제조방법 및 실리콘 태양전지의 제조방법
JP2014220426A (ja) 太陽電池セル用電極、太陽電池セル、及び太陽電池セルの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190307

Year of fee payment: 8