KR100997669B1 - 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법 - Google Patents

스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법 Download PDF

Info

Publication number
KR100997669B1
KR100997669B1 KR1020080108669A KR20080108669A KR100997669B1 KR 100997669 B1 KR100997669 B1 KR 100997669B1 KR 1020080108669 A KR1020080108669 A KR 1020080108669A KR 20080108669 A KR20080108669 A KR 20080108669A KR 100997669 B1 KR100997669 B1 KR 100997669B1
Authority
KR
South Korea
Prior art keywords
emitter layer
solar cell
emitter
screen printing
silicon solar
Prior art date
Application number
KR1020080108669A
Other languages
English (en)
Other versions
KR20100049724A (ko
Inventor
안준용
곽계영
정주화
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080108669A priority Critical patent/KR100997669B1/ko
Priority to CN201510092999.1A priority patent/CN104617173A/zh
Priority to PCT/KR2008/006503 priority patent/WO2010053217A1/en
Priority to CN2008801181168A priority patent/CN101878536A/zh
Priority to EP08876945.0A priority patent/EP2210278A4/en
Priority to US12/276,592 priority patent/US9401446B2/en
Publication of KR20100049724A publication Critical patent/KR20100049724A/ko
Application granted granted Critical
Publication of KR100997669B1 publication Critical patent/KR100997669B1/ko
Priority to US15/189,384 priority patent/US20160308083A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0684—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells double emitter cells, e.g. bifacial solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명에 따른 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법은, (a) 제1도전형의 불순물이 도핑된 실리콘 반도체 기판을 준비하는 단계; (b) 상기 기판 상부로 제1도전형과 반대 극성을 갖는 제2도전형의 불순물을 도핑하여 기판 상부에 에미터층을 형성하는 단계; (c) 스크린 인쇄법을 이용하여 상기 에미터층 상의 전면 전극 접속 지점에 식각 마스크 패턴을 형성하는 단계; (d) 상기 식각 마스크 패턴을 마스크로 하여 에미터층을 에치-백하는 단계; (e) 상기 에치-백 후 잔류하는 식각 마스크 패턴을 제거하는 단계; (f) 상기 기판의 전면에 반사방지막을 형성하는 단계; (g) 상기 반사방지막을 관통시켜 상기 전면 전극 형성 지점에 전면 전극을 접속시키는 단계; 및 (h) 상기 기판의 배면에 후면 전극을 접속시키는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 실리콘 태양 전지는 제1도전형의 불순물이 도핑된 실리콘 반도체 기판, 상기 기판 상부에 상기 제1도전형과 반대 극성을 갖는 제2도전형의 불순물이 도핑된 에미터층, 상기 기판의 전면에 형성된 반사 방지막,상기 반사 방지막을 관통시켜 상기 에미터층에 접속시킨 전면 전극 및 상기 기판의 배면에 접속시킨 후면 전극을 포함하고, 상기 에미터층은 상기 제2도전형의 불순물이 고농도로 도핑된 제1 에미터층과 상기 제2도전형의 불순물이 저농도로 도핑된 제2 에미터층으로 나뉘고, 상기 제2 에미터층의 면저항(Emitter Rsh)이 100 Ohm/sq 내지 120 Ohm/sq의 범위인 것을 특징으로 한다.
실리콘 태양 전지, 선택적 에미터층, 스크린 인쇄법,에치백

Description

스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법{Silicon solar cell using screen printing and Manufacturing method of thereof}
본 발명은 선택적 에미터 구조를 가진 태양 전지 및 이를 제조하는 층을 스크린 인쇄법을 이용하여 형성할 수 있는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 특히 주목받고 있다.
태양전지에는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 태양빛(photons)을 전기에너지로 변환시키는 태양광 전지가 있으며, 태양전지라고 하면 일반적으로 태양광 전지(이하, '태양전지'라 함)를 일컫는다.
태양전지는 원료 물질에 따라 크게 실리콘 태양전지(silicon solar cell), 화합물 반도체 태양전지(compound semiconductor solar cell) 및 적층형 태양전지(tandem solar cell)로 구분된다. 이러한 3가지 종류의 태양전지 중 태양전지 시 장에서는 실리콘 태양전지가 주류를 이루고 있다.
도 1은 실리콘 태양전지의 기본적인 구조를 보여주는 단면도이다. 도 1을 참조하면, 실리콘 태양전지는 p형의 실리콘 반도체로 이루어진 기판(101)과 n형 실리콘 반도체로 이루어진 에미터층(102)을 포함하고, 기판(101)과 에미터층(102)의 계면에는 다이오드와 유사하게 p-n 접합이 형성되어 있다.
위와 같은 구조를 갖는 태양전지에 태양광이 입사되면, 광기전력효과(光起電力效果, photovoltaic effect)에 의해 불순물이 도핑된 실리콘 반도체에서 전자와 정공이 발생한다. 참고로, n형 실리콘 반도체로 이루어진 에미터층(102)에서는 전자가 다수 캐리어로 발생되고, p형 실리콘 반도체로 이루어진 기판(101)에서는 정공이 다수 캐리어로 발생된다. 광기전력 효과에 의해 발생된 전자와 정공은 각각 n형 실리콘 반도체 및 p형 실리콘 반도체 쪽으로 끌어 당겨져 각각 기판(101) 하부 및 에미터층(102) 상부와 접합된 전극(103, 104)으로 이동하며, 이 전극(103, 104)들을 전선으로 연결하면 전류가 흐르게 된다.
최근에는 상기 전극과 에미터층 사이의 접촉 저항을 감소시키기 위하여, 에미터층 중 전극과 접속하는 도핑 영역은 두껍게 형성하고(헤비 도핑부) 그렇지 않은 영역은 그보다 얇게 형성하여(라이트 도핑부) 캐리어의 라이프 타임(life time)을 향상시킨다. 이러한 구조를 선택적 에미터(selective emitter)라고 한다.
이러한 선택적 에미터는 전극과 에미터층 간의 접촉 저항을 감소시켜 효율에 기여하는 바가 크나, 그 제조 공정이 복잡하고 제조 비용이 과다하게 소요되는 문제가 있다.
본 발명은 상술한 종래기술의 문제를 해결하기 위해 창안된 것으로서, 실리콘 태양전지의 효율성을 향상시키기 위한 선택적 에미터층의 형성 공정을 간소화하고 제조 단가를 감소시킬 수 있는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법은, (a) 제1도전형의 불순물이 도핑된 실리콘 반도체 기판을 준비하는 단계; (b) 상기 기판 상부로 제1도전형과 반대 극성을 갖는 제2도전형의 불순물을 도핑하여 기판 상부에 에미터층을 형성하는 단계; (c) 스크린 인쇄법을 이용하여 상기 에미터층 상의 전면 전극 접속 지점에 식각 마스크 패턴을 형성하는 단계; (d) 상기 식각 마스크 패턴을 마스크로 하여 에미터층을 에치-백하는 단계; (e) 상기 에치-백 후 잔류하는 식각 마스크 패턴을 제거하는 단계; (f) 상기 기판의 전면에 반사방지막을 형성하는 단계; (g) 상기 반사방지막을 관통시켜 상기 전면 전극 형성 지점에 전면 전극을 접속시키는 단계; 및 (h) 상기 기판의 배면에 후면 전극을 접속시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1도전형의 불순물은 p형 불순물이고, 상기 제2도전형의 불순물은 n형 불순물이다.
바람직하게, 상기 (c) 단계는, 무기물 입자, 유기용제 및 수지를 포함하는 글라스 프릿 페이스트(glass frit paste)를 스크린 인쇄하여 식각 마스크 패턴을 형성하는 단계이다.
바람직하게, 상기 무기물 입자는 SiO2-PbO계, SiO2-PbO-B2O3계 및 Bi2O3-B2O3-SiO2계 입자 중 선택된 어느 하나 또는 이들의 혼합물일 수 있다. 이 때, 상기 무기물 입자의 직경은 0.1 내지 10 ㎛, 바람직하게는 0.5 내지 3 ㎛ 이다.
바람직하게, 상기 글라스 프릿 페이스트는 접착성, 인쇄성, 내산성 등의 물성 조절을 위해 TiO2, P2O5, BaO, ZnO 및 Al2O3 중 선택된 어느 하나 또는 이들의 혼합물로 이루어진 금속 산화물을 더 포함할 수 있다.
대안적으로, 상기 (c) 단계는, 솔더링 물질, SOG 및 Silica 슬러리 중 선택된 어느 하나를 스크린 인쇄하여 식각 마스크 패턴을 형성하는 단계일 수 있다. 여기서, 상기 Silica 슬러리는 실리카 입자, 유기용제, 바인더 및 수지를 포함한다.
바람직하게, 상기 (d) 단계는, HNO3, HF, CH3COOH 및 H2O가 10:0.1~0.01:1~3:5~10의 부피비로 혼합된 선택적 습식 에천트를 이용하여 에미터층을 에치-백하는 단계이다. 이 때, 상기 에미터층의 고농도 불순물 도핑 영역에 대한 식각 속도는 0.08 내지 0.12이고, 상기 에미터층의 저농도 불순물 도핑 영역에 대한 식각 속도는 0.01 내지 0.03이다.
대안적으로, 상기 (d) 단계는, KOH와 같은 알카리 습식 에천트 또는 CF4 플라즈마와 같은 건식 에천트를 이용하여 에미터층을 에치-백하는 단계일 수 있다.
본 발명에 따른 실리콘 태양 전지는 제1도전형의 불순물이 도핑된 실리콘 반도체 기판, 상기 기판 상부에 상기 제1도전형과 반대 극성을 갖는 제2도전형의 불순물이 도핑된 에미터층, 상기 기판의 전면에 형성된 반사 방지막,상기 반사 방지막을 관통시켜 상기 에미터층에 접속시킨 전면 전극 및 상기 기판의 배면에 접속시킨 후면 전극을 포함하고, 상기 에미터층은 상기 제2도전형의 불순물이 고농도로 도핑된 제1 에미터층과 상기 제2도전형의 불순물이 저농도로 도핑된 제2 에미터층으로 나뉘며, 상기 제2 에미터층의 면저항(Emitter Emitter Rsh)이 100 Ohm/sq 내지 120 Ohm/sq의 범위인 것을 특징으로 한다.
상기 에미터층은 스크린 인쇄법을 이용하여 상기 전면 전극과 접속하는 에미터층 상에 식각 마스크 패턴을 마스크로 하여 형성된 것을 특징으로 한다.
상기 제2 에미터층은 에치백하여 형성된 것을 특징으로 한다.
상기 제1 에미터층은 상기 전면 전극과 접속하는 영역인 것을 특징으로 한다.
상기 제1 에미터층은 격자 형태(mesh type) 일 때, 상기 제1 에미터층간의 최적 간격은 1-3㎜ 범위이고, 상기 제1 에미터층의 최적 선폭은 50-200 ㎛ 범위인 것을 특징으로 한다.
본 발명에 따르면, 종래의 선택적 에미터층 형성 공정과 달리 고온의 불순물 도핑 공정이 1회만 시행되므로 기판 내부의 불순물이 활성화되는 것을 방지할 수 있다. 또한, 스크린 인쇄법을 이용하여 식각 마스크 패턴을 형성하므로 종래의 사진 식각 공정을 이용하는 경우보다 공정이 단순하고 제조 단가를 낮출 수 있다. 또한, 식각 마스크 패턴은 페이스트 물질을 스크린 인쇄하여 간단하게 형성하므로 진공 증착 장비 또는 고온의 퍼니스(furnace)가 불필요한 장점이 있다. 아울러, 에미터층의 에치-백 시 선택적 습식 에천트를 사용함으로써 에치-백 공정의 안정성과 재연성을 확보할 수 있다.
도 2 내지 도 7은 본 발명의 바람직한 실시예에 따른 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법을 순차적으로 도시한 공정 단면도들이다.
도 2를 참조하면, 먼저, 제1도전형의 불순물이 도핑된 실리콘 반도체로 이루어진 기판(201)을 준비하여 확산로(diffusion furnace)에 로딩한다. 여기서, 상기 기판(201)은 단결정, 다결정 또는 비정질 실리콘 반도체이고, 3족 원소인 B, Ga, In 등의 p형 불순물이 도핑되어 있다. 그런 다음, 확산로 내에 5족 원소인 P, As, Sb 등의 n형 불순물 소스를 산소 가스와 함께 주입하여 열산화 반응을 일으켜 기판(201)의 상부 표면에 n형 불순물이 함유된 산화막을 일정한 두께로 형성한다.
그리고 나서, 확산로의 온도를 800 ~ 850 도로 상승시켜 산화막 내에 포함된 n형 불순물을 기판(201)의 상부 표면으로 드라이브인(drive-in)시킨다. 이 때 충분한 양의 n형 불순물이 기판(201)으로 확산될 수 있도록 확산시간은 30 ~ 60 분 동안 유지시킨다. 그러면, 산화막에 포함된 n형 불순물이 기판(201)의 표면을 통해 내부로 확산됨으로써, 기판(201)의 상부에 일정한 두께로 n형 실리콘 반도체층으로 이루어진 에미터층(202)이 형성된다.
상술한 n형 불순물의 확산 공정을 통해 에미터층(202)에 주입된 n형 불순물의 농도는 에미터층(202)의 표면에서 가장 높고 에미터층(202)의 내부로 들어갈수록 가우시안 분포 또는 에러 함수에 따라 감소된다. 그리고 확산공정의 진행 시 충분한 양의 n형 불순물이 확산될 수 있도록 공정 조건이 조절되었으므로 에미터층(202)의 최 상층부에는 고체 용해도 이상의 농도로 n형 불순물이 도핑된 데드 레이어가 존재하게 된다.
도 8은 n형 불순물의 확산 공정이 완료된 후 에미터층(202)의 표면으로부터 기판(201) 측으로 가면서 도핑된 n형 불순물의 농도를 측정하여 도시한 그래프이다. 그래프에서, 가로축은 에미터층(202)의 표면을 기준으로 n형 불순물의 농도를 측정한 지점의 깊이이고, 세로축은 측정 지점의 n형 불순물 농도이다.
도 8을 참조하면, 에미터층(202)의 표면 근처에서 n형 불순물의 농도가 최고이고 기판(201) 쪽으로 갈수록 n형 불순물의 농도가 감소되며, 특히 표면 근처(점선 박스 부분)에는 실리콘 반도체 내에서의 고체 용해도 이상으로 n형 불순물이 도핑된 데드 레이어가 존재하는 것을 확인할 수 있다. 데드 레이어에 함유된 n형 불순물의 농도는 n형 불순물의 종류에 따라 달라지는데, n형 불순물이 인(P)인 경우 1020atom/cm3 이상이다.
한편 본 발명의 실시예에서 개시한 에미터층 형성 공정은 일 예시에 불과하다. 따라서 상술한 에미터층(202) 형성 공정은 본 발명이 속한 기술분야에서 알려 진 다양한 공지의 공정들로 대체 가능할 것임은 자명하다.
상술한 공정을 거쳐 에미터층(202)이 형성되면, 도 3에 도시된 바와 같이, 스크린 인쇄법을 이용하여 n형 불순물이 도핑된 에미터층(202) 상부의 전면 전극(도 7의 205 참조) 접속 지점에 식각 마스크 패턴(203)을 형성한다. 구체적으로, 상기 에미터층(202)의 상부에 인쇄용 마스크(미도시)를 배치한다. 인쇄용 마스크에는 식각 마스크 패턴(203)의 형성 지점에 개구부 패턴이 구비되어 있다.
그런 다음, 스크린 프린터(미도시)를 일정 방향으로 이동시키면서 식각 마스크 패턴(203)용 페이스트(paste)를 개구부 패턴 내에 스퀴징(squeezing)하여 개구부 패턴을 매립시킨다. 그리고 나서, 상기 에미터층(202)으로부터 인쇄용 마스크를 제거하면 에미터층(202) 상부에 식각 마스크 패턴(203)이 형성된다. 하지만, 본 발명이 식각 마스크 패턴(203)의 스크린 인쇄를 위한 구체적인 방식에 의해 한정되는 것은 아니다.
바람직하게, 상기 식각 마스크 패턴(203)용 페이스트로는 무기물 입자, 유기용제 및 수지를 포함하는 글라스 프릿 페이스트가 사용될 수 있다. 글라스 프릿 페이스트는 일정한 패턴을 유지하고 인쇄성을 증진시키기 위해 수지로서는 에틸셀룰로오스(ethyl cellulose), 아크릴레이트(acrylate) 계열 또는 분자량(Mw)이 100 이상의 범위에 속하면서 물에 잘 녹지 않는 수지 물질을 사용할 수 있다.
또한, 유기용제로는 터피네올(terpineol), 부틸 카비톨(butyl carbitol), 부틸 카비톨 아세테이트(butyl carbitol acetate) 등이 사용될 수 있다. 또한, 글라 스 프릿 페이스트 내에 함유되는 무기물 입자는 사용용도에 따라 SiO2-PbO계, SiO2-PbO-B2O3계 및 Bi2O3-B2O3-SiO2계 입자 중 선택된 어느 하나 또는 이들의 혼합물일 수 있다.
한편, 식각 마스크 패턴(203)을 형성한 후 에치-백 시 식각 마스크 패턴(203) 아래부분에 위치한 에미터층(202)이 에칭되는 것을 줄이기 위해서는 무기물 입자 간의 충실도가 커야한다. 따라서, 무기물 입자의 직경은 0.1 내지 10 ㎛ 이고, 바람직하게는 0.5 내지 3 ㎛ 일 수 있다. 상기 글라스 프릿 페이스트는 접착성, 인쇄성, 내산성 등의 물성 조절을 위해 TiO2, P2O5, BaO, ZnO 및 Al2O3 중 선택된 어느 하나 또는 이들의 혼합물로 이루어진 금속 산화물을 더 포함할 수 있다.
대안적으로, 상기 식각 마스크 패턴(203)용 페이스트는 솔더링 물질, SOG, Silica 슬러리 중 선택된 어느 하나 또는 이들의 혼합물이 사용될 수 있다. 여기서, 상기 Silica 슬러리는 실리카 입자, 유기용제, 바인더 및 수지를 포함한다. 하지만, 본 발명이 식각 마스크 패턴용 페이스트의 종류에 의해 한정되는 것은 아니다.
이어서, 도 4에 도시된 바와 같이, 상기 에미터층(202) 상부에 형성된 식각 마스크 패턴(203)을 마스크로 하여 에미터층(202)을 에치-백함으로써 선택적 에미터층(202')을 형성한다. 에미터층(202)의 에치-백 과정에서는 식각 마스크 패턴(203)이 존재하지 않는 에미터층(202)의 최상부층만이 일정한 깊이로 식각된다. 따라서, 태양광이 입사되는 부분에서만 불순물이 고농도로 도핑된 에미터층(202)을 선택적으로 제거할 수 있다.
선택적 에미터층(202')은 전면 전극(205)이 접속되는 지점에만 n형 불순물이 고농도로 도핑되어 있다. 따라서, 전면 전극(205)의 콘택 특성을 향상시켜 오믹 콘택을 구현할 수 있다. 또한, 태양광이 입사되는 에미터층의 표면에는 n형 불순물이 과도하게 도핑된 영역이 제거되었으므로 캐리어의 수명시간 감소로 인한 태양전지의 효율 저하를 방지할 수 있다.
에미터층(202)의 에치-백 공정에서는 습식 에천트와 건식 에천트를 모두 사용할 수 있는데, 에치-백 공정의 안정성과 재현성을 확보하기 위해서는 선택적 습식 에천트를 사용하는 것이 바람직하다.
일 예로, 본 발명에서는 HNO3, HF, CH3COOH 및 H2O가 10:0.1~0.01:1~3:5~10의 부피비로 혼합된 선택적 습식 에천트를 사용하여 에미터층(202)을 에치-백한다. 이 선택적 습식 에천트는 에미터층(202)에 주입된 불순물의 농도가 높을수록 빠른 식각 속도를 보인다.
즉, 상기 선택적 습식 에천트는 불순물이 고농도로 도핑된 영역에 대해서는 0.08 ~ 0.12 ㎛／sec 의 식각 속도를, 불순물이 저농도로 도핑된 영역에 대해서는 0.01 ~ 0.03 ㎛／sec 의 식각 속도를 보인다. 따라서, 상기 선택적 습식 에천트에 의해 에치-백 공정을 진행하면, n형 불순물이 고농도로 도핑된 에미터층(202)의 최상부층을 식각 공정 초기에 선택적으로 제거하여 에치-백 공정의 안정성과 재연성을 확보할 수 있다.
한편, 상기 선택적 습식 에천트의 식각 속도는 식각액 조성물의 부피비와 확산된 불순물의 종류 및 농도 등에 의해 일부 변동이 있을 수 있음은 자명하다. 대안적으로, 에미터층(202)의 에치-백 공정에서는 KOH와 같은 알카리 습식 에천트 또는 CF4 플라즈마와 같은 건식 에천트가 이용될 수도 있을 것임은 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 자명하다.
에미터층(202)에 대한 에치-백이 완료되면, 도 5에 도시된 바와 같이 기판(201) 표면에 잔류하는 식각 마스크 패턴(203)을 제거하여 선택적 에미터층(202')의 형성을 완료한다. 그런 다음, 도 6에 도시된 바와 같이, 상기 선택적 에미터층(202') 상부에 반사방지막(204)을 형성한다.
반사방지막(204)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화질화막, MgF2, ZnS, MgF2, TiO2 및 CeO2 로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 물질막이 조합된 다중막 구조를 갖도록 형성한다. 반사방지막(204)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅에 의해 형성한다. 하지만 본 발명은 반사방지막(204)의 구조와 형성 방법에 의해 한정되는 것은 아니다.
반사방지막(204)의 형성이 완료되면, 도 7에 도시된 바와 같이, 선택적 에미터층(202')의 상부와 기판(201)의 하부에 각각 상부 전극(205)과 하부 전극(206)을 접속시킨다. 상기 전면 전극(205)과 후면 전극(206)은 공지된 여러 가지 기술에 의해 제조 가능하지만, 바람직하게는 스크린 인쇄법에 의해 형성될 수 있다.
즉, 상부 전극(205)은 상기 선택적 에미터층(202')의 전면 전극 형성 지점에 은(Ag), 글래스 프릿 및 바인더 등이 첨가된 전면 전극용 페이스트를 스크린 인쇄한 후 열처리를 시행하여 형성한다. 열처리가 시행되면 펀치 쓰루(punch through) 현상에 의해 전면 전극(205)이 반사방지막(204)을 관통하여 선택적 에미터층(202')과 접속된다.
이와 유사하게, 후면 전극(206)은 알루미늄, 석영 실리카, 바인더 등이 첨가된 후면 전극용 페이스트를 기판(201)의 하부에 인쇄한 후 열처리를 시행하여 형성한다. 후면 전극의 열처리 시에는 전극 구성 물질인 알루미늄이 기판(201)의 하부를 통해 확산됨으로써 후면 전극(206)과 기판(201)의 경계면에 후면 전계(Back Surface field: 미도시)층이 형성될 수도 있다. 후면 전계층이 형성되면 캐리어가 기판(201)의 하부로 이동하여 재결합되는 것을 방지할 수 있다. 캐리어의 재결합이 방지되면 개방전압과 충실도가 상승하여 태양전지의 변환효율이 향상된다.
상기 전면 전극(205)과 후면 전극(206)은 스크린 인쇄법 이외에도 통상적인 사진 식각 공정과 금속 증착 공정을 이용하여 형성할 수도 있다. 따라서 본 발명은 전면 전극(205) 및 후면 전극(206)의 형성을 위해 적용되는 공정에 의해 한정되지 않는다.
본 발명에 따르면, 고온의 불순물 도핑 공정이 1회만 시행되므로 기판 내부의 불순물이 활성화되는 것을 방지할 수 있다. 또한, 스크린 인쇄법을 이용하여 식각 마스크 패턴을 형성하므로 공정이 단순하고 제조 단가를 낮출 수 있다.
또한, 식각 마스크 패턴은 페이스트 물질을 스크린 인쇄하여 간단하게 형성 하므로 진공 증착 장비 또는 고온의 퍼니스(furnace)가 불필요한 장점이 있다. 아울러, 에미터층의 에치-백 시 선택적 습식 에천트를 사용함으로써 에치-백 공정의 안정성과 재연성을 확보할 수 있다.
도 9A 내지 도 9C는 에치백 공정을 통해 선택적 에미터 구조가 적용된 본 발명의 일실시예에 따른 실리콘 태양 전지의 기술적 장점을 설명하기 위해 균질한 에미터(homogeneous emitter) 구조가 적용된 실리콘 태양 전지와 대표적인 셀 파라메터(cell parameter)를 비교한 도면이다.
etch-back time
(s)		 Emitter Rsh (Ohm/sq) Jsc
(mA/㎠)		 Voc
(V)		 Fill Factor
(%)		 Eff
(%)
0 50 33.1 0.624 79.1 16.3
15 65 33.7 0.627 78.0 16.5
30 80 33.7 0.627 77.6 16.4
60 100 33.8 0.630 77.5 16.5
90 120 34.1 0.631 77.5 16.7
표 1은 선택적 에미터 구조가 적용된 본 발명의 경우, 에미터 에치 백(emitter etch-back) 공정이 적용된 시간에 따른 태양 전지의 출력 특성을 정리한 것이다.
태양 전지의 출력 특성은 태양전지의 출력전류-전압곡선을 측정하여 평가한다. 출력전류-전압 곡선 상에서 출력전류 Ip와 출력전압 Vp의 곱 Ip×Vp가 최대가 되는 점을 최대출력 Pm이라 정의하고, 최대출력 Pm을 태양전지로 입사하는 총 광에너지(S×I: S는 소자면적, I는 태양전지에 조사되는 광의 강도)로 나눈 값을 변환효율 η로 정의한다.
변환 효율을 높이기 위해서는 단락 전류 Isc(출력전류-전압 곡선 상에서 V=0 일 때의 출력전류) 또는 개방전압 Voc(출력전류-전압 곡선 상에서 I=0일 때의 출력전압)를 높이거나 출력전류-전압곡선의 각형에 가까운 정도를 나타내는 충실도(fill factor)를 높여야 한다.
에미터층의 에치-백 공정은 에미터층의 최상부층을 일정한 깊이로 식각하므로, 에치-백 공정 시간이 길어질수록 에미터층의 깊이와 불순물의 농도는 감소하고, 에미터층의 면저항(Emitter Rsh)은 증가한다.
에미터층의 면저항(Emitter Rsh)이 증가할수록 표면 재결합이 줄어들고, 이로 인하여 단파장광에 의해 발생된 캐리어(carrier)들의 수집 효율이 증가하기 때문에 단락 전류 밀도(Jsc) 및 개방 전압(Voc)은 상승하고, 태양 전지 변환 효율은 증가한다.
그러나, 에미터층의 면저항(Emitter Rsh)이 증가할수록 단락 전류 밀도(Jsc) 및 개방 전압(Voc)이 상승함에도 불구하고, 개방 전압과 단락 전류의 곱에 대한 최대 출력 전압과 최대 출력 전류를 곱한 값의 비율인 충실도(fill factor)는 오히려 감소한다.
표 1을 참조하면, 에치-백 공정 시간을 90초까지 증가시킬 경우, 불순물의 농도가 감소하기 때문에 에미터층의 면저항(Emitter Rsh)은 점차적으로 50 Ohm/sq 에서 120 Ohm/sq 까지 증가함을 알 수 있다.
표 1을 참조하면, 에치-백 공정 시간을 90초까지 증가시킬 경우, 충실도(fill factor)를 제외하고는 캐리어(carrier)들의 수집 효율이 증가하기 때문에 단락전류 밀도(Jsc)는 33.1 mA/㎠에서 34.1 mA/㎠ 까지 증가하고, 개방 전압(Voc)은 0.624 V 에서 0.631 V 까지 증가함을 알 수 있다.
에치-백 공정 시간에 따른 개방 전압(Voc)의 변화를 도시한 도 9A를 참조하면, 균질한 에미터(homogeneous emitter) 구조가 적용된 실리콘 태양 전지의 경우는 에치백 공정 시간이 30초를 기점으로 개방 전압(Voc)이 급격히 감소하는 데 반해, 에치백 공정을 통해 선택적 에미터 구조가 적용된 본 발명의 일실시예에 따른 실리콘 태양 전지의 경우에는 에치백 공정 시간이 90초에 이를 때까지 지속적으로 증가함을 알 수 있다.
에치-백 공정 시간에 따른 충실도(fill factor)의 변화를 도시한 도 9B 및 표 1을 참조하면, 균질한(homogeneous emitter) 구조가 적용된 실리콘 태양 전지의 경우에는 에치백 공정 시간이 30초일 때, 충실도(fill factor)가 75%까지 급격히 감소하는 데 비해, 에치백 공정을 통해 선택적 에미터 구조가 적용된 본 발명의 일실시예에 따른 실리콘 태양 전지의 경우에는 에치백 공정 시간 경과에 따른 충실도(fill factor)가 서서히 감소함을 엿볼 수 있다.
이러한 결과는 전면 전극이 접속되는 영역의 하부에만 고농도로 도핑되어 낮은 면저항을 가지는 영역(이하, Low Rsh Emitter이라 함)에서 전면 전극과의 접촉 저항이 낮은 값을 유지하기 때문이다.
한편, 에치-백 공정 시간에 따른 태양 전지의 변환 효율(Eff)의 변화를 도 9C 및 표 1을 참조하면, 균질한(homogeneous emitter) 구조가 적용된 실리콘 태양 전지의 경우에는 에치백 공정 시간이 15초를 기점으로 급격히 감소하여 에치백 공정 시간이 30초에 이를 때에는 태양 전지의 변환 효율(Eff)이 16.0% 까지 떨어지고 있음에 비해, 에치백 공정을 통해 선택적 에미터 구조가 적용된 본 발명의 일실시예에 따른 실리콘 태양 전지의 경우에는 에치백 공정 시간이 90초에 도달할 때까지 태양 전지의 변환 효율(Eff)도 16.3 %에서 16.7 %까지 지속적으로 증가함을 알 수 있다.
에치백 공정 시간과 비례 관계에 있는 에미터층의 면저항(Emitter Rsh)의 측면에서 살펴보면, 실리콘 태양 전지에 에치백 공정을 통해 선택적 에미터 구조를 적용할 경우, 에미터층의 면저항(Emitter Rsh)이 50 Ohm/sq 내지 120 Ohm/sq 의 범위를 충족하면, 균질한(homogeneous emitter) 구조가 적용된 실리콘 태양 전지의 경우에 비해 개방 전압(Voc), 충실도(fill factor) 및 태양 전지의 변환 효율(Eff)이 우수함을 알 수 있다.
더 나아가, 에미터층의 면저항(Emitter Rsh)이 10Ohm/sq 내지 120 Ohm/sq 의 범위를 만족하면, 태양 전지의 변환 효율(Eff)이 16.7% 로서 더욱 우수하면서도 충실도(fill factor)가 상대적으로 양호한 77.5 % 에 이르는 값을 얻을 수 있다.
도 10A는 도 2내지 도 7에 따른 스크린 인쇄법을 이용하여 제조한 실리콘 태양 전지의 평면도이다.
도 2내지 도 7 및 도 10A를 함께 참조하면, 에미터층(202)을 형성하는 공정을 거치고 나서 스크린 인쇄법을 이용하여 식각 마스크 패턴(203)을 형성하고 나서, 에미터층(202)을 에치-백함으로써 선택적 에미터층(202')을 형성한 후에, 선택적 에미터층(202')의 상부에 전면 전극(205)을 접속시킨다.
에미터층(202)의 에치-백 공정에서 식각 마스크 패턴(203)이 존재하지 않는 에미터층(202)의 최상부층만이 일정한 깊이로 식각되므로, 태양광이 입사되는 부분에서만 불순물이 고농도로 도핑된 에미터층(202)을 선택적으로 제거할 수 있다.
따라서, 도 10A를 참조하면, 선택적 에미터층(202)은 전면 전극(205)이 접속되는 영역(202l)에만 n형 불순물이 고농도로 도핑되고, 태양광이 입사되는 에미터층의 표면(202h)에는 n형 불순물이 과도하게 도핑된 영역이 제거된다.
도핑을 하고 나면 불순물이 확산된 정도에 따라서 저항률(resistivity)이 달라진다. 따라서, n형 불순물이 고농도로 도핑된 전면 전극(205)이 접속되는 영역(이하, Low Rsh Emitter 영역이라 함, 202l)은 낮은 면저항(Rl')을 가지고, n형 불순물이 과도하게 도핑된 영역이 제거된 영역(이하, High Rsh Emitter 영역이라 함, 202h)은 높은 면저항(Rl)을 가진다.
에미터층(202)의 에치-백 과정을 통해 선택적 에미터(selective emitter)를 형성하여 전면 전극(205)이 접속되는 Low Rsh Emitter 영역은 접촉 저항을 감소시키는 한편, 불순물의 도핑 농도를 감소시킴으로써 에미터의 면저항(Emitter Rsh)은 증가하여 표면 재결합이 감소하여 단락 전류 밀도(Jsc) 및 개방 전압(Voc)이 상승한다.
그러나, 에미터의 면저항(Emitter Rsh)이 증가할 경우, 단락 전류 밀도(Jsc) 및 개방 전압(Voc)의 증가에도 불구하고, 충실도(Fill Factor) 및 태양 전지의 효율(Eff)이 감소하게 된다.
따라서, 태양 전지의 변환 효율(Eff)을 개선하기 위해서는 에미터의 면저항(Rsh)이 증가함에 따라 충실도(Fill Factor)가 감소하는 문제점을 최소화할 수 있는 해법이 필요하다.
도 10B는 본 발명의 일실시예에 따른 격자 형태의 식각 마스크 패턴을 형성하여 선택적 에미터층을 형성한 실리콘 태양 전지의 평면도이다.
도 10B에 따른 본 발명의 일실시예는 프린팅되는 식각 마스크 패턴을 변형할 뿐, 추가적인 공정없이 도 10A에 따른 공정 순서를 동일하게 따름으로써 추가 비용이 발생하지 않는다.
도 2내지 도 7 및 도 10B를 함께 참조하면, 에미터층(202)을 형성하는 공정을 거치고 나서 스크린 인쇄법을 이용하여 격자 형태의 식각 마스크 패턴을 형성하고 나서, 에미터층(202)을 에치-백함으로써 격자 형태의 식각 마스크 패턴과 동일한 격자 패턴을 가진 선택적 에미터층(202')을 형성한 후, 선택적 에미터층(202')의 상부에 전면 전극(205)을 접속시킨다.
도 10B를 참조하면, 인쇄되는 식각 마스크 패턴을 기존의 전면 전극 패턴에 수직한 복수의 라인을 추가하여 격자 형태로 변형함으로써 High Rsh Emitter 영역에 광전류가 효과적으로 흐를 수 있는 Low Rsh Emitter 영역(202l')을 추가로 형성하여 에미터의 면저항(Emitter Rsh)을 줄이고, 충실도(Fill Factor)의 감소율을 효과적으로 줄일 수 있다.
High Rsh Emitter 영역의 면저항 을 Rl 이라 할 때, Low Rsh Emitter영역(202l)의 면저항은 Rl'가 되고, Rl/ Rl'는 1보다 큰 관계가 성립한다.
이 때, 도 10B에 따라 격자 형태의 식각 마스크 패턴의 간격은 좁히고, 폭은 넓힘으로써 충실도(Fill Factor)를 증가시킬 수 있으나, Low Rsh Emitter영역의 증가로 인해 개방 전압(Voc), 단락 전류 밀도(Jsc)가 감소될 수 있다.
따라서, 격자 형태의 식각 마스크 패턴간의 간격과 선폭은 상부 금속 전극(205)의 패턴간 간격 및 선폭과 유사하게 설정하는 것이 바람직하다.
연구 결과에 따르면 일반적으로 전면 전극의 면적이 전체 태양 전지 면적의 4% 정도일 때, 최고 효율을 얻는다고 알려져 있다.
따라서, 격자 형태의 식각 마스크 패턴 간의 최적 간격은 1-3㎜ 범위 내인 것이 바람직하다. 격자 형태의 식각 마스크 패턴의 최적 선폭은 50-200 ㎛ 범위가 바람직하다.
상기 격자 형태의 식각 마스크 패턴을 사용한 경우, 도 10B를 참조하면, 에치백되지 않은 Low Rsh Emitter영역(202l,202l')의 최적 간격(W1,W2)은 1-3㎜ 범위 내이고. 아울러 도 10B의 부분 확대도(1000)를 참조하면, 에치백되지 않은 Low Rsh Emitter영역(202l,202l')의 최적 선폭(S1,S2)은 50-200 ㎛ 범위가 바람직하다.
도 1은 종래기술에 따른 실리콘 태양전지의 개략적인 구조를 도시한 단면도이다.
도 2는 내지 도 7은 본 발명의 바람직한 실시예에 따른 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법을 순차적으로 도시한 공정 단면도들이다.
도 8은 n형 불순물의 확산 공정이 완료된 후 에미터층의 표면으로부터 기판측으로 가면서 도핑된 n형 불순물의 농도를 측정하여 도시한 그래프이다.
도 9a 내지 도 9c는 에치백 공정을 통해 선택적 에미터 구조가 적용된 본 발명의 일실시예에 따른 실리콘 태양 전지의 기술적 장점을 설명하기 위해 균질한 에미터(homogeneous emitter) 구조가 적용된 실리콘 태양 전지와 셀 파라메터(cell parameter)를 비교한 도면이다.
도 10a는 도 2내지 도 7에 따른 스크린 인쇄법을 이용하여 제조한 실리콘 태양 전지의 평면도이다.
도 10b는 본 발명의 일실시예에 따른 격자 형태의 식각 마스크 패턴을 형성하여 선택적 에미터층을 형성한 실리콘 태양 전지의 평면도이다.

Claims (23)

  1. (a) 제1도전형의 불순물이 도핑된 실리콘 반도체 기판을 준비하는 단계;
    (b) 상기 기판 상부로 상기 제1도전형과 반대 극성을 갖는 제2도전형의 불순물을 도핑하여 기판 상부에 에미터층을 형성하는 단계;
    (c) 스크린 인쇄법을 이용하여 상기 에미터층 상의 전면 전극 접속 지점에 식각 마스크 패턴을 형성하는 단계;
    (d) 상기 식각 마스크 패턴을 마스크로 하여 에미터층을 에치-백하는 단계;
    (e) 상기 에치-백 후 잔류하는 식각 마스크 패턴을 제거하는 단계;
    (f) 상기 기판의 전면에 반사방지막을 형성하는 단계;
    (g) 상기 반사방지막을 관통시켜 상기 전면 전극 형성 지점에 전면 전극을 접속시키는 단계; 및
    (h) 상기 기판의 배면에 후면 전극을 접속시키는 단계를 포함하는 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  2. 제1항에 있어서,
    상기 제1도전형의 불순물은 p형 불순물이고, 상기 제2도전형의 불순물은 n형 불순물인 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  3. 제1항에 있어서, 상기 (c) 단계는,
    글라스 프릿 페이스트를 스크린 인쇄하여 식각 마스크 패턴을 형성하는 단계임을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  4. 제3항에 있어서,
    상기 글라스 프릿 페이스트는 직경이 0.1 내지 10 ㎛ 의 무기물 입자, 유기용제 및 수지를 포함하는 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  5. 제4항에 있어서,
    상기 무기물 입자는 SiO2-PbO계, SiO2-PbO-B2O3계 및 Bi2O3-B2O3-SiO2계 입자 중 선택된 어느 하나 또는 이들의 혼합물인 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  6. 제3항에 있어서,
    상기 글라스 프릿 페이스트는 TiO2, P2O5, BaO, ZnO 및 Al2O3 중 선택된 어느 하나 또는 이들의 혼합물로 이루어진 금속 산화물을 더 포함하는 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  7. 제1항에 있어서, 상기 (c) 단계는,
    솔더링 물질, SOG 및 Silica 슬러리 중 선택된 어느 하나를 스크린 인쇄하여 식각 마스크 패턴을 형성하는 단계임을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  8. 제1항에 있어서, 상기 (d) 단계는,
    HNO3, HF, CH3COOH 및 H2O가 10:0.1~0.01:1~3:5~10의 부피비로 혼합된 선택적 습식 에천트를 이용하여 에미터층을 에치-백하는 단계임을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  9. 제8항에 있어서,
    상기 선택적 습식 에천트에 의한 상기 에미터층의 고농도 불순물 도핑 영역에 대한 식각 속도는 0.08 내지 0.12 ㎛／sec 이고, 상기 에미터층의 저농도 불순물 도핑 영역에 대한 식각 속도는 0.01 내지 0.03 ㎛／sec 인 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  10. 제1항에 있어서, 상기 (d) 단계는,
    알카리 습식 에천트 또는 플라즈마 건식 에천트를 이용하여 에미터층을 에치-백하는 단계임을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조 방법.
  11. 제1항에 있어서,
    상기 (d) 단계를 통해 에치-백한 에미터층은 면저항(Emitter Emitter Rsh)이 50 Ohm/sq 내지 120 Ohm/sq의 범위인 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  12. 제1항에 있어서,
    상기 (d) 단계를 통해 에치-백된 에미터층은 면저항(Emitter Emitter Rsh)이 100 Ohm/sq 내지 120 Ohm/sq의 범위인 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  13. 제12항에 있어서,
    상기 (d) 단계를 통해 에치-백된 에미터층은 에치 백되지 않은 에미터층보다 면저항(Emitter Emitter Rsh)이 더 높은 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  14. 제1항에 있어서,
    상기 식각 마스크 패턴은 격자 형태(mesh type) 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  15. 제14항에 있어서,
    상기 식각 마스크 패턴 간의 최적 간격은 1-3㎜ 범위인 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  16. 제14항에 있어서,
    상기 식각 마스크 패턴의 최적 선폭은 50-200 ㎛ 범위인 것을 특징으로 하는 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법.
  17. 제1도전형의 불순물이 도핑된 실리콘 반도체 기판;
    상기 기판 상부에 상기 제1도전형과 반대 극성을 갖는 제2도전형의 불순물이 도핑된 에미터층;
    상기 기판의 전면에 형성된 반사 방지막;
    상기 반사 방지막을 관통시켜 상기 에미터층에 접속시킨 전면 전극; 그리고
    상기 기판의 배면에 접속시킨 후면 전극;
    을 포함하고,
    상기 에미터층은 상기 제2 도전형의 불순물이 고농도로 도핑된 제1 에미터층과 상기 제2 도전형의 불순물이 저농도로 도핑된 제2 에미터층을 구비하고,
    상기 제1 에미터층은 상기 전면 전극 바로 아래에 위치하는 부분과 상기 반사 방지막 바로 아래에 위치하는 부분을 구비하며 격자 형태로 형성되는 실리콘 태양 전지.
  18. 제17항에 있어서,
    상기 제2 에미터층은 에치백하여 형성된 것을 특징으로 하는 실리콘 태양 전지.
  19. 제17항에 있어서,
    상기 제1 에미터층은 상기 전면 전극과 접속하는 영역인 것을 특징으로 하는 실리콘 태양 전지.
  20. 제17항에 있어서,
    상기 에미터층은 스크린 인쇄법을 이용하여 상기 전면 전극과 접속하는 에미터층 상에 식각 마스크 패턴을 마스크로 하여 형성된 것을 특징으로 하는 실리콘 태양 전지.
  21. 제17항에 있어서,
    상기 제2 에미터층의 면저항(Emitter Rsh)이 100 Ohm/sq 내지 120 Ohm/sq의 범위인 것을 특징으로 하는 실리콘 태양 전지.
  22. 제21항에 있어서,
    상기 제1 에미터층간의 최적 간격은 1-3㎜ 범위인 것을 특징으로 하는 실리콘 태양 전지.
  23. 제21항에 있어서,
    상기 제1 에미터층의 최적 선폭은 50-200 ㎛ 범위인 것을 특징으로 하는 실리콘 태양 전지.
KR1020080108669A 2008-11-04 2008-11-04 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법 KR100997669B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020080108669A KR100997669B1 (ko) 2008-11-04 2008-11-04 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법
CN201510092999.1A CN104617173A (zh) 2008-11-04 2008-11-05 硅太阳能电池及其制造方法
PCT/KR2008/006503 WO2010053217A1 (en) 2008-11-04 2008-11-05 Silicon solar cell and method of manufacturing the same
CN2008801181168A CN101878536A (zh) 2008-11-04 2008-11-05 硅太阳能电池及其制造方法
EP08876945.0A EP2210278A4 (en) 2008-11-04 2008-11-05 SILICON SOLAR CELL AND MANUFACTURING METHOD THEREFOR
US12/276,592 US9401446B2 (en) 2008-11-04 2008-11-24 Silicon solar cell and method of manufacturing the same
US15/189,384 US20160308083A1 (en) 2008-11-04 2016-06-22 Silicon solar cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080108669A KR100997669B1 (ko) 2008-11-04 2008-11-04 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100049724A KR20100049724A (ko) 2010-05-13
KR100997669B1 true KR100997669B1 (ko) 2010-12-02

Family

ID=42129967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080108669A KR100997669B1 (ko) 2008-11-04 2008-11-04 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법

Country Status (5)

Country Link
US (2) US9401446B2 (ko)
EP (1) EP2210278A4 (ko)
KR (1) KR100997669B1 (ko)
CN (2) CN104617173A (ko)
WO (1) WO2010053217A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089992B1 (ko) 2010-12-08 2011-12-05 현대중공업 주식회사 태양전지의 선택적 에미터 형성방법
KR101101587B1 (ko) * 2010-12-08 2012-01-02 현대중공업 주식회사 실리콘 태양전지의 선택적 에미터 형성 방법
KR101130195B1 (ko) 2011-01-10 2012-03-30 엘지전자 주식회사 태양 전지 및 그 제조방법
KR20140015953A (ko) * 2012-07-27 2014-02-07 엘지전자 주식회사 태양전지 및 이를 구비한 태양전지 모듈
US9368655B2 (en) 2010-12-27 2016-06-14 Lg Electronics Inc. Solar cell and method for manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110126877A1 (en) * 2009-11-27 2011-06-02 Jinah Kim Solar cell
TW201123480A (en) * 2009-12-29 2011-07-01 Auria Solar Co Ltd Solar cell structure and manufacturing method thereof
US20110256658A1 (en) * 2010-02-05 2011-10-20 Hitachi Chemical Company, Ltd. Method for producing photovoltaic cell
US20110195540A1 (en) 2010-02-05 2011-08-11 Hitachi Chemical Company, Ltd. Composition for forming p-type diffusion layer, method for forming p-type diffusion layer, and method for producing photovoltaic cell
KR101154095B1 (ko) * 2010-05-17 2012-06-11 주식회사 신성솔라에너지 태양 전지 및 그 제조 방법
JP2012009578A (ja) * 2010-06-24 2012-01-12 Sharp Corp 太陽電池
CN101950770B (zh) * 2010-07-22 2013-04-24 苏州阿特斯阳光电力科技有限公司 一种晶体硅太阳能电池选择性发射极结构的制备方法
CN102185005A (zh) * 2010-10-18 2011-09-14 江阴浚鑫科技有限公司 一种选择性发射极电池的制作方法
WO2012077896A1 (ko) * 2010-12-08 2012-06-14 현대중공업 주식회사 태양전지의 에미터 형성방법
CN102130214A (zh) * 2010-12-31 2011-07-20 常州天合光能有限公司 一种湿法刻蚀监控方法
KR101180813B1 (ko) * 2011-01-18 2012-09-07 엘지전자 주식회사 태양 전지
DE102011000753A1 (de) * 2011-02-15 2012-08-16 Solarworld Innovations Gmbh Solarzelle, Solarmodul und Verfahren zum Herstellen einer Solarzelle
KR20120110728A (ko) * 2011-03-30 2012-10-10 한화케미칼 주식회사 태양 전지 및 이의 제조 방법
CN102157416B (zh) * 2011-04-01 2012-11-14 百力达太阳能股份有限公司 一种干法刻蚀硅片的自动检测方法
KR101651302B1 (ko) * 2011-11-03 2016-08-26 현대중공업 주식회사 양면수광형 태양전지 및 그 제조방법
KR101890282B1 (ko) * 2012-08-06 2018-08-22 엘지전자 주식회사 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
KR102077560B1 (ko) * 2013-10-21 2020-02-14 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN104934500A (zh) * 2015-05-18 2015-09-23 润峰电力有限公司 一种选择性发射极的背钝化晶体硅太阳能电池的制备方法
KR101976421B1 (ko) * 2016-12-28 2019-05-09 엘지전자 주식회사 태양전지 제조방법
CN108831953B (zh) * 2017-05-04 2021-04-27 上海凯世通半导体股份有限公司 太阳能电池的制作方法
CN111952417A (zh) 2020-08-24 2020-11-17 晶科绿能(上海)管理有限公司 一种太阳能电池及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5871591A (en) 1996-11-01 1999-02-16 Sandia Corporation Silicon solar cells made by a self-aligned, selective-emitter, plasma-etchback process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4359487A (en) * 1980-07-11 1982-11-16 Exxon Research And Engineering Co. Method for applying an anti-reflection coating to a solar cell
US4681657A (en) * 1985-10-31 1987-07-21 International Business Machines Corporation Preferential chemical etch for doped silicon
US5151377A (en) * 1991-03-07 1992-09-29 Mobil Solar Energy Corporation Method for forming contacts
DE19522539C2 (de) * 1995-06-21 1997-06-12 Fraunhofer Ges Forschung Solarzelle mit einem, eine Oberflächentextur aufweisenden Emitter sowie Verfahren zur Herstellung derselben
CA2232857C (en) * 1995-10-05 2003-05-13 Jalal Salami Structure and fabrication process for self-aligned locally deep-diffused emitter (salde) solar cell
US6091021A (en) * 1996-11-01 2000-07-18 Sandia Corporation Silicon cells made by self-aligned selective-emitter plasma-etchback process
JP3070912B2 (ja) * 1997-03-18 2000-07-31 株式会社日立製作所 太陽電池
KR100366353B1 (ko) * 2000-12-20 2002-12-31 삼성에스디아이 주식회사 태양전지용 접합층 형성방법
KR100420030B1 (ko) * 2001-04-23 2004-02-25 삼성에스디아이 주식회사 태양 전지의 제조 방법
US20040003837A1 (en) * 2002-04-24 2004-01-08 Astropower, Inc. Photovoltaic-photoelectrochemical device and processes
KR100766254B1 (ko) * 2005-10-20 2007-10-15 동부일렉트로닉스 주식회사 태양전지용 접합층 형성방법
KR101181820B1 (ko) 2005-12-29 2012-09-11 삼성에스디아이 주식회사 태양 전지의 제조 방법
KR100877821B1 (ko) 2006-05-01 2009-01-12 엘지전자 주식회사 실리콘 태양전지의 선택적 에미터의 제조방법
CN101022140A (zh) 2007-03-02 2007-08-22 江苏艾德太阳能科技有限公司 实现晶体硅太阳能电池选择性发射区的方法
JP2010534927A (ja) * 2007-07-26 2010-11-11 ウニベルジテーツ コンスタンツ バックエッチングを施したエミッタを有するシリコン太陽電池および類似の太陽電池を形成する方法
DE102008052660A1 (de) * 2008-07-25 2010-03-04 Gp Solar Gmbh Verfahren zur Herstellung einer Solarzelle mit einer zweistufigen Dotierung
JP5472304B2 (ja) * 2008-09-05 2014-04-16 エルジー・ケム・リミテッド ペースト及びそれを用いた太陽電池の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5871591A (en) 1996-11-01 1999-02-16 Sandia Corporation Silicon solar cells made by a self-aligned, selective-emitter, plasma-etchback process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089992B1 (ko) 2010-12-08 2011-12-05 현대중공업 주식회사 태양전지의 선택적 에미터 형성방법
KR101101587B1 (ko) * 2010-12-08 2012-01-02 현대중공업 주식회사 실리콘 태양전지의 선택적 에미터 형성 방법
US9368655B2 (en) 2010-12-27 2016-06-14 Lg Electronics Inc. Solar cell and method for manufacturing the same
KR101130195B1 (ko) 2011-01-10 2012-03-30 엘지전자 주식회사 태양 전지 및 그 제조방법
KR20140015953A (ko) * 2012-07-27 2014-02-07 엘지전자 주식회사 태양전지 및 이를 구비한 태양전지 모듈
KR101959410B1 (ko) 2012-07-27 2019-03-18 엘지전자 주식회사 태양전지 및 이를 구비한 태양전지 모듈

Also Published As

Publication number Publication date
EP2210278A4 (en) 2013-06-26
US9401446B2 (en) 2016-07-26
EP2210278A1 (en) 2010-07-28
KR20100049724A (ko) 2010-05-13
US20160308083A1 (en) 2016-10-20
CN104617173A (zh) 2015-05-13
WO2010053217A1 (en) 2010-05-14
CN101878536A (zh) 2010-11-03
US20100108129A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
KR100997669B1 (ko) 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법
KR101144810B1 (ko) 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법
KR101073287B1 (ko) 페이스트 및 이를 이용한 태양전지의 제조방법
US8603851B2 (en) Solar cell and method of manufacturing the same by simultaneously forming first and second doping regions
KR101225978B1 (ko) 태양전지 및 그 제조방법
KR100927725B1 (ko) 태양 전지 및 이의 제조 방법
US8912035B2 (en) Solar cell and fabricating method thereof
KR100847741B1 (ko) ｐ-ｎ접합 계면에 패시베이션층을 구비하는 점 접촉 이종접합 실리콘 태양전지 및 그의 제조방법
US20160079466A1 (en) Solar cell and solar-cell module
KR101206250B1 (ko) 식각 마스크 패턴 형성용 페이스트 및 이의 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법
US20130255747A1 (en) Solar cell and solar-cell module
WO2007055484A1 (en) Solar cell of high efficiency and process for preparation of the same
JP5991945B2 (ja) 太陽電池および太陽電池モジュール
KR101383940B1 (ko) 실리콘 태양전지 및 그 제조 방법
EP3916813A1 (en) Double-sided power generation solar cell and fabricating method therefor
KR101920639B1 (ko) 후면 전극형 태양전지 및 이의 제조방법
KR20190079622A (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조 방법
KR102563642B1 (ko) 고효율 이면전극형 태양전지 및 그 제조방법
JP2011018748A (ja) 太陽電池セルの製造方法
KR101976421B1 (ko) 태양전지 제조방법
KR101162162B1 (ko) 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법
KR20120085067A (ko) 태양전지 제조방법
KR20090078271A (ko) 실리콘 태양전지의 불순물 게더링 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee