KR101134250B1 - 레벨 시프트 회로 - Google Patents

레벨 시프트 회로 Download PDF

Info

Publication number
KR101134250B1
KR101134250B1 KR1020100050016A KR20100050016A KR101134250B1 KR 101134250 B1 KR101134250 B1 KR 101134250B1 KR 1020100050016 A KR1020100050016 A KR 1020100050016A KR 20100050016 A KR20100050016 A KR 20100050016A KR 101134250 B1 KR101134250 B1 KR 101134250B1
Authority
KR
South Korea
Prior art keywords
circuit
differential amplifier
voltage
amplifier circuit
input terminal
Prior art date
Application number
KR1020100050016A
Other languages
English (en)
Other versions
KR20100129216A (ko
Inventor
쯔요시 요시무라
다이치로 가와이
Original Assignee
산요 세미컨덕터 컴퍼니 리미티드
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 세미컨덕터 컴퍼니 리미티드, 산요덴키가부시키가이샤 filed Critical 산요 세미컨덕터 컴퍼니 리미티드
Publication of KR20100129216A publication Critical patent/KR20100129216A/ko
Application granted granted Critical
Publication of KR101134250B1 publication Critical patent/KR101134250B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45212Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45528Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45534Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명의 과제는, 레벨 시프트 회로에 있어서, 전원 전압이 변동한 경우의 오프셋을 억제하는 것이다.
레벨 시프트 회로(1)는, 차동 증폭 회로(10), 전류 발생 회로(11), 콘덴서(12), 유지 회로(13)를 구비한다. 차동 증폭 회로(10)의 비반전 입력 단자(+)에 광 픽업(2)으로부터의 입력 신호 Vin이 인가된다. 우선, 제1 스위치(14a)를 온함으로써, 차동 증폭 회로(10), 전류 발생 회로(11), 콘덴서(12)에 의해 피드백 루프를 형성하여 레벨 시프트를 행하고, 콘덴서(12)에 충전된 전압을 유지 회로(13)에서 유지한다. 그 후, 제1 스위치(14a)를 오프하고, 제1 스위치(14b)를 온함으로써, 유지 회로(13)에 의해 유지된 전압을 차동 증폭 회로(10)의 비반전 입력 단자(+)에 인가하여 레벨 시프트를 행한다.

Description

레벨 시프트 회로{LEVEL SHIFT CIRCUIT}
본 발명은, 레벨 시프트 회로에 관한 것으로, 특히 차동 증폭 회로를 사용한 레벨 시프트 회로에 관한 것이다.
DVD나 CD 등의 광학 디스크에 기록된 정보를 재생하는 기록 재생 장치에 있어서, 광 픽업(기록 재생 부품)이 사용된다. 그리고, 광 픽업으로부터의 신호는 신호 처리 LSI에 의해 처리된다. 이 경우, 광 픽업의 전원 전압과 신호 처리 LSI의 전원 전압이 다른 경우, 레벨 시프트 회로에 의해, 광 픽업으로부터의 신호를 시프트하여 신호 처리 LSI에 입력할 필요가 있다.
5V계의 광 픽업으로부터의 신호를 3.3V계의 신호 처리 LSI에서 처리하는 경우에는, 레벨 시프트 회로에 의한 시프트량은 통상의 트랜지스터의 임계값에 못 미칠 정도로 작다. 예를 들어, 5V계의 광 픽업으로부터의 신호의 직류 레벨이 2.1V인 경우, 3.3V계의 신호 처리 LSI의 신호의 직류 레벨은 1.65V로 시프트된다. 이 경우의 시프트량은 0.45V이다.
따라서, 레벨 시프트 회로는 소스 폴로워 회로가 아닌, 차동 증폭 회로를 사용하여 구성된다. 이 경우, 차동 증폭 회로의 비반전 입력 단자에 광 픽업으로부터의 신호가 인가되고, 그 반전 입력 단자에는 3.3V계의 신호 처리 LSI의 기준 전압(예를 들어, 3.3V/2=1.65V)이 인가된다.
일본 특허 공개 평6-104751호 공보
그러나, 차동 증폭 회로를 사용한 레벨 시프트 회로에서는, 차동 증폭 회로의 비반전 입력 단자에 입력되는 신호 레벨은, 광 픽업의 전원 전압의 변동에 의존하고, 한편, 차동 증폭 회로의 반전 입력 단자에 입력되는 기준 전압은 신호 처리 LSI의 전원 전압의 변동에 의존한다. 그로 인해, 양자의 전원 전압의 한쪽이 부(負)측, 다른 쪽이 정(正)측과 같이, 각각 반대측으로 변동한 경우에는, 차동 증폭 회로의 출력 신호의 직류 레벨이 크게 변동한다는 문제가 있었다.
즉, 차동 증폭 회로의 출력 신호의 직류 레벨에 큰 오프셋(설정된 직류 레벨로부터의 시프트)이 발생하여, 신호 처리 LSI가 오동작할 우려가 있었다.
본 발명의 레벨 시프트 회로는, 반전 입력 단자에 기준 전압이 인가되고, 비반전 입력 단자에 입력 신호가 인가된 차동 증폭 회로와, 상기 차동 증폭 회로의 출력 단자와 상기 반전 입력 단자 사이에 접속된 귀환 저항과, 상기 차동 증폭 회로의 출력 신호와 상기 기준 전압과의 차전압에 따른 전류를 발생하는 전류 발생 회로와, 상기 전류 발생 회로의 출력 단자에 접속되고, 상기 전류 발생 회로에 의해 발생되는 전류에 의해 충전되는 콘덴서와, 상기 콘덴서에 충전된 전압을 유지하는 유지 회로와, 상기 콘덴서에 충전되는 전압을 상기 차동 증폭 회로의 비반전 입력 단자에 인가함과 함께 상기 전압을 상기 유지 회로에 의해 유지하고, 그 후, 상기 유지 회로에 의해 유지된 전압을 상기 차동 증폭 회로의 비반전 입력 단자에 인가하도록 전환하는 스위칭 회로를 구비하는 것을 특징으로 한다.
본 발명의 레벨 시프트 회로에 따르면, 전원 전압이 변동한 경우의 오프셋을 억제하는 것이 가능해진다.
도 1은 기록 재생 장치의 구성을 도시하는 도면.
도 2는 본 발명의 실시 형태에 의한 레벨 시프트 회로의 회로도.
도 3은 전류 발생 회로의 회로도.
도 4는 스위칭 회로의 동작 타이밍 도면.
도 5는 본 발명의 실시 형태에 의한 레벨 시프트 회로의 동작을 설명하는 파형도.
도 6은 본 발명의 실시 형태에 의한 레벨 시프트 회로의 동작을 설명하는 파형도.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다. 도 1에 도시한 바와 같이, DVD나 CD 등의 광학 디스크에 기록된 정보를 재생하는 기록 재생 장치에 있어서, 광 픽업(2)으로부터의 입력 신호 Vin은 레벨 시프트 회로(1)에 의해 시프트된다. 레벨 시프트 회로(1)의 출력 신호 Vout는 신호 처리 LSI(3)에 입력된다. 신호 처리 LSI(3)는 레벨 시프트 회로(1)의 출력 신호 Vout를 처리하고, 광학 디스크에 기록된 음성이나 영상을 재생한다. 광 픽업(2)의 전원 전압은 VDD1, 신호 처리 LSI(3)의 전원 전압은 VDD2로 한다.
도 2는 레벨 시프트 회로(1)의 회로도이다. 레벨 시프트 회로(1)는 차동 증폭 회로(10), 전류 발생 회로(11), 콘덴서(12), 유지 회로(13), 스위칭 회로(14), 저항 R0 내지 R3을 포함하여 구성된다.
차동 증폭 회로(10)의 비반전 입력 단자(+)에는, 광 픽업(2)으로부터의 교류의 입력 신호 Vin이 저항 R0을 통해 인가된다. 이 경우, 입력 신호 Vin의 직류 레벨은 광 픽업(2)의 전원 전압 VDD1에 의존하는 기준 전압 VREF1이다. VREF1은 예를 들어 VDD1/2, 혹은 VDD1/2보다 조금 낮은 값으로 설정된다. 한편, 차동 증폭 회로(10)의 반전 입력 단자(-)에는 저항 R1을 통해 기준 전압 VREF2가 인가된다. 기준 전압 VREF2는, 예를 들어 VDD2/2로 설정된다. 차동 증폭 회로(10)의 반전 입력 단자(-)와 출력 단자 사이에는, 귀환 저항 R2가 접속된다.
전류 발생 회로(11)는 차동 증폭 회로(10)의 출력 신호 Vout와 기준 전압 VREF2의 차전압에 따른 전류를 발생하는 회로이다. 콘덴서(12)는 전류 발생 회로(11)의 출력 단자에 접속되고, 전류 발생 회로(11)의 출력 단자로부터 발생되는 전류에 의해 충전된다. 차동 증폭 회로(10)의 출력 신호 Vout는 레벨 시프트 회로(1)의 출력 신호로 된다.
도 3은, 전류 발생 회로(11)의 구체적인 구성예를 도시하는 회로도이다. 도시와 같이, 전류 발생 회로(11)는, P 채널형 MOS 트랜지스터 T1 내지 T6, N 채널형 MOS 트랜지스터 T7, T8, 정전류원(18)으로 이루어진다. T5, T6은 차동 쌍을 형성하고, T5의 게이트에 기준 전압 VREF2가 인가되고, T6의 게이트에 차동 증폭 회로(10)의 출력 신호 Vout가 인가된다. T1-T2, T3-T4, T7-T8은 각각 커런트 미러를 형성한다. 정전류원(18)은 T5, T6의 공통 드레인에 접속된다. 그리고, T1과 T7의 접속 노드가 전류 발생 회로(11)의 출력 단자로 되어 있다.
유지 회로(13)는 콘덴서(12)에 충전된 전압을 유지하는 회로이며, 카운터(15)와, 카운터(15)의 카운트값(디지털 값)을 아날로그 전압으로 변환하는 DA 변환기(16)와, DA 변환기(16)로부터 출력된 아날로그 전압과 콘덴서(12)에 충전되는 전압을 비교하는 비교기(17)를 구비한다.
카운터(15)는 스타트 신호 ST가 하이 레벨이 되면 카운트를 개시하고, 카운트값이 증가해 가면, DA 변환기(16)의 아날로그 전압도 그에 따라서 증가해 간다. 그리고, 아날로그 전압이 콘덴서(12)에 충전되는 전압보다도 커지면, 비교기(17)의 출력이 하이 레벨로부터 로우 레벨로 반전한다. 비교기(17)의 출력이 반전하면, 카운터값이 감소한다. 카운트값이 감소하면, DA 변환기(16)의 아날로그 전압도 그에 따라서 감소한다. 그리고, 아날로그 전압이 콘덴서(12)에 충전되는 전압보다 작아지면, 비교기(17)의 출력은 다시 로우 레벨로부터 하이 레벨로 반전한다. 이러한 동작이 반복됨으로써, 아날로그 전압과 콘덴서(12)에 충전되는 전압은 실질적으로 동등해진다. 그 후, 스타트 신호 ST가 로우 레벨이 되면, 카운터(15)는 동작을 정지하여 카운트값을 유지하도록 구성되어 있다.
즉, 카운터(15)는 DA 변환기(16)의 아날로그 전압과 콘덴서(12)에 충전되는 전압이 동등해지는 카운트값을 유지하는 레지스터의 구성을 갖고 있다. 이에 의해, 콘덴서(12)에 충전되는 전압은 DA 변환기(16)의 아날로그 전압으로서 유지되게 된다. 또한, 카운터(15)는 기록 재생 장치의 전원 투입시에 리셋되도록 구성되어 있다.
스위칭 회로(14)는 차동 증폭 회로(10)의 비반전 입력 단자(+)에 접속된 저항 R3과 콘덴서(12)의 사이에 설치된 제1 스위치(14a)와, 차동 증폭 회로(10)의 비반전 입력 단자(+)에 접속된 저항 R3과 유지 회로(13)의 사이에 설치된 제2 스위치(14b)를 구비한다.
제1 스위치(14a)는 제어 신호 φ1에 의해 제어되고, 제어 신호 φ1이 하이 레벨 시에 온하고, 로우 레벨 시에 오프하도록 구성된다. 제2 스위치(14b)는 제어 신호 φ2에 의해 제어되고, 제어 신호 φ2가 하이 레벨 시에 온하고, 로우 레벨 시에 오프하도록 구성된다. 제1 스위치(14a)와 제2 스위치(14b)는 상보적으로 스위칭하고, 한쪽이 온일 때는 다른 쪽이 오프로 되도록 구성된다.
이하, 레벨 시프트 회로(1)의 동작예를 도 4 내지 도 6에 기초하여 설명한다. 도 4에 도시한 바와 같이, 우선, 광 픽업(2)으로부터의 입력 신호 Vin이 인가되고 있는 상태에서, 제1 스위치(14a)의 제어 신호 φ1이 하이 레벨, 제2 스위치(14b)의 제어 신호 φ2가 로우 레벨로 설정된다.
그러면, 제1 스위치(14a)는 온하고, 제2 스위치(14b)는 오프한다. 이 상태에서는, 전류 발생 회로(11)의 출력 단자 및 콘덴서(12)는 저항 R3을 통해 차동 증폭 회로(10)의 비반전 입력 단자(+)에 접속된다. 이때, 차동 증폭 회로(10)의 출력 신호 Vout는 전류 발생 회로(11)에 입력되고, 전류 발생 회로(11)의 출력은 차동 증폭 회로(10)의 비반전 입력 단자(+)에 인가되므로, 피드백 루프가 형성된다.
이에 의해, 차동 증폭 회로(10)의 출력 신호 Vout의 직류 레벨이 VREF2와 동등해지도록 피드백 제어가 행해진다. 이 경우, 콘덴서(12)에는, 차동 증폭 회로(10)의 출력 신호 Vout의 직류 레벨이 기준 전압 VREF2와 동등해지는 전압이 충전되게 된다. 이 콘덴서(12)에 충전된 전압은 유지 회로(13)에 의해 유지된다. 즉, 카운터(15)는 스타트 신호 ST에 따라서 카운트 동작을 개시하고, DA 변환기(16)의 아날로그 전압이 콘덴서(12)에 충전된 전압에 동등해지도록 카운터(15)는 동작한다. 그리고, 스타트 신호 ST가 반전하면 카운터(15)는 정지하고, 카운터(15)는 그때의 카운트값을 유지한다.
그 후, 제1 스위치(14a)의 제어 신호 φ1이 로우 레벨, 제2 스위치(14b)의 제어 신호 φ2가 하이 레벨로 변화한다. 그러면, 제1 스위치(14a)는 오프하고, 제2 스위치(14b)는 온한다. 이에 의해, 유지 회로(13)에 의해 유지된 아날로그 전압은, 저항 R3을 통해 차동 증폭 회로(10)의 비반전 입력 단자(+)에 인가되고, 차동 증폭 회로(10)의 출력 신호 Vout의 직류 레벨은 기준 전압 VREF2(=VDD2/2)로 안정화되게 된다. 즉, 도 5에 도시한 바와 같이, 광 픽업(2)으로부터의 입력 신호 Vin의 직류 레벨은 기준 전압 VREF1이지만, 레벨 시프트 회로(1)의 출력 신호 Vout의 직류 레벨은 기준 전압 VREF2로 시프트된다.
이와 같이, 레벨 시프트 회로(1)에 따르면, 우선 제1 스위치(14a)를 온함으로써, 차동 증폭 회로(10), 전류 발생 회로(11), 콘덴서(12)에 의해 피드백 루프를 형성하여 레벨 시프트를 행하고, 콘덴서(12)에 충전된 전압을 유지 회로(13)에 의해 유지해 둔다. 그 후, 제1 스위치(14a)를 오프하고, 제2 스위치(14b)를 온함으로써, 유지 회로(13)에 의해 유지된 전압을 차동 증폭 회로(10)에 인가하여 레벨 시프트를 행하는 것이다.
레벨 시프트 회로(1)에 따르면, 피드백 제어에 의해, 광 픽업(2)의 전원 전압 VDD1의 값에 의존하지 않고 레벨 시프트를 행할 수 있다. 즉, 오프셋을 억제할 수 있다. 또한, 레벨 시프트 회로(1)의 출력 신호 Vout는, 광 픽업(2)의 전원 전압 VDD1의 값에 의존하지 않기 때문에, 광 픽업(2)의 전원 전압 VDD1(예를 들어, 5V, 3.3V)의 값에 의하지 않고, 그대로 사용하는 것이 가능하다.
또한, 레벨 시프트 회로(1)에 따르면, 피드백 제어에 의해 콘덴서(12)에 충전된 전압을 유지 회로(13)에 의해 유지하고, 그 후, 유지 회로(13)에 의해 유지된 일정한 전압을 차동 증폭 회로(10)의 비반전 입력 단자(+)에 인가하도록 하고 있다. 이와 같이 구성하는 이유를 도 6에 기초하여 설명한다.
도 6의 (a)에 나타낸 바와 같이, CD나 DVD의 기록면에 물리적인 손상이 있는 경우, 광 픽업(2)으로부터의 입력 신호 Vin은, 일시적으로 기준 전압 VREF1보다 낮은 직류 레벨로 고정되는 경우가 있다. 이러한 입력 신호 Vin의 이상 기간에 있어서 전술한 피드백 제어가 계속되면, 도 6의 (b)에 나타낸 바와 같이, 출력 신호 Vout의 레벨은, 기준 전압 VREF2에 추종하여 변화하도록 제어된다. 그러면, 광 픽업(2)으로부터의 입력 신호 Vin이 정상 상태로 복귀하였을 때에, 출력 신호 Vout의 직류 레벨이 순간적으로 기준 전압 VREF2보다 매우 높아져, 재생되는 음성이나 영상에 혼란이 발생한다는 문제가 있다.
이에 대하여, 레벨 시프트 회로(1)에 따르면, 피드백 제어 후에는, 유지 회로(13)에 의해 유지된 일정한 전압을 사용하여 레벨 시프트를 행하므로, 도 6의 (c)에 도시한 바와 같이, 출력 신호 Vout의 레벨은, 입력 신호 Vin의 이상 기간에 기준 전압 VREF2에 추종하여 변화하는 일이 없어지고, 입력 신호 Vin이 정상 상태로 복귀한 후에는, 출력 신호 Vout의 직류 레벨은 기준 전압 VREF2로 유지된다.
1: 레벨 시프트 회로
2: 광 픽업
3: 신호 처리 LSI
10: 차동 증폭 회로
11: 전류 발생 회로
12: 콘덴서
13: 유지 회로
14: 스위칭 회로
15: 카운터
16: DA 변환기
17: 비교기
18: 정전류원

Claims (4)

  1. 반전 입력 단자에 기준 전압이 인가되고, 비반전 입력 단자에 입력 신호가 인가된 차동 증폭 회로와,
    상기 차동 증폭 회로의 출력 단자와 상기 반전 입력 단자와의 사이에 접속된 귀환 저항과,
    상기 차동 증폭 회로의 출력 신호와 상기 기준 전압과의 차전압에 따른 전류를 발생하는 전류 발생 회로와,
    상기 전류 발생 회로의 출력 단자에 접속되고, 상기 전류 발생 회로에 의해 발생되는 전류에 의해 충전되는 콘덴서와,
    상기 콘덴서에 충전된 전압을 유지하는 유지 회로와,
    상기 콘덴서에 충전되는 전압을 상기 차동 증폭 회로의 비반전 입력 단자에 인가함과 함께 상기 전압을 상기 유지 회로에 의해 유지하고, 그 후, 상기 유지 회로에 의해 유지된 전압을 상기 차동 증폭 회로의 비반전 입력 단자에 인가하도록 전환하는 스위칭 회로를 구비하고,
    상기 유지 회로는 카운터와, 상기 카운터의 카운트값을 아날로그 전압으로 변환하는 DA 변환기와, 상기 DA 변환기로부터 출력된 상기 아날로그 전압과 상기 콘덴서에 충전되는 전압을 비교하는 비교기를 구비하고, 상기 아날로그 전압과 상기 콘덴서에 충전되는 전압이 동등해졌을 때에, 상기 카운터는 카운트값을 유지하는 것을 특징으로 하는, 레벨 시프트 회로.
  2. 삭제
  3. 제1항에 있어서, 상기 스위칭 회로는, 상기 차동 증폭 회로의 비반전 입력 단자와 상기 콘덴서 사이에 설치된 제1 스위치와, 상기 차동 증폭 회로의 비반전 입력 단자와 상기 유지 회로 사이에 설치된 제2 스위치를 구비하는 것을 특징으로 하는, 레벨 시프트 회로.
  4. 제1항에 있어서, 상기 입력 신호는 광 픽업으로부터의 신호인 것을 특징으로 하는, 레벨 시프트 회로.
KR1020100050016A 2009-05-29 2010-05-28 레벨 시프트 회로 KR101134250B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-130045 2009-05-29
JP2009130045A JP5238984B2 (ja) 2009-05-29 2009-05-29 レベルシフト回路

Publications (2)

Publication Number Publication Date
KR20100129216A KR20100129216A (ko) 2010-12-08
KR101134250B1 true KR101134250B1 (ko) 2012-04-12

Family

ID=43219521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050016A KR101134250B1 (ko) 2009-05-29 2010-05-28 레벨 시프트 회로

Country Status (3)

Country Link
US (1) US8063690B2 (ko)
JP (1) JP5238984B2 (ko)
KR (1) KR101134250B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136808B1 (ko) * 2010-06-25 2012-04-13 에스케이하이닉스 주식회사 이미지 센서
RU2651221C1 (ru) * 2017-05-31 2018-04-18 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Дифференциальный усилитель токов

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437723B1 (en) * 1999-09-24 2002-08-20 Sanyo Electric Co., Ltd. Signal processing circuit and semiconductor integrated circuit converting AC signal using two voltage reference values

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104751A (ja) * 1992-09-17 1994-04-15 Fujitsu Ltd Δς変調型a/d変換器
JP2944411B2 (ja) * 1994-03-22 1999-09-06 三洋電機株式会社 ピット/グルーブ判別回路
JPH08287472A (ja) * 1995-04-17 1996-11-01 Canon Inc 情報再生装置
US6606286B1 (en) * 1998-01-05 2003-08-12 Mitburri Electric Co., Ltd Tln signal generating apparatus used in optical disc drive and optical disc drive equipped with the apparatus, and optical disc drive equipped with amplitude adjusting apparatus for tracking error signal
KR100263907B1 (ko) * 1998-04-13 2000-08-16 윤종용 피킹보상을 구비하는 efm 신호 변환장치
JP4206517B2 (ja) * 1998-07-02 2009-01-14 三菱電機株式会社 受信装置および受信方法
US6734639B2 (en) * 2001-08-15 2004-05-11 Koninklijke Philips Electronics N.V. Sample and hold method to achieve square-wave PWM current source for light emitting diode arrays

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437723B1 (en) * 1999-09-24 2002-08-20 Sanyo Electric Co., Ltd. Signal processing circuit and semiconductor integrated circuit converting AC signal using two voltage reference values

Also Published As

Publication number Publication date
US8063690B2 (en) 2011-11-22
KR20100129216A (ko) 2010-12-08
JP5238984B2 (ja) 2013-07-17
JP2010278835A (ja) 2010-12-09
US20100301917A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
JP5648690B2 (ja) コンパレータ及びそれを備えるad変換器
JP6344956B2 (ja) 電源回路
JP5376559B2 (ja) 電源回路及び電源制御方法
JP5197691B2 (ja) ヒステリシスコンパレータ
US8456343B2 (en) Switched capacitor type D/A converter
KR101134250B1 (ko) 레벨 시프트 회로
JP2015083946A (ja) 磁気センサ回路
US7683677B2 (en) Sample-and-hold amplification circuits
JP2003163843A (ja) 画像読取信号処理装置
US8058923B2 (en) Charge pump circuit and slice level control circuit
KR20060041866A (ko) 주파수 전류 변환회로, 이퀄라이저, 및 광디스크 장치
JP4433885B2 (ja) 差動ピーク検出回路
JP5817306B2 (ja) 電源電圧検出回路
JP4671894B2 (ja) 3値検出回路
US11073493B2 (en) Sensor device
JP2012156826A (ja) コンパレータ
JP2005079763A (ja) 半導体装置
JP2005057627A (ja) ピーク検出回路
JP2006042057A (ja) ショック音抑制回路
JP2002164750A (ja) 差動型比較回路
JP2005117459A (ja) 入力回路
JP2008311829A (ja) 1線式データ通信方法及び通信装置
JP2007026672A (ja) 3値メモリ回路
JP2000353021A (ja) Ccdアナログ信号処理ic及びその過電圧保護回路
JP2018037720A (ja) リニアイメージセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee