KR101133341B1 - 성막 장치와 그 사용 방법 - Google Patents

성막 장치와 그 사용 방법 Download PDF

Info

Publication number
KR101133341B1
KR101133341B1 KR1020070099213A KR20070099213A KR101133341B1 KR 101133341 B1 KR101133341 B1 KR 101133341B1 KR 1020070099213 A KR1020070099213 A KR 1020070099213A KR 20070099213 A KR20070099213 A KR 20070099213A KR 101133341 B1 KR101133341 B1 KR 101133341B1
Authority
KR
South Korea
Prior art keywords
gas
cleaning
reaction chamber
film forming
film
Prior art date
Application number
KR1020070099213A
Other languages
English (en)
Other versions
KR20080031634A (ko
Inventor
미쯔히로 오까다
사또시 미즈나가
야마또 도네가와
도시하루 니시무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080031634A publication Critical patent/KR20080031634A/ko
Application granted granted Critical
Publication of KR101133341B1 publication Critical patent/KR101133341B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
    • Y02C20/00—Capture or disposal of greenhouse gases
    • Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00—Cleaning and liquid contact with solids
    • Y10S134/902—Semiconductor wafer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 처리용 성막 장치의 사용 방법은, 상기 성막 장치의 반응실의 내면으로부터 부생성물막을 제1 클리닝 가스에 의해 제거하는 제1 클리닝 처리를 포함한다. 여기서, 상기 반응실 내에 상기 제1 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제1 클리닝 가스가 활성화하는 제1 온도 및 제1 압력으로 설정한다. 상기 사용 방법은 또한, 상기 반응실의 상기 내면으로부터 오염 물질을 제2 클리닝 가스에 의해 제거하는 제2 클리닝 처리를 포함한다. 여기서, 상기 반응실 내에 상기 제2 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제2 클리닝 가스가 활성화하는 제2 온도 및 제2 압력으로 설정한다. 상기 제2 클리닝 가스는 염소 함유 가스를 포함한다.
열처리 장치, 덮개 부재, 히터, 웨이퍼 보트, 반도체 웨이퍼

Description

성막 장치와 그 사용 방법{FILM FORMATION APPARATUS AND METHOD FOR USING THE SAME}
본 발명은, 반도체 웨이퍼 등의 피처리 기판 상에 막을 형성하기 위한 반도체 처리용 성막 장치와 반도체 처리용 성막 장치의 사용 방법에 관한 것이다. 여기서, 반도체 처리라 함은, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성하는 것에 의해, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 디바이스의 제조 공정에서는, CVD(Chemical Vapor Deposition) 등의 처리에 의해, 피처리 기판, 예를 들어, 반도체 웨이퍼 상에 실리콘 질화막, 실리콘 산화막 등의 박막을 형성하는 처리가 행해진다. 이와 같은 성막 처리에서는, 예를 들어, 이하와 같이 하여 반도체 웨이퍼 상에 박막이 형성된다.
우선, 열처리 장치의 반응관(반응실) 내를 히터에 의해 소정의 로드 온도로 가열하고, 복수매의 반도체 웨이퍼를 수용한 웨이퍼 보트를 로드한다. 다음에, 반 응관 내를 히터에 의해 소정의 처리 온도로 가열하는 동시에, 배기 포트로부터 반응관 내의 가스를 배기하고, 반응관 내를 소정의 압력으로 감압한다.
다음에, 반응관 내를 소정의 온도 및 압력으로 유지하면서(배기를 계속하면서), 처리 가스 도입관으로부터 반응관 내에 성막 가스를 공급한다. 예를 들어, CVD에서는, 반응관 내에 성막 가스가 공급되면, 성막 가스가 열 반응을 일으켜, 반응 생성물이 생성된다. 반응 생성물은 반도체 웨이퍼의 표면에 퇴적되어, 반도체 웨이퍼의 표면에 박막이 형성된다.
성막 처리에 의해 생성되는 반응 생성물은, 반도체 웨이퍼의 표면뿐만 아니라, 예를 들어, 반응관의 내면이나 각종 지그 등에도, 부생성물막으로서 퇴적(부착)된다. 부생성물막이 반응관 내에 부착된 상태에서 성막 처리를 계속 행하면, 반응관을 구성하는 석영과 부생성물막과의 열 팽창률의 차이에 의해 발생하는 응력에 의해 석영이나 부생성물막이 부분적으로 박리된다. 이것에 의해 파티클이 발생하여, 제조되는 반도체 디바이스의 수율을 저하시키거나, 혹은, 처리 장치의 부품을 열화시키는 원인으로 된다.
이 때문에, 성막 처리를 복수회 행한 후, 반응관 내의 클리닝이 행해진다. 이 클리닝에서는, 히터에 의해 소정의 온도로 가열된 반응관 내에, 클리닝 가스, 예를 들어, 불소와 할로겐 함유 산성 가스와의 혼합 가스가 공급된다. 반응관의 내면 등에 부착된 부생성물막은, 클리닝 가스에 의해 드라이 에칭되고, 제거된다. 일본 특허 공개 평3-293726호 공보는, 이러한 종류의 클리닝 방법을 개시한다. 그러나, 후술하는 바와 같이, 본 발명자들에 따르면, 종래의 이러한 종류의 클리닝 방법에서는, 반응관 내를 클리닝해도, 그 후에 성막 처리를 행하면, 형성되는 막에 금속 불순물(metal contamination) 등의 오염이 발생하여, 제조되는 반도체 디바이스의 수율이 저하하는 경우가 있는 것이 발견되고 있다.
본 발명은, 클리닝 후에 형성되는 막에 대한 오염을 방지할 수 있는 반도체 처리용 성막 장치와 반도체 처리용 성막 장치의 사용 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 반도체 처리용 성막 장치의 사용 방법이며, 상기 성막 장치의 반응실의 내면으로부터 부생성물막을 제1 클리닝 가스에 의해 제거하는 제1 클리닝 처리와, 다음에, 상기 반응실의 상기 내면으로부터 오염 물질을 제2 클리닝 가스에 의해 제거하는 제2 클리닝 처리를 구비하고, 상기 제1 클리닝 처리에서, 상기 반응실 내에 상기 제1 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제1 클리닝 가스가 활성화하는 제1 온도 및 제1 압력으로 설정하고, 상기 제2 클리닝 처리에서, 상기 반응실 내에 상기 제2 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제2 클리닝 가스가 활성화하는 제2 온도 및 제2 압력으로 설정하고, 상기 제2 클리닝 가스는 염소 함유 가스를 포함한다.
본 발명의 제2 시점은, 반도체 처리용 성막 장치이며, 피처리 기판을 수용하는 반응실과, 상기 반응실 내를 배기하는 배기계와, 상기 반응실 내에, 상기 처리 기판 상에 막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와, 상기 반응실 내에, 상기 성막 가스에 유래하는 부생성물막을 반응실의 상기 내면으로부터 제거하기 위한 제1 클리닝 가스를 공급하는 제1 클리닝 가스 공급계와, 상기 반응 실 내에, 상기 반응실의 상기 내면으로부터 오염 물질을 제거하기 위한 제2 클리닝 가스를 공급하는 제2 클리닝 가스 공급계와, 상기 제1 클리닝 가스를 활성화하는 제1 활성화 기구와, 상기 제2 클리닝 가스를 활성화하는 제2 활성화 기구와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제2 클리닝 가스는 염소 함유 가스를 포함하고, 상기 제어부는, 상기 반응실의 상기 내면으로부터 부생성물막을 상기 제1 클리닝 가스에 의해 제거하는 제1 클리닝 처리와, 다음에, 상기 반응실의 상기 내면으로부터 오염 물질을 상기 제2 클리닝 가스에 의해 제거하는 제2 클리닝 처리를 실행하고, 상기 제1 클리닝 처리에서, 상기 반응실 내에 상기 제1 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제1 클리닝 가스가 활성화하는 제1 온도 및 제1 압력으로 설정하고, 상기 제2 클리닝 처리에서, 상기 반응실 내에 상기 제2 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제2 클리닝 가스가 활성화하는 제2 온도 및 제2 압력으로 설정한다.
본 발명의 제3 시점은, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 상기 프로그램 지령은, 프로세서에 의해 실행될 때, 반도체 처리용 성막 장치에, 상기 성막 장치의 반응실의 내면으로부터 부생성물막을 제1 클리닝 가스에 의해 제거하는 제1 클리닝 처리와, 다음에, 상기 반응실의 상기 내면으로부터 오염 물질을 제2 클리닝 가스에 의해 제거하는 제2 클리닝 처리를 실행시키고, 상기 제1 클리닝 처리에서, 상기 반응실 내에 상기 제1 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제1 클리닝 가스가 활성화하는 제1 온도 및 제1 압력으로 설정하고, 상기 제2 클리닝 처리에서, 상기 반응실 내에 상기 제2 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제2 클리닝 가스가 활성화하는 제2 온도 및 제2 압력으로 설정하고, 상기 제2 클리닝 가스는 염소 함유 가스를 포함한다.
본 발명에 따르면, 제1 클리닝 처리 후에 제 2 클리닝 처리를 행함으로써, 반응관 내부에 존재하는 금속 오염 물질을 제거하여, 성막 처리 중에 있어서의 반응관으로부터의 금속 오염 물질의 확산을 억제하고 형성되는 막에 있어서 금속 오염을 저감할 수 있는 효과가 있다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 부분적으로는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 지시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
본 발명자들은, 본 발명의 개발의 과정에서, 반도체 처리용 성막 장치의 반응관 내를 클리닝하는 종래의 방법에 있어서 발생하는 문제에 대해 연구했다. 그 결과, 본 발명자들은, 이하에 서술하는 바와 같은 지견을 얻었다.
즉, 불화수소와 같은 클리닝 가스를 반응관 내에 공급하는 경우, 가스 공급 관 내가 부식되어, 금속 화합물이나 금속 성분이 반응관의 내면 상에 부착 및/또 장 내면 내에 침입할 가능성이 있다. 이와 같은 오염 물질은, 반응관 내를 저압으로 하여 처리를 행하는 성막시에 반응관의 내면으로부터 방출된다. 이 때문에, 형성되는 막에 금속 불순물 등의 오염이 발생하여, 제조되는 반도체 디바이스의 수율이 저하되는 원인으로 된다.
이 문제를 해소하기 위해, 반응관을, 예를 들어, 불화수소(HF) 용액으로 클리닝할 수 있다. 이 경우, 습식 에칭에 의해 부생성물막이 제거된다. 그러나, 습식 에칭에서는, 반응관을 떼어내어, 수작업으로 클리닝하고, 다시, 조립 및 조정하는 작업이 필요하다. 또한, 열처리 장치를 장기간 정지해야만 하기 때문에, 큰 다운 타임이 발생하여, 가동률이 저하된다.
이하에, 이와 같은 지견을 기초로 하여 구성된 본 발명 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
도1은 본 발명 실시 형태에 관한 종형 열처리 장치를 도시하는 도면이다. 도2는 도1에 도시하는 장치의 횡단 평면도이다. 도1에 도시하는 바와 같이, 열처리 장치(1)는, 길이 방향이 수직 방향을 향하게 된 대략 원통 형상의 반응관(반응실)(2)을 갖는다. 반응관(2)은, 내열 및 내부식성이 우수한 재료, 예를 들어, 석영[혹은 탄화규소(SiC)]에 의해 형성된다.
반응관(2)의 상단부에는, 상단부측을 향해 직경이 축소되도록 대략 원뿔 형 상으로 형성된 정상부(3)가 배치된다. 정상부(3)의 중앙에는, 반응관(2) 내의 가스를 배기하기 위한 배기구(4)가 배치된다. 배기구(4)에는 기밀한 배기관(5)을 통해 배기부(GE)가 접속된다. 배기부(GE)에는, 밸브, 진공 배기 펌프(도1에 도시하지 않음, 도3에 부호 127로 지시) 등의 압력 조정 기구가 배치된다. 배기부(GE)에 의해, 반응관(2) 내의 분위기가 배출되는 동시에, 소정의 압력(진공도)으로 설정 가능하게 된다.
반응관(2)의 하방에는 덮개 부재(6)가 배치된다. 덮개 부재(6)는, 내열 및 내부식성이 우수한 재료, 예를 들어, 석영(혹은 탄화규소)에 의해 형성된다. 덮개 부재(6)는, 후술하는 보트 엘리베이터(도1에 도시하지 않음, 도3에 부호 128로 지시)에 의해 상하 이동 가능하게 구성된다. 보트 엘리베이터에 의해 덮개 부재(6)가 상승하면, 반응관(2)의 하방측[노구(爐口) 부분]이 폐쇄된다. 보트 엘리베이터에 의해 덮개 부재(6)가 하강하면, 반응관(2)의 하방측(노구 부분)이 개방된다.
덮개 부재(6)의 상부에는, 보온통(7)이 배치된다. 보온통(7)은, 반응관(2)의 노구 부분으로부터의 방열에 의한 반응관(2) 내의 온도 저하를 방지하는 저항 발열체로 이루어지는 평면 형상의 히터(8)를 갖는다. 이 히터(8)는, 통 형상의 지지 부재(9)에 의해, 덮개 부재(6)의 상면으로부터 소정의 높이에 지지된다.
보온통(7)의 상방에는 회전 테이블(10)이 배치된다. 회전 테이블(10)은, 피처리 기판, 예를 들어, 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(11)를 회전 가능하게 적재하는 적재대로서 기능한다. 구체적으로는, 회전 테이블(10)의 하부에는 회전 지지 기둥(12)이 배치된다. 회전 지지 기둥(12)은, 히터(8)의 중앙부를 관통 하여 회전 테이블(10)을 회전시키는 회전 기구(13)에 접속된다.
회전 기구(13)는, 모터(도시하지 않음)와, 덮개 부재(6)의 하면측으로부터 상면측에 기밀 상태로 관통 도입된 회전축(14)을 구비하는 회전 도입부(15)로 주로 구성된다. 회전축(14)은 회전 테이블(10)의 회전 지지 기둥(12)에 연결되어, 회전 지지 기둥(12)을 통해 모터의 회전력을 회전 테이블(10)에 전달한다. 이 때문에, 회전 기구(13)의 모터에 의해 회전축(14)이 회전하면, 회전축(14)의 회전력이 회전 지지 기둥(12)에 전달되어 회전 테이블(10)이 회전한다.
웨이퍼 보트(11)는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매, 예를 들어, 100매 수용 가능하게 구성된다. 웨이퍼 보트(11)는, 내열 및 내부식성이 우수한 재료, 예를 들어, 석영(혹은 탄화규소)에 의해 형성된다. 이와 같이, 회전 테이블(10) 상에 웨이퍼 보트(11)가 적재되므로, 회전 테이블(10)이 회전하면 웨이퍼 보트(11)가 회전하고, 웨이퍼 보트(11) 내에 수용된 반도체 웨이퍼(W)가 회전한다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 예를 들어, 저항 발열체로 이루어지는 히터(16)가 배치된다. 이 히터(16)에 의해 반응관(2)의 내부가 소정의 온도로 승온(가열)되고, 이 결과, 반도체 웨이퍼(W)가 소정의 온도로 가열된다.
반응관(2)의 하단부 근방의 측면에는, 반응관(2) 내에 처리 가스(예를 들어, 성막 가스, 클리닝 가스)를 도입하는 처리 가스 도입관(17)이 삽입 관통된다. 처리 가스 도입관(17)은, 매스 플로우 컨트롤(MFC)(도시하지 않음)을 통해 처리 가스 공급부(20)에 접속된다.
성막 가스로서, 반도체 웨이퍼(W) 상에 실리콘 질화막(프로덕트막)을 CVD에 의해 형성하기 위해, 예를 들어, 실란계 가스를 포함하는 제1 성막 가스와 질화 가스를 포함하는 제2 성막 가스가 사용된다. 여기서는, 실란계 가스로서 디클로로실란(DCS : SiH2Cl2) 가스가 사용되고, 질화 가스로서 암모니아(NH3) 가스가 사용된다.
제1 클리닝 가스로서, 반응관(2)의 내부에 부착된 부생성물막을 제거하기 위해, 할로겐 산성 가스나 할로겐 원소 가스와 수소 가스와의 혼합 가스가 사용된다. 여기서는, 제1 클리닝 가스로서, 불소와 불화수소 가스와 희석 가스로서의 질소 가스와의 혼합 가스가 사용된다.
제2 클리닝 가스로서, 반응관(2)의 내면에 존재하는 오염 물질을 제거하기 위해, 염소 함유 가스를 포함하는 가스가 사용된다. 여기서는, 제2 클리닝 가스로서, DCS를 구비하는 가스가 사용된다.
또한, 도1에서는 처리 가스 도입관(17)을 1개만 그리고 있지만, 본 실시 형태에서는, 도2에 도시하는 바와 같이 가스의 종류에 따라서, 복수개의 처리 가스 도입관(17)이 삽입 관통된다. 구체적으로는, DCS를 도입하는 DCS 도입관(17a), 암모니아를 도입하는 암모니아 도입관(17b), 불소를 도입하는 불소 도입관(17c), 불화수소를 도입하는 불화수소 도입관(17d), 및 질소를 도입하는 질소 도입관(17e)의 5개의 처리 가스 도입관(17)이 반응관(2)의 하단부 근방의 측면에 삽입 관통된다.
또한, 반응관(2)의 하단부 근방의 측면에는, 퍼지 가스 공급관(18)이 삽입 관통된다. 퍼지 가스 공급관(18)은, 매스 플로우 컨트롤(MFC)(도시하지 않음)을 통해 퍼지 가스 공급부(PGS)에 접속된다.
또한, 열처리 장치(1)는, 장치 각 부의 제어를 행하는 제어부(100)를 갖는다. 도3은 제어부(100)의 구성을 나타내는 도면이다. 도3에 나타내는 바와 같이, 제어부(100)에는, 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등이 접속된다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하고, 오퍼레이터의 조작 지시를 제어부(100)에 전달하고, 또한, 제어부(100)로부터의 다양한 정보를 표시 화면에 표시한다. 온도 센서(군)(122)는, 반응관(2), 배기관(5), 및 처리 가스 도입관(17) 내 등의 각 부의 온도를 측정하고, 그 측정치를 제어부(100)에 통지한다. 압력계(군)(123)는, 반응관(2), 배기관(5), 및 처리 가스 도입관(17) 내 등의 각 부의 압력을 측정하고, 측정치를 제어부(100)에 통지한다.
히터 컨트롤러(124)는, 히터(8) 및 히터(16)를 개별로 제어하기 위한 것이다. 히터 컨트롤러(124)는, 제어부(100)로부터의 지시에 응답하고, 이들 히터에 통전하여 이들을 가열한다. 히터 컨트롤러(124)는, 또한, 이들의 히터의 소비 전력을 개별로 측정하여, 제어부(100)에 통지한다.
MFC 제어부(125)는, 처리 가스 도입관[17(17a 내지 17e)], 퍼지 가스 공급관(18) 등의 각 배관에 배치된 MFC(도시하지 않음)를 제어한다. MFC 제어부(125)는, 각 MFC를 흐르는 가스의 유량을 제어부(100)로부터 지시된 양으로 제어한다. MFC 제어부(125)는, 또한, MFC에 실제로 흐른 가스의 유량을 측정하여, 제어부(100)에 통지한다.
밸브 제어부(126)는, 각 배관에 배치되어, 각 배관에 배치된 밸브의 개방도를 제어부(100)로부터 지시된 값으로 제어한다. 진공 펌프(127)는, 배기관(5)에 접속되고, 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는, 덮개 부재(6)를 상승시키는 것에 의해, 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내에 로드한다. 보트 엘리베이터(128)는, 또한, 덮개 부재(6)를 하강시키는 것에 의해, 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내로부터 언로드한다.
제어부(100)는, 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이들은 버스(116)에 의해 서로 접속되고, 버스(116)를 통해, 각 부의 사이에서 정보가 전달된다.
레시피 기억부(111)에는, 셋업용 레시피와 복수의 프로세스용 레시피가 기억된다. 열처리 장치(1)의 제조 당초는, 셋업 레시피만이 저장된다. 셋업 레시피는, 각 열처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 사용자가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는, 반응관(2)으로의 반도체 웨이퍼(W)의 로드로부터, 처리 완료된 웨이퍼(W)를 언로드할 때까지의, 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은, EEPROM, 플래쉬 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은, CPU(115)의 워크 영역 등으로서 기능한다.
I/O 포트(114)는, 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등에 접속되어, 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit)(115)는, 제어부(100)의 중추를 구성한다. CPU(115)는, ROM(112)에 기억된 제어 프로그램을 실행하고, 조작 패널(121)로부터의 지시에 따라서, 레시피 기억부(111)에 기억되는 레시피(프로세스용 레시피)를 따라, 열처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125) 등에 반응관(2), 배기관(5), 및 처리 가스 도입관(17) 내의 각 부의 온도, 압력, 유량 등을 측정시킨다. 또한, CPU(115)는, 이 측정 데이터를 기초로 하여, 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하고, 상기 각 부가 프로세스용 레시피를 따르도록 제어한다.
다음에, 이상과 같이 구성된 열처리 장치(1)의 사용 방법에 대해, 도4를 참조하여 설명한다. 여기서는, 우선, 반응관(2) 내에서 반도체 웨이퍼(W) 상에 실리콘 질화막을 형성한다. 다음에, 반응관(2) 내에 부착된, 실리콘 질화물을 주성분(50 ％ 이상을 의미함)으로 하는 부생성물막을 제거한다. 다음에, 반응관(2)의 내면에 존재하는 오염 물질(특히 금속 오염 물질)을 제거한다. 도4는 본 발명 실 시 형태에 관한 성막 처리 및 클리닝 처리의 레시피를 나타내는 도면이다.
또한, 이하의 설명에 있어서, 열처리 장치(1)를 구성하는 각 부의 동작은, 제어부(100)[CPU(115)]에 의해 제어된다. 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 전술한 바와 같이, 제어부(100)[CPU(115)]가, 히터 컨트롤러(124)[히터(8), 히터(16)], MFC 제어부(125)[처리 가스 도입관(17), 퍼지 가스 공급관(18)], 밸브 제어부(126), 진공 펌프(127) 등을 제어하는 것에 의해, 도4에 나타내는 레시피를 따른 조건이 된다.
성막 처리에 있어서, 우선, 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어, 도4의 (a)에 나타내는 바와 같이 300 ℃로 가열한다. 또한, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소(N2)를 공급한다. 다음에, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개 부재(6) 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 상승시킨다. 이것에 의해, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정).
다음에, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이것과 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 성막 온도(처리 온도), 예를 들어, 도4의 (a)에 나타내는 바와 같이, 760 ℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들어, 도4의 (b)에 나타내는 바와 같이 26.5 ㎩(0.2 Torr)로 감 압한다. 그리고, 이 감압 및 가열 조작을, 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
또한, 회전 기구(13)의 모터를 제어하여, 회전 테이블(10)을 회전시키고, 웨이퍼 보트(11)를 회전시킨다. 웨이퍼 보트(11)를 회전시키는 것에 의해, 웨이퍼 보트(11)에 수용된 반도체 웨이퍼(W)도 회전하여, 반도체 웨이퍼(W)가 균일하게 가열된다.
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 처리 가스 도입관(17)[도입관(17a, 17b)]으로부터 실리콘 함유 가스를 포함하는 제1 성막 가스와 질화 가스를 포함하는 제2 성막 가스를 반응관(2) 내에 도입한다. 여기서, 제1 성막 가스로서, DCS(SiH2Cl2)를 소정량, 예를 들어, 도4의 (e)에 나타내는 바와 같이 0.075 ℓ/분 공급한다. 또한, 제2 성막 가스로서, 암모니아(NH3)를 소정량, 예를 들어, 도4의 (d)에 나타내는 바와 같이 0.75 ℓ/분 공급한다.
반응관(2) 내에 도입된 DCS 및 암모니아는, 반응관(2) 내의 열에 의해 열 분해 반응을 일으킨다. 이 분해 성분에 의해, 실리콘 질화물(Si3N4)이 생성되고, 반도체 웨이퍼(W)의 표면에 실리콘 질화막이 형성된다(성막 공정).
반도체 웨이퍼(W)의 표면에 소정 두께의 실리콘 질화막이 형성되면, 처리 가스 도입관(17)으로부터의 DCS 및 암모니아의 공급을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으 로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이것에 의해, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
그리고, 히터(16)에 의해, 반응관(2) 내를, 소정의 온도, 예를 들어, 도4의 (a)에 나타내는 바와 같이 300 ℃로 한다. 이것과 동시에, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이것에 의해, 도4의 (b)에 나타내는 바와 같이, 반응관(2) 내의 압력을 상압으로 복귀시킨다. 마지막으로, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 하강시키는 것에 의해, 웨이퍼 보트(11)를 언로드한다(언로드 공정).
이상과 같은 성막 처리를 복수회 행하면, 성막 처리에 의해 생성되는 실리콘 질화물이, 반도체 웨이퍼(W)의 표면뿐만 아니라, 반응관(2)의 내면 등에도 부생성물막으로서 퇴적(부착)된다. 이 때문에, 성막 처리를 소정 횟수 행한 후, 실리콘 질화물을 주성분으로 하는 부생성물막을 제거하기 위해, 제1 클리닝 처리를 실행한다. 또한, 제1 클리닝 처리에 의해 부생성물막이 제거된 반응관(2)의 내면 상에 나타나는 오염 물질을 제거하기 위해, 제2 클리닝 처리를 실행한다. 제1 클리닝 처리에서는, 실리콘 질화물에 대한 에칭률이 높고, 반응관(2)의 내면을 형성하는 재료(석영)에 대한 에칭률이 낮아지는 조건이 사용된다. 또한, 제2 클리닝 처리에서는, 철, 알루미늄, 니켈, 코발트, 나트륨, 칼슘 등의 금속 오염 물질과, 제2 클리닝 가스 중의 염소와의 반응에 의한 금속 염화물의 형성을 촉진하는 조건이 사용 된다.
제1 클리닝 처리에 있어서, 우선, 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어, 도4의 (a)에 나타내는 바와 같이 300 ℃로 유지한다. 또한, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 다음에, 반도체 웨이퍼(W)가 수용되어 있지 않은 웨이퍼 보트(11)를 덮개 부재(6) 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 상승시킨다. 이것에 의해, 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정).
다음에, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이것과 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 클리닝 온도, 예를 들어, 도4의 (a)에 나타내는 바와 같이 300 ℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들어, 도4의 (b)에 나타내는 바와 같이 20000 ㎩(150 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을, 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 제1 클리닝 가스로서, 처리 가스 도입관(17)[도입관(17c, 17d, 17e)]으로부터 불소(F2), 불화수소(HF), 및 질소를 각각 반응관(2) 내에 도입한다. 여기서, 불소를 소정량, 예를 들어, 도4의 (f)에 나타 내는 바와 같이 2 ℓ/분과, 불화수소를 소정량, 예를 들어, 도4의 (g)에 나타내는 바와 같이, 2 ℓ/분과, 희석 가스로서의 질소를 소정량, 예를 들어, 도4의 (c)에 나타내는 바와 같이 8 ℓ/분을 공급한다.
제1 클리닝 가스는 반응관(2) 내에서 가열되어, 제1 클리닝 가스 중의 불소가 활성화, 즉, 반응성을 갖는 자유로운 원자를 다수 갖는 상태가 된다. 이 활성화된 불소가, 반응관(2)의 내면 등에 부착된 실리콘 질화물을 주성분으로 하는 부생성물막에 접촉하는 것에 의해, 부생성물막이 에칭되고, 제거된다(제1 클리닝 공정).
제1 클리닝 공정에 있어서, 반응관(2) 내의 온도는, 바람직하게는 400 ℃보다 낮은 온도로 설정되고, 보다 바람직하게는 250 ℃ 내지 380 ℃로 설정된다. 이 온도가 250 ℃보다 낮으면, 제1 클리닝 가스가 활성화되기 어렵고, 제1 클리닝 가스의 실리콘 질화물에 대한 에칭률이, 필요한 값보다 낮아질 우려가 있다. 또한, 이 온도가 380 ℃보다 높으면, 석영, 탄화규소(SiC)에 대한 에칭률이 높아져, 에칭 선택비가 저하될 우려가 있다.
제1 클리닝 공정에 있어서, 반응관(2) 내의 압력은, 바람직하게는 13.3 ㎩(0.1 Torr) 내지 66.5 ㎪(500 Torr), 보다 바람직하게는 13.3 ㎪(100 Torr) 내지 59.85 ㎪(450 Torr)로 설정된다. 이러한 범위로 하는 것에 의해, 실리콘 질화물에 대한 에칭률이 높아져, 석영, 탄화규소(SiC)와의 에칭 선택비가 향상된다.
반응관(2)의 내부에 부착된 부생성물막이 제거되면, 처리 가스 도입관(17)으로부터의 제1 클리닝 가스의 도입을 정지한다. 그리고, 제2 클리닝 처리를 개시한 다.
제2 클리닝 처리에 있어서, 우선, 반응관(2) 내를 배기하는 동시에, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이것에 의해, 반응관(2) 내의 가스를 배기관(5)에 배출한다. 또한, 히터(16)에 의해 반응관(2) 내를 소정의 온도, 예를 들어, 도4의 (a)에 나타내는 바와 같이 400 ℃로 한다. 또한, 반응관(2)을 소정의 압력, 예를 들어, 도4의 (b)에 나타내는 바와 같이 13.3 ㎩(0.1 Torr)로 유지한다. 그리고, 이 조작을, 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(퍼지/안정화 공정).
반응관(2)이 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 처리 가스 도입관(17)[도입관(17a)]으로부터 제2 클리닝 가스로서 DCS를 반응관(2) 내에 도입한다. 여기서, DCS를 소정량, 예를 들어, 도4의 (e)에 나타내는 바와 같이 0.05 ℓ/분을 공급한다.
제2 클리닝 가스는 반응관(2) 내에서 가열되어, 제2 클리닝 가스 중의 염소가 활성화, 즉, 반응성을 갖는 자유로운 원자를 다수 갖는 상태가 된다. 이 활성화된 염소가, 반응관(2)의 내면(그 석영의 표면 상 및 표면 내)에 존재하는 금속 오염 물질과 반응하여 금속 염화물을 생성한다. 이와 같이 하여 생성된 금속 염화물은 승화하고, 배기 가스의 흐름을 타고 반응관(2) 밖으로 배출된다. 이것에 의해, 성막 처리 중에 있어서의 반응관(2)으로부터의 금속 오염 물질의 확산을 억제하고, 형성되는 막에 있어서의 금속 불순물 등의 오염을 저감할 수 있다(제2 클리닝 공정).
제2 클리닝 공정에 있어서, 반응관(2) 내의 온도는, 바람직하게는 200 ℃ 이상으로 설정된다. 이 온도가 200 ℃보다 낮으면, 염소 함유 가스(DCS)가 액화되어, 잔류 수분에 의한 부식이 생길 우려가 있다. 반응관(2) 내의 온도는 700 ℃ 이하로 하는 것이 바람직하고, 500 ℃ 이하로 하는 것이 더 바람직하다. 500 ℃보다 고온, 특히, 700 ℃보다 고온으로 하면, 염소 함유 가스에 의해 Si 성막이 일어날 우려가 있다. 이 때문에, 염소 함유 가스로서 DCS를 이용한 경우에는, 200 ℃ 내지 700 ℃로 하는 것이 바람직하고, 200 ℃ 내지 500 ℃로 하는 것이 더 바람직하다.
제2 클리닝 공정에 있어서, 반응관(2) 내의 압력은, 바람직하게는, 13.3 ㎩(0.1 Torr) 내지 53332 ㎩(400 Torr), 더 바람직하게는 13.3 ㎩(0.1 Torr) 내지13333 ㎩(100 Torr)로 설정된다. 이러한 범위로 하는 것에 의해, 제2 클리닝 가스 중의 염소를 반응관(2)의 내면에 존재하는 금속 오염 물질과 반응시켜 금속 염화물을 생성할 수 있다. 또한, 본 실시 형태에 있어서, 성막 공정의 처리 압력은, 바람직하게는, 13.3 ㎩(0.1 Torr) 내지 53332 ㎩(400 Torr), 더 바람직하게는 13.3 ㎩(0.1 Torr) 내지 13333 ㎩(100 Torr), 예를 들어 1333 ㎩(10 Torr) 이하로 설정된다. 상기 조건에 의해, 성막 처리시에 방출될 가능성이 있는 금속 오염 물질을 확실하게 금속 염화물로 바꾸어, 반응관(2) 밖으로 배출할 수 있다.
반응관(2)의 내면에 존재하는 금속 오염 물질이 제거되면, 처리 가스 도입관(17)으로부터의 제2 클리닝 가스의 도입을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이것에 의해, 반응관(2) 내의 가스를 배기관(5)에 배출한다(퍼지 공정).
그리고, 히터(16)에 의해, 반응관(2) 내를, 소정의 온도, 예를 들어, 도4의 (a)에 나타내는 바와 같이 300 ℃로 한다. 이것과 동시에, 도4의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이것에 의해, 도4의 (b)에 나타내는 바와 같이, 반응관(2) 내의 압력을 상압으로 복귀시킨다. 마지막으로, 보트 엘리베이터(128)에 의해 덮개 부재(6)를 하강시키는 것에 의해, 웨이퍼 보트(11)를 언로드한다(언로드 공정).
이상과 같은 처리에 의해, 반응관(2)의 내면이나 웨이퍼 보트(11)의 표면 등의 위의 부생성물막 및 금속 오염 물질이 제거된다. 다음에, 새로운 로트의 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개 부재(6) 상에 적재하고, 전술한 바와 같은 형태로 다시 성막 처리를 행한다.
<실험>
상기 실시 형태의 실시예 PE1로서, 도1 및 도2에 도시하는 열처리 장치를 이용하여, 상술한 바와 같이 성막 처리 및 제1 및 제2 클리닝 처리를 행하여 반응관(2)을 준비했다. 또한, 비교예 CE1로서, 실시예 PE1과 동일한 조건에서 성막 처리 및 제1 클리닝 처리를 행하고, 그 후, 제2 클리닝 처리 대신에 질소 퍼지만을 행하여 반응관(2)을 준비했다. 이와 같이 하여 준비한 반응관(2) 내에 반도체 웨이퍼를 반입하고, 반응관(2) 내를 800 ℃로 승온하는 것에 의해 반도체 웨이퍼에 열처리를 실시했다. 그 후, 반도체 웨이퍼를 반응관(2)으로부터 반입하고, 이 웨 이퍼 표면 상의 철(Fe) 농도(atoms/㎠)를 측정했다.
도5는 이 실험에 의해 얻어진, 실시예 PE1 및 비교예 CE1에 관한 실리콘 웨이퍼 표면 상의 철의 농도를 나타내는 그래프이다. 도5에 나타내는 바와 같이, 제2 클리닝 처리를 행하는 것에 의해, 반도체 웨이퍼 상의 철 농도가 대폭 감소하는 것을 확인할 수 있었다. 또한, 알루미늄(Al), 니켈(Ni)에 대해서도 같은 농도 측정을 행한 결과, 제2 클리닝 처리를 행하는 것에 의해, 반도체 웨이퍼 상의 금속 농도가 감소하는 것을 확인할 수 있었다. 이것은, 활성화된 염소가 석영[반응관(2), 웨이퍼 보트(11) 등] 위 및 내부에 존재한 금속과 반응하고, 금속 염화물로 되어 반응관(2)으로부터 배출되었기 때문이라고 생각된다.
<귀결 및 변경예>
이상 설명한 바와 같이, 상기 실시 형태에 따르면, 제1 클리닝 처리 후에 제2 클리닝 처리를 행하여, 반응관(2)의 내부에 존재하는 금속 오염 물질 제거한다. 이것에 의해, 성막 처리 중에 있어서의 반응관(2)으로부터의 금속 오염 물질의 확산을 억제하고, 형성되는 막에 있어서의 금속 불순물 등의 오염을 저감할 수 있다.
상기 실시 형태에서는, 제2 클리닝 가스에 포함되는 염소 함유 가스는 DCS 가스로 이루어진다. 이 점에 관해, 염소 함유 가스는, 염소, 염화수소, 디클로로실란(DCS), 테트라클로로실란, 헥사클로로디실란, 트리클로로실란, 및 3염화붕소로 이루어지는 군으로부터 선택된 1 이상의 가스를 구비할 수 있다.
제2 클리닝 가스의 염소 함유 가스로서 염소, 염화수소, 또는 3염화붕소를 이용하는 경우에는, 처리 온도를 700 ℃보다 고온, 특히 1050 ℃보다 고온으로 하 면, 반응관(2) 등을 구성하는 석영이 에칭되어 버릴 우려가 있다. 이 때문에, 이 경우에는, 제2 클리닝 공정에 있어서의 반응관(2) 내의 온도를 200 내지 1050 ℃로 하는 것이 바람직하고, 200 ℃ 내지 700 ℃로 하는 것이 더 바람직하다.
또한, 제2 클리닝 가스의 염소 함유 가스로서 디클로로실란, 테트라클로로실란, 헥사클로로디실란, 트리클로로실란을 이용하는 경우에는, 이것을, 제1 성막 가스에 있어서의 실리콘 소스 가스로서도 이용할 수 있다. 디클로로실란, 테트라클로로실란, 헥사클로로디실란, 트리클로로실란을 이용하는 경우에는, 제2 클리닝 공정에 있어서의 가스 반응관(2) 내의 온도를 고온으로 하면, Si 성막이 일어날 우려가 있다. 이 때문에, 이 경우에는, 반응관(2) 내의 온도를 200 ℃ 내지 700 ℃로 하는 것이 바람직하고, 200 ℃ 내지 500 ℃로 하는 것이 더 바람직하다.
상기 실시 형태에서는, 제1 클리닝 가스에 포함되는 할로겐 산성 가스나 할로겐 원소 가스와 수소 가스와의 혼합 가스의 예로서, 불소와 불화수소 가스와 희석 가스로서의 질소 가스와의 혼합 가스(염소를 포함하지 않음)가 사용된다. 그러나, 제1 클리닝 가스는, 성막 처리에 의해 부착된 부생성물막을 제거 가능한 가스 이면 다른 가스라도 좋다. 또한, 희석 가스를 포함시키는 것에 의해 처리 시간의 설정이 용이해지는 것으로부터, 희석 가스를 포함시키는 것이 바람직하다. 그러나, 제1 클리닝 가스는, 희석 가스를 포함하지 않아도 좋다. 희석 가스는, 불활성 가스인 것이 바람직하고, 질소 가스 외에, 예를 들어, 헬륨 가스(He), 네온 가스(Ne), 아르곤 가스(Ar)를 사용할 수 있다.
상기 실시 형태에서는, 제2 클리닝 처리에 의해 제거 가능한 금속 오염 물질 로서, 철, 알루미늄, 니켈이 예시된다. 이 점에 관해, 제2 클리닝 처리에 의해, 다른 금속 오염 물질, 예를 들어, 코발트(Co), 나트륨(Na), 칼슘(Ca)도 제거 가능하다.
상기 실시 형태에서는, 제1 및 제2 클리닝 가스는 소정의 온도로 가열된 반응관(2) 내에 공급되어 활성화된다. 이것 대신에, 예를 들어, 반응관(2) 밖에서 필요한 처리 가스 도입관(17)에 활성화 기구(GAM)(도1 참조)를 배치하고, 제1 클리닝 가스 및/또는 제2 클리닝 가스를 반응관(2) 내에 활성화하면서 공급해도 좋다. 이 경우, 제1 및 제2 클리닝 공정에 있어서의 반응관(2) 내의 온도를 낮게 할 수 있다. 또한, 각 활성화 기구(GAM)는, 열, 플라즈마, 광, 촉매로 이루어지는 군으로부터 선택된 1 이상의 매체를 이용할 수 있다.
상기 실시 형태에서는, 반도체 웨이퍼(W) 상에 실리콘 질화막을 형성할 때에 반응관(2)의 내부에 부착된 실리콘 질화물을 주성분으로 하는 부생성물막을 제거한다. 이것 대신에, 본 발명은, 반도체 웨이퍼(W) 상에 다른 실리콘 함유 절연막(예를 들어, 실리콘 산화막 혹은 실리콘 산질화막)을 형성할 때에 반응관(2)의 내부에 부착된 부생성물막을 제거하는 경우에도 적용할 수 있다. 이 경우, 실리콘 산화막 혹은 실리콘 산질화막을 형성하기 위해, 실리콘 함유 가스를 포함하는 제1 성막 가스와, 산화 가스 혹은 산질화 가스를 포함하는 제2 성막 가스를 공급할 수 있다.
상기 실시 형태에서는, 가스의 종류마다 처리 가스 도입관(17)이 배치된다. 대신에, 예를 들어, 처리 공정의 종류마다 처리 가스 도입관(17)을 설치해도 좋다. 또한, 복수개로부터 동일한 가스가 도입되도록, 반응관(2)의 하단부 근방의 측면 에, 복수개의 처리 가스 도입관(17)이 삽입 관통되어 있어도 좋다. 이 경우, 복수개의 처리 가스 도입관(17)으로부터 반응관(2) 내에 처리 가스가 공급되고, 반응관(2) 내에 처리 가스를 보다 균일하게 도입할 수 있다.
본 실시 형태에서는, 열처리 장치로서, 단일관 구조의 뱃치(batch)식 열처리 장치가 사용된다. 대신에, 본 발명은, 예를 들어, 반응관이 내관과 외관으로 구성된 이중관 구조의 뱃치식 종형 열처리 장치에 적용할 수 있다. 또한, 본 발명은, 매엽식의 열처리 장치에 적용할 수도 있다. 피처리 기판은 반도체 웨이퍼(W)에 한정되는 것은 아니고, 예를 들어, LCD용 글래스 기판이라도 좋다.
열처리 장치의 제어부(100)는, 전용 시스템에 의존하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에, 상술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(플랙시블 디스크, CD-ROM 등)로부터 상기 프로그램을 인스톨하는 것에 의해, 상술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
이들 프로그램을 공급하기 위한 수단은 임의이다. 프로그램은, 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예를 들어, 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급해도 좋다. 이 경우, 예를 들어, 통신 네트워크의 게시판(BBS)에 상기 프로그램을 게시하고, 이것을 네트워크를 통해 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하고, 0S의 제어 하에서, 다른 어플리케이션 프로그램과 마찬가지로 실행하는 것에 의해, 상술한 처리를 실행할 수 있다.
추가적인 이점 및 변경들은 해당 기술 분야의 숙련자들에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시예로 한정되지 않는다. 따라서, 첨부된 청구범위 및 그와 균등한 것에 의해 한정된 바와 같은 일반적인 본 발명의 개념의 기술 사상 또는 범위를 벗어나지 않고 다양한 변경들이 이루어질 수도 있다.
도1은 본 발명 실시 형태에 관한 종형 열처리 장치를 도시하는 도면.
도2는 도1에 도시하는 장치의 횡단 평면도.
도3은 도1에 도시하는 장치의 제어부의 구성을 나타내는 도면.
도4는 본 발명의 실시 형태에 관한 성막 처리 및 클리닝 처리의 레시피를 나타내는 도면.
도5는 실험에 의해 얻어진, 실시예 PE1 및 비교예 CE1에 관한 실리콘 웨이퍼 표면 상의 철의 농도를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1 : 열처리 장치
2 : 반응관
3 : 정상부
4 : 배기구
5 : 배기관
6 : 덮개 부재
7 : 보온통
8 : 히터
10 : 회전 테이블
11 : 웨이퍼 보트
W : 반도체 웨이퍼

Claims (20)

  1. 반도체 처리용 성막 장치의 사용 방법이며,
    상기 성막 장치의 반응실 내에 피처리 기판 상에 막을 형성하기 위한 성막 가스를 공급하는 성막 처리와,
    상기 성막 장치의 반응실의 내면으로부터 부생성물막을 불소 내지 불화 수소 함유 가스를 포함하는 제1 클리닝 가스에 의해 제거하는 제1 클리닝 처리와,
    다음에, 상기 반응실의 상기 내면으로부터 오염 물질을 염소 함유 가스를 포함하는 제2 클리닝 가스에 의해 제거하는 제2 클리닝 처리를 구비하고,
    상기 제1 클리닝 처리에서, 상기 반응실 내에 상기 제1 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제1 클리닝 가스가 활성화하는 제1 온도 및 제1 압력으로 설정하고,
    상기 제2 클리닝 처리에서, 상기 반응실 내에 상기 제2 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제2 클리닝 가스가 활성화하는 제2 온도 및 제2 압력으로 설정하고,
    상기 제2 클리닝 가스는 상기 성막 가스로서도 사용되는 반도체 처리용 성막 장치의 사용 방법.
  2. 제1항에 있어서, 상기 오염 물질은 금속 오염 물질인 반도체 처리용 성막 장치의 사용 방법.
  3. 제2항에 있어서, 상기 금속 오염 물질은, 철, 알루미늄, 니켈, 코발트, 나트륨 및 칼슘으로 이루어지는 군으로부터 선택된 1 이상의 금속을 구비하는 반도체 처리용 성막 장치의 사용 방법.
  4. 제3항에 있어서, 상기 염소 함유 가스는, 염소, 염화수소, 디클로로실란, 테트라클로로실란, 헥사클로로디실란, 트리클로로실란, 및 3염화붕소로 이루어지는 군으로부터 선택된 1 이상의 가스를 구비하는 반도체 처리용 성막 장치의 사용 방법.
  5. 제4항에 있어서, 상기 반응실의 상기 내면은, 석영, 탄화규소로 이루어지는 군으로부터 선택된 재료를 포함하는 반도체 처리용 성막 장치의 사용 방법.
  6. 제4항에 있어서, 상기 제2 온도는 200 내지 700 ℃로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  7. 제4항에 있어서, 상기 제2 압력은 13.3 내지 53332 ㎩로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  8. 제1항에 있어서, 상기 부생성물막은, 실리콘 질화물, 실리콘 산화물, 및 실리콘 산질화물로 이루어지는 군으로부터 선택된 물질을 포함하고, 상기 제1 클리닝 가스는 할로겐과 수소를 원소로서 포함하는 반도체 처리용 성막 장치의 사용 방법.
  9. 제8항에 있어서, 상기 제1 클리닝 가스는 염소를 포함하지 않은 가스이며, 할로겐 산성 가스, 할로겐 원소 가스와 수소 가스와의 혼합 가스로 이루어지는 군으로부터 선택된 1 이상의 가스를 구비하는 반도체 처리용 성막 장치의 사용 방법.
  10. 제9항에 있어서, 상기 제1 온도는 250 내지 380 ℃로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  11. 제9항에 있어서, 상기 제1 압력은 13.3 ㎪ 내지 59.85 ㎪로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  12. 제1항에 있어서, 상기 제1 및 제2 클리닝 가스의 공급을 정지한 상태에서 상기 반응실 내에 불활성 가스를 공급하는 기간을 사이에 두고 상기 제1 클리닝 가스의 공급을 상기 제2 클리닝 가스의 공급으로 절환하는 반도체 처리용 성막 장치의 사용 방법.
  13. 제1항에 있어서, 상기 성막 처리는 상기 제1 및 제2 클리닝 처리의 전과 후에, 상기 반응실 내에서 피처리 기판 상에 CVD에 의해 실리콘 질화물, 실리콘 산화물, 및 실리콘 산질화물로 이루어지는 군으로부터 선택된 물질의 막을 형성하고, 여기서, 상기 반응실 내에, 실리콘 함유 가스를 포함하는 제1 성막 가스와, 질화 가스, 산화 가스, 및 산질화 가스로 이루어지는 군으로부터 선택된 가스를 포함하는 제2 성막 가스를 공급하는 반도체 처리용 성막 장치의 사용 방법.
  14. 제13항에 있어서, 상기 제1 성막 가스가 실리콘 및 염소를 함유하는 가스를 구비하고, 상기 제2 클리닝 가스로서도 사용되는 반도체 처리용 성막 장치의 사용 방법.
  15. 제14항에 있어서, 상기 제1 성막 가스는, 디클로로실란, 테트라클로로실란, 헥사클로로디실란, 및 트리클로로실란으로 이루어지는 군으로부터 선택된 1 이상의 가스를 구비하는 반도체 처리용 성막 장치의 사용 방법.
  16. 제13항에 있어서, 상기 성막 처리의 처리 압력 P0은 13.3 내지 1333 ㎩로 설정되고, 상기 제1 압력 P1은 13.3 ㎪ 내지 59.85 ㎪로 설정되고, 상기 제2 압력 P2는 13.3 내지 53332 ㎩로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  17. 반도체 처리용 성막 장치이며,
    피처리 기판을 수용하는 반응실과,
    상기 반응실 내를 배기하는 배기계와,
    상기 반응실 내에, 상기 피처리 기판 상에 막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와,
    상기 반응실 내에, 상기 성막 가스에 유래하는 부생성물막을 반응실의 내면으로부터 제거하기 위한 불소 내지 불화 수소 함유 가스를 포함하는 제1 클리닝 가스를 공급하는 제1 클리닝 가스 공급계와,
    상기 반응실 내에, 상기 반응실의 상기 내면으로부터 오염 물질을 제거하기 위한 염소 함유 가스를 포함하는 제2 클리닝 가스를 공급하는 제2 클리닝 가스 공급계와,
    상기 제1 클리닝 가스를 활성화하는 제1 활성화 기구와,
    상기 제2 클리닝 가스를 활성화하는 제2 활성화 기구와,
    상기 장치의 동작을 제어하는 제어부를 구비하고,
    상기 제2 클리닝 가스는 상기 성막 가스로서도 사용되고,
    상기 제어부는,
    상기 반응실의 상기 내면으로부터 부생성물막을 상기 제1 클리닝 가스에 의해 제거하는 제1 클리닝 처리와,
    다음에, 상기 반응실의 상기 내면으로부터 오염 물질을 상기 제2 클리닝 가스에 의해 제거하는 제2 클리닝 처리를 실행하며,
    상기 제1 클리닝 처리에서, 상기 반응실 내에 상기 제1 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제1 클리닝 가스가 활성화하는 제1 온도 및 제1 압력으로 설정하고,
    상기 제2 클리닝 처리에서, 상기 반응실 내에 상기 제2 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제2 클리닝 가스가 활성화하는 제2 온도 및 제2 압력으로 설정하는 것을 특징으로 하는 반도체 처리용 성막 장치.
  18. 제17항에 있어서, 상기 제1 및 제2 활성화 기구의 일방 또는 쌍방은, 열, 플라즈마, 광, 촉매로 이루어지는 군으로부터 선택된 1 이상의 매체를 이용하는 반도체 처리용 성막 장치.
  19. 제17항에 있어서, 상기 제어부는, 상기 제1 및 제2 클리닝 처리의 전과 후에, 상기 반응실 내에서 피처리 기판 상에 CVD에 의해 실리콘 질화물, 실리콘 산화물, 및 실리콘 산질화물로 이루어지는 군으로부터 선택된 물질의 막을 형성하는 상기 성막 처리를 실행하고, 여기서, 상기 반응실 내에, 실리콘 함유 가스를 포함하는 제1 성막 가스와, 질화 가스, 산화 가스, 및 산질화 가스로 이루어지는 군으로부터 선택된 가스를 포함하는 제2 성막 가스를 공급하는 반도체 처리용 성막 장치.
  20. 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    상기 프로그램 지령은, 프로세서에 의해 실행될 때, 반도체 처리용 성막 장치에,
    상기 성막 장치의 반응실 내에 피처리 기판 상에 막을 형성하기 위한 성막 가스를 공급하는 성막 처리와,
    상기 성막 장치의 반응실의 내면으로부터 부생성물막을 불소 내지 불화 수소 함유 가스를 포함하는 제1 클리닝 가스에 의해 제거하는 제1 클리닝 처리와,
    다음에, 상기 반응실의 상기 내면으로부터 오염 물질을 염소 함유 가스를 포함하는 제2 클리닝 가스에 의해 제거하는 제2 클리닝 처리를 실행시키고,
    상기 제 1 클리닝 처리에서, 상기 반응실 내에 상기 제1 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제1 클리닝 가스가 활성화하는 제1 온도 및 제1 압력으로 설정하고,
    상기 제2 클리닝 처리에서, 상기 반응실 내에 상기 제2 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 제2 클리닝 가스가 활성화하는 제2 온도 및 제2 압력으로 설정하고,
    상기 제2 클리닝 가스는 상기 성막 가스로서도 사용되는 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체.
KR1020070099213A 2006-10-04 2007-10-02 성막 장치와 그 사용 방법 KR101133341B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006272575 2006-10-04
JPJP-P-2006-00272575 2006-10-04
JP2007225479A JP4974815B2 (ja) 2006-10-04 2007-08-31 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JPJP-P-2007-00225479 2007-08-31

Publications (2)

Publication Number Publication Date
KR20080031634A KR20080031634A (ko) 2008-04-10
KR101133341B1 true KR101133341B1 (ko) 2012-04-06

Family

ID=39445307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070099213A KR101133341B1 (ko) 2006-10-04 2007-10-02 성막 장치와 그 사용 방법

Country Status (5)

Country Link
US (1) US7959737B2 (ko)
JP (1) JP4974815B2 (ko)
KR (1) KR101133341B1 (ko)
CN (1) CN101158032B (ko)
TW (1) TWI415189B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5155070B2 (ja) * 2008-09-02 2013-02-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5067381B2 (ja) 2009-02-19 2012-11-07 東京エレクトロン株式会社 熱処理装置の運転方法
CN102400110B (zh) * 2011-12-06 2013-06-05 山东国晶新材料有限公司 一种气相沉积用导流防尘控气盘及气相沉积炉内洁净生产的方法
JP5869923B2 (ja) 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN104498903B (zh) * 2014-12-19 2017-08-29 上海微世半导体有限公司 带氯化氢清洗功能的低压化学气相沉积设备
DE102017208329A1 (de) * 2017-05-17 2018-11-22 Ejot Gmbh & Co. Kg Berührungsfreie Reinigungsvorrichtung
KR101967529B1 (ko) * 2017-06-12 2019-04-09 에스케이머티리얼즈 주식회사 실리콘 질화막의 제조 방법
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
CN109023408A (zh) * 2018-08-21 2018-12-18 江航 高温合金氧化物还原装置
JP6860537B2 (ja) * 2018-09-25 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN110004484B (zh) * 2019-04-19 2021-02-12 西安理工大学 一种SiC单晶等离子体电化学抛光装置及其抛光方法
JP7377892B2 (ja) * 2019-12-09 2023-11-10 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP7113041B2 (ja) * 2020-03-04 2022-08-04 株式会社Kokusai Electric クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709757A (en) * 1994-08-25 1998-01-20 Tokyo Electron Limited Film forming and dry cleaning apparatus and method
US6503843B1 (en) * 1999-09-21 2003-01-07 Applied Materials, Inc. Multistep chamber cleaning and film deposition process using a remote plasma that also enhances film gap fill
US20030037802A1 (en) * 2001-07-23 2003-02-27 Hitachi, Ltd. Semiconductor treating apparatus and cleaning method of the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746448B2 (ja) 1990-02-07 1998-05-06 セントラル硝子株式会社 混合ガス組成物
JPH07122493A (ja) * 1993-10-26 1995-05-12 Iwatani Internatl Corp エピタキシャル成長炉のガスクリーニング方法
TW460942B (en) * 1999-08-31 2001-10-21 Mitsubishi Material Silicon CVD device, purging method, method for determining maintenance time for a semiconductor making device, moisture content monitoring device, and semiconductor making device with such moisture content monitoring device
US20040011380A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7288284B2 (en) * 2004-03-26 2007-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Post-cleaning chamber seasoning method
JP4225998B2 (ja) * 2004-12-09 2009-02-18 東京エレクトロン株式会社 成膜方法及び成膜装置並びに記憶媒体
TWI365919B (en) * 2004-12-28 2012-06-11 Tokyo Electron Ltd Film formation apparatus and method of using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709757A (en) * 1994-08-25 1998-01-20 Tokyo Electron Limited Film forming and dry cleaning apparatus and method
US6503843B1 (en) * 1999-09-21 2003-01-07 Applied Materials, Inc. Multistep chamber cleaning and film deposition process using a remote plasma that also enhances film gap fill
US20030037802A1 (en) * 2001-07-23 2003-02-27 Hitachi, Ltd. Semiconductor treating apparatus and cleaning method of the same

Also Published As

Publication number Publication date
KR20080031634A (ko) 2008-04-10
TWI415189B (zh) 2013-11-11
TW200834727A (en) 2008-08-16
US7959737B2 (en) 2011-06-14
CN101158032B (zh) 2011-03-09
JP2008112973A (ja) 2008-05-15
CN101158032A (zh) 2008-04-09
US20080132079A1 (en) 2008-06-05
JP4974815B2 (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101133341B1 (ko) 성막 장치와 그 사용 방법
JP4607637B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR100948985B1 (ko) 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체
US7494943B2 (en) Method for using film formation apparatus
KR101139078B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체
KR100970789B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
KR101697394B1 (ko) 박막 형성 장치의 세정 방법, 박막 형성 방법, 박막 형성 장치 및 기록매체
KR101018493B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
KR20060053275A (ko) 박막 형성 장치의 세정 방법, 박막 형성 장치 및 프로그램
JP5554469B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
KR100901053B1 (ko) 박막 형성 장치의 세정 방법, 박막 형성 장치 및 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
JP2010283385A (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP2008283148A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
US9490122B2 (en) Method and apparatus of forming carbon-containing silicon film
JP5571233B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP5546994B2 (ja) 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8