KR101133200B1

KR101133200B1 - 수동 광네트워크에서의 데이터 동기화 방법 및 시스템

Info

Publication number: KR101133200B1
Application number: KR1020107006663A
Authority: KR
Inventors: 레이몬드 더블유. 케이. 릉; 동유 젱; 동닝 펭; 프랭크 제이. 에펜버거; 세르지오 베네디토; 귀도 몬토르시; 징 리
Original assignee: 후아웨이 테크놀러지 컴퍼니 리미티드
Priority date: 2007-11-13
Filing date: 2008-06-20
Publication date: 2012-04-09
Also published as: JP2011502455A; EP2179531A1; WO2009062409A1; US8705964B2; WO2009062357A1; WO2009062363A1; US20120294609A1; CN101542960A; JP5312467B2; EP2688241A1; CN101542960B; US20100028009A1; US8208809B2; EP2179531A4; KR20100058606A

Abstract

본 발명은 수동 광네트워크에서의 데이터 동기화를 위한 시스템 및 방법이다. 실시예에 따르면, 본 발명은 광통신 네트워크에서의 업스트림 데이터 동기화를 제공하기 위한 방법을 제공한다. 본 방법은 광네트워크 유닛에서 데이터를 전송하는 단계를 포함한다. 상기 데이터는 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하는 제1 데이터 프레임을 포함한다. 상기 동기화 세그먼트는트는, 값이 0이 아닌 제1 개수의 비트와 값이 0인 제2 개수의 비트를 포함하는 66비트를 포함한다. 상기 제1 개수는 상기 제2 개수와 상이하다. 상기 방법은 광회선 단말기가 적어도 상기 제1 데이터 프레임을 수신하는 단계를 더 포함한다. 상기 방법은 또한 상기 제1 데이터 프레임을 처리하는 단계를 포함한다. 상기 방법은 상기 제1 데이터 프레임의 제1 세그먼트를 선택하는 단계를 추가로 포함하고, 상기 제1 세그먼트는 66비트를 포함한다.

Description

수동 광네트워크에서의 데이터 동기화 방법 및 시스템 {METHOD AND SYSTEM FOR DATA SYNCHRONIZATION IN PASSIVE OPTICAL NETWORKS}

본 발명은 일반적으로 통신 기술에 관한 것이다. 더욱 구체적으로, 본 발명은 수동 광네트워크(Passive Optical Networks, PON)에서의 데이터 동기화 방법 및 시스템을 제공한다. 구체적인 실시예에서, 본 발명은 최적화된 데이터의 시작(Start of Data, 데이터의 시작) 시퀀스를 사용한 업스트림의 동기화 및 그것을 하드웨어로 구현하기 위한 기술을 제공한다. 단지 예로서, 본 발명이 PON에 적용되는 것으로 설명하지만, 본 발명이 더 넓은 범위의 적용성(applicability)을 갖는다는 것을 알아야 한다. 예를 들면, 본 발명은 데이터 동기화를 위해 특정한 시퀀스를 사용하는 임의의 통신 시스템에 적용될 수 있다.

삭제

본 출원은 가독성(readability) 및 명확성(clarity)을 향상시키기 위해, 두문자(acronym)를 사용하며, 두문자의 리스트는 아래와 같다:

PON Passive Optical Network(수동 광네트워트)

VoIP Voice Over Internet Protocol(인터넷 전화)

HDTV High Definition Television(고화질 TV)

OLT Optical Line Terminal(광회선 단말기)

ONU Optical Network Unit(광네트워크 유닛)

ODN Optical Distribution Network(광분배 네트워크)

TDM Time Division Multiplexing(시분할 다중화)

TDMA Time Division Multiple Access(시분할 다중 접속)

ID Identification(식별정보)

SOD Start of Data(데이터의 시작)

BD Burst Delimiter(버스트 구분자)

HFP High Frequency Pattern(고주파 패턴)

AGC Automatic Gain Control(자동 이득 제어)

CDR Clock and Data Recovery(클록 및 데이터 복구)

FSC False Synchronization Candidates(허위 동기화 후보)

HD Hamming Distance(해밍 거리)

HDC Hamming Distance Calculation(해밍 거리 계산)

SDM Synchronization Decision Module (동기화 결정 모듈)

MSB Most Significant Bit({최상위 비트)

LSB Least Significant Bit(최하위 비트)

PON은 가장 전도 유망한 접속 네트워트(access network) 기술이다. 이 유형의 네트워크는 낮은 유지보수 비용, 높은 대역폭, 낮은 구현 비용 등을 포함하여, 많은 이점을 제공한다. PON은 VoIP, 데이터 전송, HDTV 등과 같은 멀티플레이(multi-play) 애플리케이션의 이상적인 플랫폼일 수 있다.

일반적으로, PON은 광회선 단말기(Optical Line Terminal, OLT), 일부 광네트워크 유닛(ptical Network Unit, ONU) 및 스플리터/커플러(splitter/coupler)를 구비한 광분배 네트워크(Optical Distribution Network, ODN)을 포함하는 트리 토폴로지(tree topology)에 기초한 지점 대 다지점(point-to-multipoint)간 매체로서 구현된다. PON의 가장 매력적인 특징 중 하나는 ODN 내의 어떠한 활성 구성요소(active component)도 필요로 하지 않는다는 것이다.

보통, PON 시스템은 지점 대 다지점간 접속 프로토콜(access protocol)을 채용하므로 가입된 모든 ONU는 광섬유를 통해 OLT를 공유할 수 있다. 예를 들면, 다운스트림 전송을 위한 시분할 다중화(Time Division Multiplexing, TDM)와 업스트림 전송을 위한 시분할 다중 접속(Time Division Multiple Access, TDMA)은 현재의 PON 시스템에 널리 사용된다.

단지 예로서, 도 1은 PON 시스템에서의 다운스트림 전송 프로세스를 나타낸 것이다. 도 1에서처럼 OLT는 다운스트림 전송 시에 가입된 모든 ONU에 신호를 방송하며, 수신지(destination) ONU는 패킷의 수신지 식별정보(distination ID)에 따라 자신에게 속하는 패킷을 추출(extract)하고 다른 모든 패킷을 폐기(discard)할 것이다. 예를 들면, ONU-1은 수신지 ID를 갖는 패킷을 추출하여 그것의 대응하는 최종 사용자(end user)에 전송하고; ONU-2는 패킷2를 그것의 최종 사용자에게 전송하는 등emdㅇ이다.

단지 예로서, 도 2는 PON 시스템에서의 업스트림 전송 프로세스를 나타낸 것이다. ONU는 종래의 지점 대 지점(point-to-point) 연속 모드 전송과는 다른, 버스트 모드(burst mode)로, PON 시스템의 업스트림 채널에서 신호를 전송한다. ONU는 먼저 OLT와 통신 링크를 설정하고, 그후 OLT는 TDMA 방식으로 상이한 ONU에 상이한 타임 슬롯(time slot)을 할당할 것이므로, 이들의 신호는 ODN 내의 커플러에 도달할 때 서로 중첩하지 않을 것이다. 도 2에 도시된 바와 같이, ONU-1은 자신의 신호를 자신의 타임 슬롯(즉, No.1)에서만 전송하고, ONU-2는 자신의 신호를 자신의 타임 슬롯(즉, No.2)에서만 전송하는 등등이다.

도 3은 업스트림 데이터의 프레임 구조를 나타낸 간략도이다. 고주파 패턴(high frequency pattern, HFP) "0x 55 55..."(0x는 16진수를 의미하며, 그 2진 형태는 01010101 01010101...임)은, 자동 이득 제어(Automatic Gain Control, AGC)와 클록 및 데이터 복구(Clock and Data Recovery, CDR)를 위해 OLT에 의해 사용되는 특별한 프리앰블 시퀀스(preamble sequence)이다. HFP에 이어서 길이 66비트의 데이터의 시작(Start of DATA)<SOD> 구분자가 뒤따르는데, 이는 버스트 구분자(Burst Delimiter, BD)라고도 불린다. SOD는 데이터 프레임의 경계를 구분(delineate)하기 위해 사용된다. SOD 구분자의 길이는 66비트 데이터 프레임 구조과 호환 가능하도록 만들 수 있다. FFC protected(FFC 보호) 라벨이 붙은 "..."은 디스크램블러 재동기화(de-scrambler re-synchronization) 및 코드워드 구분(codeword delineation)을 위해 OLT에 의해 사용되는 하나 또는 수개의 IDLE 블록이다. 데이터는 이 IDLE 블록(들) 뒤에 부가된다.

SOD는 데이터 동기화에 유용하다. 도 4는 SOD와 허위 동기화 후보(False Synchronization Candidate, FSC)들 사이의 상관관계를 나타낸 간략도이다. OLT는 인커밍 신호를 검출하여 그 신호를 자신의 기준 클록(clock reference)과 동기화한 후, 그 수신된 신호를 경계 검출기(Boundary Detector)로 전송할 것이다. SOD 상관기(correlator)는 경계 검출기 모듈 내에 내장되어 SOD 구분자와 수신된 신호 간의 상관관계를 테스트한다. SOD 상관기는 SOD 구분자와 수신된 66비트 데이터 간의 해밍 거리(Hamming distance, HD)를 계산하여 버스트 동기화의 유효성(validation)을 판정할 것인데, 이는 데이터 프레임의 경계를 구분하는 것과 동일하다. 허위 로킹 동기화(false locking synchronization)는 절단된 데이터 프레임(truncated data frame)을 상위 계층(higher layer)으로 출력할 것이고, 이는 시스템 성능을 저하시킬 수 있다. 그러므로, 채용된 SOD 구분자는 가능한한 낮은 허위 로킹 확률(false locking probability)을 제공하여야 한다. SOD 구분자는 SOD 구분자와 FSC 간의 상관관계를 최소화하도록, 다시 말해, SOD 구분자와 FSC 간의 HD를 최대화하도록 설계되어야 한다.

알 수 있는 바와 같이, 다양한 종래의 기법이 광네트워크에서의 데이터 동기화에 이용 가능하다. 유감스럽게도, 이 기술들은 여러 이유로 종종 부적절하다.

그러므로, 데이터 동기화를 위한 개선된 시스템 및 방법이 요구된다.

본 발명은 일반적으로 통신 기술에 관한 것이다. 더욱 구체적으로, 본 발명은 PON에서의 데이터 동기화를 제공하는 방법 및 시스템을 제공한다. 구체적인 실시예에서, 본 발명은 최적화된 SOD 시퀀스를 사용한 업스트림의 동기화 및 이를 하드웨어로 구현하기 위한 기술을 제공한다. 단지 예로서, 본 발명이 PON에 적용되는 것으로 설명하지만, 본 발명이 더 넓은 범위의 적용성을 갖는다는 것을 알아야 한다. 예를 들면, 본 발명은 데이터 동기화를 위해 특정한 시퀀스를 사용하는 임의의 통신 시스템에 적용될 수 있다.

실시예에 따르면, 본 발명은 광통신 네트워크에서의 업스트림 데이터 동기화를 제공하는 방법을 제공한다. 이 방법은 ONU에서 데이터를 전송하는 단계를 포함한다. 상기 데이터는, 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하는 제1 데이터 프레임을 포함한다. 상기 동기화 세그먼트는, 값이 0이 아닌 제1 개수의 비트와 값이 0인 제2 개수의 비트를 포함하는, 66비트를 포함한다. 상기 제1 개수는 상기 제2 개수와 다르다. 상기 방법은, OLT가 적어도 상기 제1 데이터 프레임을 수신하는 단계를 더 포함한다. 상기 방법은 또한 상기 제1 데이터 프레임을 처리하는 단계를 포함한다. 상기 방법은 상기 제1 데이터 프레임의 제1 세그먼트를 선택하는 단계를 추가로 포함하며, 상기 제1 세그먼트는 66비트를 포함한다. 상기 방법은 또한 상기 제1 세그먼트를 동기화 구분자와 비교하는 단계를 더 포함한다. 또, 상기 방법은 상기 제1 세그먼트에 기초하여 해밍 거리를 결정하는 단계를 포함한다. 상기 방법은 상기 데이터 프레임의 경계를 결정하는 단계를 추가로 포함한다.

다른 실시예에 따르면, 본 발명은 다수의 ONU를 포함하는 PON 시스템을 제공한다. 광네트워크는 송신기를 포함한다. 각 ONU는 상기 송신기를 사용하여 TDMA 방식으로 데이터를 전송하도록 구성된다. 상기 데이터는, 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하는 제1 데이터 프레임을 포함한다. 상기 동기화 세그먼트는, 값이 0이 아닌 제1 개수의 비트와 값이 0인 제2 개수의 비트를 포함하는 66비트를 포함한다. 상기 제1 개수는 상기 제2 개수와 다르다. 상기 시스템은 또한 OLT를 포함한다. 상기 OLT는 상기 제1 데이터 프레임을 수신하도록 구성된 수신기를 포함한다. 상기 OLT는 또한 상기 제1 데이터 프레임을 저장하기 위한 시프트 레지스터를 포함한다. 상기 OLT는 상기 제1 세그먼트를 동기화 구분자와 비교하기 위한 논리 회로를 포함한다. 상기 OLT는 상기 제1 세그먼트에 기초하여 해밍 거리를 결정하기 위한 해밍 거리 모듈을 추가로 포함한다. 상기 OLT는 상기 제1 데이터 프레임의 경계를 결정하는 동기화 결정 모듈(Synchronization Decision Module, SDM)을 포함한다.

본 발명의 실시예들이 종래기술에 비해 여러가지 이점을 제공한다는 것을 알 수 있을 것이다. 그 중에서도 특히, 최적화된 동기화 구분자 시퀀스 및 그 하드웨어를 사용함으로써, 동기화 프로세스가 속도와 신뢰성 양면에서 최적화된다. 또, 본 발명의 실시예들은 최소한으로 수정한 종래 시스템을 사용 및/또는 함께 사용하여 용이하게 구현될 수 있다. 이하에 기술된 다른 이점들도 있다.

실시예에 따라, 이러한 이점들 중 하나 이상을 달성할 수 있다. 본 발명의 이러한 이점들과 여러 추가적인 목적, 특징 및 이점은 이하의 상세한 설명 및 첨부도면을 참조하면 완전하게 이해할 수 있다.

도 1은 PON 시스템에서의 다운스트림 전송 프로세스를 나타낸 도면이다.
도 2는 PON 시스템에서의 업스트림 전송 프로세스를 나타낸 도면이다.
도 3은 업스트림 데이터의 프레임 구조를 나타낸 간략도이다.
도 4는 SOD 구분자와 허위 동기화 후보들 간의 상관관계를 나타낸 간략도이다.
도 5는 PON 시스템에서의 ONU로부터 OLT로의 업스트림 전송을 나타낸 간략도이다.
도 6은 데이터 프레임에 사용되는 SOD 구분자를 나타낸 간략도이다.
도 7은 본 발명의 실시예에 따른 10G EPON 시스템의 업스트림 데이터 프레임 구조를 나타낸 간략도이다.
도 8a는 본 발명의 실시예에 따른 SOD 상관기의 동기화 회로를 나타낸 간략도이다.
도 8b는 본 발명의 실시예에 따른 SOD 구분자 논리를 제공하기 위한 하드웨어 논리를 나타낸 간략도이다.
도 9는 기존 기술과 본 발명의 실시예 간의 허위 로킹 확률을 비교하여 나타낸 그래프이다.
도 10은 본 발명의 10G EPON 시스템의 업스트림 데이터 프레임 구조를 나타낸 간략도이다.

본 발명은 일반적으로 통신 기술에 관한 것이다. 더욱 구체적으로, 본 발명은 PON에서의 데이터 동기화를 제공하기 위한 방법 및 시스템을 제공한다. 구체적인 실시예에서, 본 발명은 최적화된 SOD 시퀀스를 사용한 업스트림의 동기화 및 이를 하드웨어로 구현하기 위한 기술을 제공한다. 단지 예로서, 본 발명이 PON에 적용되는 것으로 설명하지만, 본 발명이 더 넓은 범위의 적용성을 갖는 다는 것을 알아야 한다. 예를 들면, 본 발명은 데이터 동기화를 위해 특정한 시퀀스를 사용하는 임의의 통신 시스템에 적용될 수 있다.

전술한 바와 같이, 종래의 데이터 동기화 기술은 여러가지 이유로 자주 부적합하였는데, 그 이류를 이하에 상세하게 설명한다.

도 5는 PON 시스템에서의 ONU로부터 OLT로의 업스트림 전송을 나타낸 간략도이다. FEC 코드워드는 프레임 포맷터(Frame Formator)에서 업스트림 데이터 프레임을 형성하도록 구성되어 있다.

HFP와 SOD 구분자 시퀀스는 나중에, 도 3에 도시된 바와 같이 데이터 프레임의 시작부분에 각각 부가될 것이다. 현재 사용된 SOD는 66비트 2진 시퀀스이다. 예를 들면, 이 2진 시퀀스는 {00 01010100 10101110 11111001 11011010 01111000 00111101 11000010 01000110}이고, 이것의 16진 표현은 {0x 0 54 AE F9 DA 78 3D C2 46}이다. 유의할 것은, 2개의 2진 비트로 나타내는 첫번째 16진수 또는 선두 숫자(leading number)를 제외하고는, 모든 16진수는 4개의 2진 비트를 나타낸다는 것이다. 현재 채용된 SOD 구분자와 FSC의 최소 거리는 31이다. 예로서, 도 6은 데이터 프레임에 사용되는 SOD 구분자를 나타낸 간략도이다.

PON 시스템에서, 가입된 ONU와 OLT 사이의 거리는 상이하므로, 광신호 전력 손실(optical signal power loss) 및 채널 패널티(channel penalty)는 상이한 ONU에 대해 상이하다. 예를 들면, OLT에 도달할 때 신호들의 전력 레벨은 상이하다. 그러므로, 보통 수신된 전력 레벨을 자동으로 조절하고 수신된 신호를 정확하게 기준 클록과 동기화하는 것이 OLT에 대한 요건이다. 대개, 이 기능들은 OLT 내의 AGC 및 CDR 모듈에 의해 수행된다.

OLT 측에서, 경계 검출기는 SOD 상관기를 포함한다. 그 중에서도 특히, SOD 상관기는 ONU로부터의 업스트림 신호의 데이터 프레임 경계를 구분하기 위해 사용된다. 예를 들면, 도 3에 도시된 바와 같이, SOD 구분자는 FEC 코드에 의해 보호되지 않고, 비트 에러 확률은 상대적으로 높다. SOD 상관기는, 수신측에서 송신된 SOD 구분자는 종종 비트 에러에 의해 오류가 생기기 쉽기 때문에 ,비트 에러를 용인할 필요가 있다. 예를 들면, SOD 상관기에 의해 용일될 수 있는 비트 에러의 수는 미리정해진 동기화 임계값에 의해 정해진다. 흔히, SOD 상관기에서의 동기화 임계값은 오퍼레이팅 비트 에러 레벨(operating bit error level)에 따라 결정된다.

적당한 동기화 임계값을 설정함으로써, OLT의 SOD 상관기는 수신된 신호를 신속하게 효과적으로 구분하고 허위 로크 발생의 평균 시간을 최소화할 수 있다. 일반적으로, 종래의 시스템은 SOD 상관기의 동기화 임계값을 12로 설정한다. 계산된 HD와 SOD 구분자와 66비트의 수신된 데이터 사이에 계산된 HD가 12보다 작으면, OLT는 수신된 신호와의 동기화 성공을 선언한다. 한편, HD가 12 이상이면, 수신도니 신호는 한 비트 시프트되고 SOD 상관기는 동기화 성공이 선언될 때까지 SOD 구분자와 새로운 66ㅂ트 데이터 사이의 HD를 다시 계산한다.

전술한 종래의 접근법은 여러가지 문제점이 있다. 그 중에서도 특히, SOD 구분자가 FEC 코드에 의해 보호되지 않기 때문에 전송 채널을 통한 SOD 구분자의 비트 에러 확률은 보통 높다. 그 결과, SOD 구분자가 SOD 구분자와 FSC 사이에 큰 HD를 가질 것이 필요하다. 예를 들면, 종래의 SOD 구분자와 FSC는, 최소 HD가 31이다.

그러나, SOD 구분자와 FSC 사이의, 이론적으로 제안된 최소 HD는 아래의 식 1을 사용하여 계산될 수 있다:

[식 1]

최대 동기화 임계값의 이론적인 제안된 값(theoretical suggested value), SOD 상관기의 성능 같은 것은 아래의 식 2를 사용하여 계산될 수 있다:

[식 2]

본 발명의 목적이 이론적인 제안된 값을 따르는 데이터의 시작(Start of Data) <SOD> 구분자의 세트를 제공하는 것임을 알아야 한다. 예를 들면, SOD 구분자와 FSC 사이의 최소 HD는 32이다.

구체적인 실시예에서, 본 발명은 하나 이상의 SOD 구분자의 사용에 기초한 SOD 상관 회로(correlation circuit)를 제공한다. 그 중에서도 특히, 본 실시예는 다양한 동기화 임계값에 대한 고속 동기화 알고리즘을 제공한다.

애플리케이션에 따라, 다양한 SOD 구분자를 사용할 수 있다. 예로서, 아래의 표 1은 5개의 예시적인 SOD 구분자를 나타낸다:

[표 1]

표 1에 나타낸 바와 같이 SOD 구분자는, SOD 구분자와 FSC 사이의 이론적인 제안된 최소 HD를 따른다. 그 중에서도 특히, SOD 구분자는 33개의 짝수번 자리와 33개의 홀수번 자리에서 16개의 "0"과 17개의 "1"을 가지거나, 또는 그 반대이다. 결과로서, SOD는 "1"의 개수와 다른 "0"의 개수를 가진다(예컨대, 32개의 "0" 더하기 34개의 "1"이거나 34개의 "0" 더하기 32개의 "1이다). 일례로서, 모든 SOD 구분자는, 2진 형태에 있어, 전술한 요건을 모두 따른다. 예를 들면, 다음의 SOD 구분자는 16진수로 표시되고, 그것의 2진 형태는 34개의 "0"과 32개의 "1"을 가진다:

0x 1 16 A2 DC 69 F0 CD EE 40

01 00010110 10100010 11011100 01101001 11110000 11001101 11101110 01000000

0x 1 5A E3 94 B6 66 C7 E0 03

01 01011010 11100011 10010100 10110110 01100110 11000111 11100000 00000011

0x 1 7F A0 96 0E 14 A7 33 66

01 01111111 10100000 10010110 00001110 00010100 10100111 00110011 01100110

0x 1 70 3A 08 6D ED 4E 99 66

01 01110000 00111010 00001000 01101101 11101101 01001110 10011001 01100110.

다음의 구분자는 32개의 "0"과 34개의 "1"을 가진다:

0x 0 41 BD B2 B3 D5 A7 C8 F0

00 01000001 10111101 10110010 10110011 11010101 10100111 11001000 11110000.

표 1에 나타낸 SOD 구분자는, SOD 구분자와 FSC 사이의 이론적인 제안된 최소 HD를 따른다. 예를 들면, 본 발명에 의해 고려된 다른 SOD 구분자들은 물론,이들 SOD 구분자는 종래의 SOD 구분자를 대체하여 사용될 수 있으므로, 기존의 데이터 프레임 구조를 변경하거나 복잡도를 증가시키지 않고, 최소 HD를 31에서 32까지 증가시킬 수 있다. 다시 말해, 본 발명은 아무런 추가 비용 없이 허위 로킹 확률을 감소시킬 수 있다.

실시예에서, SOD 구분자는, SOD 구분자와 FSC 사이의 최소 HD의 이론적인 제안된 값을 따른다. SOD 구분자는 33개의 짝수번 자리와 33개의 홀수번 자리에서 16개의 "0"과 17개의 "1"을 가지거나, 또는 그 반대이어야 한다. 결과적으로, "0"의 개수는 "1"의 개수와 같아서는 안된다(예컨대, 32개의 "0" 더하기 34개의 "1"이거나 34개의 "0" 더하기 32개의 "1임).

본 실시예를 구현하기 위해, 16진 시퀀스의 2진 형태는 66비트 길이의 시퀀스이다. 예를 들면, {0x 1 16 A2 DC 69 F0 CD EE 40}의 2진 형태는 {01 00010110 10100010 11011100 01101001 11110000 11001101 11101110 01000000}이다. 2개의 2진 비트로 표시되는 첫 번째 16진수 또는 선두 숫자를 제외하고, 모든 16진수는 4개의 2진 비트로 표현된다는 것에 유의하기 바란다.

도 7은 본 발명의 실시예에 따른 10G EPON 시스템의 업스트림 데이터 프레임 구조를 나타낸 간략도이다. 이 도면은 단지 예이며, 본 발명의 범위를 한정하는 것은 아니다. 해당 기술분야의 당업자는 많은 변형예, 대안예 및 수정예를 인식할 수 있을 것이다. 도 7에 도시된 바와 같이, 표 1에 나타낸 SOD 구분자는 데이터 프레임에서 사용된다. 본 발명의 실시예들은 넓은 범위의 적용성을 가지며, 수신된 신호와의 동기화를 위해 또는 데이터 프레임의 경계를 구분하기 위해 SOD 구분자를 사용하는 모든 시스템에 사용될 수 있음을 알아야 한다. 구체적인 실시예에서, 본 발명은 IEEE 802.3에 기초한 10G EPON 시스템에 사용될 수 있다.

ONU 송신기 측에서, SOD 구분자는 HFP는 물론 FEC 부호화된 데이터 프레임의 시작 부분에 부가된다. 예를 들면, HFP는 송신된 업스트림 신호의 프리앰블로서 사용된다.

OLT 수신기 측에서, SOD 상관기는 수신된 신호와 SOD 구분자 사이의 HD를 계산하여, HD가 시스템의 동기화 임계값보다 작은지를 테스트한다. 종래의 시스템과 달리, 시스템의 요구에 따라 동기화 임계값은 조절 가능하다. 예를 들면, T를 0으로 설정하는 경우, 허위 로킹 확률을 최소화할 수 있다.

도 8a는 본 발명의 실시예에 따른 SOD 상관기의 동기화 회로를 나타낸 간략도이다. 이 도면의 단지 예이며, 청구항의 범위를 한정하는 것은 아니다. 해당 기술분야의 당업자는 많은 변형예, 대안예 및 수정예를 인식할 수 있을 것이다. 도 8a에 도시된 바와 같이, 시프트 레지스터를 사용하여 수신된 ONU 패킷을 처리하고 처리된 패킷을 해밍 거리 계산(Hamming distance calculation, HDC) 모듈에 제공한다. 해밍 거리 계산 모듈은 해밍 거리 계산에 기초하여 구분(delineation)을 결정한다.

도 8b는 본 발명의 실시예에 따른 SOD 구분자 논리를 제공하기 위한 하드웨어 논리를 나타낸 간략도이다. 이 도면은 단지 예이며, 본 발명의 범위를 한정하는 것은 아니다. 해당 기술분야의 당업자는 많은 변형예, 대안예 및 수정예를 인식할 수 있을 것이다. 도시된 바와 같이, 특정한 상황에서 SOD 구분자는 "0x 1 16 A2 DC 69 F0 CD EE 40"이다.

OLT가 ONU로부터의 업스트림 신호를 검출하는 동안은, OLT는 자신의 기준 클록과 업스트림 신호를 동기화한다. OLT는 그후 수신한 데이터를 SOD 상관기의 시프트 레이지스터에 전송한다. 시프트 레지스터가 66비트 수신 데이터로 차면, SOD 구분자에 기초하는 전기회로를 통해 이 66비트를 전달한다. 이 전기회로는 다음과 같이 규정된다: SOD 구분자의 모든 비트는 시프트 레지스터로부터 HDC 모듈로의 직접적인 전기적 논리 형태에 대응한다. SOD 구분자의 대응하는 비트의 비트가 "0"이면, 원래 수신된 데이터 비트를 HDC 모듈에 변경없이 전송한다. 한편, SOD의 대응하는 비트가 "1"이면, 수신된 데이터 비트의 2진 보수값을 HDC 모듈에 전달한다(즉, "0"이 "1"로 변경되거나 "1"이 "0"으로 변경됨). HDC 모듈은 대응하는 HD를 계산하고, 그 출력을 동기화 결정 모듈(Synchronization Decision Module, SDM))에 전달한다. 끝으로, SDM은 그것이 유효한 동기화인지 여부를 결정한다. 동기화 성공(successful synchronization)이 선언된 경우, OLT는 데이터 프레임의 시작 부분을 알고 데이터를 수신하기 시작한다.

실시예에서, 본 발명은 SDM으로부터의 HD의 2진 포맷에 대한 고속 동기화 알고리즘을 제공한다. 이 알고리즘은 66비트 SOD 구분자를 이용하여 구현된다. SOD 구분자와 모든 가능한 66비트 2진 시퀀스 사이의 최소 HD는 0이다. SOD 구분자와 모든 가능한 66비트 2진 시퀀스 사이의 최대 HD는 66이다. 2⁶ < 66 < 2⁷이기 때문에, 결과 HD를 2진 포맷으로 표현하기 위해서는 적어도 7개의 2진 비트가 필요하다.

표 2에 따르면, SDM은 동기화 임계값 T가 T=8=2³ 또는 T=16=2⁴인 경우, 최상위 비트(Most Significant Bit, MSB)에서부터 최하위 비트(Least Significant Bit, LSB)까지 연속하는 "0" 비트의 수를 카운팅하여 유효한 동기화인지 여부를 결정할 수 있다. 예를 들면, T=8인 경우, SDM은 처음 4개의 연속하는 비트가 0인지 여부를 확인하기만 하면 된다.

[표 2]

HD를 2진 형태로 나타내기 위해 필요한 비트의 수를 n이라고 가정하고, 동기화 임계값을 T=2^m으로 설정하며, 0≤m≤n이다. 그후 SDM은 처음 n-m개의 연속하는 비트가 0인지 여부를 확인함으로써 유효한 동기화인지를 결정할 수 있다. 처음 n-m개의 연속하는 비트가 모두 0이면, SDM은 동기화 성공을 선언할 수 있다. 그렇지 않으면, 시프트 레지스터는 1비트를 시프트하여 SOD 구분자를 이용하여 테스트될 "새로운" 66비트 데이터를 얻는다.

본 발명의 다양한 실시예들이 종래기술에 비해 많은 이점을 제공한다는 것을 알 수 있을 것이다. 그 중에서도 특히, 본 발명에 따른 SOD 구분자를 사용하여 구현된 데이터 프레임은 허위 로킹 확률을 줄일 수 있다. 동시에, 이 구현은 아무런 복잡도 오버헤드(complexity overhead)도 발생시키지 않는다.

도 9는 기존 기술과 본 발명의 실시예 간의 허위 로킹 확률을 비교하여 나타낸 그래프이다. 예로서, HFP의 길이는 4000비트이다. 도 9의 그래프로부터, 본 발명의 실시예에 의하면 허위 로킹 확률이 훨씬 더 낮다는 것을 알 수 있다. 점선은 임계값 T=12를 나타내고, 실선은 임계값 T=15를 나타낸다.

우수한 성능에 더해, 본 발명의 실시예들은 또한 종래 시스템과 비교할 때 더 많은 유통성을 제공한다. 예를 들면, 동기화 임계값 T는 시스템 요구에 따라 조절 가능하다. 상이한 임계값에 대해 고속 동기화 알고리즘을 채택할 수 있다.

그 중에서도 특히, 본 발명의 실시예들은 5개의 데이터의 시작 <SOD> 구분자를 제공한다. 각각의 SOD 구분자는 이더넷 PON 업스트림 전송에 더할 나위 없이 적합하다.

실시예에서, HFP는 "0"으로 끝나는, "10101010 10101010 ..."과 같은 2진 형태를 가질 수 있다. HFP는 여전히 AGC 및 CDR 기능을 제공할 수 있다. 실시예에서, SOD의 16진수는 {0x C D5 8A 60 A4 E1 43 BC 9D}이고 그 2진 시퀀스는 {11 10101011 01010001 00000110 00100101 10000111 11000010 00111101 10111001}이다. 현재 사용된 SOD 구분자와 FSC의 최대 거리는 31이다.

시스템에서, "0"으로 끝나는 2진 시퀀스 "10101010 10101010 ..."가 HFP로 사용된 경우, SOD 구분자와 FSC 사이의 HD를 따르는 SOD 구분자는 표 1에 제공된 SOD 구분자의 보수 형태이다. 대응하는 SOD 구분자는 표 3에 나타나 있다.

[표 3]

표 3에 나타낸 SOD 구분자는, SOD 구분자와 FSC 사이의 이론적인 제안된 최소 HD를 따른다. 그 중에서도 특히, SOD 구분자는 33개의 짝수번 자리와 33개의 홀수번 자리에서 16개의 "1"과 17개의 "0"을 가지거나, 또는 그 반대이다. 결과로서, SOD는 "1"의 개수와 다른 "0"의 개수를 가진다(예컨대, 32개의 "0" 더하기 34개의 "1"이거나 34개의 "0" 더하기 32개의 "1이다). 일례로서, 모든 SOD 구분자는, 2진 형태에 있어, 전술한 요건을 모두 따른다. 예를 들면, 다음의 SOD 구분자는 16진수로 표시되고 그것의 2진 형태는 34개의 "0"과 32개의 "1"을 가진다:

0x 4 97 BA C4 69 F0 4C 88 FD

10 11101001 01011101 00100011 10010110 00001111 00110010 00010001 10111111

0x 4 A5 38 D6 92 99 1C F8 3F

10 10100101 00011100 01101011 01001001 10011001 00111000 00011111 11111100

0x 4 01 FA 96 8F D7 1A 33 99

10 10000000 01011111 01101001 11110001 11101011 01011000 11001100 10011001

0x 4 F1 A3 EF 49 48 8D 66 99

10 10001111 11000101 11110111 10010010 00010010 10110001 01100110 10011001.

다음의 구분자는 32개의 "1"과 34개의 "0"을 가진다:

0x C 7D 42 B2 32 54 1A EC F0

11 10111110 01000010 01001101 01001100 00101010 01011000 00110111 00001111.

2진 비트 및 필드(필드당 8비트)의 LSB 자리는 왼쪽이다. 16진수는 보통의 16진 형태로 표시되고 2개의 16진수는 하나의 대응하는 필드를 나타낸다. 예를 들면, 66비트 SOD 구분자 중 11번째 내지 18번째 비트를 나타내는 필드 "0x BA"(표 3에 나타나 있음)는 01011101로서 전송된다. 각 필드의 LSB는 필드 중 가장 낮은 수의 자리에 배치되고 필드 중 가장 먼저 전송되는 것이다. 유의할 것은, 첫 번째 16진수 또는 4개의 2진 비트 표현에 대응하는 2개의 MSB를 나타내는 선두 숫자를 제외하고는, 16진수는 4개의 2진 비트를 나타낸다는 것이다. 예를 들면, "0x 4"의 2진 표현은 "0010"이고, 첫 번째 16진수 "0x 4"는 10을 나타낸다.

도 10은 본 발명의 10G EPON 시스템의 업스트림 데이터 프레임 구조를 나타낸 간략도이다. 이 도면은 단지 예이며, 본 발명의 범위를 한정하는 것은 아니다. 해당 기술분야의 당업자는 많은 변형예, 대안예 및 수정예를 인식할 수 있을 것이다. 도 7에 도시된 바와 같이, 표 3에 열거된 SOD 구분자가 데이터 프레임에 사용된다.

본 실시예에서, HFP는 n개의 연속하는 특정한 66비트 블록의 시퀀스일 수 있으며, 66비트 블록의 2진 형태는 "10 1111 1101 0000 0010 0001 1000 1010 0111 1010 0011 1001 0010 1101 1101 1001 1010"이고, 16진 표현은 {0x 4 BF 40 18 E5 C5 49 BB 59}이다. HFP는 AGC 및 CDR 기능에 알맞을 뿐아니라 OLT의 수신기 측의 피크 검출기 또는 이퀄라이저에 적용하기에도 적합한 고속 PON 시스템(예컨대, 10G-EPON 시스템)에 적합하다. 실시예에서, SOD의 16진수는 {0x 8 6B F8 D8 12 D8 58 E4 AB}이고 그것의 2진 시퀀스는 {01 1101 0110 0001 1111 0001 1011 0100 1000 0001 1011 0001 1010 0010 0111 1101 0101}이다. 현재 채용된 SOD 구분자와 FSC 사이의 최소 해밍 거리는 30이다.

전술한 HFP가 시스템에 사용되는 경우, SOD 구분자와 FSC 사이의 큰 HD를 가지는 SOD 구분자는 표 4에 나타나 있다.

[표 4]

SOD 구분자는 33개의 짝수번 자리와 33개의 홀수번 자리에서 14개의 "1"과 19개의 "0"을 가지거나, 또는 그 반대이다. 결과로서, SOD는 "1"의 개수와 동일한 "0"의 개수를 가진다(예컨대, 33개의 "0" 더하기 33개의 "1"). 일례로서, 모든 SOD 구분자는, 2진 형태에 있어, 전술한 요건을 모두 따른다. 예를 들면, 다음의 SOD 구분자는 16진수로 표시되고 그것의 2진 형태는 33개의 "0"과 33개의 "1"을 가진다:

0x 8 6B F8 D8 12 D8 58 E4 AB

01 11010110 00011111 00011011 01001000 00011011 00011010 00100111 11010101.

2진 비트 및 필드(필드당 8비트)의 LSB 자리는 왼쪽에 있다. 16진수는 보통의 16진 형태로 표시되고 2개의 16진수는 하나의 대응하는 필드를 나타낸다. 예를 들면, 66비트 SOD 구분자 중 11번째 내지 18번째 비트를 나타내는 필드 "0x BA"(표 3에 표시되어 있음)는 01011101로서 전송된다. 각 필드의 LSB는 필드 중 가장 낮은 수의 자리에 배치되고 필드 중 가장 먼저 전송되는 것이다. 유의할 것은, 첫 번째 16진수 또는 4개의 2진 비트 표현에 대응하는 2개의 MSB를 나타내는 선두 숫자를 제외하고는, 16진수는 4개의 2진 비트를 나타낸다는 것이다. 예를 들면, "0x 4"의 2진 표현은 "0010"이고, 첫 번째 16진수 "0x 4"는 10을 나타낸다.

본 발명의 특정한 실시예들에 대해 설명하였지만, 해당 기술분야의 당업자는 전술한 실시예와 균등한 다른 실시예들이 있다는 것을 알 것이다. 따라서, 본 발명은 설명된 특정한 실시예로 한정되는 것이 아니며, 첨부된 특허청구범위에 의해서만 한정된다는 것을 알아야 한다.

실시예에서, HFP는 n개의 연속하는 특정한 66비트 블록의 시퀀스일 수 있으며, 66비트 블록의 2진 형태는 "10 0111 1101 0110 0000 1010 1001 1111 0101 1000 0010 1010 0111 1101 0110 0000 1010"이고, 16진 표현은 {0x 4 BE 06 95 AF 41 E5 6B 50}이다. HFP는 AGC 및 CDR 기능에 알맞을 뿐아니라 OLT의 수신기 측의 피크 검출기 또는 이퀄라이저에 적용하기에도 적합한 고속 PON 시스템(예컨대, 10G-EPON 시스템)에 적합하다. 실시예에서, SOD의 16진수는 {0x 4 BE E4 B1 DA AA 13 18 B1}이고, 이것의 2진 시퀀스는 {10 0111 1101 0010 0111 1000 1101 0101 1011 0101 0101 1100 1000 0001 1000 1000 1101}이다. 현재 채용된 SOD 구분자와 FSC 사이의 최소 거리는 31이다.

상기한 HFP가 시스템에 사용되는 경우, SOD 구분자와 FSC 사이에 큰 HD를 가지는 SOD 구분자는 표 5에 나타나 있다.

[표 5]

SOD 구분자는 33개의 짝수번 자리와 33개의 홀수번 자리에서 14개의 "1"과 19개의 "0"을 가지거나, 또는 그 반대이다. 홀수번 비트와 짝수번 비트에서의 "0"과 "1"의 수는 교차 조합(cross combination)을 구성하며; 홀수번 비트에 14개의 "0"과 19개의 "1"이 있는 경우, 짝수번 비트에는, 19개의 "0"과 14개의 "1"이 있다. 결과로서, SOD는 "1"의 개수와 동일한 "0"의 개수를 가진다(예컨대, 33개의 "0" 더하기 33개의 "1"). 일례로서, 모든 SOD 구분자는, 2진 형태에 있어, 전술한 요건을 모두 따른다. 예를 들면, 다음의 SOD 구분자는 16진수로 표시되고, 그 2진 형태는 33개의 "0"과 33개의 "1"을 가진다:

0x 4 BE E4 B1 DA AA 13 18 B1

10 01111101 00100111 10001101 01011011 01010101 11001000 00011000 10001101

0x 4 BE A4 03 50 32 BF 3A E3

10 01111101 00100101 11000000 00001010 01001100 11111101 01011100 11000111

0x C AE 85 47 BE 2B 06 24 A7

11 01110101 10100001 11100010 01111101 11010100 01100000 00100100 11100101

0x 4 FE 82 16 48 79 BA 98 B3

10 01111111 01000001 01101000 00010010 10011110 01011101 00011001 11001101.

Claims

광통신 네트워크에서의 업스트림 데이터 동기화를 제공하는 방법으로서,
광네트워크 유닛에서, 데이터를 전송하는 단계를 포함하며,
상기 데이터는 제1 데이터 프레임을 포함하고, 상기 제1 데이터 프레임은 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하며, 상기 동기화 세그먼트는 66비트를 포함하고, 상기 66비트는 제1 개수의 0이 아닌 값과 제2 개수의 0을 포함하여 이루어지고,
상기 동그화 세그먼트는, 상기 제1 개수가 33이고 상기 제2 개수가 33이며, 다음의 시퀀스:
01 11010110 00011111 00011011 01001000 00011011 00011010 00100111 11010101
를 포함하는, 방법.
광통신 네트워크에서의 업스트림 데이터 동기화를 제공하는 방법으로서,
광네트워크 유닛에서, 데이터를 전송하는 단계를 포함하며,
상기 데이터는 제1 데이터 프레임을 포함하고, 상기 제1 데이터 프레임은 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하며, 상기 동기화 세그먼트는 66비트를 포함하고, 상기 66비트는 제1 개수의 0이 아닌 값과 제2 개수의 0을 포함하여 이루어지고,
상기 동그화 세그먼트는, 상기 제1 개수가 33이고 상기 제2 개수가 33이며, 다음의 시퀀스들:
10 01111101 00100111 10001101 01011011 01010101 11001000 00011000 10001101;
10 01111101 00100101 1100 0000 0000 1010 0100 1100 1111 1101 0101 1100 1100 0111;
11 01110101 10100001 11100010 01111101 11010100 01100000 00100100 11100101;
10 01111111 01000001 01101000 00010010 10011110 01011101 00011001 11001101;
중 어느 하나를 포함하는, 방법.
광통신 네트워크에서의 업스트림 데이터 동기화를 제공하는 방법으로서,
광네트워크 유닛에서, 데이터를 전송하는 단계를 포함하며,
상기 데이터는 제1 데이터 프레임을 포함하고, 상기 제1 데이터 프레임은 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하며, 상기 동기화 세그먼트는 66비트를 포함하고, 상기 66비트는 제1 개수의 0이 아닌 값과 제2 개수의 0을 포함하여 이루어지고,
상기 동그화 세그먼트는, 상기 제1 개수가 32이고 상기 제2 개수가 34이며, 다음의 시퀀스들:
01 00010110 10100010 11011100 01101001 11110000 11001101 11101110 01000000;
01 01011010 11100011 10010100 10110110 01100110 11000111 11100000 00000011;
01 01111111 10100000 10010110 00001110 00010100 10100111 00110011 01100110;
01 01110000 00111010 00001000 01101101 11101101 01001110 10011001 01100110;
11 10111110 01000010 01001101 01001100 00101010 01011000 00110111 00001111;
중 어느 하나를 포함하는, 방법.
광통신 네트워크에서의 업스트림 데이터 동기화를 제공하는 방법으로서,
광네트워크 유닛에서, 데이터를 전송하는 단계를 포함하며,
상기 데이터는 제1 데이터 프레임을 포함하고, 상기 제1 데이터 프레임은 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하며, 상기 동기화 세그먼트는 66비트를 포함하고, 상기 66비트는 제1 개수의 0이 아닌 값과 제2 개수의 0을 포함하여 이루어지고,
상기 동기화 세그먼트는, 상기 제1 개수가 34이고 상기 제2 개수가 32이며, 다음의 시퀀스들:
00 01000001 10111101 10110010 10110011 11010101 10100111 11001000 11110000
10 11101001 01011101 00100011 10010110 00001111 00110010 00010001 10111111;
10 10100101 00011100 01101011 01001001 10011001 00111000 00011111 11111100;
10 10000000 01011111 01101001 11110001 11101011 01011000 11001100 10011001;
10 10001111 11000101 11110111 10010010 00010010 10110001 01100110 10011001;
중 어느 하나를 포함하는, 방법.
광 네트워크 유닛에 있어서,
송신기를 사용하여 데이터를 전송하도록 구성되고, 상기 데이터는 제1 데이터 프레임을 포함하며, 상기 제1 데이터 프레임은 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하고, 상기 동기화 세그먼트는 66비트를 포함하며, 상기 66비트는 제1 개수의 0이 아닌 값과 제2 개수의 0으로 이루어지고, 상기 제1 개수와 상기 제2 개수는 상이하며,
상기 동기화 세그먼트는 다음의 시퀀스:
01 11010110 00011111 00011011 01001000 00011011 00011010 00100111 11010101
를 포함하는, 광 네트워크 유닛.
수동 광네트워크 시스템에 있어서,
송신기를 사용하여 데이터를 전송하도록 구성된 광 네트워크 유닛-여기서, 상기 데이터는 제1 데이터 프레임을 포함하며, 상기 제1 데이터 프레임은 헤더 시퀀스, 동기화 세그먼트, 및 데이터 세그먼트를 포함하고, 상기 동기화 세그먼트는 66비트를 포함하며, 상기 66비트는 값이 0이 아닌 제1 개수의 비트와 값이 0인 제2 개수의 비트를 포함하고, 상기 제1 개수와 상기 제2 개수는 상이하며, 상기 동기화 세그먼트는 01 11010110 00011111 00011011 01001000 00011011 00011010 00100111 11010101의 시퀀스를 포함함-; 및
광회선 단말기;
를 포함하고,
상기 광회선 단말기는,
적어도 상기 제1 데이터 프레임을 수신하도록 구성된 수신기;
상기 제1 데이터 프레임을 저장하도록 구성된 시프트 레지스터;
상기 제1 세그먼트를 동기화 구분자와 비교하도록 구성된 논리 회로;
상기 제1 세그먼트에 기초하여 해밍 거리를 결정하도록 구성된 해밍 거리 모듈; 및
상기 제1 데이터 프레임의 경계를 결정하도록 구성된 구분 결정 모듈(delineation decision module)을 포함하는,
수동 광네트워크 시스템.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제