JP2005184674A - ブロック同期回路 - Google Patents
ブロック同期回路 Download PDFInfo
- Publication number
- JP2005184674A JP2005184674A JP2003425390A JP2003425390A JP2005184674A JP 2005184674 A JP2005184674 A JP 2005184674A JP 2003425390 A JP2003425390 A JP 2003425390A JP 2003425390 A JP2003425390 A JP 2003425390A JP 2005184674 A JP2005184674 A JP 2005184674A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- bits
- synchronization header
- transmission information
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】 回路規模を縮小しつつ高速に動作するとともに、異なる読込みビット数に柔軟に対応することができるブロック同期回路を提供する。
【解決手段】 本発明に係るブロック同期回路10は、第3のビット数(N3)と同数のコンパレータから構成されるコンパレータ部20と、第1のビット数(N1)及び第2のビット数(N2)の合計数と同数のフラグレジスタから構成され、コンパレータとフラグレジスタとの対応付けを行うフラグ・シフトレジスタ30と備え、フラグ・シフトレジスタ30は、伝送情報が読み込まれる毎に、第3のビット数(N3)単位で、コンパレータとフラグレジスタとの対応付けをシフトさせるシフト処理を実行する。
【選択図】 図1
【解決手段】 本発明に係るブロック同期回路10は、第3のビット数(N3)と同数のコンパレータから構成されるコンパレータ部20と、第1のビット数(N1)及び第2のビット数(N2)の合計数と同数のフラグレジスタから構成され、コンパレータとフラグレジスタとの対応付けを行うフラグ・シフトレジスタ30と備え、フラグ・シフトレジスタ30は、伝送情報が読み込まれる毎に、第3のビット数(N3)単位で、コンパレータとフラグレジスタとの対応付けをシフトさせるシフト処理を実行する。
【選択図】 図1
Description
本発明は、同期ヘッダとユーザ情報とから構成される伝送情報を読み込み、読み込んだ伝送情報の中から同期ヘッダを検出して伝送情報の同期を確立するブロック同期回路に関し、特に、64B/66B符号により符号化された伝送情報の同期を確立するブロック同期回路に関する。
従来、LANなどのネットワークを介して受信した伝送情報、例えば、64B/66B符号に基づいて、同期ヘッダ(SH)と、上位レイヤにおいて生成されたデータ(ユーザ情報)とによって構成される伝送情報のブロック同期を確立するブロック同期回路では、伝送情報のスループットを向上させるため、当該ブロック同期回路を構成するレジスタに一度に読み込まれる伝送情報のビット数を大きくする手法が用いられている(例えば、非特許文献1)。
図4は、このような従来のブロック同期回路の論理ブロック構成を示している。同図に示すように、ブロック同期回路100は、レジスタ110と、シフタ120と、コンパレータ130と、同期ヘッダ判定回数カウンタ140とを備えている。
レジスタ110には、LANなどのネットワークを介して受信した伝送情報が、N3ビット、例えば、32ビット単位で読み込まれる。レジスタ110は、直近に読み込まれた所定のビット数の伝送情報を保持することができる。例えば、レジスタ110は、2ビット(図中のN1)の同期ヘッダ(SH)と、64ビット(図中のN2)のデータ(ユーザ情報)とによって構成される伝送情報を、直近に読み込まれた(N1×2+N2−1)ビット、すなわち67ビット分保持することができる。
シフタ120は、レジスタ110に保持されている伝送情報の中から、同期ヘッダ(SH)を探索する、いわゆる多ビットシフタであり、探索の結果、同期ヘッダ(SH)か否かの判定の対象とした2ビット(N1)の伝送情報をコンパレータ130に出力する。
コンパレータ130は、シフタ120によって出力された2ビット(N1)の伝送情報の値が、同期ヘッダ(SH)の値(例えば、“01”や“10”)と一致するか否かを判定する。
同期ヘッダ判定回数カウンタ140は、コンパレータ130による同期ヘッダ(SH)の判定回数を所定回数、例えば、64回まで計数することができる。ブロック同期回路100は、同期ヘッダ判定回数カウンタ140によって、同期ヘッダ(SH)の判定回数が所定回数まで計数された時点において、同期ヘッダ(SH)の値と一致すると判定されている伝送情報のビットを同期ヘッダ(SH)とし、伝送情報の同期を確立する。
図4に示したブロック同期回路100では、同期ヘッダ(SH)の位置を探索する多ビットシフタ(シフタ120)が設けられているが、このような多ビットシフタは、多ビットに渡るシフト動作によって同期ヘッダ(SH)の位置を探索するため、ブロック同期回路100の高速な動作の障害となり得る。すなわち、ブロック同期回路100では、伝送情報のスループットの向上が難しいといった問題があった。
また、ブロック同期回路100では、N3≠N1+N2、すなわち、読込みビット数が、同期ヘッダ(SH)の繰り返し周期に相当するビット数と異なる場合、多ビットシフタ(シフタ120)のシフト幅が、読み込まれるN3ビットの伝送情報毎に変化するため、多ビットシフタを制御する回路、及び同期ヘッダ判定回数カウンタの構成が複雑になるといった問題があった。
そこで、多ビットシフタを用いないブロック同期回路が実現されている。図5は、多ビットシフタを用いないブロック同期回路の論理ブロック構成の一例を示している。同図に示すように、ブロック同期回路101は、レジスタ110と、コンパレータ130−1〜66と、同期ヘッダ判定回数カウンタ140−1〜66とを備えている。
ブロック同期回路101では、コンパレータと同期ヘッダ判定回数カウンタとが、同期ヘッダ(SH)の繰り返し周期に相当するビット数である66式、すなわち、(N1+N2)ビット分設けられ、読込みビット数(N3)も66ビットに設定されている。
ブロック同期回路101では、コンパレータ130−1〜66を用いて、読み込まれた伝送情報の値が同期ヘッダ(SH)の値と一致するか否かが、全ビットについてN1ビット単位で判定されるため、多ビットシフタを不要とすることができる。
"IEEE Standard for Information Technology - Local & Metropolitan Area Networks - Part 3: Carrier Sense Multiple Access with Collision Detection (CSMA/CD) Access Method and Physical Layer Specifications - Media Access Control (MAC) Parameters, Physical Layer, and Management Parameters for 10 Gb/s Operation" (802.3ae)、IEEE、2002年6月
"IEEE Standard for Information Technology - Local & Metropolitan Area Networks - Part 3: Carrier Sense Multiple Access with Collision Detection (CSMA/CD) Access Method and Physical Layer Specifications - Media Access Control (MAC) Parameters, Physical Layer, and Management Parameters for 10 Gb/s Operation" (802.3ae)、IEEE、2002年6月
図5に示したブロック同期回路(ブロック同期回路101)では、多ビットシフタが用いられないため、多ビットシフタに関する回路が簡素化され、高速な動作を実現できるものの、コンパレータ及びカウンタが(N1+N2)ビット分、すなわち、同期ヘッダ(SH)の繰り返し周期に相当するビット数分用いられるため、回路規模が大きくなってしまうといった問題があった。
さらに、このような多ビットシフタを用いないブロック同期回路を実現するためには、N3=N1+N2、すなわち、読込みビット数を同期ヘッダ(SH)の繰り返し周期に相当するビット数とすることが必要であり、N3≠N1+N2の場合には、このようなブロック同期回路を採用することができないといった問題があった。
そこで、本発明は、以上の点に鑑みてなされたもので、回路規模を縮小しつつ高速に動作するとともに、異なる読込みビット数に柔軟に対応することができるブロック同期回路を提供することを目的とする。
上述した課題を解決するため、本発明は、次のような特徴を有している。まず、本発明の第1の特徴は、第1のビット数(N1、例えば2ビット)を有する同期ヘッダと、第2のビット数(N2、例えば64ビット)を有するユーザ情報とから構成される伝送情報を第3のビット数(N3、例えば32ビット)単位で読み込み、読み込んだ前記伝送情報である読込み伝送情報の中から前記同期ヘッダを検出して前記伝送情報の同期を確立するブロック同期回路(ブロック同期回路10)であって、前記第3のビット数(N3)と同数の同期ヘッダ比較部(コンパレータ20−1〜32)から構成される同期ヘッダ比較手段(コンパレータ部20)と、前記第1のビット数(N1)及び前記第2のビット数(N2)の合計数と同数の同期ヘッダ検出保持部(フラグレジスタ30−1〜66)から構成され、前記同期ヘッダ比較部と前記同期ヘッダ検出保持部との対応付けを行う同期ヘッダ検出保持手段(フラグ・シフトレジスタ30)とを備え、前記同期ヘッダ比較手段が、前記第3のビット数(N3)と同数の前記同期ヘッダ比較部を用いて、前記読込み伝送情報の値が前記同期ヘッダの値と一致するか否かを、全ビットについて前記第1のビット数(N1)単位で同時に判定する判定処理を実行し、前記同期ヘッダ検出保持部が、前記読込み伝送情報の値と前記同期ヘッダの値とが一致すると前記同期ヘッダ比較部によって判定された場合、所定の状態を保持する同期ヘッダ保持処理を実行し、前記同期ヘッダ検出保持手段が、前記伝送情報が読み込まれる毎に、前記第3のビット数(N3)単位で前記対応付けをシフトさせるシフト処理を実行することを要旨とする。
かかる特徴によれば、同期ヘッダ比較部(コンパレータ)は32式のみでよく、コンパレータが66式設けられるブロック同期回路101(図5参照)と比較すると、回路規模を格段に縮小することができる。
さらに、かかる特徴によれば、読込み伝送情報の値が同期ヘッダの値と一致するか否かを、全ビットについて第1のビット数(N1)単位で同時に判定する判定処理が実行されるため、伝送情報の同期確立までの時間を短縮することができ、高速に動作するブロック同期回路を提供することができる。
本発明の第2の特徴は、本発明の第1の特徴において、前記同期ヘッダ比較手段による前記同期ヘッダの判定回数を計数する同期ヘッダ判定回数計数部(同期ヘッダ判定回数カウンタ40)をさらに備え、前記同期ヘッダ判定回数計数部によって所定回数が計数されるまで、前記判定処理、前記同期ヘッダ保持処理及び前記シフト処理が繰り返されることによって、前記伝送情報の同期を確立することを要旨とする。
かかる特徴によれば、同期ヘッダ判定回数計数部によって所定回数(例えば、132回)が計数されるまで、前記判定処理、前記同期ヘッダ保持処理及び前記シフト処理が繰り返されるため、同期ヘッダと同じ値を有するビットが所定の周期(例えば、66ビット周期)で繰り返されることによって同期ヘッダとして誤検出される可能性を低減することができる。
本発明の第3の特徴は、本発明の第1または第2の特徴において、前記第1のビット数(N1)が2ビット、及び前記第2のビット数(N2)が64ビットであり、前記同期ヘッダ比較部が、2ビットの排他的論理和回路によって構成されることを要旨とする。
かかる特徴によれば、構成が簡素な2ビットの排他的論理和(XOR)回路によって、同期ヘッダ比較部(コンパレータ)を構成することが可能なため、回路規模をさらに縮小することができる。
本発明の第4の特徴は、本発明の第3の特徴において、前記第3のビット数(N3)が32ビットであり、前記所定回数が132回であることを要旨とする。
かかる特徴によれば、同期ヘッダ比較手段では、32ビット単位で判定処理が実行され、当該判定処理が132回実行されることによって、伝送情報の同期ヘッダを64回検出することができる。
すなわち、読込みビット数が、同期ヘッダの繰り返し周期に相当するビット数とならない場合、つまり、N3≠N1+N2(32ビット≠2ビット+64ビット)の場合でも、当該ブロック同期回路は、当該伝送情報の同期を確立することができ、多様な読込みビット数に柔軟に対応することができる。
本発明によれば、回路規模を縮小しつつ高速に動作するとともに、異なる読込みビット数に柔軟に対応することができるブロック同期回路を提供することができる。
(ブロック同期回路の構成)
本発明の実施形態について図面を参照しながら説明する。図1は、本実施形態に係るブロック同期回路の論理ブロック構成を示している。
本発明の実施形態について図面を参照しながら説明する。図1は、本実施形態に係るブロック同期回路の論理ブロック構成を示している。
同図に示すように、本実施形態に係るブロック同期回路10は、レジスタ11と、コンパレータ部20と、フラグ・シフトレジスタ30と、同期ヘッダ判定回数カウンタ40とを備えている。
レジスタ11は、LANなどのネットワークを介して受信した伝送情報を所定ビット数保持するものである。なお、本実施形態では、伝送情報は、64B/66B符号によって符号化された2ビット(図中のN1)の同期ヘッダ(SH)と、64ビット(図中のN2)のデータ(ユーザ情報)とから構成されている。
具体的には、レジスタ11には、伝送情報が32ビット(図中のN3)単位で読み込まれる。レジスタ11は、直近に読み込まれた(N3+N1−1)ビット、つまり、33ビット分保持することができる。
コンパレータ部20は、N3ビットと同数、つまり、32式のコンパレータ(コンパレータ20−1〜32)から構成されており、本実施形態では、同期ヘッダ比較手段を構成する。また、本実施形態では、コンパレータ20−1〜32は、同期ヘッダ比較部を構成する。
コンパレータ部20は、コンパレータ20−1〜32を用いて、N3ビット、つまり、32ビット単位で読み込まれた伝送情報である読込み伝送情報、具体的には、レジスタ11に保持されている伝送情報の値が同期ヘッダ(SH)の値と一致するか否かを、全ビットについてN1ビット、つまり、2ビット単位で同時に判定する“判定処理”を実行する。
具体的には、コンパレータ部20は、コンパレータ20−1を用いて、レジスタ11に保持されている伝送情報の第1ビット及び第2ビットの値が、同期ヘッダ(SH)の値と一致するか否かを判定する。
さらに、コンパレータ部20は、コンパレータ20−2を用いて、読込み伝送情報の第2ビット及び第3ビットの値が、同期ヘッダ(SH)の値と一致するか否かを判定する。以下、コンパレータ部20は、コンパレータ20−3〜32を用いて、読込み伝送情報の値について、同様に判定する。
なお、コンパレータ部20による同期ヘッダ(SH)の判定処理のより具体的な内容については、後述する。
また、コンパレータ20−1〜32は、2ビットの排他的論理和(XOR)回路によって構成されており、2ビットの読込み伝送情報の値が、同期ヘッダ(SH)の値、例えば、“01”または“10”と一致するか否かを判定する。
フラグ・シフトレジスタ30は、N1及びN2ビットの合計数と同数、つまり、66式のフラグレジスタ(フラグレジスタ30−1〜66)から構成され、コンパレータ20−1〜32と、フラグレジスタ30−1〜66との対応付けを行うものであり、本実施形態では、同期ヘッダ検出保持手段を構成する。また、本実施形態では、フラグレジスタ30−1〜66は、同期ヘッダ検出保持部を構成する。
フラグレジスタ30−1〜66は、読込み伝送情報の値と、同期ヘッダ(SH)の値とが一致するとコンパレータ20−1〜32によって判定された場合、所定の状態、例えば、“1”の状態を保持する“同期ヘッダ保持処理”を実行する。
また、フラグ・シフトレジスタ30は、32ビット単位でレジスタ11に伝送情報が読み込まれる毎に、N3ビット、つまり、32ビット単位でコンパレータ20−1〜32とフラグレジスタ30−1〜66との対応付けをシフトさせる“シフト処理”を実行する。
例えば、フラグ・シフトレジスタ30は、最初のタイミングでは、コンパレータ20−1〜32と、フラグレジスタ30−1〜32とをそれぞれ対応付ける。さらに、コンパレータ20−1によって、当該コンパレータ20−1に入力された2ビットの伝送情報の値が、同期ヘッダ(SH)の値と一致すると判定された場合、コンパレータ20−1と対応付けられているフラグレジスタ30−1は、“1”の状態を保持する。
フラグ・シフトレジスタ30は、次のタイミング、すなわち、32ビットの読込み伝送情報が新たにコンパレータ20−1〜32に入力されるタイミングでは、コンパレータ20−1〜32と、フラグレジスタ30−33〜64とを対応付ける。そして、コンパレータに入力された2ビットの伝送情報の値が、同期ヘッダ(SH)の値と一致すると判定された場合には、当該コンパレータと対応付けられているフラグレジスタは、“1”の状態を保持する。
さらに、フラグ・シフトレジスタ30は、次にタイミング、すなわち、32ビットの読込み伝送情報が新たにコンパレータ20−1〜32に入力されるタイミングでは、コンパレータ20−1〜32と、フラグレジスタ30−65、66、1〜30とを対応付ける。
なお、フラグ・シフトレジスタ30によるコンパレータ20−1〜32と、フラグレジスタ30−1〜66との対応付けをシフトさせるシフト処理のより具体的な内容については、後述する。
同期ヘッダ判定回数カウンタ40は、フラグ・シフトレジスタ30による同期ヘッダ(SH)の判定回数を計数するものであり、本実施形態では、同期ヘッダ判定回数計数部を構成する。
本実施形態に係るブロック同期回路10は、66ビットによって構成される伝送情報のうち、特定位置のビット値が、64回(N4)連続して同期ヘッダ(SH)の値と一致すると同期ヘッダ判定回数カウンタ40によって判定された場合、伝送情報の同期を確立する。
そこで、同期ヘッダ判定回数カウンタ40は、132回まで同期ヘッダ(SH)の判定回数を計数することができるように構成されている。具体的には、66ビットによって構成される伝送情報のうち、特定位置のビット値が64回連続して同期ヘッダ(SH)の値と一致すると判定するためには、4224ビット((N1+N2)×N4=(2+64)×64)が判定の対象となる。
さらに、上述したように、N3ビット、つまり、32ビット単位で、読込み伝送情報の値が、同期ヘッダ(SH)の値と一致するか否かが判定されるため、コンパレータ部20が、当該判定処理を132回(=4224÷32=(N1+N2)×N4÷N3)実行すると、66ビットによって構成される伝送情報の特定位置のビット値が、が64回連続して同期ヘッダ(SH)の値と一致すると判定することができる。
すなわち、ブロック同期回路10は、同期ヘッダ判定回数カウンタ40によって132回計数されるまで、判定処理、同期ヘッダ保持処理及びシフト処理を繰り返すことによって、伝送情報の同期を確立することができる。
(ブロック同期回路の動作)
次に、図2及び図3を参照しながら、上述したブロック同期回路10の動作について説明する。図2は、ブロック同期回路10による伝送情報の同期確立までの動作フローを示している。
次に、図2及び図3を参照しながら、上述したブロック同期回路10の動作について説明する。図2は、ブロック同期回路10による伝送情報の同期確立までの動作フローを示している。
同図に示すように、ステップS110において、ブロック同期回路10は、フラグ・シフトレジスタ30にALL“1”をセット、すなわち、フラグレジスタ30−1〜66の値を“1”とする。
ステップS120において、ブロック同期回路10は、同期ヘッダ判定回数カウンタ40の値を“0”にクリアする。
ステップS130において、ブロック同期回路10は、32ビット単位で伝送情報をレジスタ11に読み込む。
ステップS140において、ブロック同期回路10は、コンパレータ20−1〜32を用いて、コンパレータ20−1〜32に入力された読込み伝送情報のビット値が、同期ヘッダ(SH)の値(例えば、“01”や“10”)と一致するか否かを判定する。
ここで、図3(a)及び(b)を参照して、ブロック同期回路10の内部での伝送情報の処理状態について説明する。同図(a)は、2ビット(N1)の同期ヘッダ(SH)と、64ビット(N2)のデータとから構成される伝送情報(図中の#1〜#3)が繰り返されている状態を示している。
同図(b)は、32ビット(N3)単位でレジスタ11に読み込まれた読込み伝送情報を示している。同図(b)に示すように、ここでは、同図(a)に示した伝送情報のうち、伝送情報#1の第50ビット〜第64ビットまでのデータ、伝送情報#2の同期ヘッダ(SH)、伝送情報#2の第1ビット〜第15ビットまでのデータの32ビットの伝送情報が、レジスタ11に読み込まれたものとする。
したがって、同図(b)によれば、伝送情報#1の第50及び51ビットの値が同期ヘッダ(SH)の値と一致するか否かは、コンパレータ20−1によって判定される。以下同様に、伝送情報#1の第51及び52ビットの値が同期ヘッダ(SH)の値と一致するか否かは、コンパレータ20−2によって判定される。また、伝送情報#2の同期ヘッダ(SH)が、同期ヘッダ(SH)の値と一致するか否かは、コンパレータ20−16によって判定される。
次に、図2に示すように、ステップS150において、ブロック同期回路10は、伝送情報のビット値が、同期ヘッダ(SH)の値と一致すると判定されなかったコンパレータと対応付けられているフラグレジスタの値を“0”にクリアする。
図3(b)を例として、この動作について説明すると、伝送情報#1の第50及び51ビットの値が、同期ヘッダ(SH)の値と一致しないとコンパレータ20−1によって判定された場合、ブロック同期回路10は、コンパレータ20−1と対応付けられているフラグレジスタ30−1の値を“0”にクリアする。
なお、同図(b)の時点では、コンパレータ20−1〜32とフラグレジスタ30−1〜32とが対応付けられているものとする。また、同図(b)〜(d)において、四角で囲まれた数字は、フラグレジスタの番号を表示している。例えば、コンパレータ20−1と対応付けられているフラグレジスタ30−1は、“1”として示されている。
また、同図(b)において、同期ヘッダ(SH)を読み込んだコンパレータ20−16と対応付けられているフラグレジスタ30−16(図中のフラグレジスタNo.16)は、“1”の状態を保持する。
次に、図2に示すように、ステップS160において、ブロック同期回路10は、フラグ・シフトレジスタ30を32ビット分シフトさせる。例えば、ブロック同期回路10は、上述したように、コンパレータ20−1〜32と、フラグレジスタ30−33〜64とを対応付ける。
ステップS170において、ブロック同期回路10は、同期ヘッダ(SH)の判定をステップS140において実行したことに基づいて、同期ヘッダ判定回数カウンタ40の値を“+1”する。
ステップS180において、ブロック同期回路10は、同期ヘッダ判定回数カウンタ40の値が、“132”以上か否かを判定する。
同期ヘッダ判定回数カウンタ40の値が132以上の場合(ステップS180のYES)、ステップS190において、ブロック同期回路10は、“1”を保持しているフラグレジスタと対応する伝送情報の特定位置を、同期ヘッダ(SH)と判定することによって、伝送情報の同期を確立する。
一方、同期ヘッダ判定回数カウンタ40の値が132未満の場合(ステップS180のNO)、ステップS200において、ブロック同期回路10は、フラグ・シフトレジスタ30の値がALL“0”、すなわち、フラグレジスタ30−1〜66のすべての値が、“0”であるか否かを判定する。
フラグレジスタ30−1〜66のすべての値が、“0”である場合(ステップS200のYES)、ブロック同期回路10は、ステップS110及びステップS110以降の処理を再度実行する。また、フラグレジスタ30−1〜66の何れかの値が“1”である場合(ステップS200のNO)、ブロック同期回路10は、ステップS130及びステップS130以降の処理を再度実行する。
ここで、図3(c)〜(d)を参照して、上述したステップS160〜S200に係る、ブロック同期回路10の内部での伝送情報の処理状態について説明する。
同図(c)は、上述したステップS160〜S200の処理が実行されるとともに、ステップS200において、フラグレジスタ30−1〜66の何れかの値が“1”であったため、ステップS130及びS140の処理が再度実行された時点における伝送情報の処理状態を示している。
同図(c)では、伝送情報#2の第16ビット〜第47ビットのデータが、コンパレータ20−1〜32によって判定され、コンパレータ20−1〜32は、フラグレジスタ30−33〜64と対応付けられている。
また、同図(d)は、同図(c)に示した伝送情報の処理状態に引き続き、さらに上述したステップS160〜S200の処理が実行されるとともに、ステップS200において、フラグレジスタ30−1〜66の何れかの値が“1”であったため、ステップS130及びS140の処理が再度実行された時点における伝送情報の処理状態を示している。
同図(d)では、伝送情報#2の第48ビット〜第64ビット、伝送情報#3の同期ヘッダ(SH)、及び伝送情報#3の第1〜第13ビットが、コンパレータ20−1〜32によって判定され、コンパレータ20−1〜32は、フラグレジスタ30−65、66、1〜30と対応付けられている。すなわち、コンパレータ20−18が、フラグレジスタ30−16と対応付けられている。
したがって、同図(d)に示すように、同期ヘッダ(SH)を読み込んだコンパレータ20−18と対応付けられているフラグレジスタ30−16(図中のフラグレジスタNo.16)は、“1”の状態を保持する。
このように、フラグレジスタ30−16と対応付けられるコンパレータには、常に同期ヘッダ(SH)が入力されることとなり、同期ヘッダ判定回数カウンタ40の値が、132以上となった場合には、フラグレジスタ30−16と対応付けられているコンパレータに入力された伝送情報を同期ヘッダ(SH)と判定し、伝送情報の同期を確立する。
(作用・効果)
以上説明した本実施形態に係るブロック同期回路10によれば、コンパレータは32式のみでよく、コンパレータが66式設けられるブロック同期回路101(図5参照)と比較すると、回路規模を格段に縮小することができる。
以上説明した本実施形態に係るブロック同期回路10によれば、コンパレータは32式のみでよく、コンパレータが66式設けられるブロック同期回路101(図5参照)と比較すると、回路規模を格段に縮小することができる。
さらに、ブロック同期回路10によれば、レジスタ11のビット幅は33ビットのみでよく、67ビット幅を必要とするレジスタ110が設けられたブロック同期回路100(図4参照)及びブロック同期回路101(図5参照)と比較すると、レジスタ11の規模、すなわち、回路規模を縮小することができる。
本実施形態に係るブロック同期回路10によれば、読み込まれた伝送情報の値が同期ヘッダ(SH)の値と一致するか否かを、全ビットについて2ビット(N1)単位で同時に判定する判定処理が実行されるため、伝送情報の同期確立までの時間を短縮することができ、高速に動作するブロック同期回路を提供することができる。
本実施形態に係るブロック同期回路10によれば、同期ヘッダ判定回数カウンタ40によって132回計数されるまで、判定処理、同期ヘッダ保持処理及びシフト処理が繰り返されるため、同期ヘッダ(SH)と同じ値を有するビットが66ビット周期で繰り返されることによって同期ヘッダ(SH)として誤検出される可能性を低減することができる。
本実施形態に係るブロック同期回路10によれば、構成が簡素な2ビットの排他的論理和(XOR)回路によって、コンパレータを構成することが可能なため、回路規模をさらに縮小することができる。
本実施形態に係るブロック同期回路10によれば、コンパレータ部20では、32ビット単位で判定処理が実行され、当該判定処理が132回実行されることによって、伝送情報の同期ヘッダを64回検出することができる。
すなわち、読込みビット数が、同期ヘッダ(SH)の繰り返し周期に相当するビット数とならない場合、つまり、N3≠N1+N2(32ビット≠2ビット+64ビット)の場合でも、ブロック同期回路10は、当該伝送情報の同期を確立することができ、多様な読込みビット数に柔軟に対応することができる。
特に、読込みビット数(N3)は、SP(Serial-to-Parallel)変換後の伝送情報のビット幅と同一になる場合が多く、2のn乗となることが多いが、多様な読込みビット数に対応できるブロック同期回路10は、従来のブロック同期回路(ブロック同期回路101)と比較して、その適用範囲が広い。
上述したように、本発明の一実施形態を通じて本発明の内容を開示したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、本実施形態では、64B/66B符号に基づいて符号化された伝送情報を例として、N1を2ビットとし、N2を64ビットとした形態について説明したが、N1及びN2は、2ビットや64ビット以外であってもよい。また、本実施形態では、N3を32ビットとしたが、N3は、32ビット以外であってもよい。
このように、本発明は、ここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は、上述の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
10…ブロック同期回路、11…レジスタ、20…コンパレータ部、20−1〜32…コンパレータ、30…フラグ・シフトレジスタ、30−1〜66…フラグレジスタ、40…同期ヘッダ判定回数カウンタ、100,101…ブロック同期回路、110…レジスタ、120…シフタ、130,130−1〜66コンパレータ、140,140−1〜66…同期ヘッダ判定回数カウンタ
Claims (4)
- 第1のビット数(N1)を有する同期ヘッダと、第2のビット数(N2)を有するユーザ情報とから構成される伝送情報を第3のビット数(N3)単位で読み込み、読み込んだ前記伝送情報である読込み伝送情報の中から前記同期ヘッダを検出して前記伝送情報の同期を確立するブロック同期回路であって、
前記第3のビット数(N3)と同数の同期ヘッダ比較部から構成される同期ヘッダ比較手段と、
前記第1のビット数(N1)及び前記第2のビット数(N2)の合計数と同数の同期ヘッダ検出保持部から構成され、前記同期ヘッダ比較部と前記同期ヘッダ検出保持部との対応付けを行う同期ヘッダ検出保持手段と
を備え、
前記同期ヘッダ比較手段は、前記同期ヘッダ比較部を用いて、前記読込み伝送情報の値が前記同期ヘッダの値と一致するか否かを、全ビットについて前記第1のビット数(N1)単位で同時に判定する判定処理を実行し、
前記同期ヘッダ検出保持部は、前記読込み伝送情報の値と前記同期ヘッダの値とが一致すると前記同期ヘッダ比較部によって判定された場合、所定の状態を保持する同期ヘッダ保持処理を実行し、
前記同期ヘッダ検出保持手段は、前記伝送情報が読み込まれる毎に、前記第3のビット数(N3)単位で前記対応付けをシフトさせるシフト処理を実行することを特徴とするブロック同期回路。 - 前記同期ヘッダ比較手段による前記同期ヘッダの判定回数を計数する同期ヘッダ判定回数計数部をさらに備え、
前記同期ヘッダ判定回数計数部によって所定回数が計数されるまで、前記判定処理、前記同期ヘッダ保持処理及び前記シフト処理が繰り返されることによって、前記伝送情報の同期を確立することを特徴とするブロック同期回路。 - 前記第1のビット数(N1)が2ビット、及び前記第2のビット数(N2)が64ビットであり、
前記同期ヘッダ比較部は、2ビットの排他的論理和回路によって構成されることを特徴とする請求項1または2に記載のブロック同期回路。 - 前記第3のビット数(N3)が32ビットであり、前記所定回数が132回であることを特徴とする請求項3に記載のブロック同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425390A JP2005184674A (ja) | 2003-12-22 | 2003-12-22 | ブロック同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425390A JP2005184674A (ja) | 2003-12-22 | 2003-12-22 | ブロック同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005184674A true JP2005184674A (ja) | 2005-07-07 |
Family
ID=34785284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003425390A Withdrawn JP2005184674A (ja) | 2003-12-22 | 2003-12-22 | ブロック同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005184674A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006137342A1 (ja) | 2005-06-24 | 2006-12-28 | Tokyo Ohka Kogyo Co., Ltd. | パターン被覆材料およびパターン形成方法 |
WO2010098266A1 (ja) * | 2009-02-27 | 2010-09-02 | 日本電気株式会社 | 局側終端装置、加入者側終端装置、光通信システム、エラー訂正方法、および記録媒体 |
JP2011502455A (ja) * | 2007-11-13 | 2011-01-20 | ファーウェイ テクノロジーズ カンパニー リミテッド | 受動光ネットワークにおけるデータ同期のための方法及びシステム |
JP2011066615A (ja) * | 2009-09-16 | 2011-03-31 | Nec Corp | 通信装置、通信システム、受信データ処理方法、および装置のプログラム |
-
2003
- 2003-12-22 JP JP2003425390A patent/JP2005184674A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006137342A1 (ja) | 2005-06-24 | 2006-12-28 | Tokyo Ohka Kogyo Co., Ltd. | パターン被覆材料およびパターン形成方法 |
JP2011502455A (ja) * | 2007-11-13 | 2011-01-20 | ファーウェイ テクノロジーズ カンパニー リミテッド | 受動光ネットワークにおけるデータ同期のための方法及びシステム |
US20120294609A1 (en) * | 2007-11-13 | 2012-11-22 | Huawei Technologies Co., Ltd. | Method and system for data synchronization in passive optical networks |
US8705964B2 (en) * | 2007-11-13 | 2014-04-22 | Huawei Technologies Co., Ltd. | Method and system for data synchronization in passive optical networks |
WO2010098266A1 (ja) * | 2009-02-27 | 2010-09-02 | 日本電気株式会社 | 局側終端装置、加入者側終端装置、光通信システム、エラー訂正方法、および記録媒体 |
JPWO2010098266A1 (ja) * | 2009-02-27 | 2012-08-30 | 日本電気株式会社 | 局側終端装置、加入者側終端装置、光通信システム、エラー訂正方法、およびプログラム |
JP2011066615A (ja) * | 2009-09-16 | 2011-03-31 | Nec Corp | 通信装置、通信システム、受信データ処理方法、および装置のプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100240873B1 (ko) | 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치 | |
JPS6068787A (ja) | フレ−ミングコ−ド検出回路 | |
JP2005184674A (ja) | ブロック同期回路 | |
US6697828B1 (en) | Optimized method and apparatus for parallel leading zero/one detection | |
JP2008204284A (ja) | シリアルインタフェース回路、及びシリアル受信器 | |
JP5508922B2 (ja) | フレーム同期のためのシステム及び方法 | |
JP2725486B2 (ja) | ポインタ処理回路 | |
JPH04144330A (ja) | フレーム検出回路 | |
JP2009188878A (ja) | マルチパス検出方法及び無線受信機 | |
JP3263567B2 (ja) | 誤り訂正装置 | |
JP2001313632A (ja) | Hdlcにおける固定データの検索方法 | |
JP2002281504A (ja) | 0/1検出回路 | |
JPH08307405A (ja) | フレーム同期検出装置 | |
JP2576682B2 (ja) | 制御符号判定回路 | |
JPH0394543A (ja) | 通信制御装置 | |
JP2005072714A (ja) | データ受信回路 | |
CN102916723A (zh) | 用户设备激活码检测方法及装置 | |
JPH11275175A (ja) | シルアル通信におけるノイズフィルタリング装置 | |
JPH0486048A (ja) | フレーム同期検出回路 | |
JPH03235427A (ja) | 符号化方式 | |
JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 | |
JP2009284384A (ja) | 検索回路 | |
JPH04100433A (ja) | フレーム同期はずれ判定方法 | |
JPH05260038A (ja) | ブロック同期選択制御回路 | |
JP2000278256A (ja) | ゼロ挿入回路及びゼロ挿入方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |