JP5312467B2 - 受動光ネットワークにおけるデータ同期のための方法及びシステム - Google Patents

Description

受動光ネットワークにおけるデータ同期のための方法及びシステムに関する。

本発明は、一般に、通信技術に関する。特に、本発明は、受動光ネットワーク（ＰＯＮ）におけるデータ同期を提供する方法及びシステムを提供する。特定の実施形態では、本発明は、最適化されたデータ開始（ＳＯＤ）シーケンスを使用した上り周期の技術、及びそのハードウェア実装を提供する。単なる例として、本発明は、ＰＯＮに適用されるものとして説明されるが、本発明はより広い適用範囲を有するということを理解されたい。例えば、本発明は、データ同期のために特定のシーケンスを使用する任意の通信システムに適用可能である。本出願の読みやすさと明確さとを向上させるために、頭字語が使用される。以下に頭字語を列挙する。

ＰＯＮ 受動光ネットワーク（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）

ＶｏＩＰ ボイスオーバインターネットプロトコル（Ｖｏｉｃｅ Ｏｖｅｒ Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）

ＨＤＴＶ 高精細度テレビ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）

ＯＬＴ 光回線終端装置（Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ）

ＯＮＵ 光ネットワークユニット（Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ）

ＯＤＮ 光分配ネットワーク（Ｏｐｔｉｃａｌ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｎｅｔｗｏｒｋ）

ＴＤＭ 時分割多重（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）

ＴＤＭＡ 時分割多元接続（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）

ＩＤ アイデンティフィケーション（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）

ＳＯＤ データ開始（Ｓｔａｒｔ ｏｆ Ｄａｔａ）

ＢＤ バーストデリミタ（Ｂｕｒｓｔ Ｄｅｌｉｍｉｔｅｒ）

ＨＦＰ 高周波パターン（Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｐａｔｔｅｒｎ）

ＡＧＣ 自動利得制御（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）

ＣＤＲ クロックアンドデータリカバリ（Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）

ＦＳＣ 疑似同期候補（Ｆａｌｓｅ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｃａｎｄｉｄａｔｅｓ）

ＨＤ ハミング距離（Ｈａｍｍｉｎｇ Ｄｉｓｔａｎｃｅ）

ＨＤＣ ハミング距離計算（Ｈａｍｍｉｎｇ Ｄｉｓｔａｎｃｅ Ｃａｌｃｕｌａｔｉｏｎ）

ＳＤＭ 同期決定モジュール（Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｄｅｃｉｓｉｏｎ Ｍｏｄｕｌｅ）

ＭＳＢ 最上位ビット（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）

ＬＳＢ 最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）

ＰＯＮは、最も将来性のあるアクセスネットワーク技術の１つである。このタイプのネットワークは、低い維持費、高い帯域幅、低い実装コスト、及びその他を含む、多くの利点を提供する。ＰＯＮは、ＶｏＩＰ、データ伝送、ＨＤＴＶなどの、マルチプレイの適用例のための理想的なプラットフォームである。

通常、ＰＯＮは、光回線終端装置（ＯＬＴ）と、いくつかの光ネットワークユニット（ＯＮＵ）と、スプリッタ／カプラを有する光分配ネットワーク（ＯＤＮ）とを含む、ツリートポロジに基づくポイントツーマルチポイント媒体として実装される。ＰＯＮの最も魅力的な特徴の１つは、ＰＯＮがＯＤＮ内にいかなる能動部品も必要としないということである。

通常、ＰＯＮシステムは、全ての加入ＯＮＵが光ファイバを介してＯＬＴを共有することができるように、ポイントツーマルチポイントアクセスプロトコルを使用する。例えば、下り伝送のための時分割多重（ＴＤＭ）ブロードキャストと、上り伝送のための時分割多元接続（ＴＤＭＡ）とは、現在のＰＯＮシステムにおいて広く使用されている。

単なる例として、図１は、ＰＯＮシステムにおける下り伝送処理を示す。図１におけるように、ＯＬＴは、下り伝送において、全ての加入ＯＮＵに信号をブロードキャストし、宛先ＯＮＵは、それに属するパケットを、パケットの宛先アイデンティフィケーション（ＩＤ）に従って抽出し、全てのその他のパケットを破棄する。例えば、ＯＮＵ−１は、その宛先ＩＤを有するパケットを抽出して、それに対応するエンドユーザに送信し、ＯＮＵ−２は、パケット−２をそのエンドユーザに送信し、以下同様である。

単なる例として、図２は、ＰＯＮシステムにおける上り伝送処理を示す。ＯＮＵは、その信号を、ＰＯＮシステムの上りチャネルにおいて、従来のポイントツーポイント連続モード伝送とは異なる、バーストモードで伝送する。ＯＮＵは、最初に、ＯＬＴとの通信リンクを設定し、その後、ＯＬＴは、ＴＤＭＡ方式で、異なるＯＮＵに異なるタイムスロットを割り当て、これにより、それらのＯＮＵの信号は、それらの信号がＯＤＮ内のカプラに到着した場合に相互にオーバラップしない。図２に示すように、ＯＮＵ−１は、その信号を、そのタイムスロット（すなわち、Ｎｏ．１）内で送信するのみであり、ＯＮＵ−２は、その信号を、そのタイムスロット（すなわち，Ｎｏ．２）内で送信し、以下同様である。

図３は、上りデータのフレーム構成を示す簡略図である。高周波パターン（ＨＦＰ）「0x 55 55...」（0xは１６進数を意味し、その２進表記は01010101 01010101...である）は、自動利得制御（ＡＧＣ）及びクロックアンドデータリカバリ（ＣＤＲ）のためにＯＬＴによって使用される特別なプリアンブルシーケンスである。ＨＦＰの後には、長さ６６ビットのデータ開始＜ＳＯＤ＞デリミタ（又は、バーストデリミタ（ＢＤ）と呼ばれる）が続く。ＳＯＤは、データフレームの境界をデリニエートするために使用される。ＳＯＤデリミタの長さは、６６ビットのデータフレーム構成に適合するようにするものである。ＦＥＣ保護された「．．．」とラベル付けされた区間は、デスクランブラ再同期及びコードワードデリニエーションのためにＯＬＴによって使用される１つ又は複数のＩＤＬＥブロックであってもよい。データは、この（これらの）ＩＤＬＥブロックの後に追加される。

ＳＯＤは、データ同期において有用である。図４は、ＳＯＤと疑似同期候補（ＦＳＣ）との間の相関を示す簡略図である。ＯＬＴは、入力信号を検出し、信号をＯＬＴのクロック基準と同期させた後で、受信信号を境界検出器に送る。ＳＯＤ相関器が、ＳＯＤデリミタと受信信号との間の相関を調べるために、境界検出器モジュール内に組み込まれている。ＳＯＤ相関器は、ＳＯＤデリミタと受信した６６ビットデータとの間のハミング距離（ＨＤ）を計算して、バースト同期の妥当性検査を判定し、これは、データフレームの境界をデリニエートするのと同じである。疑似ロック同期が発生すると、短縮されたデータフレームがその上位レイヤに出力され、これによりシステム性能が劣化する場合がある。従って、使用されるＳＯＤデリミタは、できるだけ低い疑似ロック確率を提供するものでなければならない。ＳＯＤデリミタは、ＳＯＤデリミタとＦＳＣとの間の相関を最小にするように、言い換えると、ＳＯＤデリミタとＦＳＣとの間のＨＤを最大にするように設計されなければならない。

ここでわかるように、光ネットワークにおけるデータ同期のための、様々な従来の技術が利用可能である。残念ながら、それらの技術は、様々な理由で、多くの場合、不十分である。

従って、データ同期のための改良されたシステム及び方法が望まれている。

本発明は、一般に、通信技術に関する。特に、本発明は、ＰＯＮにおけるデータ同期を提供する方法及びシステムを提供する。特定の実施形態では、本発明は、最適化されたＳＯＤシーケンスを使用した上り同期の技術、及びそのハードウェア実装を提供する。単なる例として、本発明は、ＰＯＮに適用されるものとして説明されるが、本発明はより広い適用範囲を有するということを理解されたい。例えば、本発明は、データ同期のために特定のシーケンスを使用する任意の通信システムに適用可能である。

一実施形態によれば、本発明は、光通信ネットワークにおいて上りデータ同期を提供する方法を提供する。本発明の方法は、ＯＮＵからデータを送信することを含む。データは、ヘッダシーケンスと、同期セグメントと、データセグメントとを有する第１のデータフレームを含む。同期セグメントは、第１の数の、非ゼロ値を有するビットと、第２の数の、ゼロの値を有するビットとを含む、６６ビットを含む。第１の数は、第２の数とは異なる。本発明の方法は、ＯＬＴによって、少なくとも第１のデータフレームを受信することを更に含む。本発明の方法は、第１のデータフレームを処理することを更に含む。本発明の方法は、第１のデータフレームの第１のセグメントを選択することを更に含み、第１のセグメントは６６ビットを含む。本発明の方法は、第１のセグメントを同期デリミタと比較することを更に含む。更に、本発明の方法は、第１のセグメントに基づいてハミング距離を判定することを含む。本発明の方法は、データフレームの境界を決定することを更に含む。

別の実施形態によれば、本発明は、複数のＯＮＵを含むＰＯＮシステムを提供する。光ネットワークは、トランスミッタを含む。各ＯＮＵは、トランスミッタを使用して、ＴＤＭＡ方式でデータを送信するように構成される。データは、ヘッダシーケンスと、同期セグメントと、データセグメントとを有する第１のデータフレームを含む。同期セグメントは、第１の数の、非ゼロ値を有するビットと、第２の数の、ゼロの値を有するビットとを含む、６６ビットを含む。第１の数は、第２の数とは異なる。システムは、ＯＬＴを更に含む。ＯＬＴは、少なくとも第１のデータフレームを受信するように構成されたレシーバを含む。ＯＬＴは、第１のデータフレームを記憶するためのシフトレジスタを更に含む。ＯＬＴは、第１のセグメントを同期デリミタと比較するための論理回路を含む。ＯＬＴは、第１のセグメントに基づいてハミング距離を判定するためのハミング距離モジュールを更に含む。ＯＬＴは、第１のデータフレームの境界を決定する同期決定モジュール（ＳＤＭ）を含む。

本発明の実施形態は、従来技術に勝る様々な利点を提供するということを理解されたい。特に、最適化された同期デリミタシーケンスと、そのハードウェアとを使用することによって、同期処理は、速度及び信頼性の両方について最適化される。加えて、本発明の実施形態は、従来のシステムに最小限の修正を加えたものを使用して、かつ／又は、従来のシステムに最小限の修正を加えたものと組み合わせて、容易に実施されることが可能である。以下に記載する、その他の利益も存在する。

実施形態に応じて、これらの利益のうちの１つ以上が達成されることが可能である。本発明の、これらの利益と、様々な追加の目的、特徴、及び利点とは、以下の詳細な説明及び添付の図面を参照することによって十分に理解することができる。

ＰＯＮシステムにおける下り伝送処理を示す。 ＰＯＮシステムにおける上り伝送処理を示す。 上りデータのフレーム構成を示す簡略図である。 ＳＯＤデリミタと疑似同期候補との間の相関を示す簡略図である。 ＰＯＮシステムにおけるＯＮＵからＯＬＴへの上り伝送を示す簡略図である。 データフレーム内で使用されているＳＯＤデリミタを示す簡略図である。 本発明の一実施形態による、１０Ｇ ＥＰＯＮシステムの上りデータフレーム構成を示す簡略図である。 本発明の一実施形態による、ＳＯＤ相関器の同期回路を示す簡略図である。 本発明の一実施形態による、ＳＯＤデリミタロジックを提供するためのハードロジックを示す簡略図である。 既存の技術と本発明の一実施形態との間での、疑似ロック確率の比較を示すグラフである。 本発明の一実施形態による、１０Ｇ ＥＰＯＮシステムの上りデータフレーム構成を示す簡略図である。

本発明は、一般に、通信技術に関する。特に、本発明は、ＰＯＮにおけるデータ同期を提供する方法及びシステムを提供する。特定の実施形態では、本発明は、最適化されたＳＯＤシーケンスを使用した上り同期の技術、及びそのハードウェア実装を提供する。単なる例として、本発明は、ＰＯＮに適用されるものとして説明されるが、本発明はより広い適用範囲を有するということを理解されたい。例えば、本発明は、データ同期のために特定のシーケンスを使用する任意の通信システムに適用可能である。

上述のように、従来のデータ同期技術は、以下で詳細に説明する様々な理由で、多くの場合、不十分である。

図５は、ＰＯＮシステムにおけるＯＮＵからＯＬＴへの上り伝送を示す簡略図である。ＦＥＣコードワードが構成されて、フレームフォーメータ（Ｆｒａｍｅ Ｆｏｒｍａｔｏｒ）内で上りデータフレームが形成される。

ＨＦＰ及びＳＯＤデリミタシーケンスが、次に、図３に示すように、データフレームの先頭にそれぞれ追加される。現在使用されているＳＯＤは、６６ビットの２進シーケンスである。例えば、２進シーケンスは｛00 01010100 10101110 11111001 11011010 01111000 00111101 11000010 01000110｝であり、その１６進表現は｛Ox 0 54 AE F9 DA 78 3D C2 46｝である。最初の１６進数すなわち先頭の数を除く、全ての１６進数は、４つの２進ビットを表し、最初の１６進数すなわち先頭の数は、２つの２進ビットを表す、ということに留意されたい。現在使用されているＳＯＤデリミタと、ＦＳＣとの最小距離は、３１である。例として、図６は、データフレーム内で使用されているＳＯＤデリミタを示す簡略図である。

ＰＯＮシステムでは、加入ＯＮＵとＯＬＴとの間の距離は様々であり、従って、光信号パワー損失とチャネルペナルティとは、ＯＮＵによって異なる。例えば、信号のパワーレベルは、それらの信号がＯＬＴに到着する際に、様々である。従って、受信パワーレベルを自動的に調節し、受信信号をＯＬＴのクロック基準と正確に同期させることは、通常、ＯＬＴにとっての必要条件である。通常、これらの機能は、ＯＬＴ内のＡＧＣ及びＣＤＲモジュールによって実行される。

ＯＬＴ側において、境界検出器は、ＳＯＤ相関器を含む。特に、ＳＯＤ相関器は、ＯＮＵからの上り信号のデータフレーム境界をデリニエートするために使用される。例えば、図３に示すように、ＳＯＤデリミタはＦＥＣコードによって保護されず、ビット誤り確率は比較的高い。送信されたＳＯＤデリミタは、受信側において、ビット誤りによって損なわれている可能性が非常に高いことが多いので、ＳＯＤ相関器はビット誤りを許容する必要がある。例えば、ＳＯＤ相関器によって許容されることが可能なビット誤りの数は、所定の同期閾値によって規定される。多くの場合、ＳＯＤ相関器内の同期閾値は、稼働中のビット誤りレベルに従って決定される。

好適な同期閾値を設定することによって、ＯＬＴのＳＯＤ相関器は、受信信号を迅速に効果的にデリニエートして、疑似ロック発生の平均時間を最小化することが可能である。一般に、従来のシステムでは、ＳＯＤ相関器の同期閾値を１２に設定する。ＳＯＤデリミタと６６ビットの受信データとの間の計算されたＨＤが１２未満である場合、ＯＬＴは、受信信号との同期の成功を宣言する。他方、ＨＤが１２以上である場合は、同期の成功が宣言されるまで、受信信号が１ビットだけシフトさせられ、ＳＯＤ相関器が、ＳＯＤデリミタと新たな６６ビットデータとの間のＨＤを再計算する。

上述の従来のアプローチには様々な問題がある。特に、ＳＯＤデリミタはＦＥＣコードによって保護されないため、伝送チャネル上のＳＯＤデリミタのビット誤り確率は、しばしば高い。結果として、ＳＯＤデリミタとＦＳＣとの間の大きなＨＤを有することが、ＳＯＤデリミタに要求される。例えば、従来のＳＯＤデリミタとＦＳＣとは、３１に等しい最小ＨＤを有する。

しかし、理論的に提案される、ＳＯＤデリミタとＦＳＣとの間の最小ＨＤは、次の式１を使用して計算することが可能である。

ＳＯＤ相関器の性能を計算することを可能にする、理論的に提案される、最大同期閾値の値は、次の式２を使用して計算することが可能である。

本発明の目的は、理論的に提案される値に適合する、データ開始＜ＳＯＤ＞デリミタの組を提供することであるということを理解されたい。例えば、ＳＯＤデリミタとＦＳＣとの間の最小ＨＤは、３２である。

特定の実施形態では、本発明は、１つ以上のＳＯＤデリミタの使用に基づくＳＯＤ相関回路を提供する。特に、その実施形態は、様々な同期閾値のための高速同期アルゴリズムを提供する。

適用例に応じて、様々なＳＯＤデリミタが使用されてもよい。例として、次の表１は、５つの例示的なＳＯＤデリミタを示す。

表１に示すＳＯＤデリミタは、理論的に提案される、ＳＯＤデリミタとＦＳＣとの間の最小ＨＤに適合する。特に、これらのＳＯＤデリミタは、１６個の「０」と１７個の「１」とを、３３個の偶数位置上及び３３個の奇数位置上で有するか、又はその逆である。結果として、ＳＯＤが有する「０」の数は、「１」の数と等しくない（例えば、３２個の「０」と３４個の「１」、又は３４個の「０」と３２個の「１」）。例として、これらの全てのＳＯＤデリミタは、それらの２進表記では、全てが、説明した要件に適合する。例えば、以下のＳＯＤデリミタは１６進数で示されており、それらの２進表記は、３４個の「０」と３２個の「１」とを有する。

0x 1 16 A2 DC 69 FO CD EE 40

01 00010110 10100010 11011100 01101001 11110000 11001101 11101110 01000000

0x 1 5A E3 94 B6 66 C7 E0 03

01 01011010 11100011 10010100 10110110 01100110 11000111 11100000 00000011

0x 1 7F A0 96 0E 14 A7 33 66

01 01111111 10100000 10010110 00001110 00010100 10100111 00110011 01100110

0x 1 70 3A 08 6D ED 4E 99 66

01 01110000 00111010 00001000 01101101 11101101 01001110 10011001 01100110

次のデリミタは、３２個の「０」と３４個の「１」とを有する。

0x 0 41 BD B2 B3 D5 A7 C8 F0

00 01000001 10111101 10110010 10110011 11010101 10100111 11001000 11110000

表１に示すＳＯＤデリミタは、理論的に提案される、ＳＯＤデリミタとＦＳＣとの間の最小ＨＤに適合する。例えば、それらのＳＯＤデリミタ、及び本発明によって企図されるその他のＳＯＤデリミタは、従来のＳＯＤデリミタに取って代わるために使用されてもよく、それにより、複雑さを追加することも、既存のデータフレーム構成を修正することもなしに、最小ＨＤは３１から３２に増加させられることが可能である。言い換えると、本発明は、いかなる追加コストもなしに、疑似ロック確率を減少させることが可能である。

一実施形態では、ＳＯＤデリミタは、理論的に提案される、ＳＯＤデリミタとＦＳＣとの間の最小ＨＤの値に適合する。ＳＯＤデリミタは、１６個の「０」と１７個の「１」とを、３３個の偶数位置上及び３３個の奇数位置上で有するか、又はその逆でなければならない。従って、「０」の数は、「１」の数と同じであってはならない（例えば、３２個の「０」と３４個の「１」、又は３４個の「０」と３２個の「１」）。

実施形態を実施するための、１６進シーケンスの２進表記は、長さ６６ビットのシーケンスである。例えば、｛0x 1 16 A2 DC 69 FO CD EE 40｝の２進表記は、｛01 00010110 10100010 11011100 01101001 11110000 11001101 11101110 01000000｝である。最初の１６進数すなわち先頭の数を除く、全ての１６進数は、４つの２進ビットを表し、最初の１６進数すなわち先頭の数は、２つの２進ビットを表す、ということに留意されたい。

図７は、本発明の一実施形態による、１０Ｇ ＥＰＯＮシステムの上りデータフレーム構成を示す簡略図である。この図は、単なる例であり、特許請求の範囲を不当に制限すべきではない。当業者は、多くの変形、代替、及び修正を認識するであろう。図７に示すように、表１内に示されたＳＯＤデリミタが、データフレーム内で使用される。

本発明の実施形態は、広い適用範囲を有し、ＳＯＤデリミタを、受信信号との同期のために、又はデータフレームの境界をデリニエートするために使用する、任意のシステムにおいて使用されることが可能である、ということを理解されたい。特定の実施形態では、本発明は、ＩＥＥＥ ８０２．３規格に基づく１０Ｇ ＥＰＯＮシステムにおいて使用される。

ＯＮＵトランスミッタ側で、ＳＯＤデリミタ及びＨＦＰが、ＦＥＣコード化されたデータフレームの先頭に追加される。例えば、ＨＦＰは、送信される上り信号のプリアンブルとして使用される。

ＯＬＴレシーバ側で、ＳＯＤ相関器が、受信信号とＳＯＤデリミタとの間のＨＤを計算して、ＨＤがシステムの同期閾値未満であるかどうかを調べる。従来のシステムとは異なり、同期閾値は、システムの要件に応じて調節可能である。例えば、Ｔが０に設定されている場合、疑似ロック確率は最小化されることが可能である。

図８Ａは、本発明の一実施形態による、ＳＯＤ相関器の同期回路を示す簡略図である。この図は、単なる例であり、特許請求の範囲を不当に制限すべきではない。当業者は、多くの変形、代替、及び修正を認識するであろう。図８Ａに示すように、シフトレジスタが、受信ＯＮＵパケットを処理して、処理されたパケットをハミング距離計算（ＨＤＣ）モジュールに提供するために使用される。ハミング距離計算モジュールは、ハミング距離計算に基づいて、デリニエーションを判定する。

図８Ｂは、本発明の一実施形態による、ＳＯＤデリミタロジックを提供するためのハードロジックを示す簡略図である。この図は、単なる例であり、特許請求の範囲を不当に制限すべきではない。当業者は、多くの変形、代替、及び修正を認識するであろう。図示されているように、この特定の状況についてのＳＯＤデリミタは、「0x 1 16 A2 DC 69 FO CD EE 40」である。

ＯＬＴがＯＮＵからの上り信号を検出する限り、ＯＬＴは、そのクロック基準を上り信号と同期させる。ＯＬＴは、次に、受信データを、ＳＯＤ相関器のシフトレジスタ内に送る。シフトレジスタが６６ビットの受信データで満たされたら、シフトレジスタは、それらの６６ビットを、ＳＯＤデリミタに基づく電気回路を通過させる。電気回路は、ＳＯＤデリミタの全てのビットが、シフトレジスタからＨＤＣモジュールまでを形成する直接電子ロジックに応答するように規定される。ＳＯＤデリミタの対応するビットのビットが「０」である場合、最初に受信されたデータビットが変更されずにＨＤＣモジュールに送られる。他方、ＳＯＤの対応するビットが「１」である場合、受信データビットの２進補数値がＨＤＣモジュールに渡される（すなわち、「０」が「１」に変更され、又は「１」が「０」に変更される）。ＨＤＣモジュールは、対応するＨＤを計算し、出力を同期決定モジュール（ＳＤＭ）に渡す。最後に、ＳＤＭは、それが有効な同期であるかどうかを判定する。同期の成功が宣言された場合、ＯＬＴはデータフレームの開始を認識し、データの受信を開始する。

一実施形態では、本発明は、ＳＤＭからの２進フォーマットのＨＤに関する高速同期アルゴリズムを提供する。このアルゴリズムは、６６ビットのＳＯＤデリミタを使用して実施される。ＳＯＤデリミタと、全ての可能な６６ビットの２進シーケンスとの間の最小ＨＤは０である。ＳＯＤデリミタと、全ての可能な６６ビットの２進シーケンスとの間の最大ＨＤは６６である。２⁶＜６６＜２⁷なので、もたらされたＨＤを２進フォーマットで表すためには、少なくとも７つの２進ビットが必要とされる。

表２によれば、ＳＤＭは、最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）までの連続した「０」ビットの数を計数して、同期閾値ＴがＴ＝８＝２³又はＴ＝１６＝２⁴に設定された場合に、有効な同期であるかどうかを判定することが可能である。例えば、Ｔ＝８の場合、ＳＤＭは、最初の４つの連続したビットが０であるかどうかを調べる必要があるのみである。

２進表記のＨＤを表すために必要とされるビット数がｎであり、同期閾値がＴ＝２^mに設定されると仮定する（ここで、０≦ｍ≦ｎ）。その場合、ＳＤＭは、最初のｎ−ｍ個の連続したビットが０であるかどうかを調べることによって、有効な同期であるかどうかを判定することができる。それらが全て０である場合、ＳＤＭは、同期の成功を宣言することができる。それ以外の場合、シフトレジスタが１ビットシフトさせて、ＳＯＤデリミタを使用して調べられる「新たな」６６ビットのデータが得られる。

本発明の様々な実施形態は、従来技術に勝る多くの利点を提供するということを理解されたい。特に、本発明によるＳＯＤデリミタを使用して実施されたデータフレームは、疑似ロック確率を減少させることが可能である。同時に、この実施は、複雑さのオーバヘッドを全く導入しない。

図９は、既存の技術と本発明の一実施形態との間での、疑似ロック確率の比較を示すグラフである。一例として、ＨＦＰの長さは４０００ビットである。図９のグラフから、本発明の実施形態では、疑似ロック確率ははるかに低いということがわかる。点線は、閾値Ｔ＝１２を表し、破線は、閾値Ｔ＝１５を表す。

従来のシステムと比較した場合、本発明の実施形態は、より良好な性能に加えて、柔軟性の向上も提供する。例えば、同期閾値Ｔは、システム要件に応じて調節可能である。様々な閾値のための高速同期アルゴリズムが採用されることが可能である。

特に、本発明の実施形態は、５つのデータ開始＜ＳＯＤ＞デリミタを提供する。ＳＯＤデリミタのそれぞれは、イーサネット（登録商標）ＰＯＮの上り伝送のために理想的に好適である。

実施形態において、ＨＦＰは、「０」で終わる「10101010 10101010 ...」のような２進表記を有してもよい。このＨＦＰは、ＡＧＣ及びＣＤＲ機能をやはり提供することが可能である。この実施形態において、ＳＯＤの１６進数は｛0x C D5 8A 60 A4 El 43 BC 9D｝であり、その２進シーケンスは｛11 10101011 01010001 00000110 00100101 10000111 11000010 00111101 10111001｝である。現在使用されているＳＯＤデリミタとＦＳＣとの最小距離は、３１である。

「０」で終わる２進シーケンス「10101010 10101010 ...」が、システム内でＨＦＰとして使用される場合、ＳＯＤデリミタとＦＳＣとの間のＨＤに適合するＳＯＤデリミタは、表１で提供されたＳＯＤデリミタの補数形式である。対応するＳＯＤデリミタを、表３に示す。

表３に示すＳＯＤデリミタは、理論的に提案される、ＳＯＤデリミタとＦＳＣとの間の

最小ＨＤに適合する。特に、これらのＳＯＤデリミタは、１６個の「１」と１７個の「０」とを、３３個の偶数位置上及び３３個の奇数位置上で有するか、又はその逆である。結果として、ＳＯＤが有する「０」の数は、「１」の数と等しくない（例えば、３２個の「０」と３４個の「１」、又は３４個の「０」と３２個の「１」）。例として、これらの全てのＳＯＤデリミタは、それらの２進表記では、全てが、説明した要件に適合する。例えば、以下のＳＯＤデリミタは１６進数で示されており、それらの２進表記は、３４個の「０」と３２個の「１」とを有する。

0x 4 97 BA C4 69 F0 4C 88 FD

10 11101001 01011101 00100011 10010110 00001111 00110010 00010001 10111111

0x 4 A5 38 D6 92 99 1C F8 3F

10 10100101 00011100 01101011 01001001 10011001 00111000 00011111 11111100

0x 4 01 FA 96 8F D7 1A 33 99

10 10000000 01011111 01101001 11110001 11101011 01011000 11001100 10011001

0x 4 F1 A3 EF 49 48 8D 66 99

10 10001111 11000101 11110111 10010010 00010010 10110001 01100110 10011001

次のデリミタは、３２個の「１」と３４個の「０」とを有する。

0x C 7D 42 B2 32 54 1A EC F0

11 10111110 01000010 01001101 01001100 00101010 01011000 00110111 00001111

２進ビット及びフィールド（フィールドにつき８ビット）位置のＬＳＢは、左側にある。１６進数は、通常の１６進表記で示され、２つの１６進数が、１つの対応するフィールドを表す。例えば、（表３に示されている）フィールド「0x BA」は、６６ビットのＳＯＤデリミタ１の１１番目〜１８番目のビットを表す、01011101として送信される。各フィールドのＬＳＢは、フィールドの最小番号位置に配置され、フィールドの最初に送信されるビットである。最初の１６進数すなわち先頭の数を除き、１６進数は、４つの２進ビットを表し、最初の１６進数すなわち先頭の数は、対応する４つの２進ビット表現の２つのＭＳＢを表す、ということに留意されたい。例えば、「0x 4」の２進表現は「0010」であり、最初の１６進数「0x 4」は10を表す。

図１０は、本発明の一実施形態による、１０Ｇ ＥＰＯＮシステムの上りデータフレーム構成を示す簡略図である。この図は、単なる例であり、特許請求の範囲を不当に制限すべきではない。当業者は、多くの変形、代替、及び修正を認識するであろう。図７に示すように、表３内に示されたＳＯＤデリミタが、データフレーム内で使用される。

実施形態において、ＨＦＰは、ｎ個の連続した特定の６６ビットブロックのシーケンスであってもよく、ここで、６６ビットブロックは「10 1111 1101 0000 0010 0001 1000 1010 0111 1010 0011 1001 0010 1101 1101 1001 1010」としての２進表記を有し、その１６進表現は｛0x 4 BF 40 18 E5 C5 49 BB 59｝である。このＨＦＰは、高速ＰＯＮシステム（例えば、１０Ｇ−ＥＰＯＮシステム）に好適であり、ＡＧＣ及びＣＤＲ機能のために良いだけでなく、ＯＬＴのレシーバ側でピーク検出器又はイコライザを適用するためにも好適である。この実施形態において、ＳＯＤの１６進数は｛0x 8 6B F8 D8 12 D8 58 E4 AB｝であり、その２進シーケンスは｛01 1101 0110 0001 1111 0001 1011 0100 1000 0001 1011 0001 1010 0010 0111 1101 0101｝である。現在使用されているＳＯＤデリミタとＦＳＣとの最小ハミング距離は、３０である。

上記のＨＦＰがシステム内で使用される場合の、ＳＯＤデリミタとＦＳＣとの間の大きなＨＤを有するＳＯＤデリミタを、表４に示す。

これらのＳＯＤデリミタは、１４個の「１」と１９個の「０」とを、３３個の偶数位置上及び３３個の奇数位置上で有するか、又はその逆である。結果として、ＳＯＤが有する「０」の数は、「１」の数と等しい（例えば、３３個の「０」と３３個の「１」）。例として、これらの全てのＳＯＤデリミタは、それらの２進表記では、全てが、説明した要件に適合する。例えば、以下のＳＯＤデリミタは１６進数で示されており、それらの２進表記は、３３個の「０」と３３個の「１」とを有する。

0x 8 6B F8 D8 12 D8 58 E4 AB

01 11010110 00011111 00011011 01001000 00011011 00011010 00100111 11010101

２進ビット及びフィールド（フィールドにつき８ビット）位置のＬＳＢは、左側にある。１６進数は、通常の１６進表記で示され、２つの１６進数が、１つの対応するフィールドを表す。例えば、（表３に示されている）フィールド「0x BA」は、６６ビットのＳＯＤデリミタ１の１１番目〜１８番目のビットを表す、01011101として送信される。各フィールドのＬＳＢは、フィールドの最小番号位置に配置され、フィールドの最初に送信されるビットである。最初の１６進数すなわち先頭の数を除き、１６進数は、４つの２進ビットを表し、最初の１６進数すなわち先頭の数は、対応する４つの２進ビット表現の２つのＭＳＢを表す、ということに留意されたい。例えば、「0x 4」の２進表現は「0010」であり、最初の１６進数「0x 4」は10を表す。

本発明の特定の実施形態について説明してきたが、説明した実施形態と同等のその他の実施形態が存在するということが、当業者によって理解されるであろう。従って、本発明は、特定の例示した実施形態によって限定されるものではなく、添付の特許請求の範囲によってのみ限定されるということを理解されたい。

実施形態において、ＨＦＰは、ｎ個の連続した特定の６６ビットブロックのシーケンスであってもよく、ここで、６６ビットブロックは「10 0111 1101 0110 0000 1010 1001 1111 0101 1000 0010 1010 0111 1101 0110 0000 1010」としての２進表記を有し、その１６進表現は｛0x 4 BE 06 95 AF 41 E5 6B 50｝である。このＨＦＰは、高速ＰＯＮシステム（例えば、１０Ｇ−ＥＰＯＮシステム）に好適であり、ＡＧＣ及びＣＤＲ機能のために良いだけでなく、ＯＬＴのレシーバ側でピーク検出器又はイコライザを適用するためにも好適である。この実施形態において、ＳＯＤの１６進数は｛0x 4 BE E4 B1 DA AA 13 18 B1｝であり、その２進シーケンスは｛10 0111 1101 0010 0111 1000 1101 0101 1011 0101 0101 1100 1000 0001 1000 1000 1101｝である。現在使用されているＳＯＤデリミタとＦＳＣとの最小距離は、３１である。

上記のＨＦＰがシステム内で使用される場合の、ＳＯＤデリミタとＦＳＣとの間の大きなＨＤを有するＳＯＤデリミタを、表５に示す。

これらのＳＯＤデリミタは、１４個の「１」と１９個の「０」とを、３３個の偶数位置上及び３３個の奇数位置上で有するか、又はその逆である。奇数ビット及び偶数ビット上の「０」及び「１」の数は交差組み合わせを構成し、奇数ビット上に、１４個の「０」と１９個の「１」とが存在する場合、偶数ビット上には、１９個の「０」と１４個の「１」とが存在する。結果として、ＳＯＤが有する「０」の数は、「１」の数と等しい（例えば、３３個の「０」と３３個の「１」）。例として、これらの全てのＳＯＤデリミタは、それらの２進表記では、全てが、説明した要件に適合する。例えば、以下のＳＯＤデリミタは１６進数で示されており、それらの２進表記は、３３個の「０」と３３個の「１」とを有する。

0x 4 BE E4 B1 DA AA 13 18 B1

10 01111101 00100111 10001101 01011011 01010101 11001000 00011000 10001101

0x 4 BE A4 03 50 32 BF 3A E3

10 01111101 00100101 11000000 00001010 01001100 11111101 01011100 11000111

0x C AE 85 47 BE 2B 06 24 A7

11 01110101 10100001 11100010 01111101 11010100 01100000 00100100 11100101

0x 4 FE 82 16 48 79 BA 98 B3

10 01111111 01000001 01101000 00010010 10011110 01011101 00011001 11001101

２進ビット及びフィールド（フィールドにつき８ビット）位置のＬＳＢは、左側にある。１６進数は、通常の１６進表記で示され、２つの１６進数が、１つの対応するフィールドを表す。例えば、（表３に示されている）フィールド「0x BA」は、６６ビットのＳＯＤデリミタ１の１１番目〜１８番目のビットを表す、01011101として送信される。各フィールドのＬＳＢは、フィールドの最小番号位置に配置され、フィールドの最初に送信されるビットである。最初の１６進数すなわち先頭の数を除き、１６進数は、４つの２進ビットを表し、最初の１６進数すなわち先頭の数は、対応する４つの２進ビット表現の２つのＭＳＢを表す、ということに留意されたい。例えば、「0x 4」の２進表現は「0010」であり、最初の１６進数「0x 4」は10を表す。

本発明の特定の実施形態について説明してきたが、説明した実施形態と同等のその他の実施形態が存在するということが、当業者によって理解されるであろう。従って、本発明は、特定の例示した実施形態によって限定されるものではなく、添付の特許請求の範囲によってのみ限定されるということを理解されたい。

Claims (7)

1. 光通信ネットワークにおいて上りデータ同期を提供する方法であって、
   光ネットワークユニットから、ヘッダシーケンスと、６６ビットからなる同期セグメントと、データセグメントと、からなる第１のデータフレームからなるデータを送信することを含み、
   前記同期セグメントは、
   ２進表記のシーケンス１：
   10 0111 1101 0010 0111 1000 1101 0101 1011 0101 0101 1100 1000 0001 1000 1000 1101
   ２進表記のシーケンス２：
   10 0111 1101 0010 0101 1100 0000 0000 1010 0100 1100 1111 1101 0101 1100 1100 0111
   ２進表記のシーケンス３：
   11 0111 0101 1010 0001 1110 0010 0111 1101 1101 0100 0110 0000 0010 0100 1110 0101
   ２進表記のシーケンス４：
   10 0111 1111 0100 0001 0110 1000 0001 0010 1001 1110 0101 1101 0001 1001 1100 1101、
   というシーケンス１〜４のうちのいずれか一つからなる、
   方法。
2. 更に、
   光回線終端装置によって、少なくとも前記第１のデータフレームを受信し、
   前記第１のデータフレームを処理し、
   前記第１のデータフレームの６６ビットからなる第１のセグメントを選択し、
   前記第１のセグメントを同期デリミタと比較し、
   前記第１のセグメントに基づいてハミング距離を判定し、
   前記第１のデータフレームの境界を決定する、請求項１記載の方法。
3. 更に、
   前記第１のデータフレームをシフトさせ、
   第２のセグメントを選択し、
   前記第２のセグメントを前記同期デリミタと比較する、請求項１に記載の方法。
4. 更に、前記境界に基づいて、前記第１のデータフレームをデコードする、請求項１に記載の方法。
5. 光通信ネットワークにおいて上りデータ同期を提供する方法であって、
   光ネットワークユニットから、ヘッダシーケンスと、６６ビットからなる同期セグメントと、データセグメントと、からなる第１のデータフレームからなるデータを送信することを含み、
   前記同期セグメントは、
   １６進表記のシーケンス：8 6B F8 D8 12 D8 58 E4 AB、
   ２進表記のシーケンス：
   01 1101 0110 0001 1111 0001 1011 0100 1000 0001 1011 0001 1010 0010 0111 1101 0101、というシーケンスからなる、方法。
6. 光ネットワークユニットであって、
   前記光ネットワークユニットは、ヘッダシーケンスと、６６ビットの同期セグメントと、データセグメントとをからなる第１のデータフレームをトランスミッタを使用して送信するように構成され、
   前記同期セグメントは、
   １６進表記のシーケンス：8 6B F8 D8 12 D8 58 E4 AB、
   ２進表記のシーケンス：
   01 1101 0110 0001 1111 0001 1011 0100 1000 0001 1011 0001 1010 0010 0111 1101 0101、
   というシーケンスからなる、光ネットワークユニット。
7. 受動光ネットワークシステムであって、
   トランスミッタを使用して、ヘッダシーケンスと、ゼロ以外のビットを所持する第１の数及びゼロのビットを所持する第２の数からなる６６ビットからなる同期セグメントと、データセグメントとからなる第１のデータフレームを送信するように構成された光ネットワークユニットであって、
   前記同期セグメントは、
   ２進表記のシーケンス１：
   10 0111 1101 0010 0111 1000 1101 0101 1011 0101 0101 1100 1000 0001 1000 1000 1101
   ２進表記のシーケンス２：
   10 0111 1101 0010 0101 1100 0000 0000 1010 0100 1100 1111 1101 0101 1100 1100 0111
   ２進表記のシーケンス３：
   11 0111 0101 1010 0001 1110 0010 0111 1101 1101 0100 0110 0000 0010 0100 1110 0101
   ２進表記のシーケンス４：
   10 0111 1111 0100 0001 0110 1000 0001 0010 1001 1110 0101 1101 0001 1001 1100 1101、
   というシーケンス１〜４のうちのいずれか一つからなる、光ネットワークユニットと、
   少なくとも前記第１のデータフレームの境界を決定するように構成されたレシーバ、前記第１のデータフレームを記憶するように構成されたシフトレジスタ、第１のセグメントを同期デリミタと比較するように構成された論理回路、前記第１のセグメントに基づいてハミング距離を判定するように構成されたハミング距離モジュール、及び前記第１のデータフレームの境界を決定するように構成されたデリニエーション決定モジュールからなる光回線終端装置と、
   を含む受動光ネットワークシステム。

Images