KR101108952B1 - 주파수 영역 등화기용 출력 신호 추출 방법 및 장치 - Google Patents

Abstract

본 발명은 주파수 영역 등화기용 출력 신호 추출 방법 및 장치에 관한 것이다. 본 발명은 수신된 신호를 입력받아 FFT를 위한 두배 심볼 클럭의 데이터 블록을 생성하는 단계와, 상기 생성된 데이터 블록을 이용하여 주파수 영역에서 등화하는 단계와, 상기 등화된 신호에서 심볼 클럭의 유효한 신호를 추출하는 단계를 포함하여 이루어지는 주파수 영역 등화기용 출력 신호 추출 방법을 제공한다. 따라서, 본 발명에 의하면, 주파수 영역 등화기의 출력에서 유효 신호를 블록 사이의 신호 단절 없이 효율적으로 추출하는 효과가 있다.

주파수 영역 등화기, 데이터 포맷기, 유효 데이터 추출기

Description

주파수 영역 등화기용 출력 신호 추출 방법 및 장치{Method and Apparatus for extracting the output data of frequency domain equalizer}

도 1은 본 발명에 따른 주파수 영역 등화기를 사용한 수신 시스템 구성의 예를 나타낸 도면

도 2는 본 발명에 따른 데이터 포맷기 블록의 동작 관계를 설명하기 위해 나타낸 도면

도 3은 본 발명에 따른 유효 데이터 추출기 블록의 동작 관계를 설명하기 위해 나타낸 도면

도 4는 본 발명에 따른 유효 데이터 추출기의 내부 구성을 나타낸 블록도

도 5는 본 발명에 따른 유효 신호 추출 타이밍을 나타낸 도면

도 6은 본 발명에 따른 쓰기 주소 생성부의 동작 순서를 나타낸 플로우 챠트

도 7은 본 발명에 따른 출력 주소 생성기의 동작 순서를 나타낸 플로우 챠트

- 도면의 주요부분에 대한 부호의 설명 -

100 : 복조기 200 : 데이터 포맷기

300 : 주파수 영역 등화기 400 : 유효 데이터 추출기

본 발명은 주파수 영역 등화기에 관한 것으로, 보다 상세하게는 주파수 영역 등화기의 출력 신호 중 유효한 신호를 추출하는 방법 및 장치에 관한 것이다.

미국향 디지털 TV 전송 방식으로 제안된 ATSC(Advanced Television Systems Committee) 8VSB(Vestigial Side Band) 전송 시스템과, PAM(Pulse Amplitude Modulation) 또는 QAM(Quadrature Amplitude Modulation) 등의 현재 사용되는 대부분의 디지털 전송 시스템에서 데이터가 공중파나 유선으로 전송되어질때, 상기 전송된 신호는 여러 반사체에 반사되어진 신호들이 합쳐져서 수신된다. 상기 반사되어진 성분들은 본래의 신호를 왜곡시켜서 수신된 신호만으로는 본래의 신호를 얻을 수 없다.

이와 같이, 송신단과 수신단 사이의 전송 신호를 왜곡시키는 성분(고스트(ghost) 또는 페이딩(fading))을 보상하기 위해 등화기(equalizer)를 사용한다. 상기 등화기에는 시간 영역 등화기(Time-domain equalizer)와 주파수 영역 등화기(Frequency-domain equalizer)로 나눌 수 있는데, 모두 본래의 신호를 왜곡시키는 성분들을 제거하는 역할을 한다.

VSB 방식의 디지털 전송 시스템에서 사용되는 주파수 영역 등화기는 시간 영역 신호를 주파수 영역으로 변환하여 채널 변화에 의한 신호 왜곡을 보상하고, 다시 시간 영역으로 변환한다.

이때, 상기 VSB 신호와 같이, 신호 블록의 뒷 부분을 블록의 앞에 복사하여 전송하는 CP(Cyclic Prefix)를 사용하지 않는 시스템에서는, 상기 주파수 영역 등 화를 수행하면 각 등화 블록 사이에 간섭(IBI : Inter-Block Interference)이 발생하게 된다.

이 문제를 해결하기 위해 현재 구현되어져 있는 주파수 영역 등화기들은 입력 FFT(Fast Fourier Transform) 블록의 크기로 유효한 신호 길이의 두배를 사용한다.

따라서, 주파수 영역 등화기의 출력부에서는 상기 출력 신호 블록들 중에서 유효한 블록을 추출하는 기능이 필요하며, 추출된 신호는 블록 사이에 시간 단절없이 연속적으로 추출되어야 할 필요성이 대두되었다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 VSB 방송 시스템에서 주파수 영역 등화기의 출력 신호 중 유효 신호를 블록 사이의 신호 단절 없이 효과적으로 추출하는 방법 및 장치를 제안하는데 있다.

상기 목적을 달성하기 위하여, 본 발명은, 수신된 신호를 입력받아 FFT를 위한 두배 심볼 클럭의 데이터 블록을 생성하는 단계와, 상기 생성된 데이터 블록을 이용하여 주파수 영역에서 등화하는 단계와, 상기 등화된 신호에서 심볼 클럭의 유효한 신호를 추출하는 단계를 포함하여 이루어지는 주파수 영역 등화기용 출력 신호 추출 방법을 제공한다.

상기 심볼 클럭의 유효 신호를 추출하는 단계는, 상기 두배 심볼 클록의 블록 시작 신호를 검출하는 단계와, 상기 검출된 블록 시작 신호에 따라 쓰기 주소를 생성하는 단계와, 상기 생성된 쓰기 주소에 따라 상기 등화된 신호를 메모리에 저장하는 단계와, 상기 심볼 클록의 시작 신호를 생성하는 단계와, 상기 생성된 심볼 클록의 시작 신호에 따라 읽기 주소를 생성하는 단계와, 상기 읽기 주소에 따라 상기 메모리에 저장된 등화된 신호를 읽어오는 단계를 포함하여 이루어짐을 특징으로 한다.

상기 쓰기 주소 생성 단계는, 지연 카운터, 쓰기 주소 및 쓰기 제어 신호를 초기화하는 단계와, 상기 검출된 두배 심볼 클럭의 시작 신호에 따라 지연 카운터를 1씩 증가하는 단계와, 상기 증가된 카운터가 유효하지 않은 구간의 시간 지연 M에 도달하면 상기 쓰기 제어 신호를 인에이블시키고 쓰기 주소를 생성하는 단계를 포함하여 이루어짐을 특징으로 한다.

상기 쓰기 주소가 블록내의 전체 유효 신호 숫자인 N에 도달하면 다시 초기 상태로 설정되는 것을 특징으로 한다.

상기 읽기 주소 생성 단계는, 읽기 주소를 0으로 초기화하는 단계와, 상기 검출된 시작 신호에 따라 읽기 주소를 증가시켜가며 상기 메모리에 저장된 유효 신호를 상기 심볼 클럭에 동기 시켜 출력하는 단계와, 상기 증가된 읽기 주소가 블록의 전체 유효 신호 숫자 N에 도달하는 경우, 읽기 주소를 다시 초기화하고 상기 과정을 반복하는 단계를 포함하여 이루어짐을 특징으로 한다.

본 발명은, 수신된 신호를 입력받아 FFT를 위한 두배 심볼 클럭에 데이터 블록을 생성하는 데이터 포맷기와, 상기 생성된 데이터 블록을 이용하여 주파수 영역에서 등화하는 등화기와, 상기 등화된 신호에서 심볼 클럭의 유효한 신호를 추출하 는 유효 데이터 추출기를 포함하여 구성되는 주파수 영역 등화기용 출력 신호 추출 장치를 제공한다.

따라서, 본 발명에 의하면, 주파수 영역 등화기의 출력에서 유효 신호를 블록 사이의 신호 단절 없이 효율적으로 추출하는 효과가 있다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

아울러, 본 발명에서 사용되는 용어는 현재 널리 사용되는 일반적인 용어를 선택하였으나, 새로운 기술의 출현에 따라 본 발명에서 출원인이 가장 적합하다고 판단한 용어도 임의로 사용하였으며, 이에 대해서는 해당 설명부에서 용어의 의미를 명확히 설명하기로 한다. 따라서, 본 발명을 이해함에 있어 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀 두고자 한다.

도 1은 본 발명에 따른 주파수 영역 등화기를 사용한 수신 시스템 구성의 예를 나타낸 도면이다. 이때, 설명의 편의를 위해 해당 블록의 좀 더 자세한 설명이 필요한 부분에서는 첨부한 도면을 참조하여 설명함을 밝혀둔다.

도 1과 같이, 안테나와 튜너(미도시)를 통해 수신된 신호는 복조기(Demodulator)(100)를 거쳐 등화부(Equalizer Module)로 입력된다.

이때, 상기 등화부는, 데이터 포맷기(Data formatter)(200), 주파수 영역 등화기(Frequency domain Equalizer)(300) 및 유효 데이터 추출기(Effective Data Extractor)(400)의 세부분으로 나뉘어진다.

상기 데이터 포맷기(200)에서는 FFT(Fast Fourier Transform)에 필요한 데이 터 블록을 생성하는 역할을 수행하는 곳으로, 심볼 클럭(fs)으로 입력되는 신호에 대해 상기 심볼 클럭의 두배 클럭의 신호로 후단의 주파수 영역 등화기(300) 입력용 신호를 생성한다. 이를 첨부한 도 2를 참조하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 데이터 포맷기 블록의 동작 관계를 설명하기 위해 나타낸 도면이다.

도 2와 같이, 먼저, 심볼 클럭(fs)으로 입력되는 신호는 A,B,C,…의 블록으로 구분한다.

상기 데이터 포맷기(200)는 상기 입력되는 신호를 심볼 클럭의 두배 클럭을 기준으로 Block 1, Block 2, …와 같이 주파수 영역 등화기(300)의 입력용 신호 블록을 생성한다.

그리고, 상기 등화기(300) 입력 블록의 시작을 알려주는 SOB(Start of Block) 신호를 심볼 클럭의 두 배 클럭(2*fs)을 기준으로 생성한다.

한편, 상기 데이터 포맷기(200)를 통해 두 배 클럭의 입력 신호를 입력받은 주파수 영역 등화기(300)에서는 상기 신호에 대해 주파수 영역 등화를 수행하여 출력한다.

상기 등화기(300)의 출력 신호에 대해 유효 데이터 추출기(400)에서는 상기 출력 신호의 유효 신호를 추출하게 된다. 이는 첨부한 도 3을 참조하여 설명하면 다음과 같다.

도 3은 본 발명에 따른 유효 데이터 추출기 블록의 동작 관계를 설명하기 위해 나타낸 도면이다.

도 3과 같이, 2*fs 클럭을 기준으로 출력되는 주파수 영역 등화기(300)의 출력 신호는 유효 신호인 Out1, Out2, …를 포함하는 Block a, Block b, Block c, …이다.

상기의 등화기(300) 출력 신호에 대해 본 발명에 따른 유효 데이터 추출기(400)는 심볼 클럭 기준의 유효 출력 신호인 Out1, Out2, Out3, …을 추출한다. 이때, 심볼 클럭 기준의 SOB(Start Of Block)도 상기 유효 신호와 함께 생성된다.

이와 같이, 주파수 영역 등화기(300)의 출력 신호로부터 상기 유효 신호를 추출해내는 동작 관계를 좀 더 자세히 살펴보기 위해, 상기 유효 데이터 추출기(400)의 내부 구성을 첨부한 도 4에 도시한바, 도 4를 참조하여 설명하면 다음과 같다.

도 4는 본 발명에 따른 유효 데이터 추출기의 내부 구성을 나타낸 블록도이다.

도 4와 같이, 유효 데이터 추출기(400)는 크게 심볼 클럭의 두배 클럭(2*fs)으로 동작하는 부분과, 심볼 클럭(fs)으로 동작하는 부분으로 나뉘어진다.

상기 심볼 클럭의 두배 클럭으로 동작하는 부분 중 SOB(2fs) 검출기(detector)(410)는 입력되는 SOB(2fs) 신호로부터 출력 블록의 시작점을 추출한다.

상기 추출된 출력 블록의 시작 신호를 이용하여 후단의 쓰기 주소 생성부(Write Address Generator)(420)는 유효 데이터를 저장하는 블록인 버퍼 메모리(Buffer Memory)(430)를 제어하기 위한 쓰기 제어 신호(Write enable)와 쓰기 주소(Write address)를 생성한다.

이때, 전술한 도 3의 Block a에서 등화기(300)의 출력 신호 중 유효 신호는 출력 신호의 시작 후 일정 시간 이후부터 시작됨을 알 수 있다. 따라서, 상기 쓰기 주소 생성부(420)는 블록의 시작 신호를 입력 받아 블록 시작 후 일정 시간 지연 후에 유효 신호 구간동안 쓰기 가능 신호를 생성한다.

상기 쓰기 주소(Write address)는 쓰기 가능한 구간(Write enable)동안 유효 신호를 저장할 메모리(430)의 주소를 순차적으로 생성하게 된다.

이때, 상기 생성되는 주소는 메모리(430)의 구조에 따라 임의대로 정할 수 있다. 예를 들면, 0,1,2,… 또는 0,2,4,6,… 등의 메모리 구조에 따라 임의대로 정할 수 있는 것이다.

상기 버퍼 메모리(430)는 심볼 클럭의 두배 클럭으로 유효 신호를 저장하고, 상기 심볼 클럭에 따라 유효 신호를 출력하게 된다. 즉, 상기 쓰기 주소 생성부(420)의 제어를 통해 심볼 클럭의 두배 클럭으로 유효 신호를 저장하게 되며, 출력 주소 생성부(450)의 제어를 통해 심볼 클럭으로 상기 저장된 신호룰 출력하게 되는 것이다.

한편, SOB(fs) 생성부(440)는 2*fs 클럭 기준의 블록 시작 신호를 심볼 클럭(fs) 기준의 심볼 시작 신호로 변환하는 역할을 수행한다. 즉, 등화기(300) 출력 신호 블록의 유효하지 않은 신호의 시간만큼 블록 시작 신호를 지연시킨 후, 심볼 클럭 기준의 블록 시작 신호를 생성하여 출력하는 것이다.

상기 심볼 클럭 기준의 블록 시작 신호를 입력받은 출력 주소 생성부(Output Address Generator)(450)는 상기 심볼 클럭 기준의 블록 시작 신호를 기준으로 유 효 신호 출력을 위한 주소를 생성한다.

상기 유효 신호 출력 주소에 따라 버퍼 메모리(430)에 저장된 신호를 추출하게 되며, 현재 블록의 출력 주소가 끝나면 블록 시작 신호에 의해 주소가 초기화되어 다음 블록의 유효 신호를 계속해서 출력하도록 동작하게 된다.

이러한 유효 신호 추출의 타이밍 관계를 첨부한 도 5를 참조하여 설명하면 다음과 같다.

도 5는 본 발명에 따른 유효 신호 추출 타이밍을 나타낸 도면이다.

도 5와 같이, 심볼 클럭의 두 배 클럭을 기준으로 한 블록 시작 신호(SOB 2fs)와 등화부 출력(FDEQ out) 신호 및 추출된 유효 데이터 신호 사이의 관계가 도시되어 있다. 또한, SOB(fs)는 전술한 도 4의 SOB(fs) 생성기(440)에 의해 생성된 심볼 클럭 기준의 블록 시작 신호를 나타내었다.

이때, 상기 유효 신호는 각 블록의 시작으로부터 일정 시간 지연후에 존재함을 알 수 있다. 즉, 등화기(300)의 출력 신호 블록에서 블록 시작 후의 유효하지 않은 신호의 수에 임의의 시간 지연을 추가한 시간 지연만큼 블록 시작 신호가 지연되어 있는 것이다. 따라서, SOB(fs)를 기준으로 출력 주소를 생성하여 유효 신호를 추출한 신호가 바로 Extracted Data Out 신호이다.

이때, 연속되는 등화부 출력 신호 블록에서 유효한 신호 Out1, Out2는 시간상 서로 떨어져 있지만, 본 발명에 따른 유효 데이터 추출기(400)를 거친 신호는 상기 Out1과 Out2가 추출되어 연속 신호로 연결된다.

한편, 심볼 클럭(fs)과 심볼 클럭의 두배 클럭(2fs)은 도 5의 아래에 도시한 바와 같은 위상 관계를 갖게 된다. 등화기(300) 출력 신호 블록의 블록 시작 신호(SOB 2fs)는 상기 두배 클럭(2fs)의 올라가는 시점(rising time)에 동기되어 동작하게 된다.

첨부한 도 6은 본 발명에 따른 쓰기 주소 생성부의 동작 순서를 나타낸 플로우 챠트이다.

도 6과 같이, 먼저, 유효하지 않은 구간에 대해 쓰기 주소 생성부(420)의 지연 카운터(Delay counter), 쓰기 주소(Write address) 및 쓰기 제어 신호(Write enable)를 0으로 초기화한다.(S10)

이후, SOB(fs)가 탐지되면, 상기 지연 카운터를 1씩 증가 시키고(S30), 탐지되지 않으면 계속 초기 상태에 있는다.

상기 증가되는 지연 카운터 값이 유효하지 않은 구간의 시간 지연 M에 도달하면(S40), 쓰기 제어 신호를 '1'로 주어 유효 신호를 버퍼 메모리(430)에 저장하고, 쓰기 주소도 1씩 증가시킨다.(S50)

상기 증가되던 쓰기 주소가 블록 내의 전체 유효 신호 숫자인 N에 도달하면 다시 초기 상태로 돌아간다.(S60)

도 7은 본 발명에 따른 출력 주소 생성기의 동작 순서를 나타낸 플로우 챠트이다.

도 7과 같이, 먼저, 읽기 주소(Read address)를 '0'으로 초기화한다.(S10) 이후, SOB(fs)가 탐지되면(S20), 읽기 주소를 1씩 증가시켜 유효 신호를 버퍼 메모리(430)로부터 심볼 클럭에 동기시켜 출력한다.(S30)

상기 증가되는 읽기 주소가 블록의 전체 유효 숫자 N에 도달하면(S40), 읽기 주소를 다시 초기화하고 상기 과정을 반복한다.

한편, 상기 추출된 유효 신호는 후단의 오류 정정 코드나 위상 추적기등의 블록으로 입력되어, 실시간으로 프로세싱된다.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

상기에서 설명한 본 발명에 따른 주파수 영역 등화기용 출력 신호 추출 방법 및 장치는 주파수 영역 등화기의 출력에서 유효 신호를 블록 사이의 신호 단절 없이 효율적으로 추출하는 효과가 있다.

Claims (7)

1. 수신된 신호를 입력받아 FFT를 위한 두배 심볼 클럭의 데이터 블록을 생성하는 단계;

   상기 생성된 데이터 블록을 주파수 영역에서 등화하여 유효 신호 블록을 포함하는 데이터 블록을 얻는 단계;

   상기 두배 심볼 클럭의 블록 시작 신호를 검출하는 단계;

   상기 검출된 블록 시작 신호에 따라 상기 유효 신호 블록에 대한 쓰기 주소를 생성하는 단계;

   상기 생성된 쓰기 주소에 따라 상기 유효 신호 블록을 메모리에 저장하는 단계;

   심볼 클럭의 블록 시작 신호를 생성하는 단계;

   상기 생성된 심볼 클럭의 블록 시작 신호에 따라 읽기 주소를 생성하는 단계; 및

   상기 읽기 주소에 따라 상기 메모리에 저장된 상기 유효 신호 블록으로부터 유효 신호를 독출하는 단계를 포함하는 주파수 영역 등화기용 출력 신호 추출 방법.
2. 삭제
3. 제 1 항에 있어서, 상기 쓰기 주소 생성 단계는,

   지연 카운터, 쓰기 주소 및 쓰기 제어 신호를 초기화하는 단계;

   상기 두배 심볼 클럭의 블록 시작 신호가 검출된 때부터 유효하지 않은 구간의 시간 지연 M에 도달할 때까지 상기 지연 카운터를 1씩 증가시키는 단계; 및

   상기 지연 카운터가 상기 M과 동일하면 상기 쓰기 제어 신호를 인에이블시키고 쓰기 주소를 유효 신호 블록 내의 전체 유효 신호 숫자인 N에 도달할 때까지 1씩 증가시키는 단계를 포함하는 주파수 영역 등화기용 출력 신호 추출 방법.
4. 제 3 항에 있어서,

   상기 쓰기 주소가 상기 N과 동일하면 상기 초기화하는 단계, 상기 지연 카운터를 증가시키는 단계 및 상기 쓰기 주소를 증가시키는 단계를 다시 실행하는 단계를 더 포함하는 주파수 영역 등화기용 출력 신호 추출 방법.
5. 제 1 항에 있어서, 상기 읽기 주소 생성 단계는,

   읽기 주소를 초기화하는 단계;

   상기 생성된 심볼 클럭의 블록 시작 신호가 검출된 때부터 유효 신호 블록 내의 전체 유효 신호 숫자 N에 도달할 때까지 상기 읽기 주소를 1씩 증가시키는 동시에 상기 메모리에 저장된 유효 신호 블록을 상기 심볼 클럭에 동기 시켜 출력하는 단계; 및

   상기 읽기 주소가 상기 N과 동일한 경우, 상기 읽기 주소를 초기화하는 단계 및 상기 읽기 주소를 증가시키고 유효 신호를 출력하는 단계를 다시 실행하는 단계를 포함하는 주파수 영역 등화기용 출력 신호 추출 방법.
6. 수신된 신호를 입력받아 FFT를 위한 두배 심볼 클럭의 데이터 블록을 생성하는 데이터 포맷기;

   상기 생성된 데이터 블록을 이용하여 주파수 영역에서 등화하는 등화기; 및

   상기 등화된 데이터 블록에서 심볼 클럭의 유효 신호를 추출하는 유효 데이터 추출기 를 포함하고,

   상기 유효 데이터 추출기는,

   상기 두배 심볼 클럭의 블록 시작 신호를 검출하는 검출기;

   상기 검출된 블록 시작 신호에 따라 쓰기 주소를 생성하는 쓰기 주소 생성부;

   상기 생성된 쓰기 주소에 따라 유효 신호 블록이 저장되는 메모리;

   상기 심볼 클럭의 블록 시작 신호를 생성하는 SOB(fs) 생성기; 및

   상기 생성된 심볼 클럭의 블록 시작 신호에 따라 상기 메모리의 읽기 주소를 생성하는 읽기 주소 생성부를 포함하는 주파수 영역 등화기용 출력 신호 추출 장치.
7. 삭제

Images