JP2000244777A - 波形等化装置 - Google Patents
波形等化装置Info
- Publication number
- JP2000244777A JP2000244777A JP11045095A JP4509599A JP2000244777A JP 2000244777 A JP2000244777 A JP 2000244777A JP 11045095 A JP11045095 A JP 11045095A JP 4509599 A JP4509599 A JP 4509599A JP 2000244777 A JP2000244777 A JP 2000244777A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion
- input signal
- filter
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Picture Signal Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【課題】 波形等化に要する時間を短縮し、ディジタル
放送専用であった波形等化装置を現行アナログ放送受信
時にも有効活用し、かつ、ＦＩＲフィルタとＩＩＲフィ
ルタのハードウェア規模を削減し、高性能かつ低コスト
な波形等化装置を提供する。 【解決手段】 入力端子３３０１と、６４タップのＦＩ
Ｒフィルタ３３０２と、１９２タップのＩＩＲフィルタ
３３０３と、ＦＩＲフィルタ３３０２とＩＩＲフィルタ
３３０３の出力を加算して出力信号を生成する加算器３
３０４と、相互相関演算器１０１と、参照信号発生器１
０２と、係数更新器３３０６と、出力端子３３０７と、
を備えた波形等化装置Ａ１とした。
放送専用であった波形等化装置を現行アナログ放送受信
時にも有効活用し、かつ、ＦＩＲフィルタとＩＩＲフィ
ルタのハードウェア規模を削減し、高性能かつ低コスト
な波形等化装置を提供する。 【解決手段】 入力端子３３０１と、６４タップのＦＩ
Ｒフィルタ３３０２と、１９２タップのＩＩＲフィルタ
３３０３と、ＦＩＲフィルタ３３０２とＩＩＲフィルタ
３３０３の出力を加算して出力信号を生成する加算器３
３０４と、相互相関演算器１０１と、参照信号発生器１
０２と、係数更新器３３０６と、出力端子３３０７と、
を備えた波形等化装置Ａ１とした。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ディジタ
ル放送に用いられるディジタル信号の伝送路歪みを低減
する波形等化装置に関するものである。
ル放送に用いられるディジタル信号の伝送路歪みを低減
する波形等化装置に関するものである。
【０００２】
【従来の技術】ディジタル放送は、当初衛星を主体に行
われてきたが、近年では地上波放送もディジタル化の流
れが押し寄せている。そして地上波ディジタル放送にお
いて伝送路歪を低減する波形等化技術は必須なものであ
り、様々な技術が提供されている。そこで、以下、地上
波ディジタル放送における従来の波形等化装置に用いら
れる方式について、米国で採用されている８値ＶＳＢ
（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ：残留側波
帯）変調方式を用いたＤＴＶ（Ｄｉｇｉｔａｌ Ｔｅｌ
ｅｖｉｓｉｏｎ）方式を例に説明する。
われてきたが、近年では地上波放送もディジタル化の流
れが押し寄せている。そして地上波ディジタル放送にお
いて伝送路歪を低減する波形等化技術は必須なものであ
り、様々な技術が提供されている。そこで、以下、地上
波ディジタル放送における従来の波形等化装置に用いら
れる方式について、米国で採用されている８値ＶＳＢ
（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ：残留側波
帯）変調方式を用いたＤＴＶ（Ｄｉｇｉｔａｌ Ｔｅｌ
ｅｖｉｓｉｏｎ）方式を例に説明する。
【０００３】図１６はこのＤＴＶ方式に用いられる復調
回路Ｘのブロック図である。この復調回路Ｘは、図１６
に示すように、入力端子３００１と、アナログ／デジタ
ルコンバータ３００２と、同期検出部３００３と、波形
等化部３００４と、誤り訂正部３００５と、出力端子３
００６と、を備えている。
回路Ｘのブロック図である。この復調回路Ｘは、図１６
に示すように、入力端子３００１と、アナログ／デジタ
ルコンバータ３００２と、同期検出部３００３と、波形
等化部３００４と、誤り訂正部３００５と、出力端子３
００６と、を備えている。
【０００４】また、ＤＴＶ方式の信号フォーマットＹ
は、図１７の構成図に示すように、映像や音声などのデ
ータ信号３１０１を含む領域と、フィールド同期信号３
１０２を含む領域と、セグメント同期信号３１０３を含
む領域からなる。そして、この信号フォーマットＹに含
まれるフィールド同期信号３１０２は、図１８の構成図
に示すように、ＰＮ５１１信号３２０１と、３つのＰＮ
６３信号３２０２と、コントロール信号３２０３とを含
む。なお、フィールド同期信号＃２はフィールド同期信
号＃１に対してＰＮ６３信号３２０２の２番目の値が逆
になっているだけの違いである。また、図１８に示すフ
ィールド同期信号３１０２の構成図において、左端に記
入している数値（＋７、＋５、＋３、＋１、−１、−
３、−５，−７）は、８値ＶＳＢ変調方式の取る８通り
の数値を示したものである。
は、図１７の構成図に示すように、映像や音声などのデ
ータ信号３１０１を含む領域と、フィールド同期信号３
１０２を含む領域と、セグメント同期信号３１０３を含
む領域からなる。そして、この信号フォーマットＹに含
まれるフィールド同期信号３１０２は、図１８の構成図
に示すように、ＰＮ５１１信号３２０１と、３つのＰＮ
６３信号３２０２と、コントロール信号３２０３とを含
む。なお、フィールド同期信号＃２はフィールド同期信
号＃１に対してＰＮ６３信号３２０２の２番目の値が逆
になっているだけの違いである。また、図１８に示すフ
ィールド同期信号３１０２の構成図において、左端に記
入している数値（＋７、＋５、＋３、＋１、−１、−
３、−５，−７）は、８値ＶＳＢ変調方式の取る８通り
の数値を示したものである。
【０００５】ＤＴＶ方式に用いられるＤＴＶ信号は、１
フレームあたり８３２シンボル、３１３セグメントであ
るが、ＰＮ５１１信号３２０１は、ＰＮ５１１＝Ｘ9 ＋
Ｘ7＋Ｘ6 ＋Ｘ4 ＋Ｘ3 ＋Ｘ＋１で、Ｐｒｅ−ｌｏａｄ
０１０００００００で表される。同じく、ＰＮ６３信
号３２０２は、ＰＮ６３＝Ｘ6 ＋Ｘ＋１で、Ｐｒｅ−ｌ
ｏａｄ １００１１１で表される。そして、ＰＮ５１１
信号３２０１は５１１シンボル、ＰＮ６３信号３２０２
はそれぞれ６３シンボル、コントロール信号３２０３は
１２８シンボルなので、図１８に示すフィールド同期信
号３１０２は全体で８２８シンボルとなる。
フレームあたり８３２シンボル、３１３セグメントであ
るが、ＰＮ５１１信号３２０１は、ＰＮ５１１＝Ｘ9 ＋
Ｘ7＋Ｘ6 ＋Ｘ4 ＋Ｘ3 ＋Ｘ＋１で、Ｐｒｅ−ｌｏａｄ
０１０００００００で表される。同じく、ＰＮ６３信
号３２０２は、ＰＮ６３＝Ｘ6 ＋Ｘ＋１で、Ｐｒｅ−ｌ
ｏａｄ １００１１１で表される。そして、ＰＮ５１１
信号３２０１は５１１シンボル、ＰＮ６３信号３２０２
はそれぞれ６３シンボル、コントロール信号３２０３は
１２８シンボルなので、図１８に示すフィールド同期信
号３１０２は全体で８２８シンボルとなる。
【０００６】このように構成されるＤＴＶ方式の復調回
路Ｘを流れるＤＴＶ信号の流れは図１６に示す通りであ
る。即ち、８値ＶＳＢ変調されたＤＴＶ信号が入力端子
３００１から入力され、アナログ／デジタルコンバータ
３００２でディジタルデータに変換された後、同期検出
部３００３および波形等化部３００４にそれぞれ入力さ
れる。
路Ｘを流れるＤＴＶ信号の流れは図１６に示す通りであ
る。即ち、８値ＶＳＢ変調されたＤＴＶ信号が入力端子
３００１から入力され、アナログ／デジタルコンバータ
３００２でディジタルデータに変換された後、同期検出
部３００３および波形等化部３００４にそれぞれ入力さ
れる。
【０００７】ここで、復調回路Ｘを構成する各部材の動
作について説明すると、同期検出部３００３では、入力
されたＤＴＶ信号からセグメント同期信号３１０３、及
びフィールド同期信号３１０２を検出し、また、波形等
化部３００４へタイミング信号を供給する。
作について説明すると、同期検出部３００３では、入力
されたＤＴＶ信号からセグメント同期信号３１０３、及
びフィールド同期信号３１０２を検出し、また、波形等
化部３００４へタイミング信号を供給する。
【０００８】波形等化部３００４では、同期検出部３０
０３から入力されるタイミング信号をもとに、アナログ
／デジタルコンバータ３００２から入力されたＤＴＶ信
号に対して波形等化処理を施し、これを誤り訂正部３０
０５に出力する。誤り訂正部３００５では、波形等化部
３００４によって歪みを低減されたＤＴＶ信号に対して
誤り訂正処理を行い、これを出力端子３００６へ出力す
る。
０３から入力されるタイミング信号をもとに、アナログ
／デジタルコンバータ３００２から入力されたＤＴＶ信
号に対して波形等化処理を施し、これを誤り訂正部３０
０５に出力する。誤り訂正部３００５では、波形等化部
３００４によって歪みを低減されたＤＴＶ信号に対して
誤り訂正処理を行い、これを出力端子３００６へ出力す
る。
【０００９】そして、アナログ／デジタルコンバータ３
００２によってディジタル信号に変換されたＤＴＶ信号
は伝送路の影響をうけて歪み成分を含んでいるので、こ
の歪みを波形等化部３００４によって低減する。
００２によってディジタル信号に変換されたＤＴＶ信号
は伝送路の影響をうけて歪み成分を含んでいるので、こ
の歪みを波形等化部３００４によって低減する。
【００１０】そこで、次に波形等化部３００４について
説明する。波形等化部３００４は、例えば図１９に示す
通りの構成をとる。即ち、この波形等化部３００４は、
入力端子３３０１と、６４タップのＦＩＲ（Ｆｉｎｉｔ
ｅＩｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ３３０
２と、１９２タップのＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍ
ｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ３３０３と、
ＦＩＲフィルタ３３０２とＩＩＲフィルタ３３０３の出
力を加算して波形等化部の出力信号を生成する加算器３
３０４と、誤差検出器３３０５と、係数更新器３３０６
と、出力端子３３０７と、を備えている。
説明する。波形等化部３００４は、例えば図１９に示す
通りの構成をとる。即ち、この波形等化部３００４は、
入力端子３３０１と、６４タップのＦＩＲ（Ｆｉｎｉｔ
ｅＩｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ３３０
２と、１９２タップのＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍ
ｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ３３０３と、
ＦＩＲフィルタ３３０２とＩＩＲフィルタ３３０３の出
力を加算して波形等化部の出力信号を生成する加算器３
３０４と、誤差検出器３３０５と、係数更新器３３０６
と、出力端子３３０７と、を備えている。
【００１１】このように構成される波形等化部３００４
におけるＤＴＶ信号の流れ、及び各構成部材の動作につ
いて説明する。まず、入力端子３３０１に入力されたＤ
ＴＶ信号は、ＦＩＲフィルタ３３０２に入力される。Ｆ
ＩＲフィルタ３３０２では、波形等化処理開始時におい
ては、入力された信号がそのまま出力されるような係数
が設定されている。またＦＩＲフィルタ３３０２の出力
は、加算器３３０４の第１の入力端子に入力される。こ
の加算器３３０４の出力信号は、出力端子３３０７、Ｉ
ＩＲフィルタ３３０３、及び誤差検出器３３０５へ、そ
れぞれ入力される。ＩＩＲフィルタ３３０３では、波形
等化処理開始時においては、入力された信号が全く出力
されないような係数が設定されている。またＩＩＲフィ
ルタ３３０３の出力は、加算器３３０４の第２の入力端
子に入力される。
におけるＤＴＶ信号の流れ、及び各構成部材の動作につ
いて説明する。まず、入力端子３３０１に入力されたＤ
ＴＶ信号は、ＦＩＲフィルタ３３０２に入力される。Ｆ
ＩＲフィルタ３３０２では、波形等化処理開始時におい
ては、入力された信号がそのまま出力されるような係数
が設定されている。またＦＩＲフィルタ３３０２の出力
は、加算器３３０４の第１の入力端子に入力される。こ
の加算器３３０４の出力信号は、出力端子３３０７、Ｉ
ＩＲフィルタ３３０３、及び誤差検出器３３０５へ、そ
れぞれ入力される。ＩＩＲフィルタ３３０３では、波形
等化処理開始時においては、入力された信号が全く出力
されないような係数が設定されている。またＩＩＲフィ
ルタ３３０３の出力は、加算器３３０４の第２の入力端
子に入力される。
【００１２】誤差検出器３３０５では、加算器３３０４
から出力される信号を受信し、これから伝送路の歪みを
検出するのであるが、この歪みの検出方法は２通りあ
る。第１の検出方法は、ＤＴＶ信号におけるフィールド
同期信号３１０２に含まれているＰＮ５１１信号３２０
１とＰＮ６３信号３２０２を取り込み、ＰＮ５１１信号
３２０１とＰＮ６３信号３２０２の理想値と比較し、そ
の誤差を歪みとする方法である。またもう一つの検出方
法は、ＤＴＶ信号のデータ期間に挿入されているデータ
信号３１０１と、最も値の近い８値ＶＳＢ変調の固定値
とを比較し、その誤差を歪みとする方法である。
から出力される信号を受信し、これから伝送路の歪みを
検出するのであるが、この歪みの検出方法は２通りあ
る。第１の検出方法は、ＤＴＶ信号におけるフィールド
同期信号３１０２に含まれているＰＮ５１１信号３２０
１とＰＮ６３信号３２０２を取り込み、ＰＮ５１１信号
３２０１とＰＮ６３信号３２０２の理想値と比較し、そ
の誤差を歪みとする方法である。またもう一つの検出方
法は、ＤＴＶ信号のデータ期間に挿入されているデータ
信号３１０１と、最も値の近い８値ＶＳＢ変調の固定値
とを比較し、その誤差を歪みとする方法である。
【００１３】ここで、ＤＴＶ信号は、先述した通り８値
ＶＳＢ変調方式を用いているので、図１８に示すように
８通りの値（＋７，＋５，＋３，＋１，−１，−３，−
５，−７）を持つ。そして、一般的に８値ＶＳＢ変調さ
れたＤＴＶ信号を受信する場合、図１６に示されるアナ
ログ／デジタルコンバータ３００２は１０ビット程度の
量子化を行う。例えば１０ビットに量子化されたＤＴＶ
信号は、歪みが全くない場合において、１０ビットで表
現できる値「０」から「１０２３」に対して８通りの固
定値しか取りえない。つまり、誤差検出器３３０５は、
入力されたＤＴＶ信号に対して、フィールド同期３１０
２からは、ＰＮ５１１信号３２０１とＰＮ６３信号３２
０２の理想値から、また、データ信号３１０１からは前
記８通りの固定値からもっとも近い値との誤差を算出
し、この誤差を歪み量と判断することになる。
ＶＳＢ変調方式を用いているので、図１８に示すように
８通りの値（＋７，＋５，＋３，＋１，−１，−３，−
５，−７）を持つ。そして、一般的に８値ＶＳＢ変調さ
れたＤＴＶ信号を受信する場合、図１６に示されるアナ
ログ／デジタルコンバータ３００２は１０ビット程度の
量子化を行う。例えば１０ビットに量子化されたＤＴＶ
信号は、歪みが全くない場合において、１０ビットで表
現できる値「０」から「１０２３」に対して８通りの固
定値しか取りえない。つまり、誤差検出器３３０５は、
入力されたＤＴＶ信号に対して、フィールド同期３１０
２からは、ＰＮ５１１信号３２０１とＰＮ６３信号３２
０２の理想値から、また、データ信号３１０１からは前
記８通りの固定値からもっとも近い値との誤差を算出
し、この誤差を歪み量と判断することになる。
【００１４】このようにして誤差を算出し、歪み量を判
断した誤差検出器３３０５の出力は、係数更新器３３０
６に入力される。係数更新器３３０６は、誤差検出器３
３０５から入力された歪み量をもとに、ＦＩＲフィルタ
３３０２、及びＩＩＲフィルタ３３０３の係数算出と更
新を行う。なお、ＦＩＲフィルタ３３０２、及びＩＩＲ
フィルタ３３０３の係数を算出する手法としては、例え
ば式（１）に示すような、ＺＦ（Ｚｅｒｏ Ｆｏｒｃｉ
ｎｇ）法、等がある。 Ｃｉ（ｎ＋１）＝Ｃｉ（ｎ）＋α・ｅｉ …（１） （Ｃｉ（ｎ）はトランスバーサルフィルタのｉ番目のタ
ップにおけるｎ回目の係数、ｅｉは誤差、αは係数更新
の修正量を示す固定値である。）以上の動作を繰り返す
ことにより、ＦＩＲフィルタ３３０２、及びＩＩＲフィ
ルタ３３０３の係数を更新し続ける事によって、波形等
化部３００４は入力されたＤＴＶ信号の波形等化を行
い、−５．６ｕｓ〜１８．０ｕｓの期間の伝送路歪みを
低減する。
断した誤差検出器３３０５の出力は、係数更新器３３０
６に入力される。係数更新器３３０６は、誤差検出器３
３０５から入力された歪み量をもとに、ＦＩＲフィルタ
３３０２、及びＩＩＲフィルタ３３０３の係数算出と更
新を行う。なお、ＦＩＲフィルタ３３０２、及びＩＩＲ
フィルタ３３０３の係数を算出する手法としては、例え
ば式（１）に示すような、ＺＦ（Ｚｅｒｏ Ｆｏｒｃｉ
ｎｇ）法、等がある。 Ｃｉ（ｎ＋１）＝Ｃｉ（ｎ）＋α・ｅｉ …（１） （Ｃｉ（ｎ）はトランスバーサルフィルタのｉ番目のタ
ップにおけるｎ回目の係数、ｅｉは誤差、αは係数更新
の修正量を示す固定値である。）以上の動作を繰り返す
ことにより、ＦＩＲフィルタ３３０２、及びＩＩＲフィ
ルタ３３０３の係数を更新し続ける事によって、波形等
化部３００４は入力されたＤＴＶ信号の波形等化を行
い、−５．６ｕｓ〜１８．０ｕｓの期間の伝送路歪みを
低減する。
【００１５】
【発明が解決しようとする課題】従来の波形等化装置Ｚ
は、上述した復調回路Ｘを用いたＤＴＶ方式を用いたも
のである。この波形等化装置Ｚを用いれば歪みを低減し
たＤＴＶ信号を得ることができるが、その反面、以下に
示す問題点が存在していた。即ち、まず、復調回路Ｘで
は、ＺＦ法に代表されるような逐次修正法を用いている
ので、波形等化部の出力信号に含まれる歪みを低減する
のにある程度の時間を要する点が問題であった。
は、上述した復調回路Ｘを用いたＤＴＶ方式を用いたも
のである。この波形等化装置Ｚを用いれば歪みを低減し
たＤＴＶ信号を得ることができるが、その反面、以下に
示す問題点が存在していた。即ち、まず、復調回路Ｘで
は、ＺＦ法に代表されるような逐次修正法を用いている
ので、波形等化部の出力信号に含まれる歪みを低減する
のにある程度の時間を要する点が問題であった。
【００１６】次に、この波形等化装置Ｚに用いる復調回
路Ｘはディジタル放送専用の回路である点も問題であっ
た。つまり、米国地上波放送は２００５年までは現行ア
ナログ放送とディジタル放送が並行放送されるため、受
信機にはその双方を受信する能力が求められるのである
が、現行アナログ放送受信時にはディジタル放送専用の
波形等化装置は動作しておらず、波形等化装置が有効利
用されておらず、問題となっているのである。
路Ｘはディジタル放送専用の回路である点も問題であっ
た。つまり、米国地上波放送は２００５年までは現行ア
ナログ放送とディジタル放送が並行放送されるため、受
信機にはその双方を受信する能力が求められるのである
が、現行アナログ放送受信時にはディジタル放送専用の
波形等化装置は動作しておらず、波形等化装置が有効利
用されておらず、問題となっているのである。
【００１７】また、波形等化装置Ｚが、波形等化処理開
始時においては入力された信号がそのまま出力されるよ
うな係数が設定されている点も問題であった。即ち、波
形等化装置Ｚは伝送路における歪みを除去するが、この
伝送路歪みには受信機のアナログ回路において発生する
常に一定の歪みも含まれるにも関わらず、受信機のアナ
ログ回路において発生する常に一定の歪みを除去するた
めの係数更新も毎回波形等化処理を実行する度になされ
ており、波形等化処理時間が無意味に増大しており、問
題となっているのである。
始時においては入力された信号がそのまま出力されるよ
うな係数が設定されている点も問題であった。即ち、波
形等化装置Ｚは伝送路における歪みを除去するが、この
伝送路歪みには受信機のアナログ回路において発生する
常に一定の歪みも含まれるにも関わらず、受信機のアナ
ログ回路において発生する常に一定の歪みを除去するた
めの係数更新も毎回波形等化処理を実行する度になされ
ており、波形等化処理時間が無意味に増大しており、問
題となっているのである。
【００１８】そして、実動作では、タップ係数を設定す
るのは一部のタップのみであり、大多数のタップは使用
されないにも関わらず、広範囲の遅延時間の伝送路歪み
を除去するためには、波形等化装置のＦＩＲフィルタ、
および、ＩＩＲフィルタは多数のタップを持たなければ
ならないためコスト増加を招く点も問題であった。
るのは一部のタップのみであり、大多数のタップは使用
されないにも関わらず、広範囲の遅延時間の伝送路歪み
を除去するためには、波形等化装置のＦＩＲフィルタ、
および、ＩＩＲフィルタは多数のタップを持たなければ
ならないためコスト増加を招く点も問題であった。
【００１９】そこで本発明はこのような状況に鑑みてな
されたものであり、その目的は、波形等化に要する時間
を短縮し、ディジタル放送専用であった波形等化装置を
現行アナログ放送受信時にも有効活用し、かつ、ＦＩＲ
フィルタとＩＩＲフィルタのハードウェア規模を削減
し、高性能かつ低コストな波形等化装置を提供すること
にある。
されたものであり、その目的は、波形等化に要する時間
を短縮し、ディジタル放送専用であった波形等化装置を
現行アナログ放送受信時にも有効活用し、かつ、ＦＩＲ
フィルタとＩＩＲフィルタのハードウェア規模を削減
し、高性能かつ低コストな波形等化装置を提供すること
にある。
【００２０】
【課題を解決するための手段】本発明の請求項１に記載
の波形等化装置では、ディジタル放送に用いられるディ
ジタルの入力信号の伝送路歪みを低減する波形等化装置
であって、前記入力信号を入力し歪みを低減した信号を
出力するためのトランスバーサルフィルタと、歪みのな
いトレーニング信号である参照信号を発生する参照信号
発生手段と、前記入力信号に含まれるトレーニング信号
と前記参照信号との相互相関演算を行なう相互相関演算
手段と、前記相互相関演算手段の演算結果を用いて前記
トランスバーサルフィルタのタップ係数を決定するタッ
プ係数決定手段と、を備えることを特徴とする。
の波形等化装置では、ディジタル放送に用いられるディ
ジタルの入力信号の伝送路歪みを低減する波形等化装置
であって、前記入力信号を入力し歪みを低減した信号を
出力するためのトランスバーサルフィルタと、歪みのな
いトレーニング信号である参照信号を発生する参照信号
発生手段と、前記入力信号に含まれるトレーニング信号
と前記参照信号との相互相関演算を行なう相互相関演算
手段と、前記相互相関演算手段の演算結果を用いて前記
トランスバーサルフィルタのタップ係数を決定するタッ
プ係数決定手段と、を備えることを特徴とする。
【００２１】また、本発明の請求項２に記載の波形等化
装置では、ディジタル放送に用いられるディジタルの入
力信号の伝送路歪みを低減する波形等化装置であって、
前記入力信号を入力し歪みを低減した信号を出力するた
めのトランスバーサルフィルタと、歪みのないトレーニ
ング信号である参照信号を発生する参照信号発生手段
と、前記トランスバーサルフィルタの出力信号に含まれ
るトレーニング信号と前記参照信号との相互相関演算を
行なう相互相関演算手段と、前記相互相関演算手段の演
算結果を用いて前記トランスバーサルフィルタのタップ
係数を決定するタップ係数決定手段と、を備えることを
特徴とする。
装置では、ディジタル放送に用いられるディジタルの入
力信号の伝送路歪みを低減する波形等化装置であって、
前記入力信号を入力し歪みを低減した信号を出力するた
めのトランスバーサルフィルタと、歪みのないトレーニ
ング信号である参照信号を発生する参照信号発生手段
と、前記トランスバーサルフィルタの出力信号に含まれ
るトレーニング信号と前記参照信号との相互相関演算を
行なう相互相関演算手段と、前記相互相関演算手段の演
算結果を用いて前記トランスバーサルフィルタのタップ
係数を決定するタップ係数決定手段と、を備えることを
特徴とする。
【００２２】ここで、請求項３に記載のように、請求項
１または請求項２に記載の波形等化装置であって、前記
入力信号は多値ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ
Ｂａｎｄ）変調信号とすることは好ましい実施の形態
である。
１または請求項２に記載の波形等化装置であって、前記
入力信号は多値ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ
Ｂａｎｄ）変調信号とすることは好ましい実施の形態
である。
【００２３】本発明の請求項４に記載の波形等化装置で
は、放送に用いられる入力信号の伝送路歪みを低減する
波形等化装置であって、ディジタル放送入力信号とアナ
ログ放送信号との一方を選択して出力する選択手段と、
前記選択手段の出力信号をディジタル信号に変換するた
めの共用のアナログ／デジタルコンバータと、前記入力
信号がディジタル放送入力信号の場合に前記アナログ／
デジタルコンバータの出力信号の歪みを低減するための
ディジタル放送波形等化処理手段と、前記入力信号がア
ナログ放送入力信号の場合に前記アナログ／デジタルコ
ンバータの出力信号の歪みを低減するためのアナログ放
送波形等化処理手段と、を備えることを特徴とする。
は、放送に用いられる入力信号の伝送路歪みを低減する
波形等化装置であって、ディジタル放送入力信号とアナ
ログ放送信号との一方を選択して出力する選択手段と、
前記選択手段の出力信号をディジタル信号に変換するた
めの共用のアナログ／デジタルコンバータと、前記入力
信号がディジタル放送入力信号の場合に前記アナログ／
デジタルコンバータの出力信号の歪みを低減するための
ディジタル放送波形等化処理手段と、前記入力信号がア
ナログ放送入力信号の場合に前記アナログ／デジタルコ
ンバータの出力信号の歪みを低減するためのアナログ放
送波形等化処理手段と、を備えることを特徴とする。
【００２４】また、本発明の請求項５に記載の波形等化
装置では、放送に用いられる入力信号の伝送路歪みを低
減する波形等化装置であって、ディジタル放送入力信号
をディジタル信号に変換するための第１のアナログ／デ
ジタルコンバータと、アナログ放送入力信号をディジタ
ル信号に変換するための第２のアナログ／デジタルコン
バータと、前記第１のアナログ／デジタルコンバータの
出力と前記第２のアナログ／デジタルコンバータの出力
との一方を選択して出力する選択手段と、前記選択手段
の出力信号の歪みを低減する共用の波形等化手段と、を
備えることを特徴とする。
装置では、放送に用いられる入力信号の伝送路歪みを低
減する波形等化装置であって、ディジタル放送入力信号
をディジタル信号に変換するための第１のアナログ／デ
ジタルコンバータと、アナログ放送入力信号をディジタ
ル信号に変換するための第２のアナログ／デジタルコン
バータと、前記第１のアナログ／デジタルコンバータの
出力と前記第２のアナログ／デジタルコンバータの出力
との一方を選択して出力する選択手段と、前記選択手段
の出力信号の歪みを低減する共用の波形等化手段と、を
備えることを特徴とする。
【００２５】さらに、本発明の請求項６に記載の波形等
化装置では、放送に用いられる入力信号の伝送路歪みを
低減する波形等化装置であって、ディジタル放送入力信
号とアナログ放送信号との一方を選択して出力する選択
手段と、前記選択手段の出力信号をディジタル信号に変
換するための共用のアナログ／デジタルコンバータと、
前記アナログ／デジタルコンバータの出力信号の歪みを
低減する共用の波形等化手段と、を備えることを特徴と
する。
化装置では、放送に用いられる入力信号の伝送路歪みを
低減する波形等化装置であって、ディジタル放送入力信
号とアナログ放送信号との一方を選択して出力する選択
手段と、前記選択手段の出力信号をディジタル信号に変
換するための共用のアナログ／デジタルコンバータと、
前記アナログ／デジタルコンバータの出力信号の歪みを
低減する共用の波形等化手段と、を備えることを特徴と
する。
【００２６】ここで、請求項７に記載のように、請求項
４ないし請求項６のいずれか１項に記載の波形等化装置
であって、前記ディジタル放送入力信号は多値ＶＳＢ
（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号
とし、前記アナログ放送入力信号はＮＴＳＣ（Ｎａｔｉ
ｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏ
ｍｍｉｔｔｅｅ）信号とすることは好ましい実施の形態
である。
４ないし請求項６のいずれか１項に記載の波形等化装置
であって、前記ディジタル放送入力信号は多値ＶＳＢ
（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号
とし、前記アナログ放送入力信号はＮＴＳＣ（Ｎａｔｉ
ｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏ
ｍｍｉｔｔｅｅ）信号とすることは好ましい実施の形態
である。
【００２７】本発明の請求項８に記載の波形等化装置で
は、放送に用いられる入力信号の伝送路歪みを低減する
波形等化装置であって、前記入力信号を入力し歪みを低
減した信号を出力するためのトランスバーサルフィルタ
と、前記入力信号中のトレーニング信号を抜き取り記憶
する記憶手段と、前記記憶手段に記憶したトレーニング
信号より前記入力信号の歪みを検出し前記トランスバー
サルフィルタのタップ係数を生成し更新するためのタッ
プ係数生成更新手段と、を備え、前記入力信号がディジ
タル放送信号である場合には波形等化処理を実施し、前
記入力信号がアナログ放送信号である場合には波形等化
処理を中止して前記記憶手段に垂直ブランキング期間に
重畳されているデータを取り込むこと、を特徴とする。
は、放送に用いられる入力信号の伝送路歪みを低減する
波形等化装置であって、前記入力信号を入力し歪みを低
減した信号を出力するためのトランスバーサルフィルタ
と、前記入力信号中のトレーニング信号を抜き取り記憶
する記憶手段と、前記記憶手段に記憶したトレーニング
信号より前記入力信号の歪みを検出し前記トランスバー
サルフィルタのタップ係数を生成し更新するためのタッ
プ係数生成更新手段と、を備え、前記入力信号がディジ
タル放送信号である場合には波形等化処理を実施し、前
記入力信号がアナログ放送信号である場合には波形等化
処理を中止して前記記憶手段に垂直ブランキング期間に
重畳されているデータを取り込むこと、を特徴とする。
【００２８】また、本発明の請求項９に記載の波形等化
装置では、放送に用いられる入力信号の伝送路歪みを低
減する波形等化装置であって、前記入力信号を入力し歪
みを低減した信号を出力するためのトランスバーサルフ
ィルタと、前記トランスバーサルフィルタの出力信号中
のトレーニング信号を抜き取り記憶する記憶手段と、前
記記憶手段に記憶したトレーニング信号より前記入力信
号の歪みを検出し前記トランスバーサルフィルタのタッ
プ係数を生成し更新するためのタップ係数生成更新手段
と、を備え、前記入力信号がディジタル放送信号である
場合には波形等化処理を実施し、前記入力信号がアナロ
グ放送信号である場合には波形等化処理を中止して前記
記憶手段に垂直ブランキング期間に重畳されているデー
タを取り込むこと、を特徴とする。
装置では、放送に用いられる入力信号の伝送路歪みを低
減する波形等化装置であって、前記入力信号を入力し歪
みを低減した信号を出力するためのトランスバーサルフ
ィルタと、前記トランスバーサルフィルタの出力信号中
のトレーニング信号を抜き取り記憶する記憶手段と、前
記記憶手段に記憶したトレーニング信号より前記入力信
号の歪みを検出し前記トランスバーサルフィルタのタッ
プ係数を生成し更新するためのタップ係数生成更新手段
と、を備え、前記入力信号がディジタル放送信号である
場合には波形等化処理を実施し、前記入力信号がアナロ
グ放送信号である場合には波形等化処理を中止して前記
記憶手段に垂直ブランキング期間に重畳されているデー
タを取り込むこと、を特徴とする。
【００２９】ここで、請求項１０に記載のように、請求
項８または請求項９に記載の波形等化装置であって、前
記ディジタル放送入力信号は多値ＶＳＢ（Ｖｅｓｔｉｇ
ｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号とし、前記アナ
ログ放送入力信号はＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅ
ｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅ
ｅ）信号とすることは、好ましい実施の形態である。
項８または請求項９に記載の波形等化装置であって、前
記ディジタル放送入力信号は多値ＶＳＢ（Ｖｅｓｔｉｇ
ｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号とし、前記アナ
ログ放送入力信号はＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅ
ｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅ
ｅ）信号とすることは、好ましい実施の形態である。
【００３０】本発明の請求項１１に記載の波形等化装置
では、放送に用いられる入力信号の伝送路歪みを低減す
る波形等化装置であって、前記入力信号を入力し歪みを
低減した信号を出力するためのトランスバーサルフィル
タと、前記入力信号中の歪みを検出し前記トランスバー
サルフィルタのタップ係数を生成し更新するためのタッ
プ係数生成更新手段と、タップ係数の一部または全てを
保持するためのタップ係数記憶手段と、を備え、前記タ
ップ係数記憶手段に入力されるモードが調整モードの場
合は前記タップ係数記憶手段に前記トランスバーサルフ
ィルタのタップ係数を記憶し、前記タップ係数記憶手段
に入力されるモードが調整モード以外となった場合でも
前記タップ係数記憶手段は記憶した前記タップ係数を保
持し続け、前記タップ係数記憶手段に記憶した前記タッ
プ係数を、以降、タップ係数の初期値として使用するこ
と、を特徴とする。
では、放送に用いられる入力信号の伝送路歪みを低減す
る波形等化装置であって、前記入力信号を入力し歪みを
低減した信号を出力するためのトランスバーサルフィル
タと、前記入力信号中の歪みを検出し前記トランスバー
サルフィルタのタップ係数を生成し更新するためのタッ
プ係数生成更新手段と、タップ係数の一部または全てを
保持するためのタップ係数記憶手段と、を備え、前記タ
ップ係数記憶手段に入力されるモードが調整モードの場
合は前記タップ係数記憶手段に前記トランスバーサルフ
ィルタのタップ係数を記憶し、前記タップ係数記憶手段
に入力されるモードが調整モード以外となった場合でも
前記タップ係数記憶手段は記憶した前記タップ係数を保
持し続け、前記タップ係数記憶手段に記憶した前記タッ
プ係数を、以降、タップ係数の初期値として使用するこ
と、を特徴とする。
【００３１】また、本発明の請求項１２に記載の波形等
化装置では、放送に用いられる入力信号の伝送路歪みを
低減する波形等化装置であって、前記入力信号を入力し
歪みを低減した信号を出力するためのトランスバーサル
フィルタと、前記トランスバーサルフィルタの出力信号
中の歪みを検出し前記トランスバーサルフィルタのタッ
プ係数を生成し更新するためのタップ係数生成更新手段
と、タップ係数の一部または全てを保持するためのタッ
プ係数記憶手段と、を備え、前記タップ係数記憶手段に
入力されるモードが調整モードの場合、前記タップ係数
記憶手段に前記トランスバーサルフィルタのタップ係数
を記憶し、前記タップ係数記憶手段に入力されるモード
が調整モード以外となった場合でも前記タップ係数記憶
手段は記憶した前記タップ係数を保持し続け、前記タッ
プ係数記憶手段に記憶した前記タップ係数を、以降、タ
ップ係数の初期値として使用すること、を特徴とする。
化装置では、放送に用いられる入力信号の伝送路歪みを
低減する波形等化装置であって、前記入力信号を入力し
歪みを低減した信号を出力するためのトランスバーサル
フィルタと、前記トランスバーサルフィルタの出力信号
中の歪みを検出し前記トランスバーサルフィルタのタッ
プ係数を生成し更新するためのタップ係数生成更新手段
と、タップ係数の一部または全てを保持するためのタッ
プ係数記憶手段と、を備え、前記タップ係数記憶手段に
入力されるモードが調整モードの場合、前記タップ係数
記憶手段に前記トランスバーサルフィルタのタップ係数
を記憶し、前記タップ係数記憶手段に入力されるモード
が調整モード以外となった場合でも前記タップ係数記憶
手段は記憶した前記タップ係数を保持し続け、前記タッ
プ係数記憶手段に記憶した前記タップ係数を、以降、タ
ップ係数の初期値として使用すること、を特徴とする。
【００３２】ここで請求項１３に記載のように、請求項
１１または請求項１２に記載の波形等化装置であって、
前記タップ係数記憶手段に入力されるモードが調整モー
ドの場合は前記タップ係数の更新ステップを小さくする
こと、は好ましい実施の形態である。
１１または請求項１２に記載の波形等化装置であって、
前記タップ係数記憶手段に入力されるモードが調整モー
ドの場合は前記タップ係数の更新ステップを小さくする
こと、は好ましい実施の形態である。
【００３３】さらに請求項１４に記載のように、請求項
１１ないし請求項１３のいずれか１項に記載の波形等化
装置であって、前記入力信号は多値ＶＳＢ（Ｖｅｓｔｉ
ｇｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号、あるいはＮ
ＴＳＣ（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉｏｎ Ｓｙ
ｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）信号とすること、も好
ましい実施の形態である。
１１ないし請求項１３のいずれか１項に記載の波形等化
装置であって、前記入力信号は多値ＶＳＢ（Ｖｅｓｔｉ
ｇｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号、あるいはＮ
ＴＳＣ（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉｏｎ Ｓｙ
ｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）信号とすること、も好
ましい実施の形態である。
【００３４】本発明の請求項１５に記載の波形等化装置
では、ディジタル放送に用いられるディジタルの入力信
号の伝送路歪みを低減する波形等化装置であって、前記
入力信号の歪みを低減するためのディジタルフィルタ
と、前記入力信号中の歪みを検出し前記ディジタルフィ
ルタのタップ係数を生成し更新するためのタップ係数生
成更新手段と、を備え、前記ディジタルフィルタは入力
信号を入力するＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ
Ｒｅｓｐｏｎｓｅ）フィルタと、前記ＦＩＲフィルタ
の出力を入力する２個以上のＩＩＲ（Ｉｎｆｉｎｉｔｅ
ＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタから構成
され前記ＦＩＲフィルタと前記ＩＩＲフィルタの出力の
加算結果を出力信号とすること、を特徴とする。
では、ディジタル放送に用いられるディジタルの入力信
号の伝送路歪みを低減する波形等化装置であって、前記
入力信号の歪みを低減するためのディジタルフィルタ
と、前記入力信号中の歪みを検出し前記ディジタルフィ
ルタのタップ係数を生成し更新するためのタップ係数生
成更新手段と、を備え、前記ディジタルフィルタは入力
信号を入力するＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ
Ｒｅｓｐｏｎｓｅ）フィルタと、前記ＦＩＲフィルタ
の出力を入力する２個以上のＩＩＲ（Ｉｎｆｉｎｉｔｅ
ＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタから構成
され前記ＦＩＲフィルタと前記ＩＩＲフィルタの出力の
加算結果を出力信号とすること、を特徴とする。
【００３５】ここで請求項１６に記載のように、請求項
１５に記載の波形等化装置であって、前記ＩＩＲ（Ｉｎ
ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フ
ィルタは各々出力信号の遅延を調整可能な遅延素子を備
えること、は好ましい実施の形態である。
１５に記載の波形等化装置であって、前記ＩＩＲ（Ｉｎ
ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フ
ィルタは各々出力信号の遅延を調整可能な遅延素子を備
えること、は好ましい実施の形態である。
【００３６】本発明の請求項１７に記載の波形等化装置
では、ディジタル放送に用いられるディジタルの入力信
号の伝送路歪みを低減する波形等化装置であって、前記
入力信号の歪みを低減するためのディジタルフィルタ
と、前記ディジタルフィルタの出力信号中の歪みを検出
し前記ディジタルフィルタのタップ係数を生成し更新す
るためのタップ係数生成更新手段と、を備え、前記ディ
ジタルフィルタは、入力信号を入力するＦＩＲ（Ｆｉｎ
ｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ
と、前記ＦＩＲフィルタの出力を入力する２個以上のＩ
ＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏ
ｎｓｅ）フィルタと、から構成され、前記ＦＩＲフィル
タと前記ＩＩＲフィルタの出力の加算結果を出力信号と
すること、を特徴とする。
では、ディジタル放送に用いられるディジタルの入力信
号の伝送路歪みを低減する波形等化装置であって、前記
入力信号の歪みを低減するためのディジタルフィルタ
と、前記ディジタルフィルタの出力信号中の歪みを検出
し前記ディジタルフィルタのタップ係数を生成し更新す
るためのタップ係数生成更新手段と、を備え、前記ディ
ジタルフィルタは、入力信号を入力するＦＩＲ（Ｆｉｎ
ｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ
と、前記ＦＩＲフィルタの出力を入力する２個以上のＩ
ＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏ
ｎｓｅ）フィルタと、から構成され、前記ＦＩＲフィル
タと前記ＩＩＲフィルタの出力の加算結果を出力信号と
すること、を特徴とする。
【００３７】ここで請求項１８に記載のように、請求項
１７に記載の波形等化装置であって、前記ＩＩＲ（Ｉｎ
ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フ
ィルタは各々出力信号の遅延を調整可能な遅延素子を備
えること、は好ましい実施の形態である。
１７に記載の波形等化装置であって、前記ＩＩＲ（Ｉｎ
ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フ
ィルタは各々出力信号の遅延を調整可能な遅延素子を備
えること、は好ましい実施の形態である。
【００３８】また請求項１９に記載のように、請求項１
５ないし請求項１８のいずれか１項に記載の波形等化装
置であって、前記ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕ
ｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタの遅延の小さいタ
ップと遅延の大きいタップが遅延の中間付近のタップよ
りもビット幅が小さいこと、も好ましい実施の形態であ
る。
５ないし請求項１８のいずれか１項に記載の波形等化装
置であって、前記ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕ
ｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタの遅延の小さいタ
ップと遅延の大きいタップが遅延の中間付近のタップよ
りもビット幅が小さいこと、も好ましい実施の形態であ
る。
【００３９】さらに請求項２０に記載のように、請求項
１５ないし請求項１９のいずれか１項に記載の波形等化
装置であって、前記入力信号は多値ＶＳＢ（Ｖｅｓｔｉ
ｇｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号とすること、
も好ましい実施の形態である。
１５ないし請求項１９のいずれか１項に記載の波形等化
装置であって、前記入力信号は多値ＶＳＢ（Ｖｅｓｔｉ
ｇｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号とすること、
も好ましい実施の形態である。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。尚、ここで示す実施の
形態はあくまでも一例であって、必ずしもこの実施の形
態に限定されるものではない。 （実施の形態１）まず、第１の実施の形態として、本発
明に係る波形等化装置Ａ１について、図面を参照しつつ
説明する。図１は、本発明に係る波形等化装置Ａ１のブ
ロック図である。図１に示すように、この波形等化装置
Ａ１は、入力端子３３０１と、６４タップのＦＩＲフィ
ルタ３３０２と、１９２タップのＩＩＲフィルタ３３０
３と、ＦＩＲフィルタ３３０２とＩＩＲフィルタ３３０
３の出力を加算して出力信号を生成する加算器３３０４
と、相互相関演算器１０１と、参照信号発生器１０２
と、係数更新器３３０６と、出力端子３３０７と、を備
えている。尚、相互相関演算器１０１は、ここでは２つ
の入力端子を有しているものとする。また、Ｓ１０１は
加算器３３０４から出力される出力信号、Ｓ１０２は参
照信号発生器から発生する参照信号である。
て図面を参照しながら説明する。尚、ここで示す実施の
形態はあくまでも一例であって、必ずしもこの実施の形
態に限定されるものではない。 （実施の形態１）まず、第１の実施の形態として、本発
明に係る波形等化装置Ａ１について、図面を参照しつつ
説明する。図１は、本発明に係る波形等化装置Ａ１のブ
ロック図である。図１に示すように、この波形等化装置
Ａ１は、入力端子３３０１と、６４タップのＦＩＲフィ
ルタ３３０２と、１９２タップのＩＩＲフィルタ３３０
３と、ＦＩＲフィルタ３３０２とＩＩＲフィルタ３３０
３の出力を加算して出力信号を生成する加算器３３０４
と、相互相関演算器１０１と、参照信号発生器１０２
と、係数更新器３３０６と、出力端子３３０７と、を備
えている。尚、相互相関演算器１０１は、ここでは２つ
の入力端子を有しているものとする。また、Ｓ１０１は
加算器３３０４から出力される出力信号、Ｓ１０２は参
照信号発生器から発生する参照信号である。
【００４１】図２及び図３に、この波形等化装置Ａ１に
おけるＦＩＲフィルタ３３０２、およびＩＩＲフィルタ
３３０３のタップ係数を決定する処理の一例を、入力端
子から入力される入力信号をＤＴＶ信号とした場合につ
いて示す。尚、ＤＴＶ信号中には図１７の３１０２で示
されるフィールド同期信号が含まれる。
おけるＦＩＲフィルタ３３０２、およびＩＩＲフィルタ
３３０３のタップ係数を決定する処理の一例を、入力端
子から入力される入力信号をＤＴＶ信号とした場合につ
いて示す。尚、ＤＴＶ信号中には図１７の３１０２で示
されるフィールド同期信号が含まれる。
【００４２】まず、出力信号Ｓ１０１中のフィールド同
期信号に含まれるＰＮ５１１信号、およびＰＮ６３信号
を相互相関演算器１０１の一方の入力端子に入力する。
一方、参照信号発生手段１０２からは、歪みの全く重畳
されていないＰＮ５１１信号、およびＰＮ６３信号を発
生し、これを相互相関演算器１０１の他方の入力端子に
入力する。
期信号に含まれるＰＮ５１１信号、およびＰＮ６３信号
を相互相関演算器１０１の一方の入力端子に入力する。
一方、参照信号発生手段１０２からは、歪みの全く重畳
されていないＰＮ５１１信号、およびＰＮ６３信号を発
生し、これを相互相関演算器１０１の他方の入力端子に
入力する。
【００４３】ここで、出力信号Ｓ１０１に全く伝送路歪
みが含まれない場合は、図２に示すように、相互相関演
算器１０２の演算結果はほぼピークのみとなる。これに
対して、出力信号Ｓ１０１に伝送路歪みが含まれる場
合、図３に示すように、相互相関演算器１０２の演算結
果にピーク以外の成分が現れる。よって、この場合は、
相互相関演算器１０１の演算結果を元にして、伝送路歪
みを打ち消すようなタップ係数をタップ係数発生器３３
０６で発生すれば良い。
みが含まれない場合は、図２に示すように、相互相関演
算器１０２の演算結果はほぼピークのみとなる。これに
対して、出力信号Ｓ１０１に伝送路歪みが含まれる場
合、図３に示すように、相互相関演算器１０２の演算結
果にピーク以外の成分が現れる。よって、この場合は、
相互相関演算器１０１の演算結果を元にして、伝送路歪
みを打ち消すようなタップ係数をタップ係数発生器３３
０６で発生すれば良い。
【００４４】尚、図２及び図３において、縦軸は信号の
振幅を表し、横軸は信号の遅延時間を表す。以上のよう
に、出力信号Ｓ１０１に伝送路歪みが含まれる場合、相
互相関演算器１０１の出力結果を用いてタップ係数の制
御を行なうように、相互相関演算器１０１と参照信号発
生器１０２が動作するので、従来の逐次修正法を用いた
波形等化装置に比べ、タップ係数を１回で大幅に修正す
ることが可能となり、処理時間の短縮が可能となる。
振幅を表し、横軸は信号の遅延時間を表す。以上のよう
に、出力信号Ｓ１０１に伝送路歪みが含まれる場合、相
互相関演算器１０１の出力結果を用いてタップ係数の制
御を行なうように、相互相関演算器１０１と参照信号発
生器１０２が動作するので、従来の逐次修正法を用いた
波形等化装置に比べ、タップ係数を１回で大幅に修正す
ることが可能となり、処理時間の短縮が可能となる。
【００４５】なお、この第１の実施の形態で説明に用い
たＤＴＶ信号、および波形等化のために用いたフィール
ド同期信号は入出力信号の一例として示したものであ
り、必ずしもこれに限定されるものではない。また、Ｆ
ＩＲフィルタ３３０２のタップ数６４タップ、ＩＩＲフ
ィルタ３３０３のタップ数１９２タップもあくまでも一
例であって、これらの値に限定されるものではない。
たＤＴＶ信号、および波形等化のために用いたフィール
ド同期信号は入出力信号の一例として示したものであ
り、必ずしもこれに限定されるものではない。また、Ｆ
ＩＲフィルタ３３０２のタップ数６４タップ、ＩＩＲフ
ィルタ３３０３のタップ数１９２タップもあくまでも一
例であって、これらの値に限定されるものではない。
【００４６】（実施の形態２）次に、先述の波形等化装
置Ａ１と異なる構造を有する波形等化装置Ａ２を、第２
の実施の形態として、図面を参照しつつ説明する。図４
は波形等化装置Ａ２のブロック図である。この波形等化
装置Ａ２は図４に示すように、第１の入力端子３０１
と、第２の入力端子３０２と、選択信号Ｓ３０１に従っ
て第１の入力端子３０１から入力される信号と第２の入
力端子３０２から入力される信号の一方を選択し出力す
る第１の選択手段３０３と、入力されるアナログ信号を
ディジタル信号に変換するアナログ／デジタルコンバー
タ３０４と、入力された信号に波形等化処理を施し歪み
を低減して出力する波形等化部３０５と、ＤＴＶ信号か
らセグメント同期信号とフィールド同期信号を検出し波
形等化部３０５へタイミング信号を供給するＤＴＶ用同
期検出部３０６と、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅ
ｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅ
ｅ）信号から水平同期信号と垂直同期信号を検出し波形
等化部３０５へタイミング信号を供給するＮＴＳＣ用同
期検出部３０７と、ＤＴＶ用同期検出部３０６から出力
されたタイミング信号とＮＴＳＣ用同期検出部３０７か
ら出力されたタイミング信号の一方を選択信号Ｓ３０１
に従って選択し出力する第２の選択手段３０８と、波形
等化部３０５によって歪みを低減されたＤＴＶ信号に対
して誤り訂正処理を行い出力する誤り訂正部３００５
と、誤り訂正部の出力信号を出力する第１の出力端子３
０９と、波形等化部３０５の出力信号を出力する第２の
出力端子３１０と、を備えている。尚、Ｓ３０１は、第
１の入力端子３０１から入力される信号と、第２の入力
端子３０２から入力される信号と、のどちらに波形等化
処理を施すかを選択するための選択信号である。
置Ａ１と異なる構造を有する波形等化装置Ａ２を、第２
の実施の形態として、図面を参照しつつ説明する。図４
は波形等化装置Ａ２のブロック図である。この波形等化
装置Ａ２は図４に示すように、第１の入力端子３０１
と、第２の入力端子３０２と、選択信号Ｓ３０１に従っ
て第１の入力端子３０１から入力される信号と第２の入
力端子３０２から入力される信号の一方を選択し出力す
る第１の選択手段３０３と、入力されるアナログ信号を
ディジタル信号に変換するアナログ／デジタルコンバー
タ３０４と、入力された信号に波形等化処理を施し歪み
を低減して出力する波形等化部３０５と、ＤＴＶ信号か
らセグメント同期信号とフィールド同期信号を検出し波
形等化部３０５へタイミング信号を供給するＤＴＶ用同
期検出部３０６と、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅ
ｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅ
ｅ）信号から水平同期信号と垂直同期信号を検出し波形
等化部３０５へタイミング信号を供給するＮＴＳＣ用同
期検出部３０７と、ＤＴＶ用同期検出部３０６から出力
されたタイミング信号とＮＴＳＣ用同期検出部３０７か
ら出力されたタイミング信号の一方を選択信号Ｓ３０１
に従って選択し出力する第２の選択手段３０８と、波形
等化部３０５によって歪みを低減されたＤＴＶ信号に対
して誤り訂正処理を行い出力する誤り訂正部３００５
と、誤り訂正部の出力信号を出力する第１の出力端子３
０９と、波形等化部３０５の出力信号を出力する第２の
出力端子３１０と、を備えている。尚、Ｓ３０１は、第
１の入力端子３０１から入力される信号と、第２の入力
端子３０２から入力される信号と、のどちらに波形等化
処理を施すかを選択するための選択信号である。
【００４７】次に、この波形等化装置Ａ２の動作の一例
について、図５及び図６を参照しつつ説明する。尚、こ
の図５及び図６では、第１の入力端子３０１から入力さ
れる信号がＤＴＶ信号であり、第２の入力端子３０２か
ら入力される信号がＮＴＳＣ信号であるものとする。
について、図５及び図６を参照しつつ説明する。尚、こ
の図５及び図６では、第１の入力端子３０１から入力さ
れる信号がＤＴＶ信号であり、第２の入力端子３０２か
ら入力される信号がＮＴＳＣ信号であるものとする。
【００４８】選択信号Ｓ３０１により、ＤＴＶ信号が選
択されている場合の動作を図５に示す。図５において、
第１の選択手段３０３は第１の入力端子から入力された
ＤＴＶ信号をアナログ／デジタルコンバータ３０４に出
力する。アナログ／デジタルコンバータ３０４はアナロ
グ信号であるＤＴＶ信号をディジタル信号に変換し、Ｄ
ＴＶ用同期検出部３０６、および、波形等化部３０５に
出力する。この際、アナログ／デジタルコンバータ３０
４の出力はＮＴＳＣ用同期検出部３０７にも供給される
が、ＮＴＳＣ用同期検出部３０７はＤＴＶ信号の同期を
検出できないため正常動作せず、その出力は保証されな
い。一方、ＤＴＶ用同期検出部３０６はＤＴＶ信号の同
期を検出可能であるので、その検出結果を元に波形等化
部３０５を制御するためのタイミング信号を出力する。
択されている場合の動作を図５に示す。図５において、
第１の選択手段３０３は第１の入力端子から入力された
ＤＴＶ信号をアナログ／デジタルコンバータ３０４に出
力する。アナログ／デジタルコンバータ３０４はアナロ
グ信号であるＤＴＶ信号をディジタル信号に変換し、Ｄ
ＴＶ用同期検出部３０６、および、波形等化部３０５に
出力する。この際、アナログ／デジタルコンバータ３０
４の出力はＮＴＳＣ用同期検出部３０７にも供給される
が、ＮＴＳＣ用同期検出部３０７はＤＴＶ信号の同期を
検出できないため正常動作せず、その出力は保証されな
い。一方、ＤＴＶ用同期検出部３０６はＤＴＶ信号の同
期を検出可能であるので、その検出結果を元に波形等化
部３０５を制御するためのタイミング信号を出力する。
【００４９】第２の選択手段３０８は選択信号Ｓ３０１
により、ＤＴＶ用同期検出部３０６の出力を選択して、
波形等化部３０５に出力する。波形等化部３０５におい
ては、第２の選択手段３０８から供給されるタイミング
信号に基づいて、アナログ／デジタルコンバータ３０４
から供給されるＤＴＶ信号の波形等化処理を行ない伝送
路歪みを低減する。さらに、波形等化部で伝送路歪みを
低減したＤＴＶ信号を誤り訂正部３００５に入力し、Ｄ
ＴＶ規格に基づく誤り訂正処理を施す。誤り訂正部３０
０５において誤り訂正された信号を第１の出力端子３０
９より出力する。以上のような信号処理を行なうことに
より、ＤＴＶ信号の波形等化処理を行なうことができ
る。
により、ＤＴＶ用同期検出部３０６の出力を選択して、
波形等化部３０５に出力する。波形等化部３０５におい
ては、第２の選択手段３０８から供給されるタイミング
信号に基づいて、アナログ／デジタルコンバータ３０４
から供給されるＤＴＶ信号の波形等化処理を行ない伝送
路歪みを低減する。さらに、波形等化部で伝送路歪みを
低減したＤＴＶ信号を誤り訂正部３００５に入力し、Ｄ
ＴＶ規格に基づく誤り訂正処理を施す。誤り訂正部３０
０５において誤り訂正された信号を第１の出力端子３０
９より出力する。以上のような信号処理を行なうことに
より、ＤＴＶ信号の波形等化処理を行なうことができ
る。
【００５０】次に、選択信号Ｓ３０１により、ＮＴＳＣ
信号が選択されている場合の動作を図６に示す。図６に
おいて、第１の選択手段３０３は第２の入力端子から入
力されたＮＴＳＣ信号をアナログ／デジタルコンバータ
３０４に出力する。アナログ／デジタルコンバータ３０
４はアナログ信号であるＮＴＳＣ信号をディジタル信号
に変換し、ＮＴＳＣ用同期検出部３０７、および、波形
等化部３０５に出力する。この際、アナログ／デジタル
コンバータ３０４の出力はＤＴＶ用同期検出部３０６に
も供給されるが、ＤＴＶ用同期検出部３０６はＮＴＳＣ
信号の同期を検出できないため正常動作せず、その出力
は保証されない。
信号が選択されている場合の動作を図６に示す。図６に
おいて、第１の選択手段３０３は第２の入力端子から入
力されたＮＴＳＣ信号をアナログ／デジタルコンバータ
３０４に出力する。アナログ／デジタルコンバータ３０
４はアナログ信号であるＮＴＳＣ信号をディジタル信号
に変換し、ＮＴＳＣ用同期検出部３０７、および、波形
等化部３０５に出力する。この際、アナログ／デジタル
コンバータ３０４の出力はＤＴＶ用同期検出部３０６に
も供給されるが、ＤＴＶ用同期検出部３０６はＮＴＳＣ
信号の同期を検出できないため正常動作せず、その出力
は保証されない。
【００５１】一方、ＮＴＳＣ用同期検出部３０７はＮＴ
ＳＣ信号の同期を検出可能であるので、その検出結果を
元に波形等化部３０５を制御するためのタイミング信号
を出力する。
ＳＣ信号の同期を検出可能であるので、その検出結果を
元に波形等化部３０５を制御するためのタイミング信号
を出力する。
【００５２】第２の選択手段３０８は選択信号Ｓ３０１
により、ＮＴＳＣ用同期検出部３０７の出力を選択し
て、波形等化部３０５に出力する。波形等化部３０５に
おいては、第２の選択手段３０８から供給されるタイミ
ング信号に基づいて、アナログ／デジタルコンバータ３
０４から供給されるＮＴＳＣ信号の波形等化処理を行な
い伝送路歪みを低減する。波形等化部で伝送路歪みを低
減したＮＴＳＣ信号を第２の出力端子３１０より出力す
る。以上のような信号処理を行なうことにより、ＮＴＳ
Ｃ信号の波形等化処理を行なうことができる。
により、ＮＴＳＣ用同期検出部３０７の出力を選択し
て、波形等化部３０５に出力する。波形等化部３０５に
おいては、第２の選択手段３０８から供給されるタイミ
ング信号に基づいて、アナログ／デジタルコンバータ３
０４から供給されるＮＴＳＣ信号の波形等化処理を行な
い伝送路歪みを低減する。波形等化部で伝送路歪みを低
減したＮＴＳＣ信号を第２の出力端子３１０より出力す
る。以上のような信号処理を行なうことにより、ＮＴＳ
Ｃ信号の波形等化処理を行なうことができる。
【００５３】以上のように第１の選択手段３０３と第２
の選択手段３０８を備え、ＤＴＶ信号を処理する際とＮ
ＴＳＣ信号を処理する際にアナログ／デジタルコンバー
タ３０４、および、波形等化部３０５を共用化する。こ
れにより、ＤＴＶ信号処理用に備えたアナログ／デジタ
ルコンバータ、および、波形等化部をＮＴＳＣ信号処理
時にも使用することが可能となる。なお、本実施の形態
２における説明に用いたＤＴＶ信号、ＮＴＳＣ信号は入
出力信号の一例である。また、必ずしもアナログ／デジ
タルコンバータと波形等化部の双方を共用化する必要は
なく、いずれか一方のみの共用化を行なってもよい。
の選択手段３０８を備え、ＤＴＶ信号を処理する際とＮ
ＴＳＣ信号を処理する際にアナログ／デジタルコンバー
タ３０４、および、波形等化部３０５を共用化する。こ
れにより、ＤＴＶ信号処理用に備えたアナログ／デジタ
ルコンバータ、および、波形等化部をＮＴＳＣ信号処理
時にも使用することが可能となる。なお、本実施の形態
２における説明に用いたＤＴＶ信号、ＮＴＳＣ信号は入
出力信号の一例である。また、必ずしもアナログ／デジ
タルコンバータと波形等化部の双方を共用化する必要は
なく、いずれか一方のみの共用化を行なってもよい。
【００５４】（実施の形態３）次に、波形等化装置Ａ
１、Ａ２と異なる構造を有する、本発明に係る波形等化
装置Ａ３を第３の実施の形態として、図面を参照しつつ
説明する。図７は波形等化装置Ａ３のブロック図であ
る。この波形等化装置Ａ３は図７に示すように、入力端
子３３０１と、６４タップのＦＩＲフィルタ３３０２
と、１９２タップのＩＩＲフィルタ３３０３と、ＦＩＲ
フィルタ３３０２とＩＩＲフィルタ３３０３の出力を加
算して出力信号を生成する加算器３３０４と、誤差検出
器３３０５と、係数更新器３３０６と、出力端子３３０
７と、加算器３３０４の出力から波形等化のためのトレ
ーニング信号を抜き取り格納するトレーニング信号格納
メモリ５０１と、トレーニング信号格納メモリに記憶し
た信号を読み込み処理することが可能なマイコン５０２
と、を備えている。
１、Ａ２と異なる構造を有する、本発明に係る波形等化
装置Ａ３を第３の実施の形態として、図面を参照しつつ
説明する。図７は波形等化装置Ａ３のブロック図であ
る。この波形等化装置Ａ３は図７に示すように、入力端
子３３０１と、６４タップのＦＩＲフィルタ３３０２
と、１９２タップのＩＩＲフィルタ３３０３と、ＦＩＲ
フィルタ３３０２とＩＩＲフィルタ３３０３の出力を加
算して出力信号を生成する加算器３３０４と、誤差検出
器３３０５と、係数更新器３３０６と、出力端子３３０
７と、加算器３３０４の出力から波形等化のためのトレ
ーニング信号を抜き取り格納するトレーニング信号格納
メモリ５０１と、トレーニング信号格納メモリに記憶し
た信号を読み込み処理することが可能なマイコン５０２
と、を備えている。
【００５５】次に、この波形等化装置Ａ３の動作の一例
を、図８及び図９を参照しつつ説明する。尚、この図８
及び図９において、入力端子から入力される信号はＤＴ
Ｖ信号、或いはＮＴＳＣ信号のいずれかであるものとす
る。まず入力端子３３０１より、ＤＴＶ信号が入力され
ている場合の動作を図８に示す。図８においては、トレ
ーニング信号格納メモリ５０１に加算器３３０４の出力
からフィールド同期信号を抜き取って記憶し、このフィ
ールド同期信号をもとに誤差検出を行なう。尚、この図
８に示す動作は、従来の波形等化器の動作と全く同じで
ある。
を、図８及び図９を参照しつつ説明する。尚、この図８
及び図９において、入力端子から入力される信号はＤＴ
Ｖ信号、或いはＮＴＳＣ信号のいずれかであるものとす
る。まず入力端子３３０１より、ＤＴＶ信号が入力され
ている場合の動作を図８に示す。図８においては、トレ
ーニング信号格納メモリ５０１に加算器３３０４の出力
からフィールド同期信号を抜き取って記憶し、このフィ
ールド同期信号をもとに誤差検出を行なう。尚、この図
８に示す動作は、従来の波形等化器の動作と全く同じで
ある。
【００５６】次に、入力端子３３０１より、ＮＴＳＣ信
号が入力されている場合の動作を図９に示す。図９にお
いては、まず、入力端子３３０１に入力されたＮＴＳＣ
信号は、ＦＩＲフィルタ３３０２に入力される。ＦＩＲ
フィルタ３３０２は、入力された信号がそのまま出力さ
れるような係数を設定する。そしてＦＩＲフィルタ３３
０２の出力は加算器３３０４の第１の入力端子に入力さ
れる。加算器３３０４の出力信号は、誤差検出器３３０
５へ入力される。ＩＩＲフィルタ３３０３は、入力され
た信号が全く出力されないような係数を設定する。よっ
て、入力端子３３０１に入力された信号が、そのまま誤
差検出器へと入力される。
号が入力されている場合の動作を図９に示す。図９にお
いては、まず、入力端子３３０１に入力されたＮＴＳＣ
信号は、ＦＩＲフィルタ３３０２に入力される。ＦＩＲ
フィルタ３３０２は、入力された信号がそのまま出力さ
れるような係数を設定する。そしてＦＩＲフィルタ３３
０２の出力は加算器３３０４の第１の入力端子に入力さ
れる。加算器３３０４の出力信号は、誤差検出器３３０
５へ入力される。ＩＩＲフィルタ３３０３は、入力され
た信号が全く出力されないような係数を設定する。よっ
て、入力端子３３０１に入力された信号が、そのまま誤
差検出器へと入力される。
【００５７】誤差検出器３３０５は、入力された加算器
３３０４の出力信号からトレーニング信号格納メモリ５
０１に文字多重放送データを抜き取って記憶する。この
際、波形等化処理は行なわないため、トレーニング信号
格納メモリ５０１へのトレーニング信号の抜き取りは行
なわない。マイコン５０２はトレーニング信号格納メモ
リより、この文字多重放送データを読出して所定の処理
を行なう。
３３０４の出力信号からトレーニング信号格納メモリ５
０１に文字多重放送データを抜き取って記憶する。この
際、波形等化処理は行なわないため、トレーニング信号
格納メモリ５０１へのトレーニング信号の抜き取りは行
なわない。マイコン５０２はトレーニング信号格納メモ
リより、この文字多重放送データを読出して所定の処理
を行なう。
【００５８】以上のように、入力端子３３０１よりＤＴ
Ｖ信号が入力されている場合は、従来と同様に波形等化
処理を行なう。この際、トレーニング信号格納メモリ５
０１は波形等化用のトレーニング信号であるフィールド
同期信号の格納に用いる。
Ｖ信号が入力されている場合は、従来と同様に波形等化
処理を行なう。この際、トレーニング信号格納メモリ５
０１は波形等化用のトレーニング信号であるフィールド
同期信号の格納に用いる。
【００５９】一方、入力端子３３０１よりＮＴＳＣ信号
が入力されている場合は、波形等化処理は行なわない。
この際は、トレーニング信号格納メモリ５０１は波形等
化用のトレーニング信号ではなく、文字多重放送データ
の格納に用いる。これにより、新たに、メモリを設ける
ことなく文字多重放送データの受信が可能となる。
が入力されている場合は、波形等化処理は行なわない。
この際は、トレーニング信号格納メモリ５０１は波形等
化用のトレーニング信号ではなく、文字多重放送データ
の格納に用いる。これにより、新たに、メモリを設ける
ことなく文字多重放送データの受信が可能となる。
【００６０】なお、本実施の形態３における説明に用い
たＤＴＶ信号、ＮＴＳＣ信号は入出力信号の一例であ
る。また、ＦＩＲフィルタ３３０２のタップ数６４タッ
プ、ＩＩＲフィルタ３３０３のタップ数１９２タップは
これらの値に限定されるものではない。また、トレーニ
ング信号格納メモリ５０１に抜き取るデータは文字多重
放送データに限られるものではなく、垂直ブランキング
期間に重畳されている他のデータでも良い。
たＤＴＶ信号、ＮＴＳＣ信号は入出力信号の一例であ
る。また、ＦＩＲフィルタ３３０２のタップ数６４タッ
プ、ＩＩＲフィルタ３３０３のタップ数１９２タップは
これらの値に限定されるものではない。また、トレーニ
ング信号格納メモリ５０１に抜き取るデータは文字多重
放送データに限られるものではなく、垂直ブランキング
期間に重畳されている他のデータでも良い。
【００６１】（実施の形態４）更に上述のものとは別な
構成を有する本発明に係る波形等化装置Ａ４を第４の実
施の形態として、図１０を参照しつつ説明する。図１０
は波形等化装置Ａ４のブロック図である。この波形等化
装置Ａ４は、図１０に示すように、７０１は入力端子７
０１と、７０２は周波数変換と帯域制限や検波などのア
ナログ信号処理を行なうアナログ回路７０２と、３００
２はアナログ回路７０２の出力であるアナログ信号をデ
ィジタル信号に変換するアナログ／デジタルコンバータ
３００２と、３００３はＤＴＶ信号からセグメント同期
信号やフィールド同期信号を検出し波形等化部７０３へ
のタイミング信号を供給する同期検出部３００３と、７
０３は入力された信号に波形等化処理を施し歪みを低減
して出力する波形等化部７０３と、３００５は波形等化
部７０３によって歪みを低減されたＤＴＶ信号に対して
誤り訂正処理を行い出力する誤り訂正部３００５と、３
００６は誤り訂正部の出力信号を出力する出力端子３０
０６と、を備えている。
構成を有する本発明に係る波形等化装置Ａ４を第４の実
施の形態として、図１０を参照しつつ説明する。図１０
は波形等化装置Ａ４のブロック図である。この波形等化
装置Ａ４は、図１０に示すように、７０１は入力端子７
０１と、７０２は周波数変換と帯域制限や検波などのア
ナログ信号処理を行なうアナログ回路７０２と、３００
２はアナログ回路７０２の出力であるアナログ信号をデ
ィジタル信号に変換するアナログ／デジタルコンバータ
３００２と、３００３はＤＴＶ信号からセグメント同期
信号やフィールド同期信号を検出し波形等化部７０３へ
のタイミング信号を供給する同期検出部３００３と、７
０３は入力された信号に波形等化処理を施し歪みを低減
して出力する波形等化部７０３と、３００５は波形等化
部７０３によって歪みを低減されたＤＴＶ信号に対して
誤り訂正処理を行い出力する誤り訂正部３００５と、３
００６は誤り訂正部の出力信号を出力する出力端子３０
０６と、を備えている。
【００６２】さらに、波形等化部７０３は、６４タップ
のＦＩＲフィルタ３３０２と、１９２タップのＩＩＲフ
ィルタ３３０３と、ＦＩＲフィルタ３３０２とＩＩＲフ
ィルタ３３０３の出力を加算して出力する加算器３３０
４と、誤差検出器３３０５と、係数更新器３３０６と、
ＦＩＲフィルタ３３０２とＩＩＲフィルタ３３０３のタ
ップ係数を記憶する不揮発性の係数メモリ７０４と、か
ら構成される。尚、Ｓ７０１は波形等化装置が調整モー
ドであるか、通常モードであるかを示すためのモード信
号である。
のＦＩＲフィルタ３３０２と、１９２タップのＩＩＲフ
ィルタ３３０３と、ＦＩＲフィルタ３３０２とＩＩＲフ
ィルタ３３０３の出力を加算して出力する加算器３３０
４と、誤差検出器３３０５と、係数更新器３３０６と、
ＦＩＲフィルタ３３０２とＩＩＲフィルタ３３０３のタ
ップ係数を記憶する不揮発性の係数メモリ７０４と、か
ら構成される。尚、Ｓ７０１は波形等化装置が調整モー
ドであるか、通常モードであるかを示すためのモード信
号である。
【００６３】このように構成される波形等化装置Ａ４の
動作の一例を、図１１、図１２及び図１３を参照しつつ
説明する。尚、ここでは、入力端子から入力される信号
はＤＴＶ信号であるものとする。まず、モード信号を調
整モードとする。モード信号が調整モードの場合の動作
を図１１に示す。図１１において、入力端子７０１には
伝送路歪みが全く重畳されていないか、或いは殆ど重畳
されていないＤＴＶ信号を入力する。このＤＴＶ信号に
アナログ回路７０２でアナログ信号処理を施すが、この
際アナログ回路７０２内部における反射などにより入力
ＤＴＶ信号に歪みが重畳されて出力される。
動作の一例を、図１１、図１２及び図１３を参照しつつ
説明する。尚、ここでは、入力端子から入力される信号
はＤＴＶ信号であるものとする。まず、モード信号を調
整モードとする。モード信号が調整モードの場合の動作
を図１１に示す。図１１において、入力端子７０１には
伝送路歪みが全く重畳されていないか、或いは殆ど重畳
されていないＤＴＶ信号を入力する。このＤＴＶ信号に
アナログ回路７０２でアナログ信号処理を施すが、この
際アナログ回路７０２内部における反射などにより入力
ＤＴＶ信号に歪みが重畳されて出力される。
【００６４】この信号に対して、従来の波形等化装置と
同様に波形等化処理を行なう。そして、ＦＩＲフィルタ
３３０２およびＩＩＲフィルタ３３０３のタップ係数が
十分収束した時点、すなわち、加算器３３０４の出力信
号に歪みがほぼなくなった時点で、モード信号を通常モ
ードに変更する。
同様に波形等化処理を行なう。そして、ＦＩＲフィルタ
３３０２およびＩＩＲフィルタ３３０３のタップ係数が
十分収束した時点、すなわち、加算器３３０４の出力信
号に歪みがほぼなくなった時点で、モード信号を通常モ
ードに変更する。
【００６５】モード信号を調整モードから通常モードに
変更する際の動作を図１２に示す。このモード信号変更
の際に、係数メモリ７０４にＦＩＲフィルタ３３０２、
および、ＩＩＲフィルタ３３０３のタップ係数を記憶す
る。
変更する際の動作を図１２に示す。このモード信号変更
の際に、係数メモリ７０４にＦＩＲフィルタ３３０２、
および、ＩＩＲフィルタ３３０３のタップ係数を記憶す
る。
【００６６】さらに、モード信号が通常モードの際の動
作を図１３に示す。図１３において、入力端子７０１に
はＤＴＶ信号を入力する。通常モードにおいては、波形
等化装置を初期化する度に係数メモリ７０４からＦＩＲ
フィルタ３３０２、および、ＩＩＲフィルタ３３０３の
タップ係数を読出し、ＦＩＲフィルタ３３０２、およ
び、ＩＩＲフィルタ３３０３に設定する。係数メモリ７
０４から読出したタップ係数を設定後、加算器３３０４
の出力を用いて従来と同様に波形等化処理を行なう。
作を図１３に示す。図１３において、入力端子７０１に
はＤＴＶ信号を入力する。通常モードにおいては、波形
等化装置を初期化する度に係数メモリ７０４からＦＩＲ
フィルタ３３０２、および、ＩＩＲフィルタ３３０３の
タップ係数を読出し、ＦＩＲフィルタ３３０２、およ
び、ＩＩＲフィルタ３３０３に設定する。係数メモリ７
０４から読出したタップ係数を設定後、加算器３３０４
の出力を用いて従来と同様に波形等化処理を行なう。
【００６７】以上のようにモード信号を調整モードにす
ることにより、アナログ回路７０２により常に発生する
歪みをあらかじめ波形等化処理する。その後、モード信
号を通常モードに変更することにより、アナログ回路７
０２により常に発生する歪みの波形等化が完了した状態
のＦＩＲフィルタ３３０２、及びＩＩＲフィルタ３３０
３のタップ係数を係数メモリ７０４に記憶する。そし
て、以降の使用時は、モード信号を常に通常モードとす
る。これにより、波形等化装置の初期化後にアナログ回
路７０２により常に発生する歪みを波形等化処理する必
要がなくなり、波形等化処理の高速化が可能となる。
ることにより、アナログ回路７０２により常に発生する
歪みをあらかじめ波形等化処理する。その後、モード信
号を通常モードに変更することにより、アナログ回路７
０２により常に発生する歪みの波形等化が完了した状態
のＦＩＲフィルタ３３０２、及びＩＩＲフィルタ３３０
３のタップ係数を係数メモリ７０４に記憶する。そし
て、以降の使用時は、モード信号を常に通常モードとす
る。これにより、波形等化装置の初期化後にアナログ回
路７０２により常に発生する歪みを波形等化処理する必
要がなくなり、波形等化処理の高速化が可能となる。
【００６８】なお、本実施の形態４における説明に用い
たＤＴＶ信号は入出力信号の一例である。ＦＩＲフィル
タ３３０２のタップ数６４タップ、ＩＩＲフィルタ３３
０３のタップ数１９２タップはこれらの値に限定される
ものではない。係数メモリ７０２に記憶するタップ係数
は、ＦＩＲフィルタ３３０２のタップ係数だけでも良
い。これは、アナログ回路７０２により重畳される歪み
の遅延時間が比較的小さいためである。係数メモリ７０
２の容量削減のため、ＦＩＲフィルタ３３０２、およ
び、ＩＩＲフィルタ３３０３のタップ係数のビット精度
を落して係数メモリに記憶しても良い。調整モードの場
合は、係数更新の修正量αを通常モードより小さい値に
変更してもよい。
たＤＴＶ信号は入出力信号の一例である。ＦＩＲフィル
タ３３０２のタップ数６４タップ、ＩＩＲフィルタ３３
０３のタップ数１９２タップはこれらの値に限定される
ものではない。係数メモリ７０２に記憶するタップ係数
は、ＦＩＲフィルタ３３０２のタップ係数だけでも良
い。これは、アナログ回路７０２により重畳される歪み
の遅延時間が比較的小さいためである。係数メモリ７０
２の容量削減のため、ＦＩＲフィルタ３３０２、およ
び、ＩＩＲフィルタ３３０３のタップ係数のビット精度
を落して係数メモリに記憶しても良い。調整モードの場
合は、係数更新の修正量αを通常モードより小さい値に
変更してもよい。
【００６９】（実施の形態５）更に、上述した４つの波
形等化装置とは別の構成を有する波形等化装置Ａ５を、
第５の実施の形態として、図面を参照しつつ説明する。
図１４は波形等化装置Ａ５のブロック図である。この波
形等化装置Ａ５は、図１４に示すように、入力端子３３
０１と、６４タップのＦＩＲフィルタ３３０２と、１２
タップの第１ＩＩＲフィルタ９０３、第２ＩＩＲフィル
タ９０４、第３ＩＩＲフィルタ９０５と、遅延時間を０
〜２０ｕｓの間でプログラム可能な遅延素子９０６、９
０７、９０８と、ＦＩＲフィルタ３３０２とＩＩＲフィ
ルタ９０３〜９０５の出力を加算して出力信号を生成す
る加算器９０２と、誤差検出器３３０５と、係数更新器
９０１と、出力端子３３０７と、を備えている。
形等化装置とは別の構成を有する波形等化装置Ａ５を、
第５の実施の形態として、図面を参照しつつ説明する。
図１４は波形等化装置Ａ５のブロック図である。この波
形等化装置Ａ５は、図１４に示すように、入力端子３３
０１と、６４タップのＦＩＲフィルタ３３０２と、１２
タップの第１ＩＩＲフィルタ９０３、第２ＩＩＲフィル
タ９０４、第３ＩＩＲフィルタ９０５と、遅延時間を０
〜２０ｕｓの間でプログラム可能な遅延素子９０６、９
０７、９０８と、ＦＩＲフィルタ３３０２とＩＩＲフィ
ルタ９０３〜９０５の出力を加算して出力信号を生成す
る加算器９０２と、誤差検出器３３０５と、係数更新器
９０１と、出力端子３３０７と、を備えている。
【００７０】このように構成される波形等化装置Ａ５の
動作の一例について、図１５を参照しつつ説明する。
尚、図１５において、縦軸は信号の振幅を表し、横軸は
信号の遅延時間を表す。
動作の一例について、図１５を参照しつつ説明する。
尚、図１５において、縦軸は信号の振幅を表し、横軸は
信号の遅延時間を表す。
【００７１】まず、図１５（ａ）に示す伝送歪みの重畳
されていないＤＴＶ信号が伝送時にゴーストなどの波形
歪みを重畳され図１５（ｂ）に示すＤＴＶ信号となった
場合の動作例を示す。図１５（ｂ）において、歪み１〜
４は伝送路で付加されたゴーストなどの波形歪みであ
る。歪み１〜４は各々、振幅−２０ｄＢ、−２０ｄＢ、
−１５ｄＢと−２５ｄＢであり、遅延時間はそれぞれ
０．５ｕｓ、３ｕｓ、８ｕｓと１８ｕｓである。図１５
（ｃ）に示す通り、歪み１はＦＩＲフィルタ３３０２の
カバー範囲にある。このため、図１５（ｂ）に示す入力
信号に重畳されている歪み１を誤差検出器３３０５で検
出し、これを低減するためのタップ係数を係数更新器９
０１で生成し、ＦＩＲフィルタ３３０２に設定する。図
１５（ｂ）に示す歪み２〜歪み４は図１５（ｃ）に示す
ＦＩＲフィルタ３３０２のカバー範囲にないため、ＩＩ
Ｒフィルタ９０３〜９０５でその低減を行なう。
されていないＤＴＶ信号が伝送時にゴーストなどの波形
歪みを重畳され図１５（ｂ）に示すＤＴＶ信号となった
場合の動作例を示す。図１５（ｂ）において、歪み１〜
４は伝送路で付加されたゴーストなどの波形歪みであ
る。歪み１〜４は各々、振幅−２０ｄＢ、−２０ｄＢ、
−１５ｄＢと−２５ｄＢであり、遅延時間はそれぞれ
０．５ｕｓ、３ｕｓ、８ｕｓと１８ｕｓである。図１５
（ｃ）に示す通り、歪み１はＦＩＲフィルタ３３０２の
カバー範囲にある。このため、図１５（ｂ）に示す入力
信号に重畳されている歪み１を誤差検出器３３０５で検
出し、これを低減するためのタップ係数を係数更新器９
０１で生成し、ＦＩＲフィルタ３３０２に設定する。図
１５（ｂ）に示す歪み２〜歪み４は図１５（ｃ）に示す
ＦＩＲフィルタ３３０２のカバー範囲にないため、ＩＩ
Ｒフィルタ９０３〜９０５でその低減を行なう。
【００７２】歪み２を誤差検出器３３０５で検出し、こ
れを低減するためのタップ係数と歪み２の遅延時間を係
数更新器９０１で生成し、タップ係数はＩＩＲフィルタ
９０３に、遅延時間は遅延素子９０６に設定する（図１
５（ｄ））。歪み３を誤差検出器３３０５で検出し、こ
れを低減するためのタップ係数と歪み３の遅延時間を係
数更新器９０１で生成し、タップ係数はＩＩＲフィルタ
９０４に、遅延時間は遅延素子９０７に設定する（図１
５（ｅ））。歪み４を誤差検出器３３０５で検出し、こ
れを低減するためのタップ係数と歪み４の遅延時間を係
数更新器９０１で生成し、タップ係数はＩＩＲフィルタ
９０５に、遅延時間は遅延素子９０８に設定する（図１
５（ｆ））。これにより、図１５（ｂ）に示すＤＴＶ信
号の歪み１〜４を低減する。よって、図１５（ｇ）の歪
みの低減されたＤＴＶ信号を出力する。
れを低減するためのタップ係数と歪み２の遅延時間を係
数更新器９０１で生成し、タップ係数はＩＩＲフィルタ
９０３に、遅延時間は遅延素子９０６に設定する（図１
５（ｄ））。歪み３を誤差検出器３３０５で検出し、こ
れを低減するためのタップ係数と歪み３の遅延時間を係
数更新器９０１で生成し、タップ係数はＩＩＲフィルタ
９０４に、遅延時間は遅延素子９０７に設定する（図１
５（ｅ））。歪み４を誤差検出器３３０５で検出し、こ
れを低減するためのタップ係数と歪み４の遅延時間を係
数更新器９０１で生成し、タップ係数はＩＩＲフィルタ
９０５に、遅延時間は遅延素子９０８に設定する（図１
５（ｆ））。これにより、図１５（ｂ）に示すＤＴＶ信
号の歪み１〜４を低減する。よって、図１５（ｇ）の歪
みの低減されたＤＴＶ信号を出力する。
【００７３】以上のような処理を行なうことにより、遅
延素子と比較的小規模のＩＩＲフィルタを組み合わせる
ことにより、効率的に伝送路歪みを低減できる。遅延素
子を付加することにより、ＩＩＲフィルタのタップ数を
大幅に削減することができ、ハードウェア規模の削減が
可能となる。
延素子と比較的小規模のＩＩＲフィルタを組み合わせる
ことにより、効率的に伝送路歪みを低減できる。遅延素
子を付加することにより、ＩＩＲフィルタのタップ数を
大幅に削減することができ、ハードウェア規模の削減が
可能となる。
【００７４】なお、本実施の形態５における説明に用い
たＤＴＶ信号は入出力信号の一例である。ＦＩＲフィル
タ３３０２のタップ数６４タップ、ＩＩＲフィルタ９０
３〜９０５のタップ数１２タップはこれらの値に限定さ
れるものではない。遅延素子の遅延時間０〜２０ｕｓは
この値に限定されるものではない。説明に用いた図１０
（ｂ）は伝送歪みの一例であり、伝送歪みが異なる場合
はＦＩＲフィルタ３３０２、ＩＩＲフィルタ９０３〜９
０５のタップ係数の設定、および、遅延素子９０６〜９
０８の遅延時間の設定は異なる。本実施の形態５の構成
では、ＩＩＲフィルタ数、および、遅延素子数を３とし
たが、ＩＩＲフィルタ数、および、遅延素子数を増加さ
せるほど波形等化性能は向上する。よって、用途や目的
に合わせてＩＩＲフィルタ数、および、遅延素子数は変
化させるべきである。よって、本実施の形態５における
ＩＩＲフィルタ数、および、遅延素子数はこれらの値に
限定されるものではない。
たＤＴＶ信号は入出力信号の一例である。ＦＩＲフィル
タ３３０２のタップ数６４タップ、ＩＩＲフィルタ９０
３〜９０５のタップ数１２タップはこれらの値に限定さ
れるものではない。遅延素子の遅延時間０〜２０ｕｓは
この値に限定されるものではない。説明に用いた図１０
（ｂ）は伝送歪みの一例であり、伝送歪みが異なる場合
はＦＩＲフィルタ３３０２、ＩＩＲフィルタ９０３〜９
０５のタップ係数の設定、および、遅延素子９０６〜９
０８の遅延時間の設定は異なる。本実施の形態５の構成
では、ＩＩＲフィルタ数、および、遅延素子数を３とし
たが、ＩＩＲフィルタ数、および、遅延素子数を増加さ
せるほど波形等化性能は向上する。よって、用途や目的
に合わせてＩＩＲフィルタ数、および、遅延素子数は変
化させるべきである。よって、本実施の形態５における
ＩＩＲフィルタ数、および、遅延素子数はこれらの値に
限定されるものではない。
【００７５】
【発明の効果】以上のように本願の請求項１および請求
項２に記載の発明によれば、相互相関演算器を用いてタ
ップ係数の計算を行なうことにより、１回のタップ係数
の修正量を増加させることができる。その結果、波形等
化処理の大部分を占めるタップ係数の収束時間を短縮で
き、波形等化に要する時間を短縮できるという効果があ
る。
項２に記載の発明によれば、相互相関演算器を用いてタ
ップ係数の計算を行なうことにより、１回のタップ係数
の修正量を増加させることができる。その結果、波形等
化処理の大部分を占めるタップ係数の収束時間を短縮で
き、波形等化に要する時間を短縮できるという効果があ
る。
【００７６】また、本願の請求項４に記載の発明によれ
ば、ＤＴＶ信号処理回路に備えたアナログ／デジタルコ
ンバータを、現行アナログ放送受信時にも使用すること
により、ＮＴＳＣ信号処理回路に同様の回路を付加しな
くてもアナログ信号からディジタル信号への変換が可能
となる。その結果、現行アナログ放送受信時にもＤＴＶ
信号処理回路のアナログ／デジタルコンバータが有効利
用され、ＮＴＳＣ信号処理回路のコストアップなしに高
性能化が達成できるという効果がある。
ば、ＤＴＶ信号処理回路に備えたアナログ／デジタルコ
ンバータを、現行アナログ放送受信時にも使用すること
により、ＮＴＳＣ信号処理回路に同様の回路を付加しな
くてもアナログ信号からディジタル信号への変換が可能
となる。その結果、現行アナログ放送受信時にもＤＴＶ
信号処理回路のアナログ／デジタルコンバータが有効利
用され、ＮＴＳＣ信号処理回路のコストアップなしに高
性能化が達成できるという効果がある。
【００７７】また、本願の請求項５に記載の発明によれ
ば、ＤＴＶ信号処理回路に備えた波形等化部を、現行ア
ナログ放送受信時にも使用することにより、ＮＴＳＣ信
号処理回路に同様の回路を付加しなくても波形等化処理
が可能となる。その結果、現行アナログ放送受信時にも
ＤＴＶ信号処理回路の波形等化部が有効利用され、ＮＴ
ＳＣ信号処理回路のコストアップなしに高性能化が達成
できるという効果がある。
ば、ＤＴＶ信号処理回路に備えた波形等化部を、現行ア
ナログ放送受信時にも使用することにより、ＮＴＳＣ信
号処理回路に同様の回路を付加しなくても波形等化処理
が可能となる。その結果、現行アナログ放送受信時にも
ＤＴＶ信号処理回路の波形等化部が有効利用され、ＮＴ
ＳＣ信号処理回路のコストアップなしに高性能化が達成
できるという効果がある。
【００７８】また、本願の請求項６に記載の発明によれ
ば、ＤＴＶ信号処理回路に備えたアナログ／デジタルコ
ンバータを、現行アナログ放送受信時にも使用すること
により、ＮＴＳＣ信号処理回路に同様の回路を付加しな
くてもアナログ信号からディジタル信号への変換が可能
となる。また、ＤＴＶ信号処理回路に備えた波形等化部
を、現行アナログ放送受信時にも使用することにより、
ＮＴＳＣ信号処理回路に同様の回路を付加しなくても波
形等化処理が可能となる。その結果、現行アナログ放送
受信時にもＤＴＶ信号処理回路のアナログ／デジタルコ
ンバータと波形等化部が有効利用され、ＮＴＳＣ信号処
理回路のコストアップなしに高性能化が達成できるとい
う効果がある。
ば、ＤＴＶ信号処理回路に備えたアナログ／デジタルコ
ンバータを、現行アナログ放送受信時にも使用すること
により、ＮＴＳＣ信号処理回路に同様の回路を付加しな
くてもアナログ信号からディジタル信号への変換が可能
となる。また、ＤＴＶ信号処理回路に備えた波形等化部
を、現行アナログ放送受信時にも使用することにより、
ＮＴＳＣ信号処理回路に同様の回路を付加しなくても波
形等化処理が可能となる。その結果、現行アナログ放送
受信時にもＤＴＶ信号処理回路のアナログ／デジタルコ
ンバータと波形等化部が有効利用され、ＮＴＳＣ信号処
理回路のコストアップなしに高性能化が達成できるとい
う効果がある。
【００７９】また、本願の請求項８および請求項９に記
載の発明によれば、ＤＴＶ信号処理回路のトレーニング
信号格納メモリを、現行アナログ放送受信時には例えば
文字多重放送データの抜き取り、および、格納用に使用
することにより、ＮＴＳＣ信号処理回路に同様の回路を
付加しなくても文字多重放送データ等の受信が可能とな
る。その結果、現行アナログ放送受信時にもＤＴＶ信号
処理回路のトレーニング信号格納メモリが有効利用さ
れ、ＮＴＳＣ信号処理回路のコストアップなしに高性能
化が達成できるという効果がある。
載の発明によれば、ＤＴＶ信号処理回路のトレーニング
信号格納メモリを、現行アナログ放送受信時には例えば
文字多重放送データの抜き取り、および、格納用に使用
することにより、ＮＴＳＣ信号処理回路に同様の回路を
付加しなくても文字多重放送データ等の受信が可能とな
る。その結果、現行アナログ放送受信時にもＤＴＶ信号
処理回路のトレーニング信号格納メモリが有効利用さ
れ、ＮＴＳＣ信号処理回路のコストアップなしに高性能
化が達成できるという効果がある。
【００８０】また、本願の請求項１１および請求項１２
に記載の発明によれば、波形等化装置に調整モードを設
け、調整モード時にアナログ回路により発生する歪みの
みを波形等化可能なタップ係数を求めて係数メモリに記
憶しておく。通常モード時には初期化時に係数メモリよ
りタップ係数を読み出すことにより、アナログ回路によ
る歪みの波形等化が終了した状態から波形等化処理が開
始可能となる。その結果、アナログ回路による歪みを波
形等化する時間が短縮され、波形等化処理時間の短縮が
達成できるという効果がある。
に記載の発明によれば、波形等化装置に調整モードを設
け、調整モード時にアナログ回路により発生する歪みの
みを波形等化可能なタップ係数を求めて係数メモリに記
憶しておく。通常モード時には初期化時に係数メモリよ
りタップ係数を読み出すことにより、アナログ回路によ
る歪みの波形等化が終了した状態から波形等化処理が開
始可能となる。その結果、アナログ回路による歪みを波
形等化する時間が短縮され、波形等化処理時間の短縮が
達成できるという効果がある。
【００８１】また、本願の請求項１３に記載の発明によ
れば、本願の請求項１１に記載の発明に比べて調整モー
ド時にタップ係数の更新ステップを通常より小さくする
ことにより、アナログ回路により発生する歪みの波形等
化をさらに正確に実施することが可能となる。その結
果、係数メモリに蓄える初期のタップ係数の精度が向上
し、アナログ回路による歪みを波形等化する時間がより
短縮され、波形等化処理時間のさらなる短縮が達成でき
るという効果がある。
れば、本願の請求項１１に記載の発明に比べて調整モー
ド時にタップ係数の更新ステップを通常より小さくする
ことにより、アナログ回路により発生する歪みの波形等
化をさらに正確に実施することが可能となる。その結
果、係数メモリに蓄える初期のタップ係数の精度が向上
し、アナログ回路による歪みを波形等化する時間がより
短縮され、波形等化処理時間のさらなる短縮が達成でき
るという効果がある。
【００８２】また、本願の請求項１５および請求項１７
に記載の発明によれば、タップ数の多い大規模なＩＩＲ
フィルタを備える代わりに、タップ数の少ない小規模の
ＩＩＲフィルタと遅延素子の組を複数備えることによ
り、波形等化処理を行なう。その結果、ＩＩＲフィルタ
のタップ数が削減され、波形等化装置全体のコストの削
減が達成できるという効果がある。
に記載の発明によれば、タップ数の多い大規模なＩＩＲ
フィルタを備える代わりに、タップ数の少ない小規模の
ＩＩＲフィルタと遅延素子の組を複数備えることによ
り、波形等化処理を行なう。その結果、ＩＩＲフィルタ
のタップ数が削減され、波形等化装置全体のコストの削
減が達成できるという効果がある。
【図１】本発明の第１の実施の形態に係る波形等化装置
のブロック図である。
のブロック図である。
【図２】 本発明の第１の実施の形態において出力信号
に伝送路歪みが含まれない場合の相互相関演算器の演算
結果を示す図である。
に伝送路歪みが含まれない場合の相互相関演算器の演算
結果を示す図である。
【図３】 本発明の第１の実施の形態において出力信号
に伝送路歪みが含まれる場合の相互相関演算器の演算結
果を示す図である。
に伝送路歪みが含まれる場合の相互相関演算器の演算結
果を示す図である。
【図４】 本発明の第２の実施の形態に係る波形等化装
置のブロック図である。
置のブロック図である。
【図５】 本発明の第２の実施の形態に係る波形等化装
置においてＤＴＶ信号を処理する時の動作を示したブロ
ック図である。
置においてＤＴＶ信号を処理する時の動作を示したブロ
ック図である。
【図６】 本発明の第２の実施の形態に係る波形等化装
置においてＮＴＳＣ信号を処理する時の動作を示したブ
ロック図である。
置においてＮＴＳＣ信号を処理する時の動作を示したブ
ロック図である。
【図７】 本発明の第３の実施の形態に係る波形等化装
置のブロック図である。
置のブロック図である。
【図８】 本発明の第３の実施の形態に係る波形等化装
置においてＤＴＶ信号を処理する時の動作を示したブロ
ック図である。
置においてＤＴＶ信号を処理する時の動作を示したブロ
ック図である。
【図９】 本発明の第３の実施の形態に係る波形等化装
置においてＮＴＳＣ信号を処理する時の動作を示したブ
ロック図である。
置においてＮＴＳＣ信号を処理する時の動作を示したブ
ロック図である。
【図１０】 本発明の第４の実施の形態に係る波形等化
装置のブロック図である。
装置のブロック図である。
【図１１】 本発明の第４の実施の形態に係る波形等化
装置においてモード信号が調整モードの場合の動作を示
すブロック図。
装置においてモード信号が調整モードの場合の動作を示
すブロック図。
【図１２】 本発明の第４の実施の形態に係る波形等化
装置においてモード信号が調整モードから通常モードに
変更される場合の動作を示すブロック図。
装置においてモード信号が調整モードから通常モードに
変更される場合の動作を示すブロック図。
【図１３】 本発明の第４の実施の形態に係る波形等化
装置においてモード信号が通常モードの場合の動作を示
すブロック図。
装置においてモード信号が通常モードの場合の動作を示
すブロック図。
【図１４】 本発明の第５の実施の形態に係る波形等化
装置のブロック図である。
装置のブロック図である。
【図１５】 本発明の第５の実施の形態に係る波形等化
装置により処理される信号の状態であって、 （ａ） 伝送歪みの重畳されていないＤＴＶ信号のグラ
フ （ｂ） 伝送歪みの重畳されたＤＴＶ信号のグラフ （ｃ） ＦＩＲフィルタのカバー範囲と（ｂ）に示した
信号との関係 （ｄ） 第１ＩＩＲフィルタのカバー範囲と（ｂ）に示
した信号との関係 （ｅ） 第２ＩＩＲフィルタのカバー範囲と（ｂ）に示
した信号との関係 （ｆ） 第３ＩＩＲフィルタのカバー範囲と（ｂ）に示
した信号との関係 （ｇ） 伝送歪みの低減されたＤＴＶ信号のグラフ を示した図である。
装置により処理される信号の状態であって、 （ａ） 伝送歪みの重畳されていないＤＴＶ信号のグラ
フ （ｂ） 伝送歪みの重畳されたＤＴＶ信号のグラフ （ｃ） ＦＩＲフィルタのカバー範囲と（ｂ）に示した
信号との関係 （ｄ） 第１ＩＩＲフィルタのカバー範囲と（ｂ）に示
した信号との関係 （ｅ） 第２ＩＩＲフィルタのカバー範囲と（ｂ）に示
した信号との関係 （ｆ） 第３ＩＩＲフィルタのカバー範囲と（ｂ）に示
した信号との関係 （ｇ） 伝送歪みの低減されたＤＴＶ信号のグラフ を示した図である。
【図１６】 従来の波形等化装置に用いられる復調回路
のブロック図である。
のブロック図である。
【図１７】 ＤＴＶ方式の信号フォーマットを示す構成
図である。
図である。
【図１８】 ＤＴＶ方式の信号フォーマットに含まれる
フィールド同期信号を示す構成図である。
フィールド同期信号を示す構成図である。
【図１９】 従来の波形等化装置に用いられる波形等化
部を示すブロック図である。
部を示すブロック図である。
Ａ１ 波形等化装置 １０１ 相互相関演算器 １０２ 参照信号発生器 Ｓ１０１ 出力信号 Ｓ１０２ 参照信号 Ａ２ 波形等化装置 ３０１ 第１の入力端子 ３０２ 第２の入力端子 ３０３ 第１の選択手段 ３０４ アナログ／デジタルコンバータ ３０５ 波形等化部 ３０６ ＤＴＶ用同期検出部 ３０７ ＮＴＳＣ用同期検出部 ３０８ 第２の選択手段 ３０９ 第１の出力端子 ３１０ 第２の出力端子 Ｓ３０１ 選択信号 Ａ３ 波形等化装置 ５０１ トレーニング信号格納メモリ ５０２ マイコン Ａ４ 波形等化装置 ７０１ 入力端子 ７０２ アナログ回路 ７０３ 波形等化部 ７０４ 係数メモリ Ｓ７０１ モード信号 Ａ５ 波形等化装置 ９０１ 係数更新器 ９０２ 加算器 ９０３ 第１ＩＩＲフィルタ ９０４ 第２ＩＩＲフィルタ ９０５ 第３ＩＩＲフィルタ ９０６ 遅延素子 ９０７ 遅延素子 ９０８ 遅延素子 Ｚ 波形等化装置 Ｘ 復調回路 ３００１ 入力端子 ３００２ アナログ／デジタルコンバータ ３００３ 同期検出部 ３００４ 波形等化部 ３００５ 誤り訂正部 Ｙ 信号フォーマット ３１０１ データ信号 ３１０２ フィールド同期信号 ３１０３ セグメント同期信号 ３２０１ ＰＮ５１１信号 ３２０２ ＰＮ６３信号 ３２０３ コントロール信号 ３３０１ 入力端子 ３３０２ ＦＩＲフィルタ ３３０３ ＩＩＲフィルタ ３３０４ 加算器 ３３０５ 誤差検出器 ３３０６ 係数更新器 ３３０７ 出力端子 ３００６ 出力端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C021 PA31 PA36 PA42 PA66 PA72 PA85 SA00 SA12 YA40 YB04 5J023 AA08 AB08 AC09 AC11 AC12 AD05 AD15 5K046 AA05 BA01 BB03 EE06 EE14 EE34 EE51 EF02 EF23
Claims (20)
- 【請求項１】 ディジタル放送に用いられるディジタル
の入力信号の伝送路歪みを低減する波形等化装置であっ
て、 前記入力信号を入力し歪みを低減した信号を出力するた
めのトランスバーサルフィルタと、 歪みのないトレーニング信号である参照信号を発生する
参照信号発生手段と、 前記入力信号に含まれるトレーニング信号と前記参照信
号との相互相関演算を行う相互相関演算手段と、 前記相互相関演算手段の演算結果を用いて前記トランス
バーサルフィルタのタップ係数を決定するタップ係数決
定手段と、 を備えることを特徴とした波形等化装置。 - 【請求項２】 ディジタル放送に用いられるディジタル
の入力信号の伝送路歪みを低減する波形等化装置であっ
て、 前記入力信号を入力し歪みを低減した信号を出力するた
めのトランスバーサルフィルタと、 歪みのないトレーニング信号である参照信号を発生する
参照信号発生手段と、 前記トランスバーサルフィルタの出力信号に含まれるト
レーニング信号と前記参照信号との相互相関演算を行な
う相互相関演算手段と、 前記相互相関演算手段の演算結果を用いて前記トランス
バーサルフィルタのタップ係数を決定するタップ係数決
定手段と、 を備えることを特徴とした波形等化装置。 - 【請求項３】 請求項１または請求項２に記載の波形等
化装置であって、 前記入力信号は多値ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉ
ｄｅ Ｂａｎｄ）変調信号であること、 を特徴とした波形等化装置。 - 【請求項４】 放送に用いられる入力信号の伝送路歪み
を低減する波形等化装置であって、 ディジタル放送入力信号とアナログ放送信号との一方を
選択して出力する選択手段と、 前記選択手段の出力信号をディジタル信号に変換するた
めの共用のアナログ／デジタルコンバータと、 前記入力信号がディジタル放送入力信号の場合に前記ア
ナログ／デジタルコンバータの出力信号の歪みを低減す
るためのディジタル放送波形等化処理手段と、 前記入力信号がアナログ放送入力信号の場合に前記アナ
ログ／デジタルコンバータの出力信号の歪みを低減する
ためのアナログ放送波形等化処理手段と、 を備えることを特徴とする波形等化装置。 - 【請求項５】 放送に用いられる入力信号の伝送路歪み
を低減する波形等化装置であって、 ディジタル放送入力信号をディジタル信号に変換するた
めの第１のアナログ／デジタルコンバータと、 アナログ放送入力信号をディジタル信号に変換するため
の第２のアナログ／デジタルコンバータと、 前記第１のアナログ／デジタルコンバータの出力と前記
第２のアナログ／デジタルコンバータの出力との一方を
選択して出力する選択手段と、 前記選択手段の出力信号の歪みを低減する共用の波形等
化手段と、 を備えることを特徴とする波形等化装置。 - 【請求項６】 放送に用いられる入力信号の伝送路歪み
を低減する波形等化装置であって、 ディジタル放送入力信号とアナログ放送信号との一方を
選択して出力する選択手段と、 前記選択手段の出力信号をディジタル信号に変換するた
めの共用のアナログ／デジタルコンバータと、 前記アナログ／デジタルコンバータの出力信号の歪みを
低減する共用の波形等化手段と、 を備えることを特徴とする波形等化装置。 - 【請求項７】 請求項４、請求項５又は請求項６のいず
れか１項に記載の波形等化装置であって、 前記ディジタル放送入力信号は多値ＶＳＢ（Ｖｅｓｔｉ
ｇｉａｌ ＳｉｄｅＢａｎｄ）変調信号であり、 前記アナログ放送入力信号はＮＴＳＣ（Ｎａｔｉｏｎａ
ｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉ
ｔｔｅｅ）信号であること、 を特徴とした波形等化装置。 - 【請求項８】 放送に用いられる入力信号の伝送路歪み
を低減する波形等化装置であって、 前記入力信号を入力し歪みを低減した信号を出力するた
めのトランスバーサルフィルタと、 前記入力信号中のトレーニング信号を抜き取り記憶する
記憶手段と、 前記記憶手段に記憶したトレーニング信号より前記入力
信号の歪みを検出し前記トランスバーサルフィルタのタ
ップ係数を生成し更新するためのタップ係数生成更新手
段と、 を備え、 前記入力信号がディジタル放送信号である場合には波形
等化処理を実施し、 前記入力信号がアナログ放送信号である場合には波形等
化処理を中止して前記記憶手段に垂直ブランキング期間
に重畳されているデータを取り込むこと、 を特徴とした波形等化装置。 - 【請求項９】 放送に用いられる入力信号の伝送路歪み
を低減する波形等化装置であって、 前記入力信号を入力し歪みを低減した信号を出力するた
めのトランスバーサルフィルタと、 前記トランスバーサルフィルタの出力信号中のトレーニ
ング信号を抜き取り記憶する記憶手段と、 前記記憶手段に記憶したトレーニング信号より前記入力
信号の歪みを検出し前記トランスバーサルフィルタのタ
ップ係数を生成し更新するためのタップ係数生成更新手
段と、 を備え、 前記入力信号がディジタル放送信号である場合には波形
等化処理を実施し、 前記入力信号がアナログ放送信号である場合には波形等
化処理を中止して前記記憶手段に垂直ブランキング期間
に重畳されているデータを取り込むこと、 を特徴とした波形等化装置。 - 【請求項１０】 請求項８または請求項９に記載の波形
等化装置であって、 前記ディジタル放送入力信号は多値ＶＳＢ（Ｖｅｓｔｉ
ｇｉａｌ ＳｉｄｅＢａｎｄ）変調信号であり、 前記アナログ放送入力信号はＮＴＳＣ（Ｎａｔｉｏｎａ
ｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉ
ｔｔｅｅ）信号であること、 を特徴とした波形等化装置。 - 【請求項１１】 放送に用いられる入力信号の伝送路歪
みを低減する波形等化装置であって、 前記入力信号を入力し歪みを低減した信号を出力するた
めのトランスバーサルフィルタと、 前記入力信号中の歪みを検出し前記トランスバーサルフ
ィルタのタップ係数を生成し更新するためのタップ係数
生成更新手段と、 タップ係数の一部または全てを保持するためのタップ係
数記憶手段と、 を備え、 前記タップ係数記憶手段に入力されるモードが調整モー
ドの場合は前記タップ係数記憶手段に前記トランスバー
サルフィルタのタップ係数を記憶し、 前記タップ係数記憶手段に入力されるモードが調整モー
ド以外となった場合でも前記タップ係数記憶手段は記憶
した前記タップ係数を保持し続け、前記タップ係数記憶
手段に記憶した前記タップ係数を、以降、タップ係数の
初期値として使用すること、 を特徴とした波形等化装置。 - 【請求項１２】 放送に用いられる入力信号の伝送路歪
みを低減する波形等化装置であって、 前記入力信号を入力し歪みを低減した信号を出力するた
めのトランスバーサルフィルタと、 前記トランスバーサルフィルタの出力信号中の歪みを検
出し前記トランスバーサルフィルタのタップ係数を生成
し更新するためのタップ係数生成更新手段と、 タップ係数の一部または全てを保持するためのタップ係
数記憶手段と、 を備え、 前記タップ係数記憶手段に入力されるモードが調整モー
ドの場合、前記タップ係数記憶手段に前記トランスバー
サルフィルタのタップ係数を記憶し、 前記タップ係数記憶手段に入力されるモードが調整モー
ド以外となった場合でも前記タップ係数記憶手段は記憶
した前記タップ係数を保持し続け、前記タップ係数記憶
手段に記憶した前記タップ係数を、以降、タップ係数の
初期値として使用すること、 を特徴とした波形等化装置。 - 【請求項１３】 請求項１１または請求項１２に記載の
波形等化装置であって、 前記タップ係数記憶手段に入力されるモードが調整モー
ドの場合は前記タップ係数の更新ステップを小さくする
こと、 を特徴とした波形等化装置。 - 【請求項１４】 請求項１１、請求項１２又は請求項１
３のいずれか１項に記載の波形等化装置であって、 前記入力信号は多値ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉ
ｄｅ Ｂａｎｄ）変調信号、あるいはＮＴＳＣ（Ｎａｔ
ｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃ
ｏｍｍｉｔｔｅｅ）信号であること、 を特徴とした波形等化装置。 - 【請求項１５】 ディジタル放送に用いられるディジタ
ルの入力信号の伝送路歪みを低減する波形等化装置であ
って、 前記入力信号の歪みを低減するためのディジタルフィル
タと、 前記入力信号中の歪みを検出し前記ディジタルフィルタ
のタップ係数を生成し更新するためのタップ係数生成更
新手段と、 を備え、 前記ディジタルフィルタは入力信号を入力するＦＩＲ
（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）
フィルタと、 前記ＦＩＲフィルタの出力を入力する２個以上のＩＩＲ
（ＩｎｆｉｎｉｔｅＩｍｐｕｌｓｅ Ｒｅｓｐｏｎｓ
ｅ）フィルタから構成され前記ＦＩＲフィルタと前記Ｉ
ＩＲフィルタの出力の加算結果を出力信号とすること、 を特徴とした波形等化装置。 - 【請求項１６】 請求項１５に記載の波形等化装置であ
って、 前記ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅ
ｓｐｏｎｓｅ）フィルタは各々出力信号の遅延を調整可
能な遅延素子を備えること、 を特徴とした波形等化装置。 - 【請求項１７】 ディジタル放送に用いられるディジタ
ルの入力信号の伝送路歪みを低減する波形等化装置であ
って、 前記入力信号の歪みを低減するためのディジタルフィル
タと、 前記ディジタルフィルタの出力信号中の歪みを検出し前
記ディジタルフィルタのタップ係数を生成し更新するた
めのタップ係数生成更新手段と、 を備え、 前記ディジタルフィルタは、入力信号を入力するＦＩＲ
（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）
フィルタと、前記ＦＩＲフィルタの出力を入力する２個
以上のＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒ
ｅｓｐｏｎｓｅ）フィルタと、から構成され、 前記ＦＩＲフィルタと前記ＩＩＲフィルタの出力の加算
結果を出力信号とすること、 を特徴とした波形等化装置。 - 【請求項１８】 請求項１７に記載の波形等化装置であ
って、 前記ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅ
ｓｐｏｎｓｅ）フィルタは各々出力信号の遅延を調整可
能な遅延素子を備えること、 を特徴とした波形等化装置。 - 【請求項１９】 請求項１５から請求項１８のいずれか
１項に記載の波形等化装置であって、 前記ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅ
ｓｐｏｎｓｅ）フィルタの遅延の小さいタップと遅延の
大きいタップが遅延の中間付近のタップよりもビット幅
が小さいこと、 を特徴とした波形等化装置。 - 【請求項２０】 請求項１５から請求項１９のいずれか
１項に記載の波形等化装置であって、 前記入力信号は多値ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉ
ｄｅ Ｂａｎｄ）変調信号であること、 を特徴とした波形等化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11045095A JP2000244777A (ja) | 1999-02-23 | 1999-02-23 | 波形等化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11045095A JP2000244777A (ja) | 1999-02-23 | 1999-02-23 | 波形等化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244777A true JP2000244777A (ja) | 2000-09-08 |
Family
ID=12709759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11045095A Pending JP2000244777A (ja) | 1999-02-23 | 1999-02-23 | 波形等化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000244777A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003075482A1 (fr) * | 2002-02-08 | 2003-09-12 | Fujitsu Limited | Egaliseur automatique et procede d'apprentissage des coefficients |
| JP2004336707A (ja) * | 2003-05-06 | 2004-11-25 | Northrop Grumman Corp | イコライザ・システム |
| KR100781250B1 (ko) * | 2001-02-09 | 2007-12-03 | 엘지전자 주식회사 | 채널 등화 장치 |
| WO2008041612A1 (fr) | 2006-09-29 | 2008-04-10 | Panasonic Corporation | Dispositif d'égalisation de formes d'onde |
| KR100937407B1 (ko) * | 2002-10-31 | 2010-01-18 | 엘지전자 주식회사 | 채널 등화기 및 채널 등화 방법 |
| US20100128773A1 (en) * | 2008-11-21 | 2010-05-27 | Sony Corporation | Communication apparatus and signal processing method |
| JP2010154497A (ja) * | 2008-11-21 | 2010-07-08 | Sony Corp | 通信装置、および通信フレームフォーマット、並びに信号処理方法 |
| JP2015095743A (ja) * | 2013-11-12 | 2015-05-18 | 三菱電機株式会社 | イコライザ |
| US9236893B2 (en) | 2014-05-21 | 2016-01-12 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
| CN107040240A (zh) * | 2017-03-21 | 2017-08-11 | 四川九洲电器集团有限责任公司 | 一种数字信号处理方法及设备 |
-
1999
- 1999-02-23 JP JP11045095A patent/JP2000244777A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781250B1 (ko) * | 2001-02-09 | 2007-12-03 | 엘지전자 주식회사 | 채널 등화 장치 |
| WO2003075482A1 (fr) * | 2002-02-08 | 2003-09-12 | Fujitsu Limited | Egaliseur automatique et procede d'apprentissage des coefficients |
| KR100937407B1 (ko) * | 2002-10-31 | 2010-01-18 | 엘지전자 주식회사 | 채널 등화기 및 채널 등화 방법 |
| JP2004336707A (ja) * | 2003-05-06 | 2004-11-25 | Northrop Grumman Corp | イコライザ・システム |
| WO2008041612A1 (fr) | 2006-09-29 | 2008-04-10 | Panasonic Corporation | Dispositif d'égalisation de formes d'onde |
| JP4829977B2 (ja) * | 2006-09-29 | 2011-12-07 | パナソニック株式会社 | 波形等化装置 |
| JP2010154497A (ja) * | 2008-11-21 | 2010-07-08 | Sony Corp | 通信装置、および通信フレームフォーマット、並びに信号処理方法 |
| JP4735747B2 (ja) * | 2008-11-21 | 2011-07-27 | ソニー株式会社 | 通信装置、および通信フレームフォーマット、並びに信号処理方法 |
| US20100128773A1 (en) * | 2008-11-21 | 2010-05-27 | Sony Corporation | Communication apparatus and signal processing method |
| US8335287B2 (en) * | 2008-11-21 | 2012-12-18 | Sony Corporation | Communication apparatus and signal processing method |
| JP2015095743A (ja) * | 2013-11-12 | 2015-05-18 | 三菱電機株式会社 | イコライザ |
| US9236893B2 (en) | 2014-05-21 | 2016-01-12 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
| CN107040240A (zh) * | 2017-03-21 | 2017-08-11 | 四川九洲电器集团有限责任公司 | 一种数字信号处理方法及设备 |
| CN107040240B (zh) * | 2017-03-21 | 2020-11-03 | 四川九洲电器集团有限责任公司 | 一种数字信号处理方法及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4845246B2 (ja) | トレーニングモードを有する適応チャネル等化器 | |
| US6441843B1 (en) | Suppression of effects of co-channel NTSC interference artifacts upon digital TV receiver adaptive equalizer | |
| KR100219636B1 (ko) | 레벨 변화를 일으키지 않는 ntsc 제거필터의 설계방법과 이를 채용한 수신기 | |
| US6052158A (en) | Using equalized data for filter selection in HDTV receiver | |
| JP2000244777A (ja) | 波形等化装置 | |
| US6377312B1 (en) | Adaptive fractionally spaced equalizer for received radio transmissions with digital content, such as DTV signals | |
| KR19990041464A (ko) | 단일 고스트 제거기를 갖는 디지털/아날로그 ｔｖ방송 공용 수신기와 고스트 제거 방법 | |
| US6313882B1 (en) | TV reception apparatus using same ghost-cancellation circuitry for receiving different types of TV signals | |
| US6384858B1 (en) | Suppression of co-channel NTSC interference artifacts when extracting training signal for a DTV receiver equalizer | |
| EP0308776B1 (en) | Decoding equalizer | |
| JP2843690B2 (ja) | 波形等化回路 | |
| JP2000506716A (ja) | 同一チャネル干渉を受けるｄｔｖ信号用受信機のチャネル等化器の動作方法 | |
| KR100273763B1 (ko) | 상이한 형태의 텔레비젼신호를 수신하는 동일 고스트 제거회로를 사용하는 텔레비젼신호 수신장치 | |
| TW421967B (en) | Device and method for removing cochannel interference signal in modulation/demodulation receiver having reference signal | |
| KR20020081075A (ko) | 채널간 간섭이 존재하는 경우에 ｖｓｂ 고선명 텔레비전신호를 등화시키기 위한 방법 | |
| US20040091070A1 (en) | Equalizer for a single-carrier receiver and equalization method therefor | |
| EP0570190A2 (en) | Waveform equalizing system | |
| JP2009502097A (ja) | 適応等化器のタップのステップサイズ | |
| JPH0614626B2 (ja) | 自動波形等化器 | |
| JP2599036B2 (ja) | Ｍｕｓｅ信号の波形等化方法 | |
| JPH0759046B2 (ja) | 波形等化装置 | |
| JPH09135402A (ja) | 波形等化装置 | |
| JP3256966B2 (ja) | テレビジョン信号処理装置 | |
| JP2931322B2 (ja) | 信号伝送方法及び信号伝送回路 | |
| JP2000295149A (ja) | 波形等化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |