CN107040240A - 一种数字信号处理方法及设备 - Google Patents

Abstract

本发明公开了一种数字信号处理方法及设备，用于解决匹配滤波器资源消耗过大的技术问题。该方法包括：接收承载了数字信号的M个波特，所述M个波特中的每个波特内包括至少一个数字信号，M为正整数；对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，得到M个第一数字信号；将所述M个第一数字信号与所述M个波特对应的M个伪随机码相乘，得到M个第二数字信号；其中，一个第一数字信号与一个伪随机码相乘；对所述M个第二数字信号求和，得到第三数字信号；所述第三数字信号用于指示所述M个波特承载的数字信号的幅度峰值；根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号。

Description

一种数字信号处理方法及设备

技术领域

本发明涉及数字信号处理领域，特别涉及一种数字信号处理方法及设备。

背景技术

目前，匹配滤波器的应用十分广泛，尤其在扩频通信领域中，匹配滤波器用于对扩频信号进行解扩，以恢复扩频之前的信号，并且抑制信号传输过程中的噪音，因此匹配滤波器的性能直接影响到通信的质量。

请参见图1，为目前通常采用的匹配滤波器的计算结构。图1中示出的匹配滤波器一个波特的过采样率为4，也就是每个波特的采样值为4个，即图1中D0-D3，该匹配滤波器的伪随机码(Pseudorandom Noise，PN)长度为1023，即图1中的PN0-PN1022。在进行信号处理时，将每个波特中的每个采样值分别与每个波特对应的PN码相乘得到1023x4个数值，再将这1023x4个数值求和得到相关结果，相关结果即是该段采样值对应的采样的信号的幅度峰值。可见，每个波特中的每个采样值分别与PN码相乘会消耗1023x4个乘法资源，如果过采样率很大，例如过采样率为8或者16，每个波特内的采样值则更多，则会消耗更多的乘法资源，更多的资源也就代表着成本也随之增加。

发明内容

本发明实施例提供一种数字信号处理方法及设备，用于解决匹配滤波器资源消耗过大的技术问题。

第一方面，提供一种数字信号处理方法，该方法包括：

接收承载了数字信号的M个波特，所述M个波特中的每个波特内包括至少一个数字信号，M为正整数；

对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，得到M个第一数字信号；

将所述M个第一数字信号与所述M个波特对应的M个伪随机码相乘，得到M个第二数字信号；其中，一个第一数字信号与一个伪随机码相乘；

对所述M个第二数字信号求和，得到第三数字信号；所述第三数字信号用于指示所述M个波特承载的数字信号的幅度峰值；

根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号。

可选的，对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

对所述M个波特中的每个波特内包括的至少一个数字信号求和。

可选的，对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

计算所述每个波特内的第一个数字信号与最后一个数字信号之差。

可选的，在接收承载了数字信号的M个波特之后，还包括：

接收承载了数字信号的N个波特；N为正整数；

将所述N个波特操作至所述M个波特末尾，得到由所述M个波特包括的数字信号及所述N个波特包括的数字信号构成的第一信号序列；

判断所述第一信号序列的长度是否大于预设长度阈值；

若所述第一信号序列的长度大于所述预设长度阈值，则从所述第一信号序列的前端取出部分数字信号，得到的更新后的第一信号序列包括所述第一信号序列中除所述部分数字信号外的剩余部分数字信号，所述更新后的第一信号序列的长度小于或等于所述预设长度阈值；所述更新后的第一信号序列包括P个波特的数字信号；P为正整数，且P≤M+N。

可选的，所述方法还包括：

对所述更新后的第一信号序列中的每个波特内包括的至少一个数字信号求和，得到P个第四数字信号；

将所述P个第四数字信号与所述P个波特对应的P个伪随机码相乘，得到P个第五数字信号；其中，一个第四数字信号与一个伪随机码相乘；

对所述P个第五数字信号求和，得到第六数字信号，所述第六数字信号用于指示所述P个波特承载的数字信号的幅度峰值；

根据所述第六数字信号确定所述P个波特包括的数字信号中是否包括目标信号。

可选的，所述方法还包括：

计算所述更新后的第一信号序列中的每个波特内的第一个数字信号与最后一个数字信号之差，得到P个差值；

将所述P个差值与所述P个波特对应的P个伪随机码相乘，得到P个第七数字信号；其中，一个差值与一个伪随机码相乘；

将所述P个第七数字信号与所述M个第二数字信号对应的部分求和，得到P个第八数字信号；其中，若所述P个第七数字信号对应的P个波特中的第一波特的前端部分在所述更新后的第一信号序列中的位置与所述M个第二数字信号对应的M个波特中的第一波特在由所述M个波特构成的信号序列中的位置相同，则所述第一波特对应的第七数字信号与所述第二波特对应的第二数字信号相对应；

对所述P个第八数字信号求和，得到第九数字信号，所述第九数字信号用于指示所述P个波特承载的数字信号的幅度峰值；

根据所述第九数字信号确定所述P个波特包括的数字信号中是否包括目标信号。

可选的，根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号，包括：

确定所述第三数字信号的值是否大于预设峰值阈值；其中，若确定所述第三数字信号的值大于所述预设峰值阈值，则确定所述M个波特包括的数字信号中包括所述目标信号。

第二方面，提供一种数字信号处理设备，该设备包括：

接收单元，用于接收承载了数字信号的M个波特，所述M个波特中的每个波特内包括至少一个数字信号，M为正整数；

运算单元，用于对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，得到M个第一数字信号；将所述M个第一数字信号与所述M个波特对应的M个伪随机码相乘，得到M个第二数字信号；其中，一个第一数字信号与一个伪随机码相乘；对所述M个第二数字信号求和，得到第三数字信号；所述第三数字信号用于指示所述M个波特承载的数字信号的幅度峰值；

确定单元，用于根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号。

可选的，所述运算单元对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

所述运算单元对所述M个波特中的每个波特内包括的至少一个数字信号求和。

可选的，所述运算单元对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

所述运算单元计算所述每个波特内的第一个数字信号与最后一个数字信号之差。

可选的，所述设备还包括操作单元、判断单元和更新单元；

所述接收单元还用于：在所述接收单元接收承载了数字信号的M个波特之后，接收承载了数字信号的N个波特；N为正整数；

所述操作单元用于：将所述N个波特操作至所述M个波特末尾，得到由所述M个波特包括的数字信号及所述N个波特包括的数字信号构成的第一信号序列；

所述判断单元用于：判断所述第一信号序列的长度是否大于预设长度阈值；

所述更新单元用于：若所述第一信号序列的长度大于所述预设长度阈值，则从所述第一信号序列的前端取出部分数字信号，得到的更新后的第一信号序列包括所述第一信号序列中除所述部分数字信号外的剩余部分数字信号，所述更新后的第一信号序列的长度小于或等于所述预设长度阈值；所述更新后的第一信号序列包括P个波特的数字信号；P为正整数，且P≤M+N。

可选的，所述运算单元还用于：对所述更新后的第一信号序列中的每个波特内包括的至少一个数字信号求和，得到P个第四数字信号；将所述P个第四数字信号与所述P个波特对应的P个伪随机码相乘，得到P个第五数字信号；其中，一个第四数字信号与一个伪随机码相乘；对所述P个第五数字信号求和，得到第六数字信号，所述第六数字信号用于指示所述P个波特承载的数字信号的幅度峰值；

所述确定单元还用于：根据所述第六数字信号确定所述P个波特包括的数字信号中是否包括目标信号。

可选的，所述运算单元还用于：计算所述更新后的第一信号序列中的每个波特内的第一个数字信号与最后一个数字信号之差，得到P个差值；将所述P个差值与所述P个波特对应的P个伪随机码相乘，得到P个第七数字信号；其中，一个差值与一个伪随机码相乘；将所述P个第七数字信号与所述M个第二数字信号对应的部分求和，得到P个第八数字信号；其中，若所述P个第七数字信号对应的P个波特中的第一波特的前端部分在所述更新后的第一信号序列中的位置与所述M个第二数字信号对应的M个波特中的第一波特在由所述M个波特构成的信号序列中的位置相同，则所述第一波特对应的第七数字信号与所述第二波特对应的第二数字信号相对应；对所述P个第八数字信号求和，得到第九数字信号，所述第九数字信号用于指示所述P个波特承载的数字信号的幅度峰值；

所述确定单元还用于：根据所述第九数字信号确定所述P个波特包括的数字信号中是否包括目标信号。

可选的，所述确定单元根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号，包括：

所述确定单元确定所述第三数字信号的值是否大于预设峰值阈值；其中，若所述确定单元确定所述第三数字信号的值大于所述预设峰值阈值，则所述确定单元确定所述M个波特包括的数字信号中包括所述目标信号。

本发明实施例中，对M个波特中的每个波特内包括数字信号进行第一运算得到M个第一数字信号后，再将所述M个第一数字信号与所述M个波特对应的M个PN码相乘，也就是每个波特只需要与PN码相乘一次，也就减少了对乘法资源的消耗。并且，本发明实施例的方法无论每个波特的过采样率多大，每个波特都只消耗一个乘法资源，成本低，适用范围更广。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所介绍的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中匹配滤波器的计算结构示意图；

图2为本发明实施例提供的数字信号处理方法的流程图；

图3为本发明实施例提供的数字信号处理设备的计算结构示意图；

图4为本发明实施例提供的数字信号处理设备的一种结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明实施例保护的范围。

请参见图2，本发明实施例提供一种数字信号处理方法，该方法可以由本发明实施例提供的数字信号处理设备来执行，该数字信号处理设备可以通过匹配滤波器或者相关器来实现。该方法包括：

步骤101：接收承载了数字信号的M个波特，M个波特中的每个波特内包括至少一个数字信号，M为正整数；

步骤102：对M个波特中的每个波特内包括的至少一个数字信号进行第一运算，得到M个第一数字信号；

步骤103：将M个第一数字信号与M个波特对应的M个伪随机码相乘，得到M个第二数字信号；其中，一个第一数字信号与一个伪随机码相乘；

步骤104：对M个第二数字信号求和，得到第三数字信号；第三数字信号用于指示M个波特承载的数字信号的幅度峰值；

步骤105：根据第三数字信号确定M个波特包括的数字信号中是否包括目标信号。

本发明实施例中，数字信号处理设备可以接收其他设备发送的承载了数字信号的M个波特，其他设备可以是模数转换器(Analog to Digital，A/D转换器)等，当然，也可以是其他可能的设备，本发明实施例对此不做限制。具体的，在接收其他设备发送的M个波特时，可以是一次接收一个数字信号，使得多次接收后可以接收M个波特，当然，也可以是一次就接收M个波特，本发明实施例对此不做限制。其中，数字信号处理设备接收到的M个波特中的每个波特内包括至少一个数字信号，每个波特内包括的数字信号的数量是与信号采集的过采样率有关，例如信号采集的过采样率可以是1，则每个波特内的数字信号数量则为1；信号采集的过采样率可以是4，，则每个波特内的数字信号数量则为4。

请参见图3，为本发明实施例提供的数字信号处理设备的计算结构示意图。数字信号处理设备在接收到M个波特之后，即可对接收到的M个波特的每个波特内包括的至少一个数字信号进行第一运算，得到M个第一数字信号。具体的，第一运算可以至少有如下两种但不限于如下两种运算方法：

(1)对M个波特中的每个波特内包括的至少一个数字信号求和，每个波特求和可以得到一个第一数字信号，则M个波特可以得到M个第一数字信号。

(2)计算所述每个波特内的第一个数字信号与最后一个数字信号之差，每个波特可以得到一个第一数字信号，则M个波特可以得到M个第一数字信号。

本发明实施例中，在得到M个第一数字信号之后，数字信号处理设备可以将M个第一数字信号分别与这M个波特对应的PN码相乘，得到M个第二数字信号。其中，M个波特中一个波特对应的第一数字信号与一个PN码相乘。PN码可以存储在数字信号处理设备内部，也可以是存储在可以与该数字信号处理设备进行数据传输的其他设备中。具体的，若是M的值与PN码长度相同，则M个波特与PN码则是一一对应；若是M的值小于PN码长度，则M个波特与PN码中前M个PN码对应。可见，不管一个波特内包括多少个数字信号，一个波特与一个PN码相乘都只需要消耗一个乘法资源，相较背景技术中的计算结构，更加节省资源，也就节了数字信号处理设备的成本。

本发明实施例中，数字信号处理设备可以对得到的M个第二数字信号求和，得到第三数字信号，第三数字信号即可以指示接收到的M个波特包括的数字信号的幅度峰值。

本发明实施例中，数字信号处理设备可以根据第三数字信号确定M个波特包括的数字信号中是否包括目标信号。具体的，数字信号处理设备可以确定第三数字信号的值是否大于预设峰值阈值，若是确定第三数字信号的值大于所述预设峰值阈值，也就是第三数字信号所指示的幅度峰值大于预设峰值阈值，则确定M个波特包括的数字信号中包括所述目标信号。其中，预设峰值阈值可以是根据计算或者根据经验来设定。

本发明实施例中，在数字信号处理设备接收到M个波特之后，还可以继续接收其他设备发送的N个波特。其中，数字信号处理设备接收N个波特的方式与接收M个波特相同，在此不再赘述。

本发明实施例中，在数字信号处理设备接收到N个波特之后，数字信号处理设备可以将接收到的N个波特补充至M个波特的末尾，则可以得到由M个波特和N个波特构成的第一信号序列。具体的，数字信号处理设备在接收到一次数字信号即将这一次接收到的数字信号补充到数字信号处理设备之前接收到的数字信号构成的信号序列末尾。例如，数字信号处理设备之前接收到的是由M个波特包括的数字信号构成的信号序列，若数字信号处理设备在之后再接收到一次数字信号，这一次的接收到的数字信号数量可以是一个，也可以是多个，则数字信号处理设备会将这一次的接收到的数字信号都补充至信号序列末尾。

本发明实施例中，因为数字信号处理设备所能处理的信号序列的长度是有限制的，不能无限的将新接收的数字信号补充至之前接收的信号序列末尾，因此数字信号处理设备还会判断第一信号序列的长度是否大于预设长度阈值，预设长度阈值即为数字信号处理设备所能处理的信号序列的最大长度，预设长度阈值的具体值可以与PN码的长度有关。其中，若是数字信号处理设备判断第一信号序列的长度大于预设长度阈值，则数字信号处理设备会从第一信号序列的前端部分取出部分数字信号，得到更新后的第一信号序列，并使得更新后的第一信号序列的长度不大于预设长度阈值。其中，更新后的第一信号序列包括第一信号序列除被取出的部分信号之外的剩余部分信号，该剩余部分信号包括P各数字信号，并且P≤M+N。若是数字信号处理设备判断第一信号序列的长度不大于预设长度阈值，数字信号处理设备不对第一信号序列进行操作，则将第一信号序列直接作为更新后的第一信号序列。

本发明实施例中，数字信号处理设备可以不断的接收其他设备发送的承载了数字信号的波特，数字信号处理设备可以在每接收一个数字信号即对信号序列进行一次更新。

本发明实施例中，在得到更新后的第一信号序列后，即会对更新后的第一信号序列进行图3中的计算过程。其中，在第一运算采用第一种运算方法，也就是对每个波特内的数字信号求和的运算方法时，对第一信号序列包括的数字信号进行数字信号处理的过程与上述对M个波特包括的数字信号进行数字信号处理的过程完全相同，在此不再赘述。

下面对第一运算采用第二种运算方法，也就是计算每个波特内第一个数字信号与最后一个数字信号之差的运算方法进行介绍。

本发明实施例中，数字信号处理设备可以计算更新后的第一信号序列中的每个波特内的第一个数字信号与最后一个数字信号之差，得到P个差值；再将P个差值与P个波特对应的P个伪随机码相乘，得到P个第七数字信号。其中，P个波特中一个波特的差值与一个PN码相乘。

本发明实施例中，在得到P个第七数字信号之后，数字信号处理设备会将P个第七数字信号与上一次求得的M个第二数字信号值对应的部分相加，得到P个第八数字信号。其中，P个波特中的第一个波特与M个波特中的第一个波特相对应，也就是由P个波特得到的P个第七数字信号中的第一个第七数字信号与由M个波特得到的M个第二数字信号的第一个第二数字信号相对应，P个第七数字信号的其余部分则与M个第二数字信号的其余部分依次一一对应。另外，若是P＞M，则P个第七数字信号的末尾则会存在部分第七数字信号没有第二数字信号与之对应，则默认这部分第七数字信号对应的第二数字信号则为零。

本发明实施例中，数字信号处理设备得到P个第八数字信号后，即可对P个第八数字信号求和，得到第九数字信号，该第九数字信号即是指示P个波特承载的数字信号的幅度峰值。数字信号处理设备根据第九数字信号即可确定P个波特包括的数字信号中是否包括目标信号。具体的，当第九数字信号的值大于预定峰值阈值，也就是第九数字信号指示的幅度峰值大于预定峰值阈值时，则可以确定P个波特包括的数字信号中包括目标信号。

本发明实施例中，数字信号处理设备每次更新信号序列过后，都会确定该信号序列是否包括目标信号，也就是每更新一次信号序列，进行一次上述计算过程，则将第七数字信号与第二数字信号相加实际上也就是在每个波特内求得差值，差值与PN码相乘后将相乘得到的值进行累加的过程。

在实际应用中，数字信号处理设备计算的过程可以通过使用赛灵思指令(XLINX)的现场可编程门阵列(Field-Programmable Gate Array，FPGA)来实现。具体的，上述第一运算为计算每个波特内的第一个数字信号与最后一个数字信号之差时，则每个波特内的计算过程都可以通过XLINX指令(D-A)*B+P来实现。其中，D和A分别代表第一个数字信号和最后一个数字信号，B为每个波特对应PN码，P则为上一次求得计算求得的值。例如，数字信号处理设备第一次通过(D-A)*B+P计算时，因为为第一次计算，则P为0，假如第一次通过(D-A)*B+P求得的值为1，则第二次计算时P则为1，假如第二次通过(D-A)*B+P求得的值为3，则第三次计算时P则为3，依次递推。另外，使用XLINX指令(D-A)*B+P进行计算时每个波特只消耗一个乘法资源，也就节省了乘法资源，降低了设备成本。

本发明实施例中，对M个波特中的每个波特内包括数字信号进行第一运算得到M个第一数字信号后，再将所述M个第一数字信号与所述M个波特对应的M个PN码相乘，也就是每个波特只需要与PN码相乘一次，也就减少了对乘法资源的消耗。并且，本发明实施例的方法无论每个波特的过采样率多大，每个波特都只消耗一个乘法资源，成本低，适用范围更广。

下面结合附图介绍本发明实施例提供的设备。

请参见图4，基于同一发明构思，本发明一实施例提供一种数字信号处理设备，该设备包括：

接收单元401，用于接收承载了数字信号的M个波特，M个波特中的每个波特内包括至少一个数字信号，M为正整数；

运算单元402，用于对M个波特中的每个波特内包括的至少一个数字信号进行第一运算，得到M个第一数字信号；将M个第一数字信号与M个波特对应的M个伪随机码相乘，得到M个第二数字信号；其中，一个第一数字信号与一个伪随机码相乘；对M个第二数字信号求和，得到第三数字信号；第三数字信号用于指示M个波特承载的数字信号的幅度峰值；

确定单元403，用于根据第三数字信号确定M个波特包括的数字信号中是否包括目标信号。

可选的，运算单元402对M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

运算单元402对M个波特中的每个波特内包括的至少一个数字信号求和。

可选的，运算单元402对M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

运算单元402计算每个波特内的第一个数字信号与最后一个数字信号之差。

可选的，该设备还包括操作单元404、判断单元405和更新单元406，可继续参见图4。其中，因为操作单元404、判断单元405和更新单元406为可选的功能模块，为了与必选的功能模块相区分，在图4中将操作单元404、判断单元405和更新单元406画为虚线。

接收单元401还用于：在接收单元401接收承载了数字信号的M个波特之后，接收承载了数字信号的N个波特；N为正整数；

操作单元404用于：将N个波特操作至M个波特末尾，得到由M个波特包括的数字信号及N个波特包括的数字信号构成的第一信号序列；

判断单元405用于：判断第一信号序列的长度是否大于预设长度阈值；

更新单元406用于：若第一信号序列的长度大于预设长度阈值，则从第一信号序列的前端取出部分数字信号，得到的更新后的第一信号序列包括第一信号序列中除部分数字信号外的剩余部分数字信号，更新后的第一信号序列的长度小于或等于预设长度阈值；更新后的第一信号序列包括P个波特的数字信号；P为正整数，且P≤M+N。

可选的，运算单元402还用于：对更新后的第一信号序列中的每个波特内包括的至少一个数字信号求和，得到P个第四数字信号；将P个第四数字信号与P个波特对应的P个伪随机码相乘，得到P个第五数字信号；其中，一个第四数字信号与一个伪随机码相乘；对P个第五数字信号求和，得到第六数字信号，第六数字信号用于指示P个波特承载的数字信号的幅度峰值；

确定单元403还用于：根据第六数字信号确定P个波特包括的数字信号中是否包括目标信号。

可选的，运算单元402还用于：计算更新后的第一信号序列中的每个波特内的第一个数字信号与最后一个数字信号之差，得到P个差值；将P个差值与P个波特对应的P个伪随机码相乘，得到P个第七数字信号；其中，一个差值与一个伪随机码相乘；将P个第七数字信号与M个第二数字信号对应的部分求和，得到P个第八数字信号；其中，若P个第七数字信号对应的P个波特中的第一波特的前端部分在更新后的第一信号序列中的位置与M个第二数字信号对应的M个波特中的第一波特在由M个波特构成的信号序列中的位置相同，则第一波特对应的第七数字信号与第二波特对应的第二数字信号相对应；对P个第八数字信号求和，得到第九数字信号，第九数字信号用于指示P个波特承载的数字信号的幅度峰值；

确定单元403还用于：根据第九数字信号确定P个波特包括的数字信号中是否包括目标信号。

可选的，确定单元403根据第三数字信号确定M个波特包括的数字信号中是否包括目标信号，包括：

确定单元403确定第三数字信号的值是否大于预设峰值阈值；其中，若确定单元403确定第三数字信号的值大于预设峰值阈值，则确定单元403确定M个波特包括的数字信号中包括目标信号。

该数字信号处理设备可以用于执行图2所示的实施例所提供的方法，因此，对于该数字信号处理设备的各功能模块所能够实现的功能等可参考图2所示的实施例的描述，不多赘述。

在本发明中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性或其它的形式。

在本发明实施例中的各功能单元可以集成在一个处理单元中，或者各个单元也可以均是独立的物理模块。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备，例如可以是个人计算机，服务器，或者网络设备等，或处理器(processor)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：通用串行总线闪存盘(Universal Serial Bus flash drive)、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，以上实施例仅用以对本发明的技术方案进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明实施例的方法，不应理解为对本发明实施例的限制。本技术领域的技术人员可轻易想到的变化或替换，都应涵盖在本发明实施例的保护范围之内。

Claims (14)

1.一种数字信号处理方法，其特征在于，包括：

接收承载了数字信号的M个波特，所述M个波特中的每个波特内包括至少一个数字信号，M为正整数；

对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，得到M个第一数字信号；

将所述M个第一数字信号与所述M个波特对应的M个伪随机码相乘，得到M个第二数字信号；其中，一个第一数字信号与一个伪随机码相乘；

对所述M个第二数字信号求和，得到第三数字信号；所述第三数字信号用于指示所述M个波特承载的数字信号的幅度峰值；

根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号。

2.如权利要求1所述的方法，其特征在于，对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

对所述M个波特中的每个波特内包括的至少一个数字信号求和。

3.如权利要求1所述的方法，其特征在于，对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

计算所述每个波特内的第一个数字信号与最后一个数字信号之差。

4.如权利要求1所述的方法，其特征在于，在接收承载了数字信号的M个波特之后，还包括：

接收承载了数字信号的N个波特；N为正整数；

将所述N个波特补充至所述M个波特末尾，得到由所述M个波特包括的数字信号及所述N个波特包括的数字信号构成的第一信号序列；

判断所述第一信号序列的长度是否大于预设长度阈值；

若所述第一信号序列的长度大于所述预设长度阈值，则从所述第一信号序列的前端取出部分数字信号，得到的更新后的第一信号序列包括所述第一信号序列中除所述部分数字信号外的剩余部分数字信号，所述更新后的第一信号序列的长度小于或等于所述预设长度阈值；所述更新后的第一信号序列包括P个波特的数字信号；P为正整数，且P≤M+N。

5.如权利要求4所述的方法，其特征在于，所述方法还包括：

对所述更新后的第一信号序列中的每个波特内包括的至少一个数字信号求和，得到P个第四数字信号；

将所述P个第四数字信号与所述P个波特对应的P个伪随机码相乘，得到P个第五数字信号；其中，一个第四数字信号与一个伪随机码相乘；

对所述P个第五数字信号求和，得到第六数字信号，所述第六数字信号用于指示所述P个波特承载的数字信号的幅度峰值；

根据所述第六数字信号确定所述P个波特包括的数字信号中是否包括目标信号。

6.如权利要求4所述的方法，其特征在于，所述方法还包括：

计算所述更新后的第一信号序列中的每个波特内的第一个数字信号与最后一个数字信号之差，得到P个差值；

将所述P个差值与所述P个波特对应的P个伪随机码相乘，得到P个第七数字信号；其中，一个差值与一个伪随机码相乘；

将所述P个第七数字信号与所述M个第二数字信号对应的部分求和，得到P个第八数字信号；其中，若所述P个第七数字信号对应的P个波特中的第一波特的前端部分在所述更新后的第一信号序列中的位置与所述M个第二数字信号对应的M个波特中的第一波特在由所述M个波特构成的信号序列中的位置相同，则所述第一波特对应的第七数字信号与所述第二波特对应的第二数字信号相对应；

对所述P个第八数字信号求和，得到第九数字信号，所述第九数字信号用于指示所述P个波特承载的数字信号的幅度峰值；

根据所述第九数字信号确定所述P个波特包括的数字信号中是否包括目标信号。

7.如权利要求1所述的方法，其特征在于，根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号，包括：

确定所述第三数字信号的值是否大于预设峰值阈值；其中，若确定所述第三数字信号的值大于所述预设峰值阈值，则确定所述M个波特包括的数字信号中包括所述目标信号。

8.一种数字信号处理设备，其特征在于，包括：

接收单元，用于接收承载了数字信号的M个波特，所述M个波特中的每个波特内包括至少一个数字信号，M为正整数；

运算单元，用于对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，得到M个第一数字信号；将所述M个第一数字信号与所述M个波特对应的M个伪随机码相乘，得到M个第二数字信号；其中，一个第一数字信号与一个伪随机码相乘；对所述M个第二数字信号求和，得到第三数字信号；所述第三数字信号用于指示所述M个波特承载的数字信号的幅度峰值；

确定单元，用于根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号。

9.如权利要求8所述的设备，其特征在于，所述运算单元对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

所述运算单元对所述M个波特中的每个波特内包括的至少一个数字信号求和。

10.如权利要求8所述的设备，其特征在于，所述运算单元对所述M个波特中的每个波特内包括的至少一个数字信号进行第一运算，包括：

所述运算单元计算所述每个波特内的第一个数字信号与最后一个数字信号之差。

11.如权利要求8所述的设备，其特征在于，所述设备还包括操作单元、判断单元和更新单元；

所述接收单元还用于：在所述接收单元接收承载了数字信号的M个波特之后，接收承载了数字信号的N个波特；N为正整数；

所述操作单元用于：将所述N个波特操作至所述M个波特末尾，得到由所述M个波特包括的数字信号及所述N个波特包括的数字信号构成的第一信号序列；

所述判断单元用于：判断所述第一信号序列的长度是否大于预设长度阈值；

所述更新单元用于：若所述第一信号序列的长度大于所述预设长度阈值，则从所述第一信号序列的前端取出部分数字信号，得到的更新后的第一信号序列包括所述第一信号序列中除所述部分数字信号外的剩余部分数字信号，所述更新后的第一信号序列的长度小于或等于所述预设长度阈值；所述更新后的第一信号序列包括P个波特的数字信号；P为正整数，且P≤M+N。

12.如权利要求11所述的设备，其特征在于，

所述运算单元还用于：对所述更新后的第一信号序列中的每个波特内包括的至少一个数字信号求和，得到P个第四数字信号；将所述P个第四数字信号与所述P个波特对应的P个伪随机码相乘，得到P个第五数字信号；其中，一个第四数字信号与一个伪随机码相乘；对所述P个第五数字信号求和，得到第六数字信号，所述第六数字信号用于指示所述P个波特承载的数字信号的幅度峰值；

所述确定单元还用于：根据所述第六数字信号确定所述P个波特包括的数字信号中是否包括目标信号。

13.如权利要求11所述的设备，其特征在于，

所述运算单元还用于：计算所述更新后的第一信号序列中的每个波特内的第一个数字信号与最后一个数字信号之差，得到P个差值；将所述P个差值与所述P个波特对应的P个伪随机码相乘，得到P个第七数字信号；其中，一个差值与一个伪随机码相乘；将所述P个第七数字信号与所述M个第二数字信号对应的部分求和，得到P个第八数字信号；其中，若所述P个第七数字信号对应的P个波特中的第一波特的前端部分在所述更新后的第一信号序列中的位置与所述M个第二数字信号对应的M个波特中的第一波特在由所述M个波特构成的信号序列中的位置相同，则所述第一波特对应的第七数字信号与所述第二波特对应的第二数字信号相对应；对所述P个第八数字信号求和，得到第九数字信号，所述第九数字信号用于指示所述P个波特承载的数字信号的幅度峰值；

所述确定单元还用于：根据所述第九数字信号确定所述P个波特包括的数字信号中是否包括目标信号。

14.如权利要求8所述的设备，其特征在于，所述确定单元根据所述第三数字信号确定所述M个波特包括的数字信号中是否包括目标信号，包括：

所述确定单元确定所述第三数字信号的值是否大于预设峰值阈值；其中，若所述确定单元确定所述第三数字信号的值大于所述预设峰值阈值，则所述确定单元确定所述M个波特包括的数字信号中包括所述目标信号。