CN109284083A - 一种乘法运算装置及方法 - Google Patents
一种乘法运算装置及方法 Download PDFInfo
- Publication number
- CN109284083A CN109284083A CN201811076950.7A CN201811076950A CN109284083A CN 109284083 A CN109284083 A CN 109284083A CN 201811076950 A CN201811076950 A CN 201811076950A CN 109284083 A CN109284083 A CN 109284083A
- Authority
- CN
- China
- Prior art keywords
- multiplier
- multiplication
- module
- multiplication modes
- modes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开一种乘法运算装置及方法，调用乘数输入模块向乘法器输入给定位宽的乘数；调用高低位拆分模块将给定位宽乘数的高位和低位进行拆分；调用补位模块对拆分后的位值进行补位；调用乘法运算模块对补位后的位值按照给定的乘法模式进行乘法运算，获取对应于乘法模式的运算结果；调用分时输送模块将根据第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果，按照给定的顺序分时被选中并送入加法器；调用结果累加模块对输送到加法器的乘法运算结果进行累加，获取乘数运算值。本发明通过在时间上扩展，实现了低位宽乘法器对高位宽运算的支持，解决了通过较少位宽的乘法器完成较大位宽乘数的乘法运算问题，降低了乘法运算的复杂度。
Description
技术领域
本发明涉及计算机运算处理技术领域，具体涉及一种乘法运算装置及方法。
背景技术
乘法运算是信息处理中最常见的运算之一。计算机所能完成的最基本操作是：+(-)和左移右移。虽然计算机系统层次结构中一般都有乘法类指令，但是这些经过译码之后最终的元操作还是加法和移位指令。在计算机中只有0和1，于是，就有了二进制计数，比如5＝101，抽象的说，任何一个数均可以表示为0和1的形式。对于计算机而言，左移一位代表乘以2，右移一位代表除以2。所以，对于a乘以x而言，只是将a左移x为1的位并累加即可。
乘法器是一种完成两个互不相关的模拟信号相乘作用的电子器件。它可以将两个二进制数相乘。它是由更基本的加法器组成的。通常的乘法计算方法是添加和位移的算法。在并行乘法器当中，相加的部分乘积的数量是主要的参数。对于一个N比特的被乘数和一个M比特的乘数相乘，就会产生N×M个部分积，然而在不同结构和类型的乘法器当中，部分乘积的产生方式是不同的。二进制的乘法可以被分解为加法，两个八比特的二进制数A和B相乘产生一个16比特的数。如果A的最低有效位是1，那么将B加到累加器中。将A右移一比特，那么B左移了一比特。当A的所有比特为0时停止。可见数乘已经被转换成了加法运算。如果部分乘积被连续相加，因此一个串行加法器就可以和硬件一起使用。在组合电路中通过并行乘法器将所有的部分乘积相加是可行的。现阶段，乘法器的复杂度与乘数的位宽直接相关，有时候受到复杂度限制，必须使用较少位宽的乘法器完成较大位宽乘数的乘法运算。
发明内容
本发明实施例的目的在于提供一种乘法运算装置及方法，通过在时间上扩展，实现了低位宽乘法器对高位宽运算的支持，解决了通过较少位宽的乘法器完成较大位宽乘数的乘法运算问题。
为实现上述目的，本发明实施例提供一种乘法运算装置，所述运算装置包括：
乘数输入模块，用于向N×N的乘法器输入给定位宽的乘数A和B；
高低位拆分模块，用于将给定位宽乘数A、B的高位和低位进行拆分；
高低位标记模块，用于对拆分后的乘数A、B的高位和低位进行标记，将乘数A、B标记为AH，AL，BH，BL，其中，L代表低N位，H代表高N位；
补位模块，用于对拆分后乘数A、B的位值AH、Al、BH和BL进行补位，补位后的乘数A、B标记为SAH、SAL、SBH和SBL，其中，S代表补位；
模式划分模块，用于将进行乘法运算的类型划分为第一乘法模式、第二乘法模式或第三乘法模式，对于N×N的乘法器乘法模式包括第一乘法模式N×N，第二乘法模式2N×N，第三乘法模式2N×2N，其中N为正整数；
乘法运算模块，用于对补位后的位值按照给定的第一乘法模式N×N，第二乘法模式2N×N或第三乘法模式2N×2N进行乘法运算并获取对应的运算结果；
分时输送模块，用于将根据所述第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果按照给定的运算顺序分时被选中并送入加法器，分时输送模块中给定的顺序为：
第一乘法模式N×N下运算的顺序为：SAL×SBL；
第二乘法模式2N×N下运算的顺序为：SAL×SBL,SAL×SBH；
第三乘法模式2N×2N下运算的顺序为：SAL×SBL，SAL×SBH，SAH×SBL，SAH×SBH；
结果累加模块，用于对输送到加法器的第一乘法模式、第二乘法模式或第三乘法模式下的乘法运算结果进行累加获取乘数运算值。
如上所述的一种乘法运算装置，所述运算装置还包括乘数标记模块，乘数标记模块用于对输入到N×N乘法器内的乘数A和B进行标记。
如上所述的一种乘法运算装置，所述运算装置还包括累加移位模块，所述累加移位模块用于对输送到加法器的乘法运算结果在累加过程中进行对应于第一乘法模式、第二乘法模式或第三乘法模式的移位。
本发明实施例还提供一种乘法运算方法，所述运算方法采用上述的运算装置实现，所述运算方法还包括以下步骤：
步骤一：调用乘数输入模块向N×N的乘法器输入给定位宽的乘数A和B；
步骤二：调用高低位拆分模块将给定位宽乘数A、B的高位和低位进行拆分；
步骤三：调用高低位标记模块对拆分后的乘数A、B的高位和低位进行标记，将乘数A、B标记为AH，AL，BH，BL，其中，L代表低N位，H代表高N位；
步骤四：调用补位模块对拆分后乘数A、B的位值AH、Al、BH和BL进行补位，补位后的乘数A、B标记为SAH、SAL、SBH和SBL；
步骤五：调用乘法运算模块对补位后的位值SAH、SAL、SBH和SBL按照给定的第一乘法模式N×N，第二乘法模式2N×N或第三乘法模式2N×2N进行乘法运算并获取对应的运算结果；
步骤六：调用分时输送模块将根据所述第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果按照给定的运算顺序分时被选中并送入加法器；
步骤七：调用结果累加模块对输送到加法器的第一乘法模式、第二乘法模式或第三乘法模式下的乘法运算结果进行累加获取乘数运算值。
如上所述的一种乘法运算方法，所述步骤一中还包括，调用乘数标记模块对输入到N×N乘法器内的乘数A和B进行标记。
如上所述的一种乘法运算方法，所述运算方法中预先调用模式划分模块将进行乘法运算的类型划分为第一乘法模式、第二乘法模式或第三乘法模式，对于N×N的乘法器乘法模式包括第一乘法模式N×N，第二乘法模式2N×N，第三乘法模式2N×2N，其中N为正整数；
如上所述的一种乘法运算方法，所述步骤七中还包括，调用累加移位模块对输送到加法器的乘法运算结果，在累加过程中进行对应于第一乘法模式、第二乘法模式或第三乘法模式的移位。
如上所述的一种乘法运算方法，所述分时输送模块中给定的运算顺序为：
第一乘法模式N×N下运算的顺序为：SAL×SBL；
第二乘法模式2N×N下运算的顺序为：SAL×SBL,SAL×SBH；
第三乘法模式2N×2N下运算的顺序为：SAL×SBL，SAL×SBH，SAH×SBL，SAH×SBH。
本发明实施例具有如下优点：通过在时间上扩展，实现了低位宽乘法器对高位宽运算的支持，解决了通过较少位宽的乘法器完成较大位宽乘数的乘法运算问题，降低了乘法运算的复杂度。
附图说明
图1为本发明实施例提供的乘法运算装置示意图；
图2为本发明实施例提供的乘法运算方法流程图。
具体实施方式
以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例的乘法运算装置实现三种模式的乘法运算：第一乘法模式8X8乘法，标记为MODE_8x8；第二乘法模式16X8乘法，标记为MODE_16x8；第三乘法模式16X16乘法，标记为MODE_16x16。其中数字表示的是位宽。
参见图1，具体的提供一种乘法运算装置，所述运算装置包括：
乘数输入模块1，用于向N×N的乘法器输入给定位宽的乘数A和B；
高低位拆分模块2，用于将给定位宽乘数A、B的高位和低位进行拆分；
高低位标记模块3，用于对拆分后的乘数A、B的高位和低位进行标记，将乘数A、B标记为AH，AL，BH，BL，其中，L代表低N位，H代表高N位；
补位模块4，用于对拆分后乘数A、B的位值AH、Al、BH和BL进行补位，补位后的乘数A、B标记为SAH、SAL、SBH和SBL，其中，S代表补位；
模式划分模块5，用于将进行乘法运算的类型划分为第一乘法模式、第二乘法模式或第三乘法模式，对于N×N的乘法器乘法模式包括第一乘法模式N×N，第二乘法模式2N×N，第三乘法模式2N×2N，其中N为正整数；
乘法运算模块6，用于对补位后的位值按照给定的第一乘法模式N×N，第二乘法模式2N×N或第三乘法模式2N×2N进行乘法运算并获取对应的运算结果；
分时输送模块7，用于将根据所述第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果按照给定的运算顺序分时被选中并送入加法器；
结果累加模块8，用于对输送到加法器的第一乘法模式、第二乘法模式或第三乘法模式下的乘法运算结果进行累加获取乘数运算值。
乘法运算装置的一个实施例中，所述运算装置还包括乘数标记模块9，乘数标记模块9用于对输入到N×N乘法器内的乘数A和B进行标记。所述运算装置还包括累加移位模块10，所述累加移位模块10用于对输送到加法器的乘法运算结果在累加过程中进行对应于第一乘法模式、第二乘法模式或第三乘法模式的移位。
乘法运算装置的一个实施例中，分时输送模块7中给定的顺序为：
第一乘法模式N×N下运算的顺序为：SAL×SBL；
第二乘法模式2N×N下运算的顺序为：SAL×SBL,SAL×SBH；
第三乘法模式2N×2N下运算的顺序为：SAL×SBL，SAL×SBH，SAH×SBL，SAH×SBH。
参见图2，本发明实施例还提供一种乘法运算方法，所述运算方法采用上述的运算装置实现，所述运算方法还包括以下步骤：
S1：调用乘数输入模块1向N×N的乘法器输入给定位宽的乘数A和B；
S2：调用高低位拆分模块2将给定位宽乘数A、B的高位和低位进行拆分；
S3：调用高低位标记模块3对拆分后的乘数A、B的高位和低位进行标记，将乘数A、B标记为AH，AL，BH，BL，其中，L代表低N位，H代表高N位；
S4：调用补位模块4对拆分后乘数A、B的位值AH、Al、BH和BL进行补位，补位后的乘数A、B标记为SAH、SAL、SBH和SBL；
S5：调用乘法运算模块6对补位后的位值SAH、SAL、SBH和SBL按照给定的第一乘法模式N×N，第二乘法模式2N×N或第三乘法模式2N×2N进行乘法运算并获取对应的运算结果；
S6：调用分时输送模块7将根据所述第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果按照给定的运算顺序分时被选中并送入加法器；
S7：调用结果累加模块8对输送到加法器的第一乘法模式、第二乘法模式或第三乘法模式下的乘法运算结果进行累加获取乘数运算值。
乘法运算方法的一个实施例中，运算方法预先调用模式划分模块5将进行乘法运算的类型划分为第一乘法模式、第二乘法模式或第三乘法模式，对于N×N的乘法器乘法模式包括第一乘法模式N×N，第二乘法模式2N×N，第三乘法模式2N×2N，其中N为正整数。所述S1中还包括，调用乘数标记模块9对输入到N×N乘法器内的乘数A和B进行标记。所述S7中还包括，调用累加移位模块10对输送到加法器的乘法运算结果，在累加过程中进行对应于第一乘法模式、第二乘法模式或第三乘法模式的移位。
乘法运算方法的一个实施例中，所述分时输送模块7中给定的运算顺序为：
第一乘法模式N×N下运算的顺序为：SAL×SBL；
第二乘法模式2N×N下运算的顺序为：SAL×SBL,SAL×SBH；
第三乘法模式2N×2N下运算的顺序为：SAL×SBL，SAL×SBH，SAH×SBL，SAH×SBH。
具体的，通过乘数输入模块1向乘法器输入16位位宽的乘数A与B，通过乘数标记模块9将输入到乘法器的乘数按照给定位宽标记为A[15:0]、B[15:0]，通过高低位拆分模块2将给定位宽乘数A[15:0]、B[15:0]的高8位和低8位进行拆分；通过高低位标记模块3标记为为AH、AL、BH和BL，通过补位模块4对高8位和低8位的AH、AL、BH、BL补位为SAH、SAL、SBH、SBL；补位过程中涉及的具体代码如下：
SAL[8:0]：[M＝＝MODE_8x8？AL[7]：0，AL[7:0]]
SAH[8:0]：[AL[7]，AL[7:0]]
SBL[8:0]：[M＝＝MODE_8x8？BL[7]：0，BL[7:0]]
SBH[8:0]：[BL[7]，BL[7:0]]
其中“？”表示的是判断一个表达式的真假来执行两条代码：
在“SAL[8:0]：[M＝＝MODE_8x8？AL[7]：0，AL[7:0]]”中，当判断“M＝＝MODE_8x8”为真时，则为AL[7]，当判断“M＝＝MODE_8x8”为假时，则为0。
在“SBL[8:0]：[M＝＝MODE_8x8？BL[7]：0，BL[7:0]]”中，当判断“M＝＝MODE_8x8”为真时，则为BL[7]，当判断“M＝＝MODE_8x8”为假时，则为0。
乘法运算模块6的运算核心部分为9X9的有符号数乘法器，根据乘法模式不同，进行四组乘法计算，标记为P0、P1、P2和P3，其中，
P0＝SAL×SBL；
P1＝SAL×SBH；
P2＝SAH×SBL；
P3＝SAH×SBH。
分时输送模块7将根据第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果按照给定的运算顺序分时被选中并送入加法器；
第一乘法模式8×8下运算的顺序为：P0，即SAL×SBL；
第二乘法模式16×8下运算的顺序为：P0，P1，即SAL×SBL,SAL×SBH；
第三乘法模式16×16下运算的顺序为：P0，P1，P2，P3，即SAL×SBL，SAL×SBH，SAH×SBL，SAH×SBH。
结果累加模块8将第一乘法模式、第二乘法模式或第三乘法模式运算结果进行累加，累加过程中对输送到加法器的乘法运算结果进行对应于乘法模式的移位，第一乘法模式下P0不需要移位；第二乘法模式下P0不需要移位，P1左移8位；第三模式下P0不需要移位，P1和P2左移8位，P3左移16位。本发明通过在时间上扩展，实现了低位宽乘法器对高位宽运算的支持，解决了通过较少位宽的乘法器完成较大位宽乘数的乘法运算问题，降低了乘法运算的复杂度。
虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。
Claims (8)
1.一种乘法运算装置，其特征在于：所述运算装置包括：
乘数输入模块，用于向N×N的乘法器输入给定位宽的乘数A和B；
高低位拆分模块，用于将给定位宽乘数A、B的高位和低位进行拆分；
高低位标记模块，用于对拆分后的乘数A、B的高位和低位进行标记，将乘数A、B标记为AH，AL，BH，BL，其中，L代表低N位，H代表高N位；
补位模块，用于对拆分后乘数A、B的位值AH、Al、BH和BL进行补位，补位后的乘数A、B标记为SAH、SAL、SBH和SBL，其中，S代表补位；
模式划分模块，用于将进行乘法运算的类型划分为第一乘法模式、第二乘法模式或第三乘法模式，对于N×N的乘法器乘法模式包括第一乘法模式N×N，第二乘法模式2N×N，第三乘法模式2N×2N，其中N为正整数；
乘法运算模块，用于对补位后的位值按照给定的第一乘法模式N×N，第二乘法模式2N×N或第三乘法模式2N×2N进行乘法运算并获取对应的运算结果；
分时输送模块，用于将根据所述第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果按照给定的运算顺序分时被选中并送入加法器，分时输送模块中给定的顺序为：
第一乘法模式N×N下运算的顺序为：SAL×SBL；
第二乘法模式2N×N下运算的顺序为：SAL×SBL,SAL×SBH；
第三乘法模式2N×2N下运算的顺序为：SAL×SBL，SAL×SBH，SAH×SBL，SAH×SBH；
结果累加模块，用于对输送到加法器的第一乘法模式、第二乘法模式或第三乘法模式下的乘法运算结果进行累加获取乘数运算值。
2.根据权利要求1所述的一种乘法运算装置，其特征在于：所述运算装置还包括乘数标记模块，乘数标记模块用于对输入到N×N乘法器内的乘数A和B进行标记。
3.根据权利要求1所述的一种乘法运算装置，其特征在于：所述运算装置还包括累加移位模块，所述累加移位模块用于对输送到加法器的乘法运算结果在累加过程中进行对应于第一乘法模式、第二乘法模式或第三乘法模式的移位。
4.一种乘法运算方法，所述运算方法采用如权利要求1至3任意一项所述的运算装置实现，其特征在于：所述运算方法还包括以下步骤：
步骤一：调用乘数输入模块向N×N的乘法器输入给定位宽的乘数A和B；
步骤二：调用高低位拆分模块将给定位宽乘数A、B的高位和低位进行拆分；
步骤三：调用高低位标记模块对拆分后的乘数A、B的高位和低位进行标记，将乘数A、B标记为AH，AL，BH，BL，其中，L代表低N位，H代表高N位；
步骤四：调用补位模块对拆分后乘数A、B的位值AH、Al、BH和BL进行补位，补位后的乘数A、B标记为SAH、SAL、SBH和SBL；
步骤五：调用乘法运算模块对补位后的位值SAH、SAL、SBH和SBL按照给定的第一乘法模式N×N，第二乘法模式2N×N或第三乘法模式2N×2N进行乘法运算并获取对应的运算结果；
步骤六：调用分时输送模块将根据所述第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果按照给定的运算顺序分时被选中并送入加法器；
步骤七：调用结果累加模块对输送到加法器的第一乘法模式、第二乘法模式或第三乘法模式下的乘法运算结果进行累加获取乘数运算值。
5.根据权利要求4所述的一种乘法运算方法，其特征在于：所述步骤一中还包括，调用乘数标记模块对输入到N×N乘法器内的乘数A和B进行标记。
6.根据权利要求4所述的一种乘法运算方法，其特征在于：所述运算方法中预先调用模式划分模块将进行乘法运算的类型划分为第一乘法模式、第二乘法模式或第三乘法模式，对于N×N的乘法器乘法模式包括第一乘法模式N×N，第二乘法模式2N×N，第三乘法模式2N×2N，其中N为正整数。
7.根据权利要求4所述的一种乘法运算方法，其特征在于：所述步骤七中还包括，调用累加移位模块对输送到加法器的乘法运算结果，在累加过程中进行对应于第一乘法模式、第二乘法模式或第三乘法模式的移位。
8.根据权利要求4所述的一种乘法运算方法，其特征在于：所述分时输送模块中给定的运算顺序为：
第一乘法模式N×N下运算的顺序为：SAL×SBL；
第二乘法模式2N×N下运算的顺序为：SAL×SBL,SAL×SBH；
第三乘法模式2N×2N下运算的顺序为：SAL×SBL，SAL×SBH，SAH×SBL，SAH×SBH。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811076950.7A CN109284083A (zh) | 2018-09-14 | 2018-09-14 | 一种乘法运算装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811076950.7A CN109284083A (zh) | 2018-09-14 | 2018-09-14 | 一种乘法运算装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109284083A true CN109284083A (zh) | 2019-01-29 |
Family
ID=65180761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811076950.7A Pending CN109284083A (zh) | 2018-09-14 | 2018-09-14 | 一种乘法运算装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109284083A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110262773A (zh) * | 2019-04-28 | 2019-09-20 | 阿里巴巴集团控股有限公司 | 一种计算机数据处理方法及装置 |
| CN110688090A (zh) * | 2019-09-11 | 2020-01-14 | 北京探境科技有限公司 | 一种用于ai计算的浮点乘法计算方法、电路、设备 |
| CN111596888A (zh) * | 2020-03-02 | 2020-08-28 | 成都优博创通信技术股份有限公司 | 一种在低位宽mcu上实现32位无符号数整型乘法运算的方法 |
| WO2022133686A1 (zh) * | 2020-12-21 | 2022-06-30 | 清华大学 | 有/无符号乘累加装置及方法 |
| CN114816335A (zh) * | 2022-06-28 | 2022-07-29 | 之江实验室 | 一种忆阻器阵列符号数乘法实现方法、装置及设备 |
| CN115934029A (zh) * | 2023-02-20 | 2023-04-07 | 辰星（天津）自动化设备有限公司 | 乘法运算资源转换逻辑资源方法、装置、乘法器及介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1567178A (zh) * | 2003-07-04 | 2005-01-19 | 中国科学院微电子中心 | 新型乘法器重构算法及电路 |
| CN102591615A (zh) * | 2012-01-16 | 2012-07-18 | 中国人民解放军国防科学技术大学 | 结构化混合位宽乘法运算方法及装置 |
| CN105045560A (zh) * | 2015-08-25 | 2015-11-11 | 浪潮(北京)电子信息产业有限公司 | 一种定点乘加运算方法和装置 |
| CN107992283A (zh) * | 2017-11-09 | 2018-05-04 | 中国电子科技集团公司第二十八研究所 | 一种基于降维实现有限域乘法的方法和装置 |
| US20180203667A1 (en) * | 2017-01-16 | 2018-07-19 | International Business Machines Corporation | Fused-multiply-add floating-point operations on 128 bit wide operands |
-
2018
- 2018-09-14 CN CN201811076950.7A patent/CN109284083A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1567178A (zh) * | 2003-07-04 | 2005-01-19 | 中国科学院微电子中心 | 新型乘法器重构算法及电路 |
| CN102591615A (zh) * | 2012-01-16 | 2012-07-18 | 中国人民解放军国防科学技术大学 | 结构化混合位宽乘法运算方法及装置 |
| CN105045560A (zh) * | 2015-08-25 | 2015-11-11 | 浪潮(北京)电子信息产业有限公司 | 一种定点乘加运算方法和装置 |
| US20180203667A1 (en) * | 2017-01-16 | 2018-07-19 | International Business Machines Corporation | Fused-multiply-add floating-point operations on 128 bit wide operands |
| CN107992283A (zh) * | 2017-11-09 | 2018-05-04 | 中国电子科技集团公司第二十八研究所 | 一种基于降维实现有限域乘法的方法和装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110262773A (zh) * | 2019-04-28 | 2019-09-20 | 阿里巴巴集团控股有限公司 | 一种计算机数据处理方法及装置 |
| CN110262773B (zh) * | 2019-04-28 | 2020-08-04 | 阿里巴巴集团控股有限公司 | 一种计算机数据处理方法及装置 |
| CN110688090A (zh) * | 2019-09-11 | 2020-01-14 | 北京探境科技有限公司 | 一种用于ai计算的浮点乘法计算方法、电路、设备 |
| CN111596888A (zh) * | 2020-03-02 | 2020-08-28 | 成都优博创通信技术股份有限公司 | 一种在低位宽mcu上实现32位无符号数整型乘法运算的方法 |
| WO2022133686A1 (zh) * | 2020-12-21 | 2022-06-30 | 清华大学 | 有/无符号乘累加装置及方法 |
| CN114816335A (zh) * | 2022-06-28 | 2022-07-29 | 之江实验室 | 一种忆阻器阵列符号数乘法实现方法、装置及设备 |
| CN114816335B (zh) * | 2022-06-28 | 2022-11-25 | 之江实验室 | 一种忆阻器阵列符号数乘法实现方法、装置及设备 |
| CN115934029A (zh) * | 2023-02-20 | 2023-04-07 | 辰星（天津）自动化设备有限公司 | 乘法运算资源转换逻辑资源方法、装置、乘法器及介质 |
| CN115934029B (zh) * | 2023-02-20 | 2023-05-30 | 辰星（天津）自动化设备有限公司 | 乘法运算资源转换逻辑资源方法、装置、乘法器及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109284083A (zh) | 一种乘法运算装置及方法 | |
| Vun et al. | A new RNS based DA approach for inner product computation | |
| CN104375802B (zh) | 一种乘除法器及运算方法 | |
| CN103942028B (zh) | 应用在密码技术中的大整数乘法运算方法及装置 | |
| CN112162723A (zh) | 一种量子加法运算方法、装置、电子装置及存储介质 | |
| CN105913118A (zh) | 一种基于概率计算的人工神经网络硬件实现装置 | |
| CN102043760A (zh) | 数据处理方法及系统 | |
| CN105022961A (zh) | 一种计算机数据的保护方法及装置 | |
| JPH0368416B2 (zh) | ||
| CN110362293A (zh) | 乘法器、数据处理方法、芯片及电子设备 | |
| CN106775579B (zh) | 基于可配置技术的浮点运算加速单元 | |
| CN102253822B (zh) | 一种模(2^n-3)乘法器 | |
| CN106371808B (zh) | 一种并行计算的方法及终端 | |
| CN110531954A (zh) | 乘法器、数据处理方法、芯片及电子设备 | |
| CN109933304A (zh) | 适用于国密sm2p256v1算法的快速蒙哥马利模乘器运算优化方法 | |
| CN102004627A (zh) | 乘法舍入实现方法和装置 | |
| CN112214200A (zh) | 一种量子减法运算方法、装置、电子装置及存储介质 | |
| CN112162724A (zh) | 一种带精度的量子除法运算方法及装置 | |
| CN110515591A (zh) | 基于区块链的随机数生成方法及装置 | |
| CN111930674B (zh) | 乘累加运算装置及方法、异构智能处理器及电子设备 | |
| CN107872657A (zh) | 基于fpga的色域空间转换的方法 | |
| CN204143432U (zh) | 一种乘除法器 | |
| CN109992242B (zh) | 基于乘法器的运算方法及装置 | |
| CN102646033A (zh) | 模乘运算的实现方法和装置 | |
| CN102929575B (zh) | 一种模(2n+3)乘法器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190129 |
|
| RJ01 | Rejection of invention patent application after publication |