CN1275841A - 用于获得伪噪声码的装置以及直接序列分多址接收机 - Google Patents

Abstract

一种用于获得伪噪声(PN)码的装置和一种直接码分多址接收机,包括一个PN码发生器;一个多路复用器,用于把接收信号与+1或－1相乘,并且输出相乘结果;2^k－1个累加器,用于累加多路复用器的输出;一个选择器,用于使多路复用器的输出输入到其中的一个累加器中;一个可编程加法器,用于把累加器的输出彼此相加并且输出K个相关值;和一个鉴别器,用于输出预定值的PN码。有可能在DS－CDMA接收机同时搜索K个码相位的混合搜索期间把码分组而降低操作量,并且可以简化硬件的结构。

Description

用于获得伪噪声码的装置以及 直接序列码分多址接收机

本发明涉及一种用于获得伪噪声(PN)码的装置和一种包括该装置的直接序列码分多址(DS-CDMA)接收机。

CDMA是一种扩频通信方法，并且用作临时标准(IS)-95系统，它目前是韩国的移动通信标准。由于CDMA已经被推荐为国际移动通信(IMT)-2000标准，所以目前正在对CDMA进行积极地研究。

CDMA系统的流行在于它与其它系统相比具有很多优点。在CDMA系统中，不可能区分一个信道中的噪声和传输信号，因为信号使用了PN码扩频。因此，除非知道正确的码，否则不可能进行截留。由于扩频系统的特性，CDMA系统还可抵抗人为的故意干扰。由于在多路径信道中使用了多径接收机，所以在CDMA系统中可获得分集效应。

在IS-95系统中采用的扩频方法是直接序列(DS)扩频。在DS扩频中，通过把所具有的时宽(duration)(称作码段时宽)远远小于符号时宽的PN码和要传输的信号相乘来扩展频谱。换言之，通过把64个二进制PN码和一个要传输的二进制符号相乘来扩展频谱，把一个符号分成64个码段。

接收机把接收的DS扩频信号解扩并且检测扩展前的符号。为了把接收的DS扩频信号解扩，获得PN码同步非常重要。PN码的同步通过码探测和跟踪两个步骤实现，并且它在判定系统性能时起着非常重要的作用。

在DS扩频中，码探测可通过各种方法实施。在最常用的方法中，接收机通过使用与在发射机中使用的PN码发生器相同的PN码发生器产生PN码；获得PN码和接收信号之间的部分相关；把部分相关值和阈值比较；并且确定是否获得了该码。这个处理过程称作搜索。

搜索范围是在码探测期间的PN码的一个周期。通过在PN码的一个周期中改变码的相位获得部分相关值，搜索被执行，直到PN码的相位与接收信号的相位吻合为止。要被搜索的PN码的一个周期称作不确定区。在IS-95系统中，由于PN码数是32768(＝2¹⁵)个，所以在最差的情况下要搜索32768个码相位。不确定区可分成几个部分并且这些部分可使用不同的相关器进行搜索。根据搜索不确定区的相关器数量可把搜索方法分成顺序搜索、并行搜索和混合搜索。

在顺序搜索方法中，使用一个相关器对全部的不确定区进行搜索。在顺序搜索方法中，获得PN码所重复的处理过程是：根据一个码相位获得一个相关值；确定是否已经获得了该码；并且在没有获得该码时搜索另一个相位。在顺序搜索方法中，因为只需要一个相关器，所以硬件远没有在并行和混合搜索方法中使用的硬件复杂。但是获得PN码所花费的时间远远多于在其它方法中所使用的时间。

在并行搜索方法中，使用并行的相关器对全部的不确定区进行搜索以获得PN码。在并行搜索方法中，获得代码所需要的时间远远少于在顺序搜索方法中所使用的时间，这是因为在同一时间对全部的不确定区进行搜索。但是，由于需要与该码一样多的相关器，所以硬件的复杂性随着相关器的数量而成比例上升。

在结合了顺序搜索方法和并行搜索方法的混合搜索方法中，不确定区被分成几个区域并且由几个相关器搜索。换言之，在要搜索的区域减小的情况下，顺序搜索方法的相关器并行搜索不确定区。因此，在混合搜索方法中，与顺序搜索方法相比可减少获得代码所花费的时间，与并行搜索方法相比可降低硬件的复杂性。

在码探测期间用于获得部分相关值的相关器的结构可分为一个动态相关器和一个PN匹配滤波器。

在动态相关器中，通过把一个输入数据与PN码发生器产生的一个码相乘并且累加相乘结果可获得N-码段时宽的部分相关值。也就是说，N比特的PN码被逐码段地累加。

图1所示为使用了传统动态相关器的混合搜索单元的结构。图1所示搜索单元包括一个PN码发生器100、多个多路复用器MUX102、103和104以及多个累加器105、106和107。如图1所示，混合搜索单元通过同时使用K个不同的PN码相位搜索不确定区。PN码发生器100产生具有不同相位的K个PN码。二进制的PN码具有的值为0或1。MUX102、103和104在PN码是0时输出+d_n并且在PN码是1时输出-d_n。换言之，通过以一个码段率接收的输入数据d_n和由PN码发生器100产生的PN码，MUX102、103和104在PN码是0时输出d_n并且在PN码是1时输出-d_n。MUX102、103和104的输出数据由累加器105、106和107累加一个特定的时间。根据K个不同PN码相位，累加值变成部分相关值S₀到S_K-1。这些部分相关值最终与预定的阈值进行比较。相应地确定是否已经获得了该PN码。

然而，这种方法有一个问题是获得代码需要时间长，这是因为一个相关值是根据N比特的输入数据获得的。

图2A所示为使用了传统PN匹配滤波器的混合搜索单元的配置。图2A所示的混合搜索单元包括N个延时器200、第一N-码存储部分201、第二N-码存储部分202和第KN-码存储部分203。如图2A所示，延时器200延迟该码段时宽的输入数据d_n。接着码存储部分201、202和203存储PN码。延时器200输出的N个输入数据与存储在码存储部分201、202和203的各自的码相乘并且相乘结果彼此相加，从而获得部分相关值S₀到S_K-1。这些部分相关值最终与预定阈值进行比较。相应地确定是否获得了该码。

图2B所示为在图2A所示PN匹配滤波器中对应于第(K-1)码存储部分的PN匹配滤波器。图2B所示的PN匹配滤波器包括第(K-1)码存储部分203、多个乘法器211、212和213以及一个加法器214。

乘法器211、212和213把图2A所示的延时器200输入的d_N-1到d₀的N比特输入数据分别与N个码c_K-1，N-1到c_K-1，0相乘。加法器214把乘法器211、212和213的输出彼此相加并且根据第(K-1)码相位输出部分相关值S_K-1。

因为根据一个输入数据获得一个相关值，所以这种方法具有一个优点是可以减少获得码所需要的时间，但同时因为PN码必须预先存储，所以此方法给硬件增加了一个大负荷，并且这种方法还有一个问题是搜索单元的性能很大程度上依赖于与衰落信道相应的信号衰减。

而且，当使用上述的混合搜索单元获得代码时，用于获得部分相关值的工作量随着码相位数K或相关部分数的增加而线性增加。

为了解决上述问题，本发明的一个目的就是提供一种获得伪噪声(PN)码的装置，该装置获得PN码的过程是根据预定规则把K个产生的PN码分组；确定K个PN码中的一个为基准码；在每个组中把接收的信号与基准码相乘；把相乘结果彼此相加；并且在获得接收信号和PN码之间的部分相关值时共享相加结果，从而获得包含于接收信号中的PN码，本发明还提供一种包括这种伪噪声码装置的直接序列码分多址(DS-CDMA)接收机。

根据本发明的一个方案，提供了一种用于获得伪噪声(PN)码的装置，该装置包括一个PN码发生器，用于产生K个PN码；一个多路复用器，用于根据在K个PN码中选作基准码的PN码的值把接收信号与+1或-1相乘，并且输出相乘结果；2^K-1个累加器，用于根据预定的控制信号累加多路复用器的输出；一个选择器，用于输出控制信号以使多路复用器的输出可根据不包括基准码的(K-1)个码值输入到其中的一个累加器中；一个可编程加法器，用于根据预定规则把累加器的输出彼此相加并且输出K个相关值；以及一个鉴别器，用于输出相关值大于K个相关值中的预定值的PN码。

根据本发明的另一个方案，提供了一种用于获得PN码的装置，包括一个PN码发生器，用于产生具有K个不同相位的N-比特序列的PN码；一个基准码存储部分，用于存储由PN码发生器产生的K个N-比特码序列中的一个；N个分接(taped)延迟线，用于延迟接收信号N次；一个乘法器，用于把第N分接延迟线的输出与存储在基准码寄存器中的PN码相乘；一个辅加法器，用于根据预定规则把所产生的PN码分组，根据存储在基准寄存器中的码比特所属的组把每个组中的乘法器输出彼此相加，并且获得2^K-1个子和数(sub-sum)；一个可编程加法器，用于根据预定规则把辅加法器的输出彼此相加并且输出K个相关值；以及一个鉴别器，用于输出相关值大于K个相关值中的预定阈值的PN码。

本发明提供了一种用于搜索包含于接收信号中的PN码并且使用搜索的PN码解扩和解调所接收信号的直接序列码分多址(DS-CDMA)接收机，它包括一个PN码发生器，用于产生具有K个不同相位的N-比特序列的PN7码；一个利用码分组的码同步装置，用于根据预定规则把PN码发生器产生的K个PN码分组，确定K个PN码中的一个作为基准码，把每个组中的接收信号与基准码的相乘结果求和，把相关值大于根据预定规则把求和值相加所获得的K个相关值中阈值的PN码确定为包含于接收信号中的PN码，并且把确定的PN码的相位与接收信号的相位同步；一个解扩器，用于使用确定的PN码解扩接收的信号；以及一个解调器，用于解调解扩的信号。

参考附图，通过对本发明最佳实施例的详细描述，本发明的上述目的和优点将变得显而易见，其中：

图1所示为使用了传统动态相关器的混合搜索单元的结构；

图2A所示为使用了传统伪噪声(PN)匹配滤波器的混合搜索单元的结构；

图2B详细示出了图2A所示PN匹配滤波器中对应于第(K-1)个码存储部分的PN匹配滤波器；

图3A所示为一种用于根据本发明获得PN码的装置的框图；

图3B是详细示出图3A的寻址逻辑的框图；

图4所示为用于根据本发明获得PN码的装置的框图；以及

图5所示为根据本发明的DS-CDMA接收机的框图。

下面，参考附图将更详细地描述本发明的实施例。

图3A所示为一种用于根据本发明获得PN码的装置的框图。图3所示的获得PN码的装置包括一个PN码发生器300、一个多路复用器(MUX)310、一个寻址逻辑320、一个转换器330、一个累加器340、一个可编程加法器350和一个鉴别器360。

下面将描述图3A所示PN码获得装置的全部操作。可由PN码发生器产生的K个码根据预定规则被分组。通过K个码中仅有的一个基准码可获得每个组中的子和数。剩下的(K-1)个相关值通过共享该子和数获得。K个相关值与一个阈值相比较。相关值大于该阈值的PN码被确定为接收信号的PN码。

PN码发生装置300根据以预定码段率接收的一个输入数据d_n产生具有K个不同相位的PN码c_0，n，c_1，n，…，和c_K-1，n。

输入了输入数据d_n和基准码的MUX310在基准码值为0时输出d_n并且在基准码值为1时输出-d_n。此时，基准码是从PN码发生器300产生的PN码中任选的。在本发明的说明中，确定c_0，n为基准码。

寻址逻辑320在2^K-1个累加器340中指定累加MUX310输出值的累加器。图3B为详细示出寻址逻辑320的框图。图3B所示寻址逻辑包括多个异或门(XOR)371、372和373以及一个(K-1)比特的寄存器380。KOR门371、372和373通过使用作为输入的基准码c_0，n和c_1，n，c_2，n，…，c_K-1，n执行异或操作。换言之，XOR371、372和373在c_0，n＝0时输出[c_1，n，c_2，n，…，c_K-1，n]并且在c_0，n＝1时输出[ c_{1， n}， c_2，n，…， c_K-1，n]。结果，根据属于同组的PN码产生相同的地址，这将在随后进行描述。寄存器380存储XOR371、372和373的输出值。

转换器330把MUX310的输出值输出到通过把存储在寄存器380的值作为累加器的地址而选择的2^K-1个累加器中的一个。累加器340累加输入值并且输出子和数。结果，根据属于相同组的PN码累加MUX310的输出值可获得该子和数。

根据预定规则把累加器340输出的子和数相加，可编程加法器350根据K个PH码相位输出部分相关值S₀……，S_K-1。

鉴别器360把具有使部分相关值大于部分相关值S₀……，S_K-1中的阈值的相位的PN码确定为接收信号的PN码。

现在详细描述把码分组并且计算部分相关值的寻址逻辑320、转换器330、累加器340和可编程加法器350的处理过程。

现在将描述对码进行分组的处理。假设获得N-比特码段时宽的K个码和接收信号之间的相关值，并且同时搜索K个码相位。当PN码是C₀，C₁…，和C_K-1并且C_K(0≤k≤K-1)的第n个分量是C_K，n(0≤n≤N-1)的时候，各个PN码由下面的公式表示。

C₀＝[c_0，0，c_0，1…c_0，N-1]

C₁＝[c_1，0，c_1，1…c_1，N-1]

    …

C_K-1＝[c_K-1，0，c_K-1，1…c_K-1，N-1]        …(1)(K×N)矩阵C作如下定义。

C＝[C₀ C₁…C_K-1]^T＝[D₀ D₁…D_N-1]      …(2)

现在将描述根据PN码的矩阵C，把K为2的情况作为实例。当K等于2时，D_n＝(c_0，n，c_1，n)的情况数是4并且各种情况可表示为(1，1)，(-1，-1)，(1，-1)和(-1，1)。根据是否c_0，n＝c_1，n或c_0，n＝-c_1，n，四个组合被分成两组。属于前者的D_n的组和属于后者的D_n的组分别被称作G₀和G₁。

例如，如果具有两个不同相位的PN码序列分别是C₀＝{1 1 -1 1 -1}和C₁＝{11 1 -1 -1}，并且输出数据序列是d₀，d₁，…，和d₄，则根据各个码相位的部分相关值S₀和S₁可如下获得。

S₀＝(d₀+d₁-d₄)+(-d₂+d₃)＝S₀₀+S₀₁

S₁＝(d₀+d₁-d₄)-(-d₂+d₃)＝S₀₀-S₀₁           …(3)

这里应当注意S₀₀是一个根据与属于C₀的元中的G₀的码相乘的输入数据的子和数，并且S₀₁是一个根据与属于G₁的码相乘的输入数据的子和数。因此，一旦仅仅根据两个相位码中的一个获得子和数，那么可通过使用获得的子和数获得另一个相位中的部分相关值。

当K为3时，根据D_n的模式可分成的码组数是2²＝4。各个组分别如下：G₀：c_0，n＝c_1，n＝c_2，n， G₁：c_0，n＝c_1，n＝-c_2，n， G₂：c_0，n＝-c_1，n＝c_2，n G₃：-c_{0， n}＝c_1，n＝c_2，n，。即，(1，1，1)和(-1，-1，-1)属于G₀。(1，1，-1)和(-1，-1，1)属于G₁。并且(1，-1，1)和(-1，1，-1)属于G₂以及(-1，1，1)和(1，-1，-1)属于G₃。例如，产生表1所示的码序列。

                                      表1

	D0	D1	D2	D3	D4	D5	D6	D7
									C0	1	1	1	1	-1	-1	-1	1
C1	1	-1	-1	-1	1	-1	-1	1
									C2	1	-1	1	-1	-1	1	-1	-1

在各列模式(pattern)中，D₀和D₆属于G₀，D₅和D₇属于G₁，D₂和D₄属于G₂，并且D₁和D₃属于G₃。当在第k个相位码的部分相关值称作Sk的时候，与这三个码相位相关的部分相关值可如下获得。

S₀＝(d₀-d₆)+(-d₅+d₇)+(d₂-d₄)+(d₁+d₃)＝S₀₀+S₀₁+S₀₂+S₀₃

S₁＝(d₀-d₆)+(-d₅+d₇)-(d₂-d₄)-(d₁+d₃)＝S₀₀+S₀₁-S₀₂-S₀₃

S₀＝(d₀-d₆)-(-d₅+d₇)+(d₂-d₄)-(d₁+d₃)＝S₀₀-S₀₁+S₀₂-S₀₃…(4)

这里，S₀₀至S₀₃是通过属于G₀至G₃的C₀的元获得的各个组的子和数。在K为3的情况下，一旦根据基准码获得与码组数一样多的子和数，则可通过使用这些子和数获得所有码相位中的部分相关值。

当K等于4时，可获得的码组数是2^K-1＝8。当通过属于G₀至G₇的C₀的码序列获得的子和数是S₀₀至S₀₇时，根据从第0码相位到第三码相位可获得如下的部分相关值S₀至S₃。

S₀＝S₀₀+S₀₁+S₀₂+S₀₃+S₀₄+S₀₅+S₀₆+S₀₇

S₁＝S₀₀+S₀₁+S₀₂+S₀₃-S₀₄-S₀₅-S₀₆-S₀₇

S₂＝S₀₀+S₀₁-S₀₂-S₀₃+S₀₄+S₀₅-S₀₆-S₀₇

S₃＝S₀₀-S₀₁+S₀₂-S₀₃+S₀₄-S₀₅+S₀₆-S₀₇       …(5)

当K为4时，根据各个码的部分相关值可通过把从基准码获得的八个子和数彼此组合而获得。在彼此组合八个子和数的处理过程中，可共享下面的过渡计算结果。

S₀＝(S₀₀+S₀₁+S₀₂+S₀₃)+(S₀₄+S₀₅+S₀₆+S₀₇)＝S₀₀₀+S₀₀₁

S₁＝(S₀₀+S₀₁+S₀₂+S₀₃)-(S₀₄+S₀₅+S₀₆+S₀₇)＝S₀₀₀-S₀₀₁   …(6)

换言之，在子和数彼此相加的处理过程中，可共享子和数的子和数S₀₀₀和S₀₀₁。当通过子和数的彼此组合和子和数的彼此相加获得最终的部分相关值时，下面定义了K＝4时的矩阵。 $S=\left[\begin{array}{cccccccc}{S}_{00}& S_{01}& S_{02}& S_{03}& S_{04}& S_{05}& S_{06}& S_{07}\\ S_{00}& S_{01}& S_{02}& S_{03}& -S_{04}& -S_{05}& -S_{06}& -S_{07}\\ S_{00}& S_{01}& -S_{02}& -S_{03}& S_{04}& S_{05}& -S_{06}& -S_{07}\\ S_{00}& -S_{01}& S_{02}& -S_{03}& S_{04}& -S_{05}& S_{06}& -S_{07}\end{array}\right]---\left(7\right)$

当根据各个码相位获得部分相关值的时候，矩阵S的元是彼此相加的值，各个于和数的组合包括符号。换言之，通过把矩阵S的第一到第四行的元在行的方向彼此相加获得的结果分别是S₀到S₃。矩阵S的行数等于要搜索的码相位数，此处为4。列数等于子和数的数目，此处为8。

同时，在列的方向上的矩阵S的元组合满足D_n分组为G₀到G₇下的每一条件。换言之，在矩阵S第一列的元的组合是(S₀₀＝S₀₀＝S₀₀＝S₀₀)，它满足属于G₀的条件。在第二列的元的组合是(S₀₁＝S₀₁＝S₀₁＝-S₀₁)，它满足属于G₁的条件。因此，八列的元组合可逐一地映射到G₀到G₇。

当矩阵S中的任意两行被选定并且这两行的元彼此比较，则包括在一行的八个元中的四个元等于包括在另一行的八个元中的四个元，并且一行中的其它四个元的符号与另一行中的其它四个元的符号相反。例如，当公式(7)中所示的矩阵的第一行与第二行进行比较时，第一行的第一到第四列的元与第二行中的第一到第四列的元相等，并且第一行中的第一到第四列的元的符号与第二行中的第一到第四列的元的符号相反。

当仅显示矩阵S元的符号的矩阵定义为S’的时候，并且当“+”和“-”分别转换为“0”和“1”的时候，矩阵S’的每列可逐个地分别变换成二进制数0到7，如下面的公式所示。 $S^{\′}=\left[\begin{array}{cccccccc}+& +& +& +& +& +& +& +\\ +& +& +& +& -& -& -& -\\ +& +& -& -& +& +& -& -\\ +& -& +& -& +& -& +& -\end{array}\right]=\left[\begin{array}{cccccccc}0& 0& 0& 0& 0& 0& 0& 0\\ 0& 0& 0& 0& 1& 1& 1& 1\\ 0& 0& 1& 1& 0& 0& 1& 1\\ 0& 1& 0& 1& 0& 1& 0& 1\end{array}\right]=\left[01234567\right]---\left(8\right)$

因此，把每行的元相互比较包括的步骤有：使用二进制系统排列0到7；把各个数字互相比较。通常，当因二进制数的特性可由K个数位表示的二进制数中的0到2^K-1-1，即在最高数位是0时的可表示的所有的数被排列并且在K个数位之间的两个任意的数互相比较的时候，2^K-1-1数位的一半彼此相等并且另一半互不相等。

因此，当使用矩阵S的特性的时候，两个不同的任意相位可以在获得K个部分相关值时再次共享子和数。结果，可以再一次降低工作量。例如，当K为4时，四个部分相关值如下获得。

S₀＝(S₀₀+S₀₁+S₀₂+S₀₃)+(S₀₄+S₀₅+S₀₆+S₀₇)＝S₀₀₀+S₀₀₁

S₁＝(S₀₀+S₀₁+S₀₂+S₀₃)-(S₀₄+S₀₅+S₀₆+S₀₇)＝S₀₀₀-S₀₀₁

S₂＝(S₀₀-S₀₃+S₀₄-S₀₇)+(S₀₁-S₀₂+S₀₅+S₀₆)＝S₀₀₂+S₀₀₃

S₃＝(S₀₀-S₀₃+S₀₄-S₀₇)-(S₀₁-S₀₂+S₀₅+S₀₆)＝S₀₀₂-S₀₀₃    …(9)

如公式9所示，当获得S₀和S₁时可共享S₀₀₀和S₀₀₁并且当获得S₂和S₃时可共享S₀₀₂和S₀₀₃。

图4是根据本发明获得PN码的装置的框图。PN匹配滤波器用于PN码获得装置，它包括一个分接延迟线410、一个基准码存储部分420、多个乘法器431、432和433、一个辅加法器440、一个可编程加法器450和一个鉴别器460。

分接延迟线410延迟并且存储以预定码段率接收的输入数据d_n。

基准码存储部分420存储由PN码发生器(未示出)产生的N比特的PN码序列。这是因为通过把N个码比特分成2^K-1个组可获得与PN码序列[c_0，0，c_0，1…c_{0， N}]相关的子和数。

乘法器431、432和433把存储在分接延迟线410的值与存储在基准码存储部分420的值相乘。

辅加法器440根据存储在基准存储部分420中的码比特所属的组把每个组中的乘法器431、432和433的N个输出求和并且获得2^K-1个子和数。

可编程加法器450根据预定规则把辅加法器440输出的子和数彼此相加并且根据K个PN码相位输出部分相关值S₀，…，和S_K-1。

鉴别器460把具有使部分相关值大于输出部分相关值S₀，…，和S_K-1中的阈值的相位的PN码确定为接收信号的PN码。

表2示出了通过把移位寄存器用作IS95系统的正向链路产生具有不同相位的四个PN码序列的结果，其长度是20比特。此处K为4而N为20。输入数据表示为d₀到d₁₉。通过根据四个码相位相关20个码段时宽可获得部分相关值。表2的最低的一行表示所属的组数。

                                                                                表2

	D0	D1	D2	D3	D4	D5	D6	D7	D8	D9	D10	D11	D12	D13	D14	D15	D16	D17	D18	D19
																					C0	-1	1	1	1	1	-1	1	-1	-1	-1	-1	1	1	-1	-1	1	-1	-1	1	1
C1	-1	1	1	-1	-1	1	-1	-1	1	1	-1	1	-1	1	-1	1	1	-1	1	-1
																					C2	-1	1	-1	1	-1	1	1	-1	1	-1	1	-1	-1	1	1	-1	-1	1	1	-1
C3	1	-1	-1	1	1	-1	-1	1	1	-1	1	1	-1	1	-1	1	1	-1	1	-1
																					0ofG1	1	1	3	4	6	6	5	1	7	4	3	2	7	7	2	2	5	2	0	7

D_n由码模式(pattern)分组，以获得2^4-1个子和数。当基准PN码是C₀时，在各个码组中的子和数表示如下。

G₀：S₀₀＝d₁₈

G₁：S₀₁＝-d₀+d₁-d₇

G₁：S₀₂＝d₁₁-d₁₄+d₁₅-d₁₇

G₃：S₀₃＝d₂-d₁₀

G₄：S₀₄＝-d₃-d₉

G₅：S₀₅＝d₆-d₁₆

G₆：S₀₆＝d₄-d₅

G₇：S₀₇＝-d₈+d₁₂-d₁₃+d₁₉            …(10)

获得公式10中表示的子和数所要求的加数是20。在共享两对码相位的子和数的子和数之后，四个部分相关值作如下表示。

S₀＝(S₀₀+S₀₁+S₀₂+S₀₃)+(S₀₄+S₀₅+S₀₆+S₀₇)＝S₀₀₀+S₀₀₁

S₁＝(S₀₀+S₀₁+S₀₂+S₀₃)-(S₀₄+S₀₅+S₀₆+S₀₇)＝S₀₀₀-S₀₀₁

S₂＝(S₀₀-S₀₃+S₀₄-S₀₇)+(S₀₁-S₀₂+S₀₅+S₀₆)＝S₀₀₂+S₀₀₃

S₃＝(S₀₀-S₀₃+S₀₄-S₀₇)-(S₀₁-S₀₂+S₀₅+S₀₆)＝S₀₀₂-S₀₀₃     …(11)

在这个阶段的加数是24。因此，当根据四个码相位的相关值根据本发明的方法获得时，要求的加数是44。根据传统的方法则要求4×20＝80个加数。

图5是根据本发明的DS-CDMA接收机的框图。图5所示的DS-CDMA包括一个PN码发生器500、一个利用码分组的码同步装置510、一个解扩器520和一个解调器530。

PN码发生器500根据以预定码段率接收的输入数据d_n产生具有不同相位的K个PN码。

通过把具有由PN码发生装置500产生的K个不同相位的码与接收信号相关所获得的相关值，同步装置510可获得包含于接收信号中的PN码，并且通过控制所获得的PN码的相位可获得PN码同步。

解扩器530使用其同步由码同步装置510控制的PN码解扩接收的信号。

解调器530对应于发射机的解调方法解调解扩机520解扩的信号。

码同步装置510包括一个利用码分组的码获取器511和一个码跟踪器512。

码获取器511根据预定的规则把PN码发生装置500产生的K个码分组并且根据所产生的码所属的组获得与接收信号相关的子和数。在通过共享该子和数获得K个相关值后，相关值大于预定阈值的PN码被确定为接收信号的PN码。

码跟踪器512控制由码获取器511确定的PN码的相位并且使PN码与接收信号同步。

根据本发明，有可能通过在DS-CDMA接收机同时搜索K个码相位的混合搜索期间把这些码分组而降低运算量，并因此而简化硬件的结构。例如，在使用PN匹配滤波器的情况下，当获得N-码段时宽的相关值时，传统技术中一个输入数据项要求K×N个相乘。但是，根据本发明却只需要K个相乘。在传统技术中，随着要搜索的码相位数K的增加，运算量和硬件复杂性随着K线性增加。然而与传统技术相比，根据本发明可使运算量小，硬件结构简单而且不用考虑K值。

Claims (8)

1.一种用于获得伪噪声(PN)码的装置，包括：

一个PN码发生器，用于产生K个PN码；

一个多路复用器，用于根据在K个PN码之中选为基准码的PN码的值把接收的信号乘以+1或-l，并且输出相乘结果；

2^K-1个累加器，用于根据预定的控制信号累加多路复用器的输出；

一个选择器，用于输出控制信号以使多路复用器的输出可根据不包括基准码的(K-1)个码的值输入到其中的一个累加器中；

一个可编程加法器，用于根据预定的规则把累加器的输出彼此相加并且输出K个相关值；以及

一个鉴别器，用于输出相关值大于K个相关值中的预定值的PN码。

2.根据权利要求1所述的装置，其中该选择器包括：

(K-1)个异或运算器，用于对基准码和(K-1)个码执行异或运算；

(K-1)比特寄存器，用于存储异或运算器的输出；以及

一个转换器，用于通过把寄存器的输出看作累加器的地址而选择2^K-1个累加器中的一个并且把多路复用器的输出输入到所选的累加器中。

3.一种用于获得PN码的装置，包括：

一个PN码发生器，用于产生具有K个不同相位的N-比特序列的PN码；

一个基准码存储部分，用于存储由PN码发生器产生的K个N-比特码序列中的一个；

N个分接延迟线，用于延迟接收信号N次；

一个乘法器，用于把第N个分接延迟线的输出与存储在基准码寄存器中的PN码相乘；一个辅加法器，用于根据预定规则把产生的PN码分组，根据存储在基准码寄存器中的码比特所属的细在每个组中把乘法器的输出彼此相加，并且获得2^K-1个子和数；

一个可编程加法器，用于根据预定规则把辅加法器的输出彼此相加并且输出K个相关值；以及

一个鉴别器，用于输出相关值大于K个相关值中的预定阈值的PN码。

4.一种直接序列码分多址(DS-CDMA)接收机，用于搜索包含于接收信号中的PN码并且使用搜索的PN码解扩和解调接收的信号，该接收机包括：

一个PN码发生器，用于产生具有K个不同相位的N-比特序列的PN码；

一个利用码分组的码同步装置，用于根据预定规则把PN码发生器产生的K个PN码分组；确定K个PN码中的一个为基准码；在每组中把接收信号和基准码相乘的结果求和；确定相关值大于根据预定规则把求和值相加而获得的K个相关值中的阈值的PN码是包含于接收信号中的PN码；并且把确定的PN码的相位与接收信号的相位同步；

一个解扩器，用于使用确定的PN码解扩接收的信号；以及

一个解调器，用于解调解扩的信号。

5.根据权利要求4所述的DS-CDMA，其中利用码分组的码同步装置包括：

一个利用码分组的码获取器511，用于根据预定规则把K个PN码分组；确定K个PN码中的一个为基准码；在每个组中把接收信号和基准码的相乘结果求和；并且把相关值大于根据预定规则把求和值相加而获得的K个相关值中的阈值的PN码作为包含于接收信号中的PN码；以及

一个码跟踪器512，使确定的PN码的相位与接收信号的相位同步。

6.根据权利要求5所述的DS-CDMA，其中根据码分组的码获取器包括：

一个多路复用器，用于根据在由PN码发生器产生的K个PN码中选作基准码的PN码的值把接收的信号乘以+1或-1，并且输出相乘结果；

2^K-1个累加器，用于根据预定的控制信号累加多路复用器的输出；

一个选择器，用于输出控制信号以使多路复用器的输出可根据不包括基准码的(K-1)个码的值输入到其中的一个累加器中；

一个可编程加法器，用于根据预定的规则把累加器的输出彼此相加并且输出K个相关值；以及

一个鉴别器，用于输出相关值大于K个相关值中的预定值的PN码。

7.根据权利要求1所述的DS-CDMA，其中该选择器包括：

(K-1)个异或运算器，用于对基准码和(K-1)个码执行异或运算；

(K-1)比特寄存器，用于存储异或运算器的输出；以及

一个转换器，用于通过把寄存器的输出看作累加器的地址而选择2^K-1个累加器中的一个，并且把多路复用器的输出输入到所选的累加器中。

8.根据权利要求5所述的DS-CDMA，其中

一个基准码存储部分，用于存储由PN码发生器产生的K个N-比特码序列中的一个；N个分接延迟线，用于延迟接收信号N次；

一个乘法器，用于把第N个分接延迟线的输出与存储在基准码存储部分中的PN码相乘；

一个辅加法器，用于根据预定规则把产生的PN码分组，根据存储在基准寄存器中的码比特所属的组把每个组中的乘法器的输出彼此相加，并且获得2^K-1个子和数；

一个可编程加法器，用于根据预定规则把辅加法器的输出彼此相加并且输出K个相关值；以及

一个鉴别器，用于输出相关值大于K个相关值中的预定阈值的PN码。

Images