JPH09130297A - スペクトル拡散信号処理回路および拡散信号の同期化方法 - Google Patents

Abstract

(57)【要約】 【課題】能動相関を用いたPN符号の位相同期回路に同期
検出手段とPN符号切替え制御手段を付加し、同期捕捉の
高速化を実現する。 【解決手段】電圧制御発振器23と、PN符号pn1,pn2,pn3
の疑似乱数符号パターンa1を生成する拡散符号発生器３
と、受信したスペクトル拡散信号DSS とPN符号pn1,pn2,
pn3 との相関を演算する相関器11,12,13と、相関器12,1
3 の出力差を演算する減算器21と、この減算器21の出力
を入力とし電圧制御発振器23に制御電圧を出力するルー
プフィルタ22と、を備えてなるスペクトル拡散信号処理
回路において、相関器11〜13の相関器出力d1〜d3を入力
し，何れの相関器が最初にピーク値を出力したかを検出
することにより同期を検出する同期検出手段４と、この
同期検出手段４の出力によりPN符号 pn1〜pn3 を同期検
出した基準位相とその両隣の位相のPN符号に切替え・制
御する切替え制御手段５と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトル拡散方
式を用いた通信システムにおいて、比較的簡単な回路構
成により、能動相関法による疑似乱数符号（以下、疑似
乱数符号をPN符号と略称する）の同期捕捉を高速に実行
するスペクトル拡散信号処理回路および拡散信号の同期
化方法に関する。

【０００２】

【従来の技術】近年、耐干渉性・非妨害性などの特徴か
ら、スペクトル拡散方式を用いた通信システムが増加し
ている。スペクトル拡散方式には、直接拡散方式、周波
数ホッピング方式などがあり、比較的簡単な構成によっ
て実現できる直接拡散方式は、受信側でPN符号の同期を
取ることが重要な技術である。

【０００３】参考文献：横山光雄著, 「スペクトル拡散
通信システム」（科学技術出版社）によると、このPN符
号位相同期方式に、表面弾性波(SAW) コンボルバなどを
用いた受動相関方式と、遅延ロックループを用いた能動
相関方式とがある。以下、ここではこの遅延ロックルー
プを用いた能動相関方式に関して述べる。図５は従来技
術によるスペクトル拡散信号処理回路であり、特に、遅
延ロックループを用いたPN符号位相同期回路のブロック
回路図である。図５において、スペクトル拡散信号処理
回路は、電圧制御発振器23と、この電圧制御発振器23の
出力に基づくクロック信号CLK によって生成され，第
１，第２，第３のPN符号(pn1,pn2,pn3) を発生する拡散
符号発生器３と、受信したスペクトル拡散信号DSS と第
２PN符号pn2 との相関を演算する第２相関器12と、受信
したスペクトル拡散信号DSS と第３PN符号pn3 との相関
を演算する第３相関器13と、第２相関器12と第３相関器
13との出力差(d2-d3) を演算する減算器21と、この減算
器21の出力を入力とし電圧制御発振器23に制御電圧を出
力するループフィルタ22と、からなる位相同期回路２
と、受信したスペクトル拡散信号DSS と第１PN符号pn1
との相関を演算する第１相関器11と、この第１相関器11
の出力信号d1により受信したスペクトル拡散信号DSS を
復調する情報復調器８と、を備えて構成される。尚、拡
散符号発生器３のPN符号pn1,pn2,pn3 は、それぞれ０、
+1/2チップ、-1/2チップの位相関係にあり、このPN符号
pn1,pn2,pn3 が第１，第２，第３相関器11,12,13に入力
されるものとする。

【０００４】かかる構成において、PN符号位相同期回路
が受信したスペクトル拡散信号DSSを復調するとき、ス
ペクトル拡散信号DSS と, このスペクトル拡散信号DSS
を復調する第１PN符号pn1 と, の位相の同期化を図る必
要がある。この同期化捕捉を行うときは、図示省略され
ているが、受信したスペクトル拡散信号DSS が送信元で
乗算・変調されるPN符号pn0 のクロック周波数f0に対し
て、電圧制御発振器23のクロック信号CLK の周波数f1を
ずらし、受信するスペクトル拡散信号DSS のPN符号pn0
と拡散符号発生器３から発生する第１PN符号pn1 との位
相差を形成し、時間経過とともに、両PN符号pn0,pn1 の
位相が一致する点を探す。

【０００５】そして、送信元のPN符号PN0 と第１PN符号
pn1 との位相が一致した時点から、今度はクロック周波
数f0とf1を一致・保持させ両PN符号pn0,pn1 の位相がず
れない様に追跡・保持させるべく、相関器12、13の差出
力を減算器21でとり、この出力を制御電圧として、ルー
プフィルタ22で平滑化し、電圧制御発振器23の制御電圧
を変え、第１PN符号pn1 の周波数f1を制御する。即ち、
位相同期回路２によって帰還回路を構成することによ
り、送信元のPN符号PN0 のクロック周波数f0と位相の一
致した点で相関器12、13と減算器21の回路は鋭い「Ｓ−
曲線」特性を有し、遅延ロックループを構成して、送信
元PN符号PN0 と第１PN符号pn1 との同期を追跡・保持す
る。

【０００６】次に、図５、図６を併用して遅延ロックル
ープを用いたPN符号位相同期回路のスペクトル拡散信号
DSS と第１PN符号pn1 との同期捕捉の原理を説明する。
一般的に、PN系列の同期を確立したり、確立した同期を
追跡するには、受信信号に含まれるPN系列の時間遅れを
正しく推定し、その推定値の進み・遅れに応じて極性の
変化する制御信号を発生する素子が必要となる。このこ
とは、FM変調波を復調する際に、周波数偏差に応じた電
圧を出力する周波数弁別器が必要となることと同じであ
る。周波数弁別器の場合は、周波数に対して「Ｓ−曲
線」特性を持つ。時間弁別器では、遅延弁別器（delay
descriminator;DD) と呼ばれ、時間に対して「Ｓ−曲
線」特性を実現できなければならない。

【０００７】遅延弁別器の「Ｓ−曲線」特性は、PN系列
の相関特性を利用して実現することができる。図６にお
いて、図６の(A) は、PN系列の自己相関関数を示したも
のである。この相関関数を基準時間点から進めたものか
ら、同じ時間だけ遅らせたものを引き算すると、図６の
(B),図６の(C) に図示する特性を得る。図６の(B) は相
関関数の相互の時間差が１Δ（Δは１チップ時間を表
す）であり、図６の(B)は相関関数の相互の時間差が２
Δである。

【０００８】図６において、縦軸に相関関数を示し、横
軸に時間を示す。Δは１チップ時間、即ち、疑似乱数符
号であるPN符号が0,1 の値をとる最小単位時間であり、
この最小単位時間の L倍（ LはPN符号の１PN符号長）で
ある Lチップ時間で１PN符号長時間が構成される。図６
の(A) において、今、同一疑似乱数符号パターンで位相
差がτだけずれた２つのPN符号の相関関数を考える。位
相差が０である自己相関関数は１PN符号長の全ての点で
一致しているので、相関関数は１である。位相差が１チ
ップ時間内でずれると、このずれ時間分だけ相関関数が
相殺され減少する。１チップ時間以上の位相差を有する
PN符号は、疑似乱数符号の特性である自分自身以外とは
相関を有しないと言う特性から、相関関数の演算値が相
殺され、１PN符号長あたり１チップ分の-1の相関関数、
即ち、-1/Lの相関関数となる。

【０００９】図６の(B) は、基準位相のPN符号pn1 に対
して、1/2 チップ分の位相が進んだPN符号pn2 を相関器
12に入力し、1/2 チップ分の位相が遅れたPN符号pn3 を
相関器13に入力して減算器21で引き算をする。復調すべ
きスペクトル拡散信号DSS が基準位相のPN符号pn1 に対
してτだけ位相ずれを有すると、図６の(B) に図示する
1/2 チップ分である+1/2Δ、-1/2Δでピーク値を有する
「Ｓ−曲線」特性が得られる。また、図６の(C) は、基
準位相のPN符号pn1 に対して、１チップ分の位相進み・
遅れを有するPN符号pn2,pn3 を相関器12,13 に入力した
場合を示す。尚、１チップ分以上の位相進み・遅れを有
するPN符号pn2,pn3 を相関器12,13 に入力したときは、
位相一致点である位相差０で不感帯幅を生じ、遅延ロッ
クループを形成することができない。

【００１０】図５において、相関器12,13 と減算器21と
ループフィルタ22と電圧制御発振器23と拡散符号発生器
３とからなる位相同期回路２は、例えば、電圧制御発振
器23が制御電圧０で発振するクロック周波数f1を、受信
するスペクトル拡散信号DSSが変調されるクロック周波
数f0よりもやや高い周波数f1に選定したとする。一般的
には、受信したスペクトル拡散信号DSS とPN符号pn1 と
の位相は一致していないので、電圧制御発振器23の制御
電圧は０であり、PN符号pn1 のクロック周波数f1は、受
信したスペクトル拡散信号DSS よりもやや高い周波数で
ある。従って、PN符号pn1 はスペクトル拡散信号DSS の
位相一致点をゆっくりと掃引し、次に、位相が一致した
点で図６の(B) または(C) に図示される「Ｓ−曲線」特
性により、減算器21の出力が変化し、即ち、電圧制御発
振器23の制御電圧が変化し、電圧制御発振器23が発振す
るクロック周波数f1が受信したスペクトル拡散信号DSS
のクロック周波数f0と一致する様に帰還回路が構成さ
れ、以降、電圧制御発振器23が発振するクロック周波数
f1が受信したクロック周波数f0を保持し、スペクトル拡
散信号DSS のPN符号pn0 と同期を確立し、確立した同期
を追跡・保持することができる。

【００１１】

【発明が解決しようとする課題】従来技術によるスペク
トル拡散信号処理回路および拡散信号の同期化方法にお
いて、特に、能動相関方式は、受動相関方式と比べて安
価に構成できるという特徴を有するが、PN符号の同期捕
捉が遅いという課題がある。この原因は、相関器内部の
積分器が時間積分処理を行っており、受信したスペクト
ル拡散信号の位相と、受信側で同期捕捉しようとするPN
符号の位相と、の位相差を高速にずらしていくことがで
きないためである。

【００１２】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、能動相
関を用いたPN符号の位相同期回路に、簡単なディジタル
回路による同期検出手段とPN符号の切替え制御手段を付
加することにより、同期捕捉の高速化を実現するスペク
トル拡散信号処理回路および拡散信号の同期化方法を提
供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、電圧制御発振器と、この電圧制
御発振器の出力によって生成され，少なくとも、第１，
第２，第３の疑似乱数符号の疑似乱数符号パターンを生
成する拡散符号発生器と、受信したスペクトル拡散信号
と第２疑似乱数符号との相関を演算する第２相関器と、
受信したスペクトル拡散信号と第３疑似乱数符号との相
関を演算する第３相関器と、第２相関器と第３相関器と
の出力差を演算する減算器と、この減算器の出力を入力
とし電圧制御発振器に制御電圧を出力するループフィル
タと、からなる位相同期回路と、少なくとも、受信した
スペクトル拡散信号と第１疑似乱数符号との相関を演算
する第１相関器と、この第１相関器により受信したスペ
クトル拡散信号を復調する情報復調器と、を備えてなる
スペクトル拡散信号処理回路において、第１，第２，第
３の相関器を含む複数の相関器出力を入力し，何れの相
関器が最初にピーク値を出力したかを検出することによ
り同期を検出する同期検出手段と、この同期検出手段の
出力により第１，第２，第３の相関器に入力される疑似
乱数符号を切替え・制御する切替え制御手段と、を備え
るものとする。

【００１４】上記構成により、受信したスペクトル拡散
信号が送信元で変調される疑似乱数符号パターンが既知
のときの第１発明によるスペクトル拡散信号の同期化方
法においては、受信したスペクトル拡散信号との同期を
捕捉するとき、第１，第２，第３の相関器を含む複数
(n) の相関器に入力される疑似乱数符号は、既知の疑似
乱数符号パターンとし，この疑似乱数符号の１符号長を
ｎ分割し、位相を1/n 周期ずつずらした疑似乱数符号と
し、同期検出手段が何れかの相関器出力から同期を検出
したとき、このときの同期検出した相関器に入力されて
いる疑似乱数符号の位相を基準とし、第１相関器には、
この基準位相の疑似乱数符号を入力し、受信したスペク
トル拡散信号の相関信号を出力し、第２，第３相関器に
は、この基準位相から1/2 チップだけ位相が進み・遅れ
した疑似乱数符号を入力する。この結果、同期捕捉する
までの時間が確立的に1/n に短縮することができる。

【００１５】また、上述のスペクトル拡散信号処理回路
を用い、受信したスペクトル拡散信号が，予めシステム
として定められた複数の疑似乱数符号パターンの内、何
れの疑似乱数符号パターンで変調され送信されてきたか
が未知のときの第２発明によるスペクトル拡散信号の同
期化方法においては、スペクトル拡散信号処理回路は疑
似乱数符号パターン選択手段を備え、受信したスペクト
ル拡散信号との同期を捕捉するとき、第１，第２，第３
の相関器を含む複数(n) の相関器に入力される疑似乱数
符号パターンは、疑似乱数符号パターン選択手段により
予め定められた複数の疑似乱数符号パターンの内，適宜
異なる複数(n) パターンの疑似乱数符号を選択・入力
し、同期検出手段が所定期間相関器出力を監視し，何れ
の相関器出力からも同期検出ができないとき、残りの疑
似乱数符号パターンの内，他の異なる複数(n) パターン
の疑似乱数符号を選択・入力し、同期検出手段が何れか
の相関器出力から同期を検出したとき、このときの同期
検出した相関器に入力されている疑似乱数符号とそのと
きの位相とを基準とし、第１相関器には、この基準位相
の疑似乱数符号を入力し、受信したスペクトル拡散信号
の相関信号を出力し、第２，第３相関器には、この基準
位相から1/2 チップだけ位相が進み・遅れした疑似乱数
符号を入力する。この結果、同期捕捉するまでの時間が
確立的に1/n に短縮することができる。

【００１６】また、第１発明による同期化方法におい
て、同期検出手段が同期を検出し、第１，第２，第３の
疑似乱数符号を切替え・制御する切替え制御手段は、個
々の相関器に対応して設け、スペクトル拡散信号の同期
捕捉条件でリセットし同期検出手段が同期を検出したと
きセットされるラッチ回路と、拡散符号発生器から疑似
乱数符号を入力しこの疑似乱数符号の１符号長をｎ分割
し各分割した位置とこの位置の両隣の位置とに出力端子
を備えるシフトレジスタと、切替え制御回路と、を備
え、第１相関器に疑似乱数符号を接続する切替え制御回
路は、シフトレジスタの各分割位置から出力される疑似
乱数符号とこの分割位置に対応するラッチ回路出力との
論理積の出力と、同期捕捉条件で第１相関器に入力され
る疑似乱数符号と、の論理和から構成し、第２相関器に
疑似乱数符号を接続する切替え制御回路は、シフトレジ
スタの各分割位置の１つ後の位置から出力される疑似乱
数符号と該分割位置に対応するラッチ回路出力との論理
積の出力と、同期捕捉条件で第２相関器に入力される疑
似乱数符号と、の論理和から構成し、第３相関器に疑似
乱数符号を接続する切替え制御回路は、シフトレジスタ
の各分割位置の１つ前の位置から出力される疑似乱数符
号と該分割位置に対応するラッチ回路出力との論理積の
出力と、同期捕捉条件で第３相関器に入力される疑似乱
数符号と、の論理和から構成するものとする。

【００１７】また、第２発明による同期化方法におい
て、拡散符号発生器は、予めシステムとして定められた
複数の疑似乱数符号パターン発生手段と、疑似乱数符号
選択手段と、を備え、同期検出手段が同期を検出し、第
１，第２，第３の疑似乱数符号を切替え・制御する切替
え制御手段は、個々の相関器に対応して設け、スペクト
ル拡散信号の同期捕捉条件でリセットし同期検出手段が
同期を検出したときセットされるラッチ回路と、拡散符
号発生器から複数(n) の疑似乱数符号パターンを入力
し、少なくとも、２ビット長を有し該疑似乱数符号パタ
ーンの出力として中央ビットとこの前後のビットとを得
るシフトレジスタと、切替え制御回路と、を備え、第１
相関器に疑似乱数符号を接続する切替え制御回路は、各
相関器に入力される疑似乱数符号パターンの中央ビット
位置の符号と各相関器に対応するラッチ回路出力との論
理積の出力と、同期捕捉条件で第１相関器に入力される
疑似乱数符号と、の論理和から構成し、第２相関器に疑
似乱数符号を接続する切替え制御回路は、各相関器に入
力される疑似乱数符号パターンの符号で，後ビット位置
から出力される疑似乱数符号と該ラッチ回路出力との論
理積の出力と、同期捕捉条件で第２相関器に入力される
疑似乱数符号と、の論理和から構成し、第３相関器に疑
似乱数符号を接続する切替え制御回路は、各相関器に入
力される疑似乱数符号パターンの符号で，前ビット位置
から出力される疑似乱数符号と該ラッチ回路出力との論
理積の出力と、同期捕捉条件で第３相関器に入力される
疑似乱数符号と、の論理和から構成するものとする。

【００１８】また、シフトレジスタを駆動するクロック
速度は、拡散符号発生器の疑似乱数符号を生成するクロ
ック速度の２倍とする。この結果、同期検出手段が同期
を検出したとき、第２，第３相関器に入力される疑似乱
数符号は、基準位相から1/2チップだけ位相が進み・遅
れする疑似乱数符号を入力することができる。また、シ
フトレジスタを駆動するクロック速度は、拡散符号発生
器の疑似乱数符号を生成するクロック速度と同じとす
る。この結果、同期検出手段が同期を検出したとき、第
２，第３相関器に入力されるPN符号は、基準位相から１
チップだけ前後に位相がずれた疑似乱数符号を入力する
ことができる。

【００１９】

【発明の実施の形態】図１は本発明によるスペクトル拡
散信号処理回路および拡散信号の同期化方法を説明する
ブロック回路図、図２は第１発明の受信したスペクトル
拡散信号が変調される発信元の疑似乱数符号パターンが
既知のときの拡散信号の同期化方法に関わる切替え制御
手段のブロック回路図、図３は第２発明の受信したスペ
クトル拡散信号が，予めシステムとして定められた複数
の疑似乱数符号パターンの内、何れの疑似乱数符号パタ
ーンで変調され送信されてきたかが未知のときの拡散信
号の同期化方法に関わる切替え制御手段のブロック回路
図、図４は同期検出手段を説明するブロック回路図であ
り、図５、図６に対応する同一機能部材には同じ符号が
付してある。

【００２０】図１において、スペクトル拡散信号処理回
路は、電圧制御発振器23と、この電圧制御発振器23の出
力によって生成され，図示例では第１，第２，第３，第
ｎのPN符号pn1,pn2,pn3,pnn の疑似乱数符号パターンa1
を生成する拡散符号発生器３と、受信したスペクトル拡
散信号DSS と第２PN符号pn2 との相関を演算する第２相
関器12と、受信したスペクトル拡散信号DSS と第３PN符
号pn3 との相関を演算する第３相関器13と、第２相関器
12と第３相関器13との出力差(d2-d3) を演算する減算器
21と、この減算器21の出力を入力とし電圧制御発振器23
に制御電圧を出力するループフィルタ22と、からなる位
相同期回路２と、受信したスペクトル拡散信号DSS と第
１PN符号pn1 との相関を演算する第１相関器11と、この
第１相関器11により受信したスペクトル拡散信号DSS を
復調する情報復調器８と、図示例では第１，第２，第
３，第ｎの相関器11,12,13,1n の相関器出力d1,d2,d3,d
n を入力し，何れの相関器 (11〜1n) が最初にピーク値
を出力したかを検出することにより同期を検出する同期
検出手段４と、この同期検出手段出力４により少なくと
も第１，第２，第３のPN符号pn1,pn2,pn3 を切替え・制
御する切替え制御手段５と、を備えて構成される。

【００２１】かかる構成において、第１発明である受信
したスペクトル拡散信号DSS が送信元で変調される疑似
乱数符号パターン（図示省略されているがPN符号pn0 と
する）が受信側で既知のときの拡散信号の同期化方法に
おいて、受信したスペクトル拡散信号DSS との同期を捕
捉するとき、第１，第２，第３の相関器11,12,13を含む
複数(n) の相関器（図示例では実線表示の（11〜13) と
点線表示の1nに入力されるPN符号(pn1〜pnn)）は、上記
既知のPN符号パターンpn0 と同一PN符号パターンとし，
このPN符号パターンの１符号長Ｌをほぼｎ分割し、位相
を1/n 周期ずつずらしてPN符号(pn1〜pnn)とする。

【００２２】同期検出手段４が何れかの相関器 (11〜1
n) の出力から同期を検出したとき、このときの同期検
出した相関器（以下、説明を簡明化するため、例えば、
相関器12から同期検出されたものとし、このときの関連
する符号に＊印を付す）に入力されているPN符号＊pn2
の位相を基準とし、第１相関器11には、この基準位相の
PN符号＊pn2 をPN符号pn1 として入力し、受信したスペ
クトル拡散信号DSS との相関信号d1を出力する。また、
第２、第３相関器12,13 には、この基準位相のPN符号＊
pn2 から1/2 チップだけ位相が進み・遅れしたPN符号を
PN符号pn2,pn3 として入力する。

【００２３】かかる信号切替え制御を行うことにより、
先ず、スペクトル拡散信号DSS に対して位相同期を捕捉
するとき、ｎ分割され位相が1/n 周期ずつずらされたPN
符号(pn1〜pnn)を各相関器11〜1nに入力し同時並行的に
処理をする。同期検出手段４は、このｎ分割されたPN符
号(pn1〜pnn)の内、最も早く位相同期化した基準位相の
PN符号＊pn2 を見出す。そして次に、切替え制御手段５
により、第１相関器11に基準位相のPN符号＊pn2 を、第
２、第３相関器12,13 に基準位相のPN符号＊pn2 から1/
2 チップだけ位相が進み・遅れしたPN符号を入力する。

【００２４】この結果、先に従来技術の項で述べたと同
様に、相関器12,13 と減算器21とループフィルタ22と電
圧制御発振器23と拡散符号発生器３とからなる位相同期
回路２は、何れかの相関器 (11〜1n) 出力から同期を検
出するまで：即ち、PN符号pn0 と何れかのPN符号(pn1〜
pnn)との位相が一致するまでは、電圧制御発振器23の制
御電圧は０であり、PN符号pn0 のクロック周波数f0に対
して電圧制御発振器23のクロックCLK 周波数f1は少しず
れた周波数にあり、PN符号pn0 とPN符号(pn1〜pnn)の位
相差が一定方向に掃引される。そして、両PN符号pn0,＊
pn2 の位相が一致した時点から切替え制御手段５により
遅延ロックループを形成する。即ち、スペクトル拡散信
号DSS のクロック周波数f0と電圧制御発振器23が発振す
るクロック周波数f1との差は、図６の(B) に図示される
「Ｓ−曲線」特性により、両PN符号pn0,＊pn2 の時間差
τがほぼ零の近傍で減算器21の出力が鋭く変化し、電圧
制御発振器23の制御電圧が変化し、電圧制御発振器23が
発振するクロック周波数f1を受信したスペクトル拡散信
号DSS のクロック周波数f0と一致する様に帰還回路を構
成し、電圧制御発振器23が発振するクロック周波数f1を
受信したクロック周波数f0に追跡・保持することができ
る。

【００２５】かかる拡散信号の同期化方法により、疑似
乱数符号パターンが既知のときは、ｎ分割したPN符号の
内、受信したスペクトル拡散信号DSS のPN符号pn0 の位
相に最も近い位相である基準位相のPN符号＊pn2 を見出
す時間は、PN符号長Ｌをｎ分割して同時並行的に探索す
るので、確率的に言えば、PN符号長Ｌにわたって探索す
る従来技術の方法に較べてｎ倍早く見出すことができ
る。

【００２６】また同様に、上述の回路構成において、第
２発明である受信したスペクトル拡散信号DSS が，予め
システムとして定められた複数の疑似乱数符号パターン
(31,32〜3m) の内、何れの疑似乱数符号パターンで変調
され送信されてきたかが未知のときの拡散信号の同期化
方法において、スペクトル拡散信号処理回路は、疑似乱
数符号パターン選択手段７を備え、受信したスペクトル
拡散信号DSS の同期を捕捉するとき、第１，第２，第３
の相関器を含む複数(n) の相関器 (11〜1n) に入力され
る疑似乱数符号パターンは、疑似乱数符号パターン選択
手段７により予め定められた複数の疑似乱数符号パター
ン(31,32〜3m) の内、適宜異なる複数(n) パターンのPN
符号a1〜anを選択・入力し、同期検出手段４が所定期間
相関器出力を監視し、何れの相関器 (11〜1n) の出力か
らも同期検出ができないときは、残りの疑似乱数符号パ
ターンの内、他の異なる複数(n) パターンのPN符号を選
択・入力する。

【００２７】同期検出手段４が何れかの相関器 (11〜1
n) の出力から同期を検出したとき、このときの同期検
出した相関器（以下、相関器12とし、このときの関連す
る符号に＊印を付す）に入力されているPN符号＊pn2 と
そのときの位相とを基準とし、第１相関器11には、この
基準位相のPN符号＊pn2 をPN符号pn1 として入力し、受
信したスペクトル拡散信号DSS の相関信号d1を出力し、
第２，第３相関器12,13には、この基準位相のPN符号＊p
n2 から1/2 チップだけ位相が進み・遅れたPN符号を入
力する。

【００２８】かかる構成により、受信したスペクトル拡
散信号DSS のPN符号pn0 のパターンが受信側で未知のと
きは、先ず送信されてきたスペクトル拡散信号DSS のPN
符号pn0 を特定する必要がある。このため、ｎ個の相関
器 (11〜1n) に予めシステムとして定められた複数の疑
似乱数符号パターン(31,32〜3m) の内、疑似乱数符号パ
ターン選択手段７により適宜異なる複数(n) パターンの
PN符号a1〜anを選択・入力し、同期検出手段４は所定期
間相関器出力を監視する。何れの相関器 (11〜1n) の出
力からも同期検出ができないときは、該当するPN符号pn
0 のパターンが選択手段７により選択されたPN符号a1〜
anのパターンに存在しないことを意味するので、残りの
疑似乱数符号パターンの内、他の異なる複数(n) パター
ンのPN符号を選択・入力する。このPN符号パターンの選
択・入力は何れかの相関器 (11〜1n) から同期検出がで
きるまで行う。

【００２９】同期検出手段４が何れかの相関器 (11〜1
n) の出力から同期を検出したとき、このときの同期検
出した相関器を、例えば、相関器12とする。この相関器
12に入力されているPN符号＊pn2 とそのときの位相とを
基準位相とし、第１相関器11にこの基準位相のPN符号＊
pn2 をPN符号pn1 として入力し、第２，第３相関器12,1
3 にこの基準位相のPN符号＊pn2 から1/2 チップだけ前
後に位相がずれたPN符号を入力する。この結果、未知の
スペクトル拡散信号DSS のPN符号pn0 はｎ個の疑似乱数
符号パターンで同時並行的に探索することができるの
で、従来技術の手法の１個づつの疑似乱数符号パターン
で探索することに較べて確率的にｎ倍早く探索すること
ができ、探索したPN符号＊pn2 のパターンで同期補足し
た後は、第１発明の方法で述べたと同様に切替え・制御
することにより、電圧制御発振器23が発振するクロック
周波数f1を受信したクロック周波数f0に追跡・保持する
ことができる。

【００３０】

【実施例】次に、図２には、第１発明による受信したス
ペクトル拡散信号が変調される疑似乱数符号パターンが
既知のときの拡散信号の同期化方法に関わる一実施例の
切替え制御手段のブロック回路図であり、図４は一実施
例による同期検出手段を説明するブロック回路図であ
る。先に図４を説明し、次に図２を説明する。

【００３１】図４において、同期検出手段４は、図１に
図示される相関器11(12,13,1n)からの出力信号d1(d2,d
3,dn)を入力とし, 基準電圧47と比較するコンパレータ4
11(412,413,41n)と、このコンパレータ411(412,413,41
n)の出力を入力する AND素子421(422,423,42n)と、この
AND 素子421(422,423,42n)でセットされ, 同期捕捉条件
RESTでリセットされるフリップフロップ431(432,433,43
n)と、このフリップフロップ431(432,433,43n)の出力Ｑ
の論理和を構成するOR素子44と、NAND素子45と、同期捕
捉条件RESTでリセットされ, OR素子44の出力でセットさ
れるフリップフロップ430 とから構成される。

【００３２】かかる構成において、同期捕捉条件RESTで
全てのフリップフロップ430, 431〜43n はリセットさ
れ、出力Ｑは０，出力バーＱが１となる。従って、この
同期捕捉条件下ではOR素子44の出力は０，NAND素子45の
出力は１となり、AND 素子421(422,423,42n)の一方の入
力は１の状態となり、何れのコンパレータ(411〜41n)か
ら最初のコンパレータ出力１がくるかを待機状態で監視
する。次に、何れかのコンパレータ、例えば、コンパレ
ータ＊412(以下区別を容易にするため、関連する素子、
信号に＊印を付す) から出力１がくると、AND 素子＊42
2 の出力が１となり、フリップフロップ＊432 がセット
されフリップフロップ＊432 の出力Ｑが１となり、OR素
子44の出力が１となる。このOR素子44の出力１は、一方
は、NAND素子45を介して，全てのAND 素子421(422,423,
42n)の入力を０とし，これ以降のコンパレータ(411〜41
n)からの信号を遮断する。また、他方は、フリップフロ
ップ430 をセットし、同期捕捉条件RESTを解除する。同
期検出手段４の出力は、フリップフロップ430 の出力バ
ーＱの信号をc0とし、またフリップフロップ431 〜43n
の出力Ｑの信号をc1〜cnとして、切替え制御手段５に通
知する。

【００３３】図２において、同期検出手段４が同期を検
出し、第１，第２，第３の疑似乱数符号pn1,pn2,pn3 を
切替え・制御する切替え制御手段５は、拡散符号発生器
３から疑似乱数符号パターンa1を入力し、この疑似乱数
符号パターンa1の１符号長をｎ分割し，各分割した位置
b1,b2,b3,bn と，この位置の両隣の位置（+1, -1で表
示) と，に出力端子を備えるシフトレジスタ70と、個々
の相関器11,12,13,1n に対応して設けられ、スペクトル
拡散信号DSS の同期捕捉条件RESTでリセットし同期検出
手段４が同期を検出したときセットされる図４で説明し
たラッチ回路からの出力信号co, c1〜cnと上記シフトレ
ジスタ70からのPN符号とを受信し, 論理素子番号の上１
桁が5,6 で示される切替え制御回路と、を備えて構成さ
れる。

【００３４】第１相関器11に疑似乱数符号pn1 を接続す
るOR素子61で代表する切替え制御回路は、シフトレジス
タ70の各分割位置b1,b2,b3,bn から出力される疑似乱数
符号とこの分割位置b1,b2,b3,bn に対応するラッチ回路
出力c1,c2,c3,cn との論理積を演算する AND素子511,51
2,513,51n からの出力信号と、同期捕捉条件RESTに対応
する同期検出手段出力c0と第１相関器11に入力される図
示例ではシフトレジスタ70の分割位置b1との論理積をと
る AND素子51からの出力信号と、の論理和から構成され
る。

【００３５】第２相関器12に疑似乱数符号pn2 を接続す
るOR素子62で代表する切替え制御回路は、シフトレジス
タ70の各分割位置b1,b2,b3,bn の+1で表示される１つ後
の位置から出力される疑似乱数符号と該分割位置b1,b2,
b3,bn に対応するラッチ回路出力c1,c2,c3,cn との論理
積を演算する AND素子521,522,523,52n からの出力信号
と、同期捕捉条件RESTに対応する同期検出手段出力c0と
第２相関器12に入力される図示例ではシフトレジスタ70
の分割位置b2との論理積をとる AND素子52からの出力信
号と、の論理和から構成される。

【００３６】第３相関器13に疑似乱数符号pn3 を接続す
るOR素子63で代表する切替え制御回路は、シフトレジス
タ70の各分割位置b1,b2,b3,bn の-1で表示される１つ前
の位置から出力される疑似乱数符号と該分割位置b1,b2,
b3,bn に対応するラッチ回路出力c1,c2,c3,cn との論理
積を演算する AND素子531,532,533,53n からの出力信号
と、同期捕捉条件RESTに対応する同期検出手段出力c0と
第３相関器13に入力される図示例ではシフトレジスタ70
の分割位置b3との論理積をとる AND素子53からの出力信
号と、の論理和から構成される。

【００３７】その他の相関器1nへの疑似乱数符号pnn
は、同期捕捉条件下でのみ分割された疑似乱数符号で受
信したスペクトル拡散信号DSS との位相同期を探索する
ものであり、この回路構成は第１、第２、第３相関器1
1,12,13の切替え制御回路と異なり、ただ同期捕捉条件R
ESTに対応する同期検出手段出力c0とシフトレジスタ70
で割り付けられた分割位置bnとの論理積をとる AND素子
5nからの出力信号で構成される。

【００３８】かかる構成において、電圧制御発振器23が
出力するクロック信号CLK は拡散符号発生器３のフリッ
プフロップ30でクロック周波数が1/2 に逓減されてPN符
号発生回路31を駆動し、疑似乱数符号パターンa1を出力
する。この疑似乱数符号パターンは、ほぼ１疑似乱数符
号長相当が格納できるシフトレジスタ70に入力される。
図示例では、シフトレジスタ70を駆動するクロック周波
数CLK がPN符号発生回路31を駆動するクロック周波数に
対して２倍早いので、シフトレジスタ70のビット長は2L
ビット有し、この2Lビット長がｎ分割され、各分割位置
b1,b2,b3,bn およびこの各分割位置b1,b2,b3,bn の１ビ
ット前後の位置から途中のPN符号が取り出される。即
ち、疑似乱数符号のパターンは同一であり、位相が１周
期をｎ分割したPN符号群が形成される。

【００３９】そしてこれらのPN符号群は、上述の切替え
制御回路により、同期捕捉条件REST下では、上記シフト
レジスタ70の分割位置b1,b2,b3,bn で位相分割されたPN
符号群がPN符号 pn1〜pnn として各相関器11〜1nに入力
され、同時並行的に位相同期が探索される。何れかの相
関器出力（例えば、相関器＊12）から位相が同期し、同
期検出手段４から＊c2に１の出力を、他の同期検出手段
４の出力c0,c1,c3,cnに０の出力を得ると、OR素子61か
ら相関器11へのPN符号 pn1としてシフトレジスタ70の分
割位置b2から出力される位相のPN符号が基準位相のPN符
号として出力され、OR素子62から相関器12へのPN符号 p
n2としてシフトレジスタ70の分割位置b2の１ビット後の
位置+1から出力される位相のPN符号が出力され、OR素子
63から相関器13へのPN符号 pn3としてシフトレジスタ70
の分割位置b2の１ビット前の位置-1から出力される位相
のPN符号が出力され、スペクトル拡散信号処理回路は、
受信したスペクトル拡散DSS が送信元で変調されたPN符
号pn0 の位相を捕捉・追跡しながら, 受信したスペクト
ル拡散DSS を復調することができる。

【００４０】上記説明の方法では、基準位相から1/2 チ
ップの位相ずれで遅延ロックループを構成し、受信した
スペクトル拡散DSS のPN符号pn0 の位相を自動追跡す
る。また、拡散符号発生器３のフリップフロップ30を省
略し、PN符号発生回路31を駆動するクロック周波数とシ
フトレジスタ70を駆動するクロック周波数とを同じにす
ると、このときは基準位相から１チップの位相ずれで遅
延ロックループを構成し、受信したスペクトル拡散DSS
のPN符号pn0 の位相を自動追跡することができる。尚、
このときのシフトレジスタ70の１疑似乱数符号長はL ビ
ットでよい。

【００４１】次に、図３により、第２発明による受信し
たスペクトル拡散信号が，予めシステムとして定められ
た複数の疑似乱数符号パターンの内、何れの疑似乱数符
号パターンで変調され送信されてきたかが未知のときの
拡散信号の同期化方法に関わる切替え・制御手段のブロ
ック回路図を説明する。図３において、図２と図３との
相違点は、拡散符号発生器３の構成内容が、予めシステ
ムとして定められた複数ｍの疑似乱数符号パターンを発
生するPN符号発生回路31,32 …3mを備える疑似乱数符号
パターン発生手段と、疑似乱数符号選択手段７と、を備
え、また、この拡散符号発生器３から疑似乱数符号選択
手段７で選択された複数(n) の疑似乱数符号パターンa
1,a2,a3,an を入力し、図示例では簡明化のため、３ビ
ットのシフトレジスタ71,72,73,7n で示しているが、少
なくとも、２ビット長を有し、疑似乱数符号パターンa
1,a2,a3,an の出力として、中央ビットb1,b2,b3,bn と
この前後のビットとを得るシフトレジスタ71,72,73,7n
と、を備えて構成されている点であり、論理素子番号の
上１桁が5,6 で示される切替え制御回路は、図２で説明
した切替え制御回路と同じである。

【００４２】かかる構成において、図２では、受信する
スペクトル拡散信号DSS の疑似乱数符号パターンa1が予
め判っているので, 拡散符号発生器３のPN符号発生回路
31はこの疑似乱数符号パターンa1のみでよかった。しか
し図３では、受信するスペクトル拡散信号DSS の疑似乱
数符号パターンが予めシステムとして定められた複数ｍ
の疑似乱数符号パターンの内、何れの疑似乱数符号パタ
ーンで変調され送信されてきたかが未知である。このた
め、拡散符号発生器３は予めシステムとして定められた
複数の疑似乱数符号パターンを発生するPN符号発生回路
31,32 …3mを備え、疑似乱数符号選択手段７で適宜異な
る複数(n) パターンの疑似乱数符号a1,a2,a3,an を選択
し、シフトレジスタ71,72,73,7n に入力する。

【００４３】スペクトル拡散信号処理回路が受信したス
ペクトル拡散DSS が送信元で変調されたPN符号pn0 との
同期を捕捉するとき、同期捕捉条件c0=1より、各相関器
11〜1nへのPN符号 pn1〜pnn は、各シフトレジスタ71,7
2,73,7n の中央位置b1,b2,b3,bn から出力されるPN符号
群が入力され、複数の疑似乱数符号a1,a2,a3,an で同時
並行的に位相同期が探索される。同期検出手段４が所定
期間相関器11〜1nの出力を監視して同期検出が得られな
いときは、先に疑似乱数符号選択手段７で選択した疑似
乱数符号パターンに送信元の該当する疑似乱数符号パタ
ーンがないことを意味するので、他の疑似乱数符号パタ
ーンを選択して同様に相関器11〜1nの出力を監視して同
期検出を行う。

【００４４】同期検出手段４が何れかの相関器出力（例
えば、相関器＊12）から位相同期を検出すると、同期検
出手段４から＊c2に１を、他の同期検出手段４の出力c
0,c1,c3,cn に０が出力される。従って、OR素子61から
相関器11へのPN符号 pn1としてシフトレジスタ72の中央
位置b2から出力される疑似乱数符号a2のPN符号が基準位
相のPN符号として出力され、OR素子62から相関器12への
PN符号 pn2としてシフトレジスタ72の中央位置b2の１ビ
ット後の位置+1から出力される疑似乱数符号a2のPN符号
が出力され、OR素子63から相関器13へのPN符号 pn3とし
てシフトレジスタ72の中央位置b2の１ビット前の位置-1
から出力される疑似乱数符号a2のPN符号が出力され、ス
ペクトル拡散信号処理回路は、受信したスペクトル拡散
DSS が送信元で変調されたPN符号pn0 の位相を捕捉・追
跡しながら, 受信したスペクトル拡散DSS を復調するこ
とができる。

【００４５】尚、シフトレジスタ71〜7nが２ビット構成
のときは、シフトレジスタ71〜7nの中央位置b1〜bnは１
ビット目の出力が対応し、この中央位置b1〜bnの１ビッ
ト後の位置+1は２ビット目の出力が対応し、中央位置b2
の１ビット前の位置-1はシフトレジスタ71〜7nへの入力
端子がこれに対応する。また、図１から図３の図示例
で、相関器1nとこれに関連する箇所を点線で表示したの
は、本発明による能動相関法による疑似乱数符号を同期
捕捉する方法では、相関器が３個必要である。従って、
追加・付加するコストを最小限度に抑えて、なお且つ、
できるだけ高速に（確率的に1/3 の時間で）疑似乱数符
号を同期捕捉する３個の場合を実線で図示したものであ
る。

【００４６】

【発明の効果】以上述べたように本発明の構成によれ
ば、従来技術によれば、３個の相関器を使用しながら、
実質的には１個の相関器にて同期捕捉行っていたのに対
して、本発明では、同期検出手段と切替え制御手段を備
えることにより、少なくとも３個の相関器により同時並
行的に位相同期を探索することが可能となる。確率的に
考えれば平均的には、約３倍（ｎ個の相関器で探索すれ
ばｎ倍）の速さで同期が捕捉できることとなる。しか
も、同期検出手段と切替え制御手段は簡単なディジタル
回路で構成することができるので、能動相関方式が安価
に構成できると言う特徴を損なうことなく、経済的で・
高速な同期捕捉を可能とするスペクトル拡散信号処理回
路および拡散信号の同期化方法を提供することができ
る。

【図面の簡単な説明】

【図１】本発明によるスペクトル拡散信号処理回路およ
び拡散信号の同期化方法を説明するブロック回路図

【図２】第１発明による受信したスペクトル拡散信号が
変調される疑似乱数符号パターンが既知のときの拡散信
号の同期化方法に関わる一実施例の切替え制御手段のブ
ロック回路図

【図３】第２発明の受信したスペクトル拡散信号が，予
めシステムとして定められた複数の疑似乱数符号パター
ンの内、何れの疑似乱数符号パターンで変調され送信さ
れてきたかが未知のときの拡散信号の同期化方法に関わ
る切替え制御手段のブロック回路図

【図４】一実施例による同期検出手段を説明するブロッ
ク回路図

【図５】従来技術によるスペクトル拡散信号処理回路図

【図６】遅延ロックループを用いたPN符号位相同期回路
のスペクトル拡散信号とPN符号の同期捕捉の原理を説明
する説明図

【符号の説明】

１,11,12,13,1n 相関器 ２ 位相同期回路 21 減算器 22 ループフィルタ 23 電圧制御発振器 ３ 拡散符号発生器 30 フリップフロップ 31,32,33,3m PN符号発生回路 ４ 同期検出手段 411,412,413,41n コンパレータ 421,422,423,42n AND 素子 430,431,432,433,43n フリップフロップ 44,61,62,63 OR 素子 45 NAND素子 47 基準電圧 ５ 切替え制御手段 51〜53,5n, 511〜51n, 521〜52n, 531〜53n AND 素
子 ７ 疑似乱数符号選択手段 70,71,72,73,7n シフトレジスタ ８ 情報復調器 a1,a2,a3,an 疑似乱数符号パターン b1,b2,b3,bn 中央ビット位置 c0,c1,c2,c3,cn 同期検出手段出力 CLK クロック信号 DSS スペクトル拡散信号 d1,d2,d3,dn 相関器出力 Ｌ １疑似乱数符号長 n 相関器の数 OUT 復調器出力 pn1,pn2,pn3,pnn 疑似乱数符号 REST 同期捕捉リセット信号 Rpn(τ) 相関関数 D Δ（τ) 遅延弁別器 Δ １チップ時間 τ 相関関数の相互の時間さ

Claims (8)

【特許請求の範囲】
1. 【請求項１】電圧制御発振器と、この電圧制御発振器の
   出力によって生成され，少なくとも、第１，第２，第３
   の疑似乱数符号の疑似乱数符号パターンを生成する拡散
   符号発生器と、受信したスペクトル拡散信号と第２疑似
   乱数符号との相関を演算する第２相関器と、受信したス
   ペクトル拡散信号と第３疑似乱数符号との相関を演算す
   る第３相関器と、第２相関器と第３相関器との出力差を
   演算する減算器と、この減算器の出力を入力とし前記電
   圧制御発振器に制御電圧を出力するループフィルタと、
   からなる位相同期回路と、少なくとも、前記受信したス
   ペクトル拡散信号と前記第１疑似乱数符号との相関を演
   算する第１相関器と、この第１相関器により受信したス
   ペクトル拡散信号を復調する情報復調器と、を備えてな
   るスペクトル拡散信号処理回路において、 第１，第２，第３の相関器を含む複数の相関器出力を入
   力し，何れの相関器が最初にピーク値を出力したかを検
   出することにより同期を検出する同期検出手段と、この
   同期検出手段の出力により前記第１，第２，第３の相関
   器に入力される疑似乱数符号を切替え・制御する切替え
   制御手段と、を備える、 ことを特徴とするスペクトル拡散信号処理回路。
2. 【請求項２】請求項１に記載のスペクトル拡散信号処理
   回路を用い、受信したスペクトル拡散信号が送信元で変
   調される疑似乱数符号パターンが既知のときの拡散信号
   の同期化方法において、 受信したスペクトル拡散信号との同期を捕捉するとき、
   第１，第２，第３の相関器を含む複数(n) の相関器に入
   力される疑似乱数符号は、前記既知の疑似乱数符号パタ
   ーンとし，この疑似乱数符号の１符号長をｎ分割し、位
   相を1/n 周期ずつずらした疑似乱数符号とし、 同期検出手段が何れかの相関器出力から同期を検出した
   とき、このときの同期検出した相関器に入力されている
   疑似乱数符号の位相を基準とし、第１相関器には、この
   基準位相の疑似乱数符号を入力し、受信したスペクトル
   拡散信号の相関信号を出力し、第２，第３相関器には、
   この基準位相から1/2 チップだけ位相が進み・遅れした
   疑似乱数符号を入力する、 ことを特徴とするスペクトル拡散信号の同期化方法。
3. 【請求項３】請求項１に記載のスペクトル拡散信号処理
   回路を用い、受信したスペクトル拡散信号が，予めシス
   テムとして定められた複数の疑似乱数符号パターンの
   内、何れの疑似乱数符号パターンで変調され送信されて
   きたかが未知のときの拡散信号の同期化方法において、 スペクトル拡散信号処理回路は、疑似乱数符号パターン
   選択手段を備え、 受信したスペクトル拡散信号との同期を捕捉するとき、
   第１，第２，第３の相関器を含む複数(n) の相関器に入
   力される疑似乱数符号パターンは、疑似乱数符号パター
   ン選択手段により予め定められた複数の疑似乱数符号パ
   ターンの内，適宜異なる複数(n) パターンの疑似乱数符
   号を選択・入力し、同期検出手段が所定期間相関器出力
   を監視し，何れの相関器出力からも同期検出ができない
   とき、残りの疑似乱数符号パターンの内，他の異なる複
   数(n) パターンの疑似乱数符号を選択・入力し、 同期検出手段が何れかの相関器出力から同期を検出した
   とき、このときの同期検出した相関器に入力されている
   疑似乱数符号とそのときの位相とを基準とし、第１相関
   器には、この基準位相の疑似乱数符号を入力し、受信し
   たスペクトル拡散信号の相関信号を出力し、第２，第３
   相関器には、この基準位相から1/2 チップだけ位相が進
   み・遅れした疑似乱数符号を入力する、 ことを特徴とするスペクトル拡散信号の同期化方法。
4. 【請求項４】請求項２に記載のスペクトル拡散信号の同
   期化方法を適用するスペクトル拡散信号処理回路におい
   て、 同期検出手段が同期を検出し、第１，第２，第３の疑似
   乱数符号を切替え・制御する切替え制御手段は、個々の
   相関器に対応して設け、スペクトル拡散信号の同期捕捉
   条件でリセットし同期検出手段が同期を検出したときセ
   ットされるラッチ回路と、拡散符号発生器から疑似乱数
   符号を入力し、この疑似乱数符号の１符号長をｎ分割
   し，各分割した位置と，この位置の両隣の位置と，に出
   力端子を備えるシフトレジスタと、切替え制御回路と、
   を備え、 第１相関器に疑似乱数符号を接続する切替え制御回路
   は、シフトレジスタの各分割位置から出力される疑似乱
   数符号とこの分割位置に対応するラッチ回路出力との論
   理積の出力と、同期捕捉条件で第１相関器に入力される
   疑似乱数符号と、の論理和から構成し、 第２相関器に疑似乱数符号を接続する切替え制御回路
   は、シフトレジスタの各分割位置の１つ後の位置から出
   力される疑似乱数符号と該分割位置に対応するラッチ回
   路出力との論理積の出力と、同期捕捉条件で第２相関器
   に入力される疑似乱数符号と、の論理和から構成し、 第３相関器に疑似乱数符号を接続する切替え制御回路
   は、シフトレジスタの各分割位置の１つ前の位置から出
   力される疑似乱数符号と該分割位置に対応するラッチ回
   路出力との論理積の出力と、同期捕捉条件で第３相関器
   に入力される疑似乱数符号と、の論理和から構成する、 ことを特徴とするスペクトル拡散信号処理回路。
5. 【請求項５】請求項３に記載のスペクトル拡散信号の同
   期化方法に適用するスペクトル拡散信号処理回路におい
   て、 拡散符号発生器は、予めシステムとして定められた複数
   の疑似乱数符号パターン発生手段と、疑似乱数符号選択
   手段と、を備え、 同期検出手段が同期を検出し、第１，第２，第３の疑似
   乱数符号を切替え・制御する切替え制御手段は、個々の
   相関器に対応して設け、スペクトル拡散信号の同期捕捉
   条件でリセットし同期検出手段が同期を検出したときセ
   ットされるラッチ回路と、拡散符号発生器から複数(n)
   の疑似乱数符号パターンを入力し、少なくとも、２ビッ
   ト長を有し、該疑似乱数符号パターンの出力として、中
   央ビットとこの前後のビットとを得るシフトレジスタ
   と、切替え制御回路と、を備え、 第１相関器に疑似乱数符号を接続する切替え制御回路
   は、各相関器に入力される疑似乱数符号パターンの中央
   ビット位置の符号と各相関器に対応するラッチ回路出力
   との論理積の出力と、同期捕捉条件で第１相関器に入力
   される疑似乱数符号と、の論理和から構成し、 第２相関器に疑似乱数符号を接続する切替え制御回路
   は、各相関器に入力される疑似乱数符号パターンの符号
   で，後ビット位置から出力される疑似乱数符号と該ラッ
   チ回路出力との論理積の出力と、同期捕捉条件で第２相
   関器に入力される疑似乱数符号と、の論理和から構成
   し、 第３相関器に疑似乱数符号を接続する切替え制御回路
   は、各相関器に入力される疑似乱数符号パターンの符号
   で，前ビット位置から出力される疑似乱数符号と該ラッ
   チ回路出力との論理積の出力と、同期捕捉条件で第３相
   関器に入力される疑似乱数符号と、の論理和から構成す
   る、 ことを特徴とするスペクトル拡散信号処理回路。
6. 【請求項６】請求項４または請求項５に記載のスペクト
   ル拡散信号処理回路において、シフトレジスタを駆動す
   るクロック速度は、拡散符号発生器の疑似乱数符号を生
   成するクロック速度の２倍とする、ことを特徴とするス
   ペクトル拡散信号処理回路。
7. 【請求項７】請求項２または請求項３に記載のスペクト
   ル拡散信号の同期化方法において、同期検出手段が同期
   を検出したとき第２，第３相関器に入力される疑似乱数
   符号は、基準位相から1/2 チップだけ前後に位相がずれ
   た疑似乱数符号を入力することに代わって、基準位相か
   ら１チップだけ前後に位相がずれた疑似乱数符号を入力
   する、ことを特徴とするスペクトル拡散信号の同期化方
   法。
8. 【請求項８】請求項７に記載のスペクトル拡散信号の同
   期化方法に適用するスペクトル拡散信号処理回路におい
   て、シフトレジスタを駆動するクロック速度は、拡散符
   号発生器の疑似乱数符号を生成するクロック速度と同じ
   とする、ことを特徴とするスペクトル拡散信号処理回
   路。