KR20000074721A

KR20000074721A - 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드분할 다중 접속 수신기

Info

Publication number: KR20000074721A
Application number: KR1019990018853A
Authority: KR
Inventors: 이강민
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-05-25
Filing date: 1999-05-25
Publication date: 2000-12-15
Also published as: EP1056217A2; EP1056217A3; KR100450789B1; EP1056217B1; JP2001007733A; CN1275841A; CN1190016C; JP4369019B2; DE60041220D1; US6717977B1

Abstract

본 발명은 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드 분할 다중 접속 수신기에 관한 것으로, 유사 잡음 코드 획득 장치는 K비트의 유사 잡음 코드를 발생하는 유사 잡음 코드 발생기; 발생된 K개의 유사 잡음 코드중 기준 코드로 선택된 유사 잡음 코드의 값에 따라 입력 신호에 +1 또는 -1을 곱하여 출력하는 멀티플렉서; 멀티플렉서의 출력을 소정 제어신호에 따라 누적하는 2^K-1개의 누적기; 기준 코드를 제외한 K-1개의 코드 값에 따라 멀티플렉서의 출력을 누적기들중 하나로 출력하도록 제어신호를 출력하는 선택기; 누적기의 출력들을 소정 규칙에 따라 가산하여 K개의 상관값을 출력하는 프로그래머블 가산기; 및 K개의 상관값중 소정 임계치보다 큰 값에 해당하는 유사 잡음 코드를 출력하는 판별기를 포함함을 특징으로한다.

본 발명에 따르면, DS-CDMA 수신기에서 K개의 코드 위상에 대해 동시에 탐색하는 혼합 탐색시 코드를 그룹화함으로써 연산량을 감소시킬 수 있으며, 그에 따른 하드웨어 구성을 보다 간단하게 할 수 있다.

Description

유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드 분할 다중 접속 수신기{Apparatus for acquiring PN code and DS-CDMA receiver comprising it}

본 발명은 유사 잡음(Pseudo Noise, 이하 PN이라 함) 코드 획득 장치 및 이를 구비한 직접 시퀀스(Direct-Sequence, 이하 DS라 함) 코드 분할 다중 접속(Code Division Multiple Access, 이하 CDMA라 함) 수신기에 관한 것이다.

CDMA는 대역확산(Spread-Spectrum) 통신방식의 하나로서, 현재 우리나라 이동통신 표준인 IS(Interim Standard)-95 시스템에서 사용되고있고, IMT(International Mobile Telecommunication)-2000 의 후보로 거론되면서 최근 많은 연구가 이루어지고 있다.

CDMA시스템이 각광받는 이유는 다른 시스템에 비하여 여러 가지 장점을 가지고 있기 때문이다. 우선 CDMA시스템에서는 PN코드를 이용하여 신호를 확산(spreading)시키므로 채널에서의 잡음과 송신신호와의 구별이 거의 불가능하다. 따라서 정확한 코드를 알고 있지 않는 한 도청(intercept)이 불가능하다. 또한 대역확산 시스템의 특성으로 인하여 의도된 잡음(jamming)에 강하며 다중경로 채널에서 레이크(RAKE)수신기를 이용하여 다이버시티(diversity) 효과를 얻을 수 있는 등의 장점이 있다.

IS-95시스템에 채택된 대역확산 방법으로는 DS 대역확산이 있다. DS 대역확산은 송신하고자 하는 신호에 심볼 소요시간(symbol duration)보다 훨씬 작은 소요시간(이를 칩(chip) 소요시간이라 한다)을 갖는 PN코드를 곱하여 대역을 확산시킨다. 즉, 송신하고자 하는 하나의 이진(binary) 심볼에 대하여 64개의 이진 PN코드를 곱하여 확산시킨다. 즉 하나의 심볼은 64개의 칩으로 나누어진다.

수신기에서는 수신된 DS 대역확산 신호를 역확산(despreading)하여 확산되기 이전의 심볼을 찾는다. 역확산을 하기 위해서는 PN코드의 동기를 찾는 것이 중요하다. PN코드의 동기화는 코드획득(code acquisition)과 추적(tracking)의 두 단계로 구현되며, 시스템의 성능을 결정하는데에 있어 매우 중요한 역할을 하게 된다.

DS 대역확산에서 코드획득은 기준에 따라서 여러 가지 방식으로 나눌 수 있는데, 가장 널리 쓰이는 방법은 수신기에서 송신기에서와 동일한 PN코드 발생기를 이용하여 PN코드를 발생시킨 뒤 이 코드와 수신된 신호와의 부분상관값(partial correlation)을 구하고, 이 값을 임계값(threshold)과 비교하여 코드획득 여부를 판단하는 방법으로 이러한 과정을 탐색(search)이라고 한다.

코드획득시 탐색기에서의 탐색 범위는 PN코드의 한 주기가 된다. PN코드의 한 주기내에서 코드의 위상을 변화시켜 가며 부분상관값을 구하여 위상이 맞을때까지, 즉 코드획득이 이루어질 때까지 탐색을 하게 되는 것이다. 이 때, 탐색해야 할 PN코드의 한 주기를 불확실 영역(uncertainty region)이라 한다. IS-95시스템에서는 PN코드의 주기가 32768(=2¹⁵)이므로 최악의 경우 32768개의 코드위상에 대하여 탐색을 해야 한다. 경우에 따라서는 불확실 영역을 몇 개의 구간으로 나누어 서로 다른 상관기를 이용하여 탐색할 수도 있는데 불확실 영역을 몇 개의 상관기로 탐색할 것인지에 따라 직렬(serial), 병렬(parallel), 혼합(hybrid) 탐색 방식으로 나눌 수 있다.

직렬 탐색은 하나의 상관기를 이용하여 탐색 영역 전체를 탐색하는 방식으로 하나의 코드위상에 대해 상관값을 구하여 코드획득 여부를 판단하고 코드획득이 되지 않았으면 또다른 위상에 대해 탐색하는 과정을 반복하여 코드를 획득하는 것이다. 직렬탐색은 상관기가 하나만 필요하므로 하드웨어적인 복잡도는 다음에 설명할 병렬이나 혼합 탐색 방식에 비해 훨씬 줄어드나 코드획득 시간은 다른 방식에 비해 길다는 단점이 있다.

병렬 탐색은 전체 탐색 영역에 대하여 탐색기를 병렬로 사용하여 코드를 획득하는 방식이다. 모든 영역에 대한 탐색이 한꺼번에 이루어지므로 코드획득 시간은 직렬 탐색에 비하여 현저히 감소하나 대신 코드 주기만큼의 상관기가 필요하므로 하드웨어적인 복잡도는 그에 비례하여 증가한다.

혼합 탐색은 직렬 탐색과 병렬 탐색이 혼합된 구조로서 탐색 영역을 몇 개의 상관기로 나누어 탐색하는 것이다. 즉 탐색 영역이 줄어든 직렬 탐색 방식의 상관기가 병렬로 탐색을 하게 된다. 따라서 직렬 탐색에 비하여 코드획득에 걸리는 시간을 단축할 수 있는 동시에 병렬 탐색에 비하여 하드웨어적인 복잡도를 줄일 수 있다.

한편, 코드 획득시 부분 상관값을 구하는 상관기의 구조는 크게 능동 상관기(active correlator)와 PN 정합(matched) 필터로 나눌 수 있다.

능동 상관기에서는 하나의 입력 데이터와 PN코드 발생기에서 발생시킨 하나의 코드를 곱한 뒤 이를 N-칩 유지시간동안 적분하여 부분 상관값을 구한다. 다시 말하면 N 비트의 PN코드에 대하여 칩단위(chip-by-chip)로 적분을 수행한다.

도 1은 종래의 능동 상관기를 이용한 혼합 탐색기의 구성도이다. 도 1에 따른 탐색기는 PN코드 발생기(100), 복수의 멀티플렉서(MUX, 102, 103, 104), 복수의 누적기(105, 106, 107)로 구성된다. 도시된 바에 따르면, 혼합 탐색기는 서로 다른 K개의 PN코드 위상에 대해 한꺼번에 탐색을 하게 된다. PN코드 발생기(100)는 위상이 다른 K개의 PN코드를 발생시킨다. PN코드는 이진코드로서 0 혹은 1의 값을 갖는다. MUX(102, 103, 104)는 PN코드가 0이면 +d_n을, 1이면 -d_n을 각각 출력한다. 즉, MUX(102, 103, 104)에서는 칩속도(chip rate)로 들어오는 입력 데이터 d_n과 PN코드 발생기(100)에서 생성되는 PN코드들로부터 PN코드가 0이면 d_n을, PN코드가 1이면 -d_n을 출력한다. MUX(102, 103, 104)의 출력 데이터는 일정한 시간동안 K개의 누적기(105, 106, 107)에 누적되고, 누적된 값들은 서로 다른 K개의 PN코드 위상에 대한 부분 상관값 S₀~S_K-1이 된다. 이들 부분 상관값들은 최종적으로 소정 임계치와 비교되어 코드 획득 여부가 판단된다.

그러나, 이 방법은 N 비트의 입력 데이터에 대하여 하나의 부분 상관값이 구해지므로 코드 획득에 걸리는 시간이 길어진다는 문제점이 있다.

도 2a는 종래의 PN 정합 필터를 이용한 혼합 탐색기의 구성도이다. 도 2a에 따른 혼합 탐색기는 N개의 지연기(200), N개의 제1코드 저장부(201), 제2코드 저장부(202) 및 K번째 코드 저장부(203)로 구성된다. 도시된 바에 따르면, 지연기(200)는 입력 데이터 d_n을 칩 유지시간만큼 지연한다. 각 코드 저장부(201, 202, 203)는 PN코드를 미리 저장한다. 지연기(200)에서 출력되는 N 비트의 입력 데이터와 각 코드 저장부(201, 202, 203)에 저장된 각 코드가 각각 곱해지고, 그 결과가 더해져서 부분 상관값 S₀~S_K-1이 된다. 이들 부분 상관값들은 최종적으로 소정 임계치와 비교되어 코드 획득 여부가 판단된다.

도 2b는 도 2a에 도시된 PN 정합 필터 중 (K-1)번째 코드 저장부에 해당하는 PN 정합 필터를 자세히 나타낸 것이다. 도 2b에 따른 PN 정합 필터는 (K-1)번째 코드 저장부(203), 복수의 곱셈기(211, 212, 213) 및 덧셈기(214)로 구성된다.

곱셈기들(211, 212, 213)은 도 2a에 도시된 지연기(200)로부터 입력되는 N비트의 입력 데이터 d_N-1~d₀와 N 비트의 코드 c_K-1,N-1~c_K-1,0를 각각 곱하고, 덧셈기(214)는 곱셈기들(211, 212, 213)의 출력을 모두 더해서 K-1번째 코드 위상에 대한 부분 상관값 S₀~S_K-1을 출력한다.

그러나, 이 방법은 하나의 입력 데이터에 대하여 하나의 상관값이 얻어지므로 코드 획득시 걸리는 시간을 단축할 수 있다는 장점이 있는 반면에 PN코드를 미리 저장해 놓고 있어야 하므로 하드웨어적인 부담이 크고 페이딩 채널에 의한 신호감쇠에 의하여 탐색기의 성능이 크게 좌우된다는 문제점이 있다.

또한, 상술한 바와 같은 혼합 탐색기를 이용하여 코드를 획득하는 경우, 탐색하는 코드위상의 개수 K나 상관 구간이 늘어남에 따라 부분 상관값을 구하기 위한 연산량도 그에 비례하여 선형적으로 증가하며 하드웨어적인 부담 역시 선형적으로 증가한다는 문제점이 있다.

본 발명이 이루고자하는 기술적 과제는 수신된 신호에 포함된 PN 코드를 획득하기위해 수신된 신호와 PN 코드의 부분 상관값을 구할 때, 발생된 K개의 유사 잡음 코드들을 소정 규칙에 따라 그룹화하고, K개의 유사 잡음 코드들중 하나를 기준 코드로 정하여 수신 신호와 기준 코드의 곱을 그룹별로 합산하고 합산된 값을 공유하여 PN 코드를 획득하는 PN 코드 획득 장치 및 이를 구비하는 DS-CDMA 수신기를 제공하는데 있다.

도 1은 종래의 능동 상관기를 이용한 혼합 탐색기의 구성도이다.

도 2a는 종래의 유사 잡음 정합 필터를 이용한 혼합 탐색기의 구성도이다.

도 2b는 도 2a에 도시된 유사 잡음 정합 필터 중 (K-1)번째 코드 저장부에 해당하는 PN 정합 필터를 자세히 도시한 것이다.

도 3a는 본 발명에 따른 유사 잡음 코드 획득 장치에 대한 블록도이다.

도 3b는 도 3a의 어드레서를 보다 상세히 도시한 블록도이다.

도 4는 본 발명에 따른 유사 잡음 코드 획득 장치에 대한 블록도이다.

도 5는 본 발명에 따른 직접 시퀀스 코드 분할 다중 접속 수신기에 대한 블록도이다.

상기 기술적 과제를 이루기위한, 본 발명은 K비트의 유사 잡음 코드를 발생하는 유사 잡음 코드 발생기; 발생된 K개의 유사 잡음 코드중 기준 코드로 선택된 유사 잡음 코드의 값에 따라 입력 신호에 +1 또는 -1을 곱하여 출력하는 멀티플렉서; 상기 멀티플렉서의 출력을 소정 제어신호에 따라 누적하는 2^K-1개의 누적기; 상기 기준 코드를 제외한 K-1개의 코드 값에 따라 상기 멀티플렉서의 출력을 상기 누적기들중 하나로 출력하도록 상기 제어신호를 출력하는 선택기; 상기 누적기의 출력들을 소정 규칙에 따라 가산하여 K개의 상관값을 출력하는 프로그래머블 가산기; 및 상기 K개의 상관값중 소정 임계치보다 큰 값에 해당하는 유사 잡음 코드를 출력하는 판별기를 포함함을 특징으로한다.

상기 기술적 과제를 이루기위한, 본 발명은 K개의 서로 다른 위상을 갖는 N비트 시퀀스의 유사 잡음 코드들을 발생하는 유사 잡음 코드 발생기; 상기 유사 잡음 코드 발생기에서 발생된 K개의 N비트 데이터 시퀀스중 하나를 저장하는 기준 코드 저장기; 입력 신호를 N번 지연하는 N개의 탭 지연기; 상기 탭 지연기의 출력과 상기 기준 코드 저장기에 저장된 유사 잡음 코드를 각각 곱하는 곱셈부; 발생된 유사 잡음 코드들을 소정 규칙에 따라 그룹화하고, 상기 곱셈부의 출력을 상기 기준 코드 저장기에 저장된 코드 비트들이 속하는 그룹별로 더하여 2^K-1개의 부분합을 구하는 부분합산기; 상기 부분합산기의 출력을 소정 규칙에 따라 가산하여 K개의 상관값을 출력하는 프로그래머블 가산기; 및 상기 K개의 상관값중 소정 임계치보다 큰 값에 해당하는 유사 잡음 코드를 출력하는 판별기를 포함함을 특징으로한다.

상기 기술적 과제를 이루기위한, 본 발명은 수신 신호에 포함된 유사 잡음 코드를 탐색하고, 탐색된 유사 잡음 코드를 이용하여 상기 수신 신호를 역확산 및 복조하는 직접 시퀀스 코드 분할 다중 접속 수신기에 있어서, K개의 서로 다른 위상을 갖는 N비트 시퀀스의 유사 잡음 코드들을 발생하는 유사 잡음 코드 발생기; 발생된 K개의 유사 잡음 코드들을 소정 규칙에 따라 그룹화하고, 상기 K개의 유사 잡음 코드들중 하나를 기준 코드로 정하여 상기 수신 신호와 상기 기준 코드의 곱을 그룹별로 합산하며, 합산된 값들을 다시 소정 규칙에 따라 가산한 결과인 K개의 상관값중 임계치보다 큰 값에 해당하는 유사 잡음 코드를 상기 수신 신호에 포함된 유사 잡음 코드로 결정하고, 결정된 유사 잡음 코드의 위상을 상기 수신 신호와 맞추는 코드 그룹화에 의한 코드 동기화부; 상기 결정된 유사 잡음 코드를 이용하여 수신된 신호를 역확산하는 역확산부; 및 역확산된 신호를 복조하는 복조부를 포함함을 특징으로한다.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.

도 3a는 본 발명에 따른 PN 코드 획득 장치에 대한 블록도이다. 도 3a에 따른 PN 코드 획득 장치는 PN 코드 발생기(300), 멀티플렉서(MUX, 310), 어드레서(Addressing Logic, 320), 스위치(330), 누적기(340), 프로그래머블 가산기(350) 및 판별기(360)를 포함한다.

도 3a에 도시된 PN 코드 획득 장치의 전체적인 동작은 다음과 같다. 먼저, PN 코드 발생기에서 발생될 수 있는 코드를 소정 규칙에 따르는 그룹으로 나누고, K개의 코드중 하나의 기준 코드만으로 각 그룹에서 부분합(sub-sum)을 구하며, 상기 부분합을 공유하여 나머지 K-1개의 상관값을 구한 다음, K개의 상관값을 임계치와 비교함으로써 임계치보다 큰 상관값을 갖는 PN코드를 수신 신호의 PN 코드로 결정한다.

PN 코드 발생기(300)는 칩 속도로 들어오는 하나의 입력 데이터 d_n에 대해 서로 다른 K개의 위상을 갖는 PN 코드 c_0,n, c_1,n, …, c_K-1,n을 발생시킨다.

멀티플렉서(310)는 입력 데이터 d_n과 PN코드 발생기(300)에서 발생된 PN코드중 기준 비트를 입력으로하여 c_0,n이 0일 때는 d_n을, c_0,n이 1일 때는 -d_n을 출력한다. 이 때, 기준 비트는 발생된 코드중 임의로 선택되며, 본 명세서에서는 c_0,n을 기준 비트로 정하였다.

어드레서(320)는 2^K-1개의 누적기(340)들중에서 MUX(310)의 출력값이 누적될 누적기를 지정한다. 도 3b는 어드레서(320)를 보다 상세히 도시한 블록도이다. 도 3b에 따른 어드레서는 복수의 배타적 논리 합 게이트(XOR, 371, 372, 373)와 K-1비트의 레지스터(380)를 구비한다. 각 XOR(371, 372, 373)는 각각 기준 비트인 c_0,n과 c_1,n, c_2,n, …, c_K-1,n을 입력으로하여 배타적 논리 합을 수행한다. 즉, c_0,n=0이면, c_0,n=1이면을 출력함으로써, 결과적으로 다음에서 설명될 동일한 그룹에 속하는 PN 코드에 대해서는 동일한 어드레스를 발생하게된다. 레지스터(380)는 출력된 값들을 저장한다.

스위치(330)는 레지스터(380)에 저장된 값에 따라 MUX(310)의 출력값을 2^K-1개의 누적기(340)중 하나에 출력한다. 누적기(340)는 입력되는 값들을 누적하여 부분합을 출력한다. 결과적으로, 동일 그룹에 속하는 PN 코드에 대해서 MUX(310)의 출력값을 부분합한다.

프로그래머블 가산기(350)는 누적기(340)에서 출력되는 부분합들을 소정의 규칙에 따라 가산하여, K개의 PN코드 위상에 대한 부분 상관값 S₀, …,S_K-1을 출력한다.

판별기(360)는 출력된 부분 상관값 S₀, …,S_K-1중 임계치보다 큰 부분 상관값을 발생시키는 위상을 갖는 PN코드를 수신 신호의 PN코드로 결정한다.

여기서, 어드레서(320), 스위치(330), 누적기(340) 및 프로그래머블 가산기(350)에 의한 코드 그룹화 및 부분 상관값의 계산 과정을 보다 상세히 설명하기로 한다.

코드 그룹화 과정은 다음과 같다. 먼저, K개의 코드 위상에 대해 동시에 탐색하면서 N 비트의 칩 유지시간동안 K개의 코드와 수신된 신호간 상관값을 구한다고 가정하자. PN 코드를 C₀, C₁, …, C_K-1이라 하고, C_k(0≤k≤K-1)의 n번째 구성요소를 c_k,n(0≤n≤N-1)이라 하면, 각 PN 코드는 다음 식과 같이 표현된다.

(KxN)행렬 C를 다음과 같이 정의하자.

PN 코드에 따른 행렬 C에 대해, K=2인 경우를 예로 들어 설명하기로 한다. K=2인 경우 D_n=(c_0,n, c_1,n)의 가능한 경우의 수는 4가지이고, 각각은 (1,1), (-1,-1), (1,-1), (-1,1)로 표현 가능하다. 이 4가지 조합은 c_0,n=c_1,n인지 c_0,n=-c_1,n인지에 따라 2개의 그룹으로 묶여진다. 전자에 속하는 D_n의 그룹을 G₀, 후자에 속하는 D_n의 그룹을 G₁이라 하자.

예를 들어, 두 개의 다른 위상을 갖는 PN 코드 시퀀스가 각각 C₀={1 1 -1 1 -1}, C₁={1 1 1 -1 -1} 이고, 입력 데이터 시퀀스가 d₀, d₁, …, d₄일 때, 각 코드 위상에 대한 부분 상관값 S₀, S₁은 각각 다음과 같이 구해진다.

이 때, S₀는 C₀의 원소 중 G₀에 속하는 코드들과 곱해지는 입력 데이터에 의한 부분합이고, S₁은 G₁에 속하는 코드들과 곱해지는 입력 데이터에 의한 부분합임을 알 수 있다. 따라서, 두 위상의 코드중 하나에 대해서만 부분합을 구하면 구해진 값들을 이용하여 다른 하나의 위상에서의 부분 상관값을 구할 수 있다.

K=3인 경우, D_n의 패턴에 따라 나눌 수 있는 코드 그룹 수는 2²=4가지가 된다. 각각의 그룹은 다음과 같이 나눌 수 있다. G₀: c_0,n=c_1,n=c_2,n, G₁: c_0,n=c_1,n=-c_2,n, G₂: c_0,n=-c_1,n=c_2,n, G₃: -c_0,n=c_1,n=c_2,n. 즉, D_n=(c_0,n,c_1,n,c_2,n)= (1,1,1)과 (-1,-1,-1)은 G₀로, (1,1,-1)과 (-1,-1,1)은 G₁으로, (1,-1,1)과 (-1,1,-1)은 G₂로, (-1,1,1)과 (1,-1,-1)은 G₃으로 나누어진다. 예를 들어, 다음 표와 같은 코드 시퀀스가 발생된다고 하자.

각 열의 패턴을 살펴보면 D₀와 D₆은 G₀에 속한다. 마찬가지로, D₅와 D₇은 G₁에, D₂와 D₄은 G₂에, D₁와 D₃은 G₃에 속한다. k번째 위상 코드에서의 부분 상관값을 S_k라 하면 3개의 코드 위상에 대한 부분 상관값은 다음 식과 같이 구할 수 있다.

이 때, S₀~S₃은 G₀~G₃에 속하는 C₀의 원소들로부터 구해지는 각 그룹의 부분합이다. 결국 K=3일 때에도 하나의 기준 코드에서만 코드 그룹 개수만큼의 부분합을 구하면 이 값들을 이용하여 모든 코드 위상에서의 부분 상관값을 구할 수 있다.

K=4일 때, 가능한 코드 그룹 수는 2^K-1=8이다. G₀~G₇에 각각 속하는 C₀의 코드 시퀀스들로부터 구한 부분합들을 S₀~S₇이라고 하면, 0번째 코드위상부터 3번째 코드 위상에 대한 부분 상관값 S₀~S₃은 다음 식과 같이 구해진다.

K=4인 경우에도 각 코드 위상에 대한 부분 상관값은 기준 코드 하나로부터 구한 8개의 부분합들의 조합에 의하여 구할 수 있는데 부분합들을 조합하는 과정에서 한 번 더 중간 계산 결과를 다음 식과 같이 공유할 수 있다.

즉, 부분합을 더하는 과정에서 부분합의 부분합인 S₀와 S₁을 공유할 수 있다. 상술한 바와 같이 부분합들을 조합하여 더한 후 최종 부분 상관값을 구할 때, K=4인 경우 다음 식과 같은 행렬을 정의하기로 한다.

행렬 S는 각 코드 위상에 대한 부분 상관값을 구할 때 더해지는, 부호를 포함한 각 부분합들의 조합을 행의 원소로 하는 행렬이다. 즉, 행렬 S의 1행~4행 원소들을 행방향으로 각각 더한 결과는 S₀~S₃이 된다. S의 행의 개수는 탐색하는 코드 위상의 갯수와 같으므로 4이고 열의 갯수는 부분합의 개수, 즉 코드 그룹의 갯수와 같으므로 8이다.

이 때, S의 열방향 원소들의 조합은 D_n이 G₀~G₇로 그룹화 되는 조건을 꼭 한번씩만 만족한다. 즉, S의 첫번째 열에 있는 원소들은 (S₀=S₀=S₀=S₀)이므로 G₀에 속하기 위한 조건을 만족하고, 두번째 열에 나열된 원소의 조합은 (S₁=S₁=S₁=-S₁)로 G₁에 속하는 조건을 만족한다. 따라서, 8개 열의 원소들의 조합은 G₀~G₇로 나누어지는 조건들과 1대1 매핑이 가능하다.

또한, 행렬 S의 임의의 두 행을 선택하여 두 행의 원소들을 비교해 보면, 한 행에 포함된 전체 8개의 원소들 중에서 절반인 4개의 원소는 서로 일치하고 나머지 절반인 4개의 원소는 서로 부호가 반대임을 알 수 있다. 예를 들어, 수학식 7의 행렬에서 첫번째와 두번째 행을 비교해 보면 1,2,3,4번째 열의 원소는 일치하고 5,6,7,8번째 열의 원소는 부호가 반대이다.

행렬 S의 원소들의 부호만을 나타낸 행렬을 S'이라 정의할 때, S'에 대하여 "+"원소를 "0"으로 "-"원소를 "1"로 변환하면 S'의 각 열은 0~7까지의 수를 이진수로 표시한 것과 1대1 매핑이 가능하다. 즉, 다음 식과 같다.

따라서 행끼리 원소들을 비교한다는 것은 0~7까지의 수를 이진법으로 나열하여 각 자릿수를 서로 비교한다는 것이다. 일반적으로 이진수의 특성상 K자릿수로 표시할 수 있는 이진수중 0부터 2^K-1-1까지의 수, 다시 말하면 가장 상위 자릿수를 0으로 했을 때 표현 가능한 모든 수를 나열한 뒤 K개의 자릿수 중에서 임의의 두 개의 자릿수를 비교하면 2^K-1개 중에서 절반은 일치하고 절반은 일치하지 않게 된다.

따라서 행렬 S의 특성을 이용하면 K개의 부분 상관값을 구하는 데에 있어 임의의 2개의 다른 위상에 대해 또다시 부분합을 공유할 수 있고, 이 결과로 인해 연산량을 다시 한번 줄일 수 있게 된다. 예를 들어, K=4인 경우 4개의 부분 상관값은 다음 식과 같이 구해진다.

수학식 9에서도 알 수 있듯이 S₀와 S₁을 구할 때에는 S₀과 S₁을, S₂와 S₃을 구할 때에는 S₂과 S₃을 공유할 수 있다.

도 4는 본 발명에 따른 PN 코드 획득 장치에 대한 블록도이다. 도 4에 따른 PN 코드 획득 장치는 PN정합 필터를 이용한 것으로, 입력 데이터를 지연하는 탭 지연기(Tapped Delay Line, 410), 기준 코드 저장기(420), 복수의 곱셈기(431, 432, 433), 부분합산기(440), 프로그래머블 가산기(450) 및 판별기(460)를 구비한다.

탭 지연기(410)는 칩속도로 들어오는 입력 데이터 d_n을 지연하고 저장한다.

기준 코드 저장기(420)는 PN 코드 발생기(미도시)에서 발생된 N비트 PN 코드 시퀀스를 저장한다. 이는 상술한 바와 같이 하나의 PN 코드 시퀀스에 대해서도 N개의 코드 비트들을 2^K-1개의 그룹으로 나누어 부분합을 구할 수 있기 때문이다.

곱셈기(431, 432, 433)는 탭 지연기(410)에 저장된 값과 기준 코드 저장기(420)에 저장된 값을 곱한다.

부분합산기(440)는 N개의 곱셈기(431, 432, 433) 출력을 기준 코드 저장기(420)에 저장된 코드 비트들이 속하는 그룹에 따라 각 그룹별로 더하여 2^K-1개의 부분합을 구한다.

프로그래머블 가산기(450)는 부분합산기(440)에서 출력되는 부분합들을 소정의 규칙에 따라 가산하여, K개의 PN코드 위상에 대한 부분 상관값 S₀, …,S_K-1을 출력한다.

판별기(460)는 출력된 부분 상관값 S₀, …,S_K-1중 임계치보다 큰 부분 상관값을 발생시키는 위상을 갖는 PN코드를 수신 신호의 PN코드로 결정한다.

다음 표는 IS-95 시스템의 포워드 링크(forward link)에서 사용되는 쉬프트 레지스터를 이용하여 길이가 20비트인 서로 다른 위상을 갖는 4개의 PN코드 시퀀스를 각각 발생시킨 것이다. 즉, K=4이고 N=20이다. 입력 데이터는 d₀~d₁₉로 표현되며 4개의 코드 위상에 대해 20 칩 유지시간동간 상관을 취하여 부분상관값을 구한다. 표의 가장 아래 행은 D_n이 속하는 그룹의 번호를 나타낸다.

2^4-1=8개의 부분합을 구하기위해 코드패턴별로 그룹화한다. 기준이 되는 PN코드를 C₀로 하면 각각의 코드그룹에서 부분합은 다음과 같이 표현된다.

수학식 10에 나타난 부분합을 구하는데 필요한 덧셈의 횟수는 총 20번이다. 두 개의 코드 위상끼리 짝을 지어 이 부분합의 부분합을 또다시 공유한 뒤 4개의 부분 상관값을 표시하면 다음 식과 같다.

이 단계에서 필요한 덧셈의 수는 24회이다. 따라서, 본 발명에 따른 방법으로 4개의 코드위상에 대한 부분 상관값을 구할 때는 총 44회의 덧셈 연산이 필요하다. 반면, 종래의 방법에 따르면 총 4x20=80회의 덧셈이 필요하다.

도 5는 본 발명에 따른 DS-CDMA 수신기에 대한 블록도이다. 도 5에 따른 수신기는 PN코드 발생기(500), 코드 그룹화에 의한 코드 동기화부(510), 역확산부(520), 및 복조부(530)를 포함함을 특징으로한다.

PN코드 발생기(500)는 칩 속도(chip rate)로 수신되는 하나의 입력 데이터 d_n에 대해 서로 다른 위상을 갖는 K개의 PN코드를 발생한다.

코드 그룹화에 의한 코드 동기화부(310, 이하 코드 동기화부라 약함)는 N비트의 칩 유지시간동안 PN코드 발생기(500)에서 생성되는 K개의 서로 다른 위상을 갖는 코드와 수신된 신호와의 상관값으로부터 수신된 신호에 포함된 PN코드를 획득하고 획득된 PN코드의 위상을 조절하여 동기를 맞춘다.

역확산부(520)는 코드 동기화부(510)에서 동기가 조절된 PN코드로부터 수신된 신호를 역확산한다.

복조부(530)는 역확산부(520)에서 역확산된 신호를 송신측의 변조방식에 대응하여 복조한다.

코드 동기화부(510)는 코드 그룹화에 의한 코드 획득부(411, 이하 코드 획득부라 함)와 코드 추적부(312)를 구비한다.

코드 획득부(511)는 PN 코드 발생기(500)에서 발생될 수 있는 K비트의 코드를 소정 규칙에 따르는 그룹으로 나누고, 발생된 코드가 속하는 그룹에 따라 수신된 신호에 대한 부분합(sub-sum)을 구한다. 또한, 상기 부분합을 공유하여 K개의 상관값을 구한 다음, 소정 임계치보다 큰 상관값을 갖는 PN코드를 수신 신호의 PN 코드로 결정한다.

코드 추적부(312)는 코드 획득부(311)에서 결정된 PN코드의 위상을 조절하여 수신 신호와 동기를 맞춘다.

본 발명에 따르면, DS-CDMA 수신기에서 K개의 코드 위상에 대해 동시에 탐색하는 혼합 탐색시 코드를 그룹화함으로써 연산량을 감소시킬 수 있으며, 그에 따른 하드웨어 구성을 보다 간단하게 할 수 있다. 예를 들어, PN 정합 필터의 경우 N칩 유지시간동안 상관을 취한다고할 때 종래에는 하나의 입력 데이터에 대해 KxN회의곱셈이 필요하나 본 발명에 다르면 K번의 곱셈이 필요하다. 즉, 탐색해야 할 코드 위상의 개수 K가 증가함에 따라 연산량과 하드웨어의 복잡도가 그에 비례하여 선형적으로 증가하는 종래 방법에 비해 본 발명에 따른 방법은 K의 값에 상관없이 보다 적은 연산량과 간단한 하드웨어 구조를 갖는다.

Claims

K비트의 유사 잡음 코드를 발생하는 유사 잡음 코드 발생기;

발생된 K개의 유사 잡음 코드중 기준 코드로 선택된 유사 잡음 코드의 값에 따라 입력 신호에 +1 또는 -1을 곱하여 출력하는 멀티플렉서;

상기 멀티플렉서의 출력을 소정 제어신호에 따라 누적하는 2^K-1개의 누적기;

상기 기준 코드를 제외한 K-1개의 코드 값에 따라 상기 멀티플렉서의 출력을 상기 누적기들중 하나로 출력하도록 상기 제어신호를 출력하는 선택기;

상기 누적기의 출력들을 소정 규칙에 따라 가산하여 K개의 상관값을 출력하는 프로그래머블 가산기; 및

상기 K개의 상관값중 소정 임계치보다 큰 값에 해당하는 유사 잡음 코드를 출력하는 판별기를 포함함을 특징으로하는 유사 잡음 코드 획득 장치.
제1항에 있어서, 상기 선택기는

상기 기준 코드와 상기 K-1개의 코드를 배타적 논리 합하는 K-1개의 배타적 논리 합 연산부;

상기 배타적 논리 합 연산부의 출력을 저장하는 K-1비트 크기의 레지스터; 및

상기 레지스터의 출력을 어드레스로 하여 상기 2^K-1개의 누적기중 하나로 출력하는 스위치를 구비함을 특징으로하는 유사 잡음 코드 획득 장치.
K개의 서로 다른 위상을 갖는 N비트 시퀀스의 유사 잡음 코드들을 발생하는 유사 잡음 코드 발생기;

상기 유사 잡음 코드 발생기에서 발생된 K개의 N비트 데이터 시퀀스중 하나를 저장하는 기준 코드 저장기;

입력 신호를 N번 지연하는 N개의 탭 지연기;

상기 탭 지연기의 출력과 상기 기준 코드 저장기에 저장된 유사 잡음 코드를 각각 곱하는 곱셈부;

발생된 유사 잡음 코드들을 소정 규칙에 따라 그룹화하고, 상기 곱셈부의 출력을 상기 기준 코드 저장기에 저장된 코드 비트들이 속하는 그룹별로 더하여 2^K-1개의 부분합을 구하는 부분합산기;

상기 부분합산기의 출력을 소정 규칙에 따라 가산하여 K개의 상관값을 출력하는 프로그래머블 가산기; 및

상기 K개의 상관값중 소정 임계치보다 큰 값에 해당하는 유사 잡음 코드를 출력하는 판별기를 포함함을 특징으로하는 유사 잡음 코드 획득 장치.
수신 신호에 포함된 유사 잡음 코드를 탐색하고, 탐색된 유사 잡음 코드를 이용하여 상기 수신 신호를 역확산 및 복조하는 직접 시퀀스 코드 분할 다중 접속 수신기에 있어서,

K개의 서로 다른 위상을 갖는 N비트 시퀀스의 유사 잡음 코드들을 발생하는 유사 잡음 코드 발생기;

발생된 K개의 유사 잡음 코드들을 소정 규칙에 따라 그룹화하고, 상기 K개의 유사 잡음 코드들중 하나를 기준 코드로 정하여 상기 수신 신호와 상기 기준 코드의 곱을 그룹별로 합산하며, 합산된 값들을 다시 소정 규칙에 따라 가산한 결과인 K개의 상관값중 임계치보다 큰 값에 해당하는 유사 잡음 코드를 상기 수신 신호에 포함된 유사 잡음 코드로 결정하고, 결정된 유사 잡음 코드의 위상을 상기 수신 신호와 맞추는 코드 그룹화에 의한 코드 동기화부;

상기 결정된 유사 잡음 코드를 이용하여 수신된 신호를 역확산하는 역확산부; 및

역확산된 신호를 복조하는 복조부를 포함함을 특징으로하는 직접 시퀀스 코드 분할 다중 접속 수신기.
제4항에 있어서, 상기 코드 그룹화에 의한 코드 동기화부는

상기 발생된 K개의 유사 잡음 코드들을 소정 규칙에 따라 그룹화하고, 상기 K개의 유사 잡음 코드들중 하나를 기준 코드로 정하여 상기 수신 신호와 상기 기준 코드의 곱을 그룹별로 합산하며, 합산된 값들을 다시 소정 규칙에 따라 가산한 결과인 K개의 상관값중 임계치보다 큰 값에 해당하는 유사 잡음 코드를 상기 수신 신호에 포함된 유사 잡음 코드로 결정하는 코드 그룹화에 의한 코드 획득부; 및

결정된 유사 잡음 코드의 위상을 상기 수신 신호와 맞추는 코드 추적부를 구비함을 특징으로하는 특징으로하는 직접 시퀀스 코드 분할 다중 접속 수신기.
제5항에 있어서, 상기 코드 그룹화에 의한 코드 획득부는

상기 유사 잡음 코드 발생기에서 발생된 K개의 유사 잡음 코드중 기준 코드로 선택된 유사 잡음 코드의 값에 따라 입력 신호에 +1 또는 -1을 곱하여 출력하는 멀티플렉서;

상기 멀티플렉서의 출력을 소정 제어신호에 따라 누적하는 2^K-1개의 누적기;

상기 기준 코드를 제외한 K-1개의 코드 값에 따라 상기 멀티플렉서의 출력을 상기 누적기들중 하나로 출력하도록 상기 제어신호를 출력하는 선택기;

상기 누적기의 출력들을 소정 규칙에 따라 가산하여 K개의 상관값을 출력하는 프로그래머블 가산기; 및

상기 K개의 상관값중 소정 임계치보다 큰 값에 해당하는 유사 잡음 코드를 출력하는 판별기를 구비함을 특징으로하는 직접 시퀀스 코드 분할 다중 접속 수신기.
제6항에 있어서, 상기 선택기는

상기 기준 코드와 상기 K-1개의 코드를 배타적 논리 합하는 K-1개의 배타적 논리 합 연산부;

상기 배타적 논리 합 연산부의 출력을 저장하는 K-1비트 크기의 레지스터; 및

상기 레지스터의 출력을 어드레스로 하여 상기 2^K-1개의 누적기중 하나로 출력하는 스위치를 구비함을 특징으로하는 직접 시퀀스 코드 분할 다중 접속 수신기.
제5항에 있어서, 상기 코드 그룹화에 의한 코드 획득부는

상기 유사 잡음 코드 발생기에서 발생된 K개의 N비트 데이터 시퀀스중 하나를 저장하는 기준 코드 저장기;

입력 신호를 N번 지연하는 N개의 탭 지연기;

상기 탭 지연기의 출력과 상기 기준 코드 저장기에 저장된 유사 잡음 코드를 각각 곱하는 곱셈부;

발생된 유사 잡음 코드들을 소정 규칙에 따라 그룹화하고, 상기 곱셈부의 출력을 상기 기준 코드 저장기에 저장된 코드 비트들이 속하는 그룹별로 더하여 2^K-1개의 부분합을 구하는 부분합산기;

상기 부분합산기의 출력을 소정 규칙에 따라 가산하여 K개의 상관값을 출력하는 프로그래머블 가산기; 및

상기 K개의 상관값중 소정 임계치보다 큰 값에 해당하는 유사 잡음 코드를 출력하는 판별기를 구비함을 특징으로하는 직접 시퀀스 코드 분할 다중 접속 수신기.