APARATO DE DETECCIÓN DE SINCRONIZACIÓN
DESCRIPCIÓN DE LA INVENCIÓN La presente invención se refiere a un dispositivo de detección de sincronización para detectar una señal de sincronización a partir de una señal de entrada que contiene la señal de sincronización, y muy particularmente a un dispositivo de detección de sincronización provisto en el receptor que concuerda con la norma de radio-transmisión terrestre digital de E.U.A. o similar. La figura 15 es un diagrama de bloques que ilustra una configuración de un dispositivo de detección de sincronización convencional provisto en un receptor de transmisión digital. Un dispositivo de detección de sincronización 100 ilustrado en la figura 15 incluye una sección de detección de sincronización de campo 101, una sección de correspondencia de patrón 102, una sección de conteo 103, una sección de almacenamiento de nivel de protección hacia atrás 104, una sección de almacenamiento de nivel de protección hacia adelante 105, una sección de determinación de sincronización 106 y una sección de generación de señal de detección de sincronización 107. El dispositivo de detección de sincronización 100 se provee en un sistema de desmodulación digital de un receptor que concuerda con la norma de radio-transmisión terrestre digital Ref: 143982
de E.U.A. El esquema de VSB (por sus siglas en inglés, banda lateral residual) se emplea como el esquema de modulación para el sistema de desmodulación digital. El dispositivo de detección de sincronización 100 detecta dos tipos de señales de sincronización (una señal de sincronización de campo y una señal de sincronización de segmento) de una señal de entrada DT que tiene una estructura de cuadro que concuerda con la norma de ATSC (por sus siglas en inglés, Comité de Sistemas de Televisión Avanzados) , y produce una señal de detección de sincronización de campo F? y una señal de detección de sincronización de segmento S?. En la figura 15, la sección de detección de sincronización de campo 101 detecta una señal de sincronización de campo contenida en la señal de entrada DT, y produce la señal de detección de sincronización de campo FS . Elementos distintos a la sección de detección de sincronización de campo 101 juntos forman una sección de detección de sincronización de segmento 109. La sección de detección de sincronización de segmento 109 tiene una función de protección hacia atrás de sincronización y una función de protección hacia adelante de sincronización. La función de protección hacia atrás se refiere a una función de transición de un estado no establecido en cuanto a sincronización a un estado establecido en cuanto a sincronización cuando una operación de correspondencia de patrón con una señal de
sincronización tiene éxito un número predeterminado de veces (referido como "nivel de protección hacia atrás") en forma consecutiva en un estado no establecido en cuanto a sincronización. La función de protección hacia adelante se refiere a una función de transición de un estado establecido en cuanto a sincronización a un estado no establecido en cuanto a sincronización cuando una operación de correspondencia de patrón con una señal de sincronización falla un número predeterminado de veces (referido como un "nivel de protección hacia adelante") en forma consecutiva en un estado establecido en cuanto a sincronización. La sección de correspondencia de patrón 102 realiza una operación de correspondencia de patrón entre la señal de entrada DT y la señal de sincronización de segmento, y produce una señal de resultado de correspondencia 202 que indica el éxito o fracaso de la operación de correspondencia. La sección de conteo 103 utiliza un contador provisto en la misma para contar el número de veces que una operación de correspondencia de patrón con la señal de sincronización de segmento tiene éxito en forma consecutiva en un estado no establecido en cuanto a sincronización, y el número de veces que una operación de correspondencia de patrón con la señal de sincronización de segmento falla en forma consecutiva en un estado establecido en cuanto a sincronización. La sección de almacenamiento de nivel de protección hacia atrás 104
almacena un nivel de protección hacia atrás 204 como se describió antes, y la sección de almacenamiento de nivel de protección hacia adelante 105 almacena un nivel de protección hacia adelante 205 como se describió antes. La sección de determinación de sincronización 106 determina si es un estado establecido en cuanto a sincronización o un estado no establecido en cuanto a sincronización basado en el nivel de conteo 203 de la sección de conteo 103, el nivel de protección hacia atrás 204 y el nivel de protección hacia adelante 205. Muy específicamente, la sección de determinación de sincronización 106 determina una transición a un estado establecido en cuanto a sincronización cuando el valor de conteo 203 se vuelve igual a, o mayor que, el nivel de protección hacia atrás 204 en un estado no establecido en cuanto a sincronización, y determina una transición a un estado no establecido en cuanto a sincronización cuando el valor de conteo 203 se vuelve igual a, o mayor que, el nivel de protección hacia adelante 205 en un estado establecido en cuanto a sincronización. Una señal de estado de sincronización 206 producida por la sección de determinación de sincronización 106 es suministrada a la sección de conteo 103 y a la sección de generación de señal de detección de sincronización 107. La sección de generación de señal de detección de sincronización 107 produce la señal de detección de
sincronización de segmento SS cuando recibe la señal de resultado de correspondencia 202 (ya sea que indique un éxito de correspondencia o una falla de correspondencia) en un estado establecido en cuanto a sincronización. Sin embargo, un sistema de desmodulación de VSB con el dispositivo de detección de sincronización convencional anteriormente descrito provisto en el mismo tiene los siguientes problemas. Cuando existe algún objeto cerca de la antena de un transmisor-receptor de transmisión digital, un sistema de desmodulación de VSB recibe tanto la onda de radio original como la onda reflejada que es reflejada del objeto, por lo que la imagen no se despliega en absoluto sobre la pantalla del receptor. Este fenómeno se denomina un "casi fantasma" . Cuando el receptor recibe una onda de radio de tal manera que ocurre un casi fantasma, el patrón de sincronización de segmento se perturba (véase figura 9) en la señal de entrada al sistema de desmodulación de VSB. Por lo tanto, una operación de correspondencia de patrón sólo para un bit superior (bit de señal) entre la señal de entrada y la señal de sincronización de segmento puede dar por resultado una falla en la detección apropiada de una señal de sincronización o una detección de una señal de sincronización en un tiempo erróneo. Además, la señal de detección de sincronización de segmento SS producida por el dispositivo de detección de
sincronización es introducida a una sección de ecualización de forma de onda que se provee en una etapa subsecuente al dispositivo de detección de sincronización. Sin embargo, cuando la señal de sincronización de segmento se detecta en un tiempo erróneo, la sección de ecualización de forma de onda sólo puede funcionar para asegurar un tiempo apropiado para la detección de sincronización de segmento, y ya no puede realizar su función principal de eliminar un fantasma causado por una trayectoria de transmisión. Por lo tanto, un objeto de la presente invención es proveer un dispositivo de detección de sincronización que tiene una capacidad de detección de sincronización deseable y/o una capacidad de mantenimiento de sincronización deseable, y proveer un sistema de desmodulación de VSB que tiene una capacidad de eliminación de interferencia de casi fantasma elevada. Para lograr los objetos anteriores, la presente invención tiene los siguientes aspectos. Un primer aspecto de la presente invención está dirigido a un dispositivo de detección de sincronización para detectar una señal de sincronización a partir de una señal de entrada que contiene la señal de sincronización, que comprende : una sección de muestra que recibe una señal de reloj y la señal de entrada para muestrear la señal de
entrada en uno de una pluralidad de puntos de muestra que están presentes dentro de un ciclo de la señal de reloj ; una sección de correspondencia de patrón para verificar si una señal de salida de la sección de muestra contiene o no el mismo patrón de señal que la señal de sincronización con el mismo ciclo que el de la señal de sincronización; una sección de conteo que recibe un resultado de correspondencia de una sección de correspondencia de patrón para contar el número de veces que una operación de correspondencia de patrón tiene éxito en forma consecutiva en un estado no estabilizado en cuanto a sincronización y el número de veces que la operación de correspondencia de patrón falla en forma consecutiva en un estado establecido en cuanto a sincronización; una sección de almacenamiento de nivel de protección hacia atrás para almacenar un nivel de protección hacia atrás de sincronización; una sección de almacenamiento de nivel de protección hacia adelante para almacenar un nivel de protección hacia adelante de sincronización; una sección de determinación de sincronización para determinar si un estado establecido en cuanto a sincronización se basa o no en el valor de conteo de la sección de conteo, el nivel de protección hacia atrás y el
nivel de protección hacia adelante; y una sección de generación de señal de detección de sincronización para generar una señal de detección de sincronización en un punto de tiempo en el cual la operación de correspondencia de patrón es realizada por la sección de correspondencia de patrón en un estado establecido en cuanto a sincronización, en donde la sección de muestreo conmuta los puntos de muestreo para muestrear la señal de entrada de uno a otro en un estado no establecido en cuanto a sincronización. De conformidad con el primer aspecto como se describió antes, los puntos de muestra para muestrear la señal de entrada son conmutados uno del otro en un estado no establecido en cuanto a sincronización, y la detección de la señal de detección se realiza para la señal de entrada muestreada. De esta manera, es posible detectar la señal de sincronización con alta precisión. Además, al aplicar el dispositivo de detección de sincronización a un sistema de desmodulación de VSB, es posible detectar la señal de sincronización de segmento con alta precisión, y mejorar la capacidad de eliminación de interferencia de casi fantasma. En un segundo aspecto basado en el primer aspecto, la sección de muestreo incluye: una sección de multiplicación de reloj para multiplicar la señal de reloj y
una sección de muestreo conmutable para muestrear la señal de entrada en un intervalo mínimo en el cual la señal de entrada cambia al usar la señal de reloj multiplicada, mientras que al conmutar los puntos de la muestra para muestrear la señal de entrada entre una pluralidad de puntos de tiempo definidos por la señal de reloj multiplicada en un estado no establecido en cuanto a sincronización . De conformidad con el segundo aspecto como se describió antes, la señal de reloj se multiplica, y la señal de entrada se muestrea usando la señal de reloj multiplicada. De esta manera, es posible fijar un gran número de puntos de muestra a intervalos regulares dentro de un ciclo de la señal de reloj, y mejorar la capacidad de detección de sincronización. En un tercer aspecto basado en el primer aspecto, la sección de muestreo incluye: una sección de conmutación de reloj para producir selectivamente una señal no invertida de la señal de reloj o una señal invertida de la misma, mientras se conmutan señales que han de ser producidas entre la señal no invertida de la señal de reloj y la señal invertida de la misma en un estado no establecido en cuanto a sincronización; y una sección de muestreo fija para muestrear la señal de entrada a un intervalo mínimo en el cual la señal de
entrada cambia mediante el uso de una señal de salida de la sección de conmutación de reloj . De conformidad con el tercer aspecto como se describió antes, la señal de entrada se muestrea con la señal no invertida de la señal de reloj o la señal invertida de la misma. De esta manera, es posible mejorar la capacidad detección de sincronización con una configuración simple. En un cuarto aspecto basado en el primer aspecto, la señal de entrada son datos que tienen una estructura de marco que concuerda con la norma de ATSC, y la señal de sincronización es una señal de sincronización de segmento que concuerda con la norma de ATSC. De conformidad con el cuarto aspecto como se describió antes, es posible detectar la señal de sincronización de segmento con alta precisión y proveer un sistema de desmodulación de VSB que tiene una alta capacidad de eliminación de interferencia de casi fantasma. En un quinto aspecto basado en el primer aspecto, se suministra información de calidad que indica una calidad de la señal de entrada, por lo que si la calidad de la señal de entrada es mayor que una referencia predeterminada, el dispositivo de detección de sincronización produce la señal de detección de sincronización que se obtiene al suministrar la señal de entrada, en lugar de la señal de salida de la sección de muestreo, a la sección de correspondencia de
patrón. De conformidad con el quinto aspecto como se describió antes, uno de dos tipos de señales de detección de sincronización de segmento se produce selectivamente de acuerdo con la calidad de la señal de entrada. De esta manera, es posible detectar la señal de sincronización con alta precisión mediante el uso de la entrada muestreada cuando la calidad de la señal de entrada es baja, mientras se detecta la señal de sincronización mediante el uso de la señal de entrada, como tal, cuando la calidad de la señal de entrada es alta. Por lo tanto, es posible detectar la señal de sincronización de acuerdo con la situación al conmutar los métodos de detección de sincronización de acuerdo con la calidad de la señal de entrada. Además, al aplicar el dispositivo de detección de sincronización a un sistema de desmodulación de V?B, es posible detectar la señal de sincronización de segmento con alta precisión, y mejorar la capacidad de eliminación de interferencia de casi fantasma. En un sexto aspecto basado en el quinto aspecto, la señal de entrada son datos que tienen una estructura de marco de acuerdo con la norma de ATSC, la señal de sincronización es una señal de sincronización de segmento de acuerdo con la norma de ATSC, y la información de calidad indica si está ocurriendo o no un casi fantasma para la señal de entrada. De conformidad con el sexto aspecto como se
describió antes, es posible detectar la señal de sincronización de segmento con alta precisión, y proveer un sistema de desmodulación de VSB que tiene una alta capacidad de eliminación de interferencia de casi fantasma. Un séptimo aspecto es un dispositivo de detección de sincronización para detectar una señal de sincronización de una señal de entrada que contiene la señal de sincronización, que comprende: una sección de correspondencia de patrón para verificar si la señal de entrada contiene o no el mismo patrón de señal que el de la señal de sincronización con el mismo ciclo que el de la señal de sincronización; una sección de conteo que recibe un resultado de correspondencia de la sección de correspondencia de patrón para contar el número de veces que una operación de correspondencia de patrón tiene éxito en forma consecutiva en un estado no establecido en cuanto a sincronización y el número de veces que la operación de correspondencia de patrón falla en forma consecutiva en un estado establecido en cuanto a sincronización; una sección de almacenamiento de nivel de protección hacia atrás para almacenar un nivel de protección hacia atrás de sincronización; una sección de almacenamiento de nivel de protección hacia adelante para almacenar un nivel de
protección hacia adelante de sincronización; una sección de determinación de sincronización para determinar si es o no un estado establecido en cuanto a sincronización basado en el valor de conteo de la sección de conteo, el nivel de protección hacia atrás y el nivel de protección hacia adelante; y una sección de generación de señal de detección de sincronización para generar una señal de detección de sincronización en un punto de tiempo en el cual la operación de correspondencia de patrón es realizada por la sección de correspondencia de patrón en un estado establecido en cuanto a sincronización; una sección de control de cantidad de desplazamiento que recibe información de calidad que indica una calidad de un resultado de procesar la señal de entrada mediante el uso de la señal de detección de sincronización par obtener una cantidad de desplazamiento de la señal de detección de sincronización basada en la información de calidad; y una sección de desplazamiento de señal de detección sincronizada para desplazar la señal de detección de sincronización en una dirección en el tiempo de acuerdo con la cantidad de desplazamiento obtenida por la sección de control de cantidad de desplazamiento. De conformidad con el séptimo aspecto como se
describió antes, la señal de detección de sincronización es producida después de ser desplazada en la dirección del tiempo basada en la información de calidad, y la cantidad de desplazamiento de la señal de detección de sincronización se determina para mejorar la calidad que es indicada por la información de calidad. De esta manera, es posible detectar la señal de sincronización de segmento con alta precisión. Además, al aplicar el dispositivo de detección de sincronización a un sistema de desmodulación de VSB, es posible detectar la señal de sincronización de segmento con alta precisión, y mejorar la capacidad de remoción de interferencia de casi fantasma. En un octavo aspecto basado en el séptimo aspecto, la sección de control de cantidad de desplazamiento cambia la cantidad de desplazamiento de la señal de detección de sincronización si la calidad del resultado de procesamiento de la señal de entrada es menor que una referencia predeterminad . En un noveno aspecto basado en el séptimo aspecto, la sección de control de cantidad de desplazamiento determina la cantidad de desplazamiento de la señal de detección de sincronización para optimizar la calidad del resultado de procesar la señal de entrada. De conformidad con el octavo y noveno aspectos como se describió antes, la cantidad de desplazamiento de la señal
de detección de sincronización se determina para mejorar la calidad que es indicada por la información de calidad. De esta manera, es posible detectar la señal de sincronización de segmento con alta precisión. En un décimo aspecto basado en el noveno aspecto, la señal de entrada son datos que tienen la estructura del marco de acuerdo con la norma de ATSC, y la señal de sincronización es una señal de sincronización de segmento de acuerdo con la norma de ATSC. En un décimo primer aspecto basado en el décimo aspecto, la información de calidad es información de índice de error para una señal que se obtiene al realizar una operación de ecualización en forma de onda sobre la señal de entrada mediante el uso de la señal de detección de sincronización. De conformidad con el décimo y décimo primer aspectos como se describió antes, es posible detectar la señal de sincronización de segmento con alta precisión, y proveer un sistema de desmodulación de VSB que tiene una capacidad de eliminación de interferencia de casi fantasma elevada. Un décimo segundo aspecto es un dispositivo de detección de sincronización para detectar una señal de sincronización de una señal de entrada que contiene la señal de sincronización, que comprende:
una sección de correspondencia de patrón para verificar si la señal de entrada contiene o no el mismo patrón de señal que el de la señal de sincronización con el mismo ciclo que el de la señal de sincronización; una sección de conteo que recibe un resultado de correspondencia de la sección de correspondencia de patrón para contar el número de veces que una operación de correspondencia de patrón tiene éxito en forma consecutiva en un estado no establecido en cuanto a sincronización; una sección de almacenamiento de nivel de protección hacia atrás para almacenar un nivel de protección hacia atrás de sincronización; una sección de detección de sincronización de ciclo largo para detectar una señal de sincronización de ciclo largo contenida en la señal de entrada con un ciclo más largo que la señal de sincronización; una sección de determinación de sincronización para determinar una transición a un estado establecido en cuanto a sincronización cuando un valor de conteo de la sección de conteo se hace igual a o mayor que el nivel de protección hacia atrás y para determinar una transición a un estado no establecido en cuanto a sincronización cuando una operación de detección de sincronización falla en la sección de detección de sincronización de ciclo largo; y una sección de generación de señal de detección de
sincronización para generar una señal de detección de sincronización en un punto de tiempo en el cual la operación de correspondencia de patrón es realizada por la sección de correspondencia de patrón en un estado establecido en cuanto a sincronización. De conformidad con el décimo segundo aspecto como se describió antes, una vez que ee establece la sincronización, el estado en donde la sincronización se establece ee mantenido a menos que la detección de la señal de sincronización de ciclo largo fracase. De esta manera, puede ser poco probable que la sincronización del segmento, una vez establecida, se pierda. En otrae palabrae, ee posible mejorar la sincronización manteniendo la capacidad. Además, al aplicar el dispositivo de detección de sincronización a un sistema de desmodulación de VSB, es posible mejorar la capacidad para mantener la señal de sincronización de segmento, y mejorar la capacidad de remoción de interferencia de casi fantasma. En un décimo tercer aspecto basado en el décimo segundo aspecto, la señal de entrada son datos que tienen una estructura de cuadro de acuerdo con la norma de ATSC, la señal de sincronización es una eeñal de eincronización de segmento de acuerdo con la norma de AT?C, y la señal de sincronización de ciclo largo es una señal de sincronización de campo de acuerdo con la norma de ATSC.
De conformidad con el décimo tercer aspecto como se describió antes, la señal de sincronización de segmento, una vez establecida, se puede detectar al ser mantenida, y es posible proveer un sistema de desmodulación de VSB que tiene capacidad de eliminación de interferencia de casi fantasma elevada . BREVE DESCRIPCIÓN DE LOS DIBUJOS La figura 1 es un diagrama de bloques que ilustra una configuración de un dispositivo de detección de sincronización de conformidad con una primera modalidad de la presente invención. La figura 2 es un diagrama de bloques que ilustra una configuración de un sistema de desmodulación de VSB con un dispositivo de detección de sincronización de conformidad con la primera a quinta modalidades de la presente invención que aquí se proveen. La figura 3 es un diagrama de bloques que ilustra una configuración de una sección de ecualización de forma de onda del sistema de desmodulación de V?B ilustrado en la figura 2. La figura 4 es un diagrama que ilustra un formato de datos que tiene una estructura de cuadro definida en el ATSC. La figura 5 es un diagrama que ilustra los detalles de un segmento que contiene una señal de sincronización de
campo definida en el ATSC. La figura 6 ee un diagrama que iluetra los detalles de un segmento que tiene datos definidos en el ATSC. La figura 7 es un diagrama que ilustra grupos de punto de muestra del dispositivo de detección de sincronización de conformidad con la primera modalidad de la presente invención. La figura 8 es un diagrama que iluetra un ejemplo de una señal de sincronización de segmento que es introducida a un dispositivo de detección de sincronización. La figura 9 es un diagrama que ilustra cómo una sincronización de segmento es detectada por el dispositivo de detección de sincronización de conformidad con la primera modalidad de la presente invención. La figura 10 es un diagrama de bloques que ilustra una configuración de un dispositivo de detección de sincronización de conformidad con la segunda modalidad de la presente invención. La figura 11 es un diagrama que ilustra cómo una sincronización de segmento es detectada por el dispositivo de detección de sincronización de conformidad con la segunda modalidad de la presente invención. La figura 12 es un diagrama de bloques que ilustra una configuración de un dispositivo de detección de sincronización de conformidad con la tercera modalidad de la
presente invención. La figura 13 es un diagrama de bloques que ilustra una configuración de un dispositivo de detección de sincronización de conformidad con la cuarta modalidad de la presente invención. La figura 14 es un diagrama de bloques que ilustra una configuración de un dispositivo de detección de sincronización de conformidad con la quinta modalidad de la presente invención. La figura 15 es un diagrama de bloques que ilustra una configuración de un dispositivo de detección de sincronización convencional. MEJOR MODO PARA LLEVAR A CABO LA INVENCIÓN Primera Modalidad La figura 1 es un diagrama de bloques que ilustra la configuración de un dispoeitivo de detección de sincronización de conformidad con la primera modalidad de la presente invención. Un dispositivo de detección de sincronización 110 ilustrado en la figura 1 incluye la sección de detección de sincronización de campo 101, una sección de multiplicación de reloj 111, una sección de muestreo conmutable 112, la sección de correspondencia de patrón 102, la sección de conteo 103, la sección de almacenamiento de nivel de protección hacia atrás 104, la sección de almacenamiento de nivel de protección hacia
adelante 105, la sección de determinación de sincronización 106 y la sección de generación de señal de detección de sincronización 107. El dispositivo de detección de sincronización 110 se caracteriza porque muestrea la señal de entrada con un reloj multiplicado, y conmuta puntos de muestra para muestrear la eeñal de entrada de una a otra en un estado no establecido en cuanto a sincronización, para detectar una señal de sincronización de segmento. Antes de describir el dispositivo de detección de sincronización 110, un sistema de desmodulación digital con este dispositivo provisto en el mismo se deecribirá ahora. La figura 2 es un diagrama de bloques que ilustra una configuración de un sistema de desmodulación de VSB con el diepoeitivo de detección de eincronización 110 provieto en el mismo. El sistema de desmodulación de VSB ilustrado en la figura 2 incluye una antena receptora 10, un sintonizador 20, un convertidor descendente 30, una sección de desmodulación digital 40 y una sección de corrección de error 50, y forma parte de un receptor de acuerdo con la norma de ATSC, que es la norma de radio-transmisión terrestre digital de EUA.
Nótese que la norma de radio-transmisión terrestre digital de
EUA se describe con detalle en "ATSC Standard: Digital
Televisión Standard, Revisión B" , Doc . A/B53, agosto de 2001. Loe elementoe del sistema de desmodulación de VSB operan de la siguiente manera. La antena receptora 10 recibe
una onda de radio de radio-transmisión terrestre modulada por V?B. El sintonizador 20 selecciona un canal que el espectador quiere ver. El convertidor deecendente 30 convierte la frecuencia de la salida del sintonizador 20 a una banda de eecuencia en la cual la sección de desmodulación digital 40 puede operar normalmente. La sección de desmodulación digital 40 desmodula por VSB la salida del convertidor descendente 30. La sección de corrección de error 50 corrige un error que ha ocurrido a lo largo de la trayectoria de transmisión mediante el ueo de un código de corrección de error. La señal desmodulada por VSB producida desde la eección de corrección de error 50 es convertida en una señal de audio-video por una sección de decodificación MPEG (no moetrada) . La eección de deemodulación digital 40 incluye un convertidor de A/D, 41, una sección de control de ganancia 42, una sección de detección digital 43, una sección de reproducción de reloj 44, una sección de interpolación de señal 45, una sección de eliminación de interferencia de NTSC 46, el dispositivo de detección de sincronización 110, una eección de ecualización de forma de onda 47, una eección de eliminación de fluido de fase 48, y una sección de medición de índice de error de bits 49. Entre estos elementos, el dispositivo de detección de sincronización 110 es el que se iluetra en la figura 1. Loe elementoe de la sección de desmodulación
digital 40 operan de la siguiente manera. El convertidor descendente 30, que se provee en una etapa anterior a la sección de deemodulación digital 40, envía una eeñal modulada por VSB de banda de base como una señal de entrada DI . El convertidor de A/D 41 convierte la señal de entrada DI en datos digitales. La sección de control de ganancia 42 obtiene un valor de ajuste de ganancia GA basado en el nivel de los datos digitales producidos desde el convertidor de GA 41. El valor de ajuste de ganancia GA es suministrado al sintonizador 20, y se usa para ajustar la amplitud de señalee recibidas por la antena receptora 10. La eección de detección digital 43 extrae la señal de banda de base desde los datos digitales enviados desde el convertidor A/D 41, mientras se eliminan errores de frecuencia. La sección de reproducción de reloj 44 detecta un cambio de fase en el reloj de muestreo en el convertidor de A/D 41 basado en la señal detectada por la sección de detección digital 43 para reproducir un reloj . El reloj reproducido es suministrado a la sección de interpolación de señal 45 y al dispositivo de detección de sincronización 110. La sección de interpolación de señal 45 realiza una operación de muestreo ascendente sobre la señal detectada por la sección de detección digital 43 mediante el uso del reloj reproducido por la sección de reproducción de reloj 44. Mediante este proceso, la señal detectada por la sección de
detección digital 43 es interpolada a un índice predeterminado. La sección de eliminación de interferencia de NTSC 46 detecta el nivel de una onda de interferencia de NT?C contenida en la señal, que ha sido interpolada por la sección de interpolación de señal 45, y elimina la onda de interferencia mediante el uso de un filtro provisto en el mismo. El dispoeitivo de detección de eincronización 110 uea un reloj CK suministrado desde la sección de reproducción de reloj 44 para detectar una señal de sincronización de campo y una señal de sincronización de segmento deede la señal de entrada DT, que ha sido interpolada por la sección de interpolación de señal 45, para enviar la señal de detección de sincronización de campo FS y la señal de detección de sincronización de segmento SS. Los dos tipos de señales de detección de sincronización enviadas desde el dispositivo de detección de sincronización 110 se usan como señales de sincronización para la eección de deemodulación digital 40 como un todo, que también eon suministradas a la sección de ecualización de forma de onda 47. La sección de ecualización de forma de onda 47 detecta una distorsión de trayectoria de transmieión contenida en la señal de salida de la sección de eliminación de interferencia de NTSC 46, y elimina la distorsión. De manera más específica, la sección de ecualización de forma de
onda 47 localiza la señal de sincronización de campo mediante el uso de los dos tipos de eeñalee de detección de eincronización enviados desde el dispositivo de detección de sincronización 110 y controla los coeficientes de un filtro provisto en el mismo de acuerdo con un algoritmo de ecualización de forma de onda mediante el uso del patrón de señal de la señal de sincronización de campo. Además, la sección de ecualización de forma de onda 47 tiene una función de mejorar la capacidad de ecualización de forma de onda mediante el uso de un patrón de señal distinto a la señal de sincronización de campo. La figura 3 es un diagrama de bloques que ilustra una configuración detallada de la sección de ecualización de forma de onda 47. La sección de ecualización de forma de onda 47 ilustrada en la figura 3 incluye un filtro de ecualización de forma de onda 471, una sección de control de entrenamiento 472, una sección de control ciego 473, y una sección de actualización de coeficiente 474. El filtro de ecualización de forma de onda 471 es un filtro digital para eliminar un fantasma producido por una trayectoria de transmisión. La sección de control de entrenamiento 472 y la sección de control ciego 473 reciben cada una los dos tipos de señales de detección de sincronización enviadas desde el dispositivo de detección de sincronización 110. La sección de control de entrenamiento 472 obtiene coeficientes de derivación del
filtro de ecualización de forma de onda 471 basado en estae eeñalee de detección de eincronización de acuerdo con un algoritmo de ecualización de forma de onda mediante el uso del patrón de eeñal de la eeñal de eincronización de campo. La eección de control ciego 473 obtiene coeficientee de derivación del filtro de ecualización de forma de onda 471 de acuerdo con un algoritmo de ecualización de forma de onda que uea un patrón de señal distinto al de la señal de sincronización de campo. La sección de actualización de coeficiente 474 fija los coeficientes de derivación obtenidos por la sección de control de entrenamiento 472 o los coeficientes de derivación obtenidos por la sección de control ciego 473 en el filtro de ecualización de forma de onda 471. Como se describió antes, loe coeficientes de derivación del filtro de ecualización de forma de onda 471 son controlados de acuerdo con el patrón de eeñal de la señal de sincronización de campo o un patrón de señal distinto al de la señal de eincronización de campo para mejorar la capacidad de ecualización de forma de onda. De esta manera, la sección de ecualización de forma de onda 47 puede eliminar un fantasma producido por la trayectoria de transmisión que está contenida en la señal de salida de la sección de eliminación de interferencia de NTSC 46. La sección de eliminación de ruido de fase 48
detecta y elimina un componente de ruido de fase contenido en la señal de salida de la sección de ecualización de forma de onda 47. Una señal de salida DO obtenida por este proceso es enviada a la sección de corrección de error 50. Cuando la sección de corrección de error 50 detecta un error en la señal de salida DO, la sección de corrección de error 50 envía una señal de detección de error ER que indica la detección de error. La sección de medición de índice de error de bits 49 obtiene el índice de error de bits de la señal de salida DO basada en la señal de detección de error ER. La figura 4 es un diagrama que iluetra un formato de datos que tiene una estructura de cuadro definida en la norma de ATSC. Como se ilustra en la figura 4, en los datos definidos en la norma de ATSC, un marco incluye dos campoe, un campo incluye 313 eegmentoe y un eegmento incluye 832 eímboloe (la frecuencia de símbolo es de aproximadamente 10.76 MHz) . Una eeñal de eincronización de eegmento de longitud de 4 símbolos se provee al principio de cada segmento. Además, una señal de sincronización de campo de longitud de 1 segmento se provee para cada 313 segmentos. Los datos son transmitidos o recibidos mediante el uso de símbolos que no están contenidos en la señal de sincronización de segmento y en la señal de eincronizacidn de campo . La figura 5 es un diagrama que ilustra los detalles
de un segmento que contiene la señal de sincronización de campo. La figura 6 es un diagrama que ilustra los detalles de un segmento que contiene datos. Como se ilustra en la figura 5 y en la figura 6, en el esquema de VSB con valor de 8 , el nivel de señal de cada símbolo puede tomar cualquiera de ocho valores de ±7, +5, y +1. Sin embargo nótese que el nivel de señal de un símbolo que eetá contenido en la señal de sincronización de segmento o la señal de eincronización de campo (excluyendo los últimos 12 símbolos) puede tomar solo uno de dos valores de ±5. Los nivelee de eeñal de los cuatro símbolos contenidos en la señal de sincronización de segmento se definen para estar en la secuencia de +5, -5, -5, +5 deede el principio, como se ilustra en la figura 5 y en la figura 6. Una operación del dispoeitivo de detección de sincronización 110 se describirá ahora con referencia a la figura 1. La sección de detección de sincronización de campo 101 detecta la señal de sincronización de campo contenida en la señal de entrada DT, y envía la señal de detección de sincronización de campo FS en el punto del tiempo en el cual la señal de sincronización de campo es detectada. Elementos distintos a la eección de detección de sincronización de campo 101 juntos forman una sección de detección de sincronización de campo 119. La sección de detección de sincronización de segmento 119 tiene una función
de protección hacia atrás de sincronización y una función de protección hacia adelante de sincronización, y además tiene una función de multiplicación de reloj y una función de muestreo conmutable de punto de muestra. La sección de correspondencia de patrón 102, la sección de conteo 103, la sección de almacenamiento de nivel de protección hacia atrás 104, la sección de almacenamiento de nivel de protección hacia adelante 105, la sección de determinación de sincronización 106 y la eección de generación de eeñal de detección de sincronización 107 operan como lae de la sección de detección de sincronización de segmento 109 en el dispoeitivo de detección de sincronización convencional 100, excepto que la señal de entrada a la sección de correspondencia de patrón 102 es una eeñal que es enviada desde la sección de muestreo conmutable 112. La sección de correspondencia de patrón 102 realiza una operación de correspondencia de patrón entre la señal de salida de la sección de muestreo conmutable 112 y la señal de sincronización de segmento, y envía la señal de resultado de correspondencia 202 que indica éxito o fracaeo de la operación de correspondencia. De manera más específica, la sección de correspondencia de patrón 102 verifica si la señal de salida de la sección de muestreo conmutable 112 contiene o no el mismo control de señal que la señal de sincronización de segmento con el miemo ciclo que el de la señal de
sincronización de segmento, y envía la señal de resultado de correspondencia 202 que indica el resultado de verificación. La señal de resultado de correspondencia 202 es producida con el mismo ciclo que la señal de sincronización de segmento. Aunque el patrón de señal de la eeñal de sincronización de segmento es idealmente la secuencia de +5, -5, -5, +5 deede el principio, ee raro que la señal de sincronización de segmento contenida en la señal de entrada DT tome este valor ideal. Por lo tanto, no ee posible realizar una detección de sincronización de segmento práctica si una operación de correspondencia de patrón entre la señal de entrada DT y la señal de sincronización de segmento se realiza con ocho niveles (tres bite) . Debido a eeto, la eección de correspondencia de patrón 102 realiza una operación de correspondencia de patrón solo sobre un bit superior (bit de señal) . Nótese que una operación de correspondencia de patrón se puede realizar en un número de bits superiores dependiendo de la solicitud del dispositivo de detección de sincronización 110. La sección de conteo 103 incluye un contador y un circuito de control para el contador. La sección de contador 103 usa un contador provisto en el mismo para contar el número de veces que una operación de correspondencia de patrón con la señal de sincronización de segmento tiene éxito en forma consecutiva, y el número de veces en que falla en
forma consecutiva. De manera más eepecífica, la sección de conteo 103 recibe la señal de reeultado de correepondencia 202 y la señal de estado de sincronización 206, que es enviada desde la sección de determinación de sincronización 106. La señal de estado de sincronización 206 es una señal que indica si es un estado establecido en cuanto a sincronización o un estado no establecido en cuanto a sincronización. La sección de conteo 103 opera de manera diferente para cada número de loe eiguientes cuatro casos. Primero, cuando recibe la señal de resultado de correspondencia 202 que indica un éxito de correspondencia en un eetado no establecido en cuanto a sincronización, la sección de conteo 103 actualiza el contador por 1. Segundo, cuando recibe la señal de resultado de correspondencia 202, que indica una falla de correspondencia en un estado no establecido en cuanto a sincronización, la sección de conteo 103 inicializa el contador. Tercero, cuando recibe la señal de resultado de correspondencia 202 que indica una falla de correspondencia en un estado establecido en cuanto a sincronización, la sección de conteo 103 actualiza el contador por 1. Cuarto, cuando recibe la señal de resultado de correspondencia 202 que indica un éxito de correspondencia en un estado establecido de eincronización, la sección de conteo 103 inicializa el contador. Nótese que para contar el número de
veces de éxito y el número de veces de fracaso, la sección de conteo 103 puede incluir dos contadores, o un contador que puede ser conmutado entre diferentes modos para los dos propóeitoe . La sección de almacenamiento de nivel de protección hacia atrás 104 almacena el nivel de protección hacia atráe 204 (es decir, el número de veces que una operación de correspondencia de patrón con una señal de sincronización necesita para tener éxito en forma consecutiva durante una transición desde un estado no establecido en cuanto a eincronización a un eetado eetablecido en cuanto a sincronización) . La sección de almacenamiento de nivel de protección hacia adelante 105 almacena el nivel de protección hacia adelante 205 (es decir, el número de veces que una operación de correspondencia de patrón con una señal de sincronización necesita para fallar en forma consecutiva para una transición desde un estado establecido en cuanto a sincronización a un estado no establecido en cuanto a sincronización) . Los niveles de protección almacenadoe en estas secciones de almacenamiento pueden ser variables o fijos. Si un nivel de protección es variable, la sección de almacenamiento es un circuito de memoria, mientras que si un nivel de protección es fijo, la sección de almacenamiento es un circuito que produce un valor fijo. Si el nivel de protección hacia atrás 204 y el nivel de protección hacia
adelante 205 son el mismo valor, las dos secciones de almacenamiento pueden ser un solo circuito. La sección de determinación de eincronización 106 recibe el valor de conteo 203 de la sección de conteo 103, el nivel de protección hacia atrás 204 almacenado en la sección de almacenamiento de nivel de protección hacia atrás 104 y el nivel de protección hacia adelante 205 almacenado en la sección de almacenamiento de nivel de protección hacia adelante 105. La sección de determinación de sincronización 106 determina si es un estado establecido en cuanto a sincronización o un estado no establecido en cuanto a sincronización basado en estas entradas, y produce la señal de estado de sincronización 106 que indica el resultado de determinación. De manera más específica, la sección de determinación de sincronización 106 determina el estado inicial para eetar en un estado no establecido en cuanto a eincronización. La sección de determinación en cuanto a sincronización 106 determina una transición a un estado establecido en cuanto a sincronización cuando el valor de conteo 203 se vuelve igual a o mayor que el nivel de protección hacia atráe 204 en un eetado no establecido en cuanto a eincronización. Además, la sección de determinación de sincronización 106 determina una transición a un estado no establecido en cuanto a sincronización cuando el valor de conteo 203 ee vuelve igual a o mayor que el nivel de
protección hacia adelante 205 en un estado establecido en cuanto a sincronización. La sección de generación de señal de detección de sincronización 107 recibe la señal de correspondencia 202 y la señal de estado de sincronización 206. La sección de generación de señal de detección de sincronización 107 produce la señal de detección de sincronización de segmento SS cuando recibe la señal de resultado de correspondencia 202 en un estado establecido en cuanto a sincronización. Nótese que en un estado establecido en cuanto a eincronización, la sección de generación de señal de detección de sincronización 107 produce la señal de detección de sincronización de segmento SS desde luego cuando recibe la señal de resultado de correspondencia 202 que indica un éxito de correspondencia, pero también cuando recibe la señal de resultado de correepondencia 202 que indica una falla de correspondencia. Además, la señal de detección de sincronización de segmento SS puede ser, por ejemplo, una señal que es mantenida al valor 0 (o valor 1) durante un período de longitud de 1 símbolo en el punto del tiempo en el cual el principio de la señal de sincronización de segmento es detectado, o una señal que es mantenida en el valor 0 (o valor 1) para un período de un valor de cuatro símbolos correspondiente a la longitud a la señal de sincronización de segmento.
En el dispositivo de detección de sincronización 110, aunque la señal de entrada DT es introducida en sincronización con el reloj CK, la sincronización puede ser desplazada hacia adelante o hacia atrás según la condición de la señal de entrada DT. Ademáe, el ciclo del reloj CK ee el mismo que el ciclo de la eeñal de entrada DT o es un entero múltiplo del mismo (dos veces, cuatro veces, etc.) . En consideración de la relación temporal entre el reloj CK y la señal de entrada DT como se describió antes, es necesario proveer algún mecanismo para detectar en forma apropiada la señal de sincronización de segmento. Debido a esto, el dispositivo de detección de sincronización 110 incluye, como sus elementos característicos, la sección de multiplicación de reloj 111 y la sección de muestreo conmutable 112. El reloj CK reproducido por la sección de reproducción de reloj 44 es suministrado a la sección de multiplicación de reloj 111. La sección de multiplicación de reloj 111 multiplica el reloj CK por un entero de doe o más. El reloj multiplicado es suministrado a la sección de muestreo conmutable 112. La sección de muestreo conmutable 112 muestrea la señal de entrada DT mediante el uso del reloj multiplicado. En este proceso, la sección de muestreo conmutable 112 conmuta los puntos de muestra para muestrear la señal de entrada DT de uno a otro mientras la señal de eetado de
sincronización 206 indica un estado no establecido en cuanto a sincronización. Los detalles de este proceso son los siguientes . Supóngase que el ciclo del reloj CK es T, la eección de multiplicación de reloj 111 multiplica el reloj CK por N, y la sección de muestreo conmutable 112 muestrea la eeñal de entrada DT en el borde de surgimiento del reloj multiplicado. Con el punto de tiempo del borde de surgimiento del reloj multiplicado como una referencia, un grupo de puntos del tiempo que son cada uno separados de ese punto del tiempo por un múltiple de entero del ciclo T se define como un primer grupo de punto de muestra. En seguida, un grupo de punto de tiempo que son desplegados por el tiempo T/N desde los puntos de tiempo respectivoe incluidoe en el primer grupo de puntos de muestra se define como un segundo grupo de puntos de muestra. En seguida, un grupo de puntos de tiempo que son desplegados por el tiempo T/N más allá de los puntos de tiempo respectivos incluidos en el segundo grupo de puntos de muestra se define como un tercer grupo de puntoe de muestra. De manera similar, un cuarto grupo a enésimos grupos de puntos de muestras se definen (véase figura 7) . La sección de muestreo conmutable 112 selecciona uno de los enésimos grupos de puntos de muestra, y muestrea la señal de entrada DT en loe puntos de muestra incluidos en el grupo de puntos de muestra seleccionado. La sección de
muestreo conmutable 112 conmuta la selección de un grupo de puntos de muestra a otro a intervalos a un tiempo predeterminado ? mientras que la señal de estado de sincronización 206 indica un estado no establecido en cuanto a sincronización. Por ejemplo, si la señal de estado de sincronización 206 no cambia a un estado establecido en cuanto a sincronización después del paso del tiempo predeterminado S con el primer grupo de puntos de muestra seleccionado, la selección de muestreo conmutable 112 selecciona el segundo grupo de puntos de muestra. Después, si la señal de estado de eincronización 206 no cambia a un estado establecido en cuanto a sincronización después del paso de otro tiempo predeterminado S, la sección de muestreo conmutable 112 selecciona el tercer grupo de puntos de muestra. De manera similar, si la señal de estado de sincronización 206 no cambia a un estado establecido en cuanto a sincronización después del paso del tiempo predeterminado S, la sección de muestreo conmutable 112 secuencialmente selecciona el cuarto a enésimo grupos de punto de mueetra, y poeteriormente repite la selección del primero al enésimo grupos de punto de muestra en forma secuencial. Un período que es máe largo que un período de un segmento multiplicado por el nivel de protección hacia atrás 204 se usa como el tiempo S. La secuencia en la cual los grupos de puntos de
muestra son seleccionados por la sección de muestreo conmutable 112 es arbitraria. Por ejemplo, cuando la sección de multiplicación de reloj 111 multiplica el reloj CK ocho veces, la sección de mueetreo conmutable 112 puede seleccionar secuencialmente del primer al octavo grupos de puntoe de mueetra, como en el ejemplo que ee deecribió anteriormente. En forma alternativa, la sección de mueetreo conmutable 112 puede seleccionar, como el eiguiente grupo de puntoe de muestra, un grupo de puntos de muestra que es temporalmente distante del grupo de puntos de muestra actualmente seleccionado para dar una secuencia tal como primera, quinta, tercera, séptima, segunda, sexta, cuarta, octava . Los efectos del dispositivo de detección de sincronización 110 se describirán con referencia a la figura 8 y a la figura 9. La figura 8 es un diagrama que ilustra un ejemplo de una señal de sincronización de segmento que es introducida al dispositivo de detección de sincronización 110. Un círculo abierto en la figura 8 denota un valor digital de la amplitud de señal cuando la señal de entrada DT es muestreada con un reloj apropiado. Estos valores ideales de los cuatro eímboloe eetán en la eecuencia de +5, -5, -5, +5 desde el principio. Cuando una eeñal de eincronización de segmento que tiene dicho patrón de señal es introducida, la señal de sincronización de segmento se puede detectar en
forma apropiada incluso con un dispoeitivo de detección de sincronización convencional. Sin embargo, es generalmente raro que una señal de sincronización de segmento que tiene un patrón de señal ideal sea introducido por razones tales como una distorsión ocasionada por una trayectoria de transmisión, un error de frecuencia del sintonizador y ruido térmico. Por ejemplo, como se ilustra en la figura 9, en el caso en el que una onda fantasma (línea discontinua) que es retardada 1/4 de ciclo desde una onda ideal (línea sólida) está preeente, el dispositivo de detección de sincronización 110 recibe una onda combinada (línea gruesa) que tiene una amplitud mayor que la de la onda ideal y una fase retardada desde la misma. Se supone más adelante que el dispositivo de detección de sincronización 110 multiplica el reloj CK y muestrea la señal de entrada DT en el borde de surgimiento del reloj dos vecee. Además, para el reloj obtenido multiplicando el reloj CK dos veces, un grupo de puntos de tiempo correspondiente a los bordes de surgimiento del reloj CK se define como un primer grupo de puntos de muestra, y un grupo de puntoe de tiempo correspondiente a los bordes de caída del reloj CK se define como un segundo grupo de puntos de muestra. Cuando la onda combinada ilustrada en la figura 9 es muestreada en los puntos de tiempo incluidos en el primer
grupo de puntos de muestra, un bit superior (bits de señal) de las muestras está en la secuencia de pos, x, neg, x desde el principio. Nótese que el símbolo x representa un estado en donde la amplitud de señal está cerca de cero y no puede ser determinada ya eea como positiva o negativa. Por otra parte, cuando la misma onda combinada se muestrea en los puntos de tiempo incluidos en el segundo grupo de puntoe de mueetra, los bite de señal eetán en la secuencia de pos, neg, neg, pos, desde el principio. Además, puesto que el patrón de la señal de la señal de sincronización de segmento es la secuencia de +5, -5, -5, +5 desde el principio, los bits de señal de eete patrón están en la eecuencia de pos, neg, neg, pos, desde el principio. Por lo tanto, cuando la onda combinada ilustrada en la figura 9 es introducida, no es posible detectar la señal de sincronización de segmento al muestrear la onda combinada en el primer surgimiento del reloj original CK, pero es posible detectar en forma apropiada la señal de eincronización de eegmento al muestrear la señal de entrada en uno de los bordes de surgimiento del reloj duplicado. Como se describió antes, el diepósitivo de detección de sincronización 110 tiene una función de multiplicación de reloj y una función de muestreo conmutable de puntos de muestra. Por lo tanto, si el dispoeitivo de detección de sincronización 110 no detecta la eeñal de
sincronización de segmento al uear el primer grupo de puntos de muestra, conmuta los puntos de muestra al segundo grupo de puntos de muestra para detectar la señal de sincronización de segmento. De esta manera, con el dispositivo de detección de sincronización 110, es posible detectar la señal de sincronización de segmento con una alta precisión aun cuando reciba una señal tal que ocurra un casi fantasma. Como se ilustró anteriormente, el dispositivo de detección de sincronización de conformidad con la presente invención se caracteriza porque multiplica la señal de reloj, muestrea la señal de entrada con el reloj multiplicado, y conmuta los puntos de muestreo para muestrear la señal de entrada desde uno a otro en un estado no establecido de sincronización. Por lo tanto, con el diepoeitivo de detección de eincronización, es posible detectar la señal de sincronización de segmento con alta precisión. Además, al usar el dispositivo de detección de sincronización, es posible proveer un sietema de desmodulación de VSB que tiene una capacidad de eliminación de interferencia de casi fantasma elevada. Segunda Modalidad La figura 10 es un diagrama de bloques que ilustra una configuración de un dispoeitivo de detección de sincronización de conformidad con la segunda modalidad de la presente invención. Un dispositivo de detección de
sincronización 120 ilustrado en la figura 10 incluye la sección de detección de sincronización de campo 101, una sección de conmutación de reloj 121, una sección de muestreo fija 122, la sección de correepondencia de patrón 102, la sección de conteo 103, la sección de almacenamiento de nivel de protección hacia atrás 104, la sección de almacenamiento de nivel de protección hacia adelante 105, la sección de determinación de sincronización 106 y la sección de generación de señal de detección de sincronización 107. El dispoeitivo de detección de sincronización 120 se caracteriza porque eelecciona una de una señal no invertida de un reloj y una señal invertida del mismo, y muestrea una señal de entrada mediante el uso de la señal seleccionada, para detectar una señal de sincronización de segmento. Elementos de la presente modalidad que eon los mismos que los de la primera modalidad se denotan por los miemoe números de referencia y no ee describirán más adelante. El dispositivo de detección de sincronización 120 se provee en un sistema de desmodulación de V?B, como lo es el dispositivo de detección de sincronización 110 de acuerdo con la primera modalidad. De esta manera, el dispositivo de detección de sincronización 120 se uea en lugar del dispositivo de detección de sincronización 110 en el sistema de desmodulación de V?B ilustrado en la figura 2. En la figura 10, los elementos distintos a la
eección de detección de sincronización de campo 101 juntos forman una sección de detección de sincronización de segmento 129. La sección de conmutación de reloj 121 y la sección de muestreo fija 122 son elementoe que eon característicos del dispositivo de detección de sincronización 120. El reloj CK reproducido por la sección de reproducción de reloj 44 es suministrado a la sección de conmutación de reloj 121. La sección de conmutación de reloj
121 selectivamente produce una de la señal no invertida del reloj CK y la señal invertida del mismo con base en la señal de estado de sincronización 206. La sección de muestreo fija
122 muestrea la señal de entrada DT mediante el uso de la señal de salida de la sección de conmutación de reloj 121. El método de conmutación de reloj de la eección de conmutación de reloj 121 es similar al método de conmutación de puntos de muestra del dispositivo de detección de sincronización 110 de acuerdo con la primera modalidad. De manera eepecífica, si la señal de estado de sincronización
206 no cambia a un estado establecido en cuanto a sincronización despuée del paeo del tiempo predeterminado ? mientras la sección de conmutación de reloj 121 produce la señal no invertida del reloj CK, la sección de conmutación de reloj 121 conmuta la señal para ser producida a la señal invertida del reloj CK. Además, si la señal de estado de sincronización 206 no cambia al estado establecido en cuanto
a sincronización después del paso del tiempo predeterminado ? mientras la sección de conmutación de reloj 121 produce la señal invertida del reloj CK, la sección de conmutación de reloj 121 conmuta la señal para ser producida a la señal no invertida del reloj CK. Los efectos del dispoeitivo de detección de sincronización 120 son los miemos que los del dispoeitivo de detección de sincronización 110 de conformidad con la primera modalidad. La figura 11 nuevamente ilustra la señal de sincronización de segmento que la ilustrada en la figura 9. Compárese la figura 9 con la figura 11 y asocie el grupo de puntos de tiempo en loe bordee de surgimiento de la señal no invertida del reloj CK con el primer grupo de puntos de muestra y el grupo de puntos de tiempo en los bordes de surgimiento de la señal invertida del reloj CK con el segundo grupo de puntos de muestra. Esto lleva fácilmente a la conclusión de que el dispoeitivo de detección de sincronización 120 puede detectar la señal de eincronización de segmento desde la onda combinada ilustrada en la figura 11. Como se iluetró anteriormente, el dispositivo de detección de conformidad con la presente invención se caracteriza porque selecciona una de la señal no invertida del reloj y la señal invertida del mismo, y muestrea la señal de entrada mediante el uso de la señal seleccionada. Por lo
tanto, con el dispositivo de detección de sincronización, es posible detectar la señal de sincronización de segmento con alta precisión. Además, mediante el uso del dispositivo de detección de sincronización, es posible proveer un eietema de desmodulación de V?B que tiene una capacidad de eliminación de interferencia de casi fantasma elevada. Tercera Modalidad La figura 12 es un diagrama de bloques que iluetra una configuración de un dispositivo de detección de sincronización de conformidad con la tercera modalidad de la presente invención. Un dispositivo de detección de sincronización 130 ilustrado en la figura 12 incluye la sección de detección de sincronización de campo 101, una primera sección de detección de sincronización de segmento 139a, una segunda sección de detección de sincronización de segmento 139b y un selector 131. El dispositivo de detección de sincronización 130 se caracteriza porque incluye dos tipos de seccionee de detección de sincronización de segmento, y selectivamente produce uno de doe tipos de eeñales de detección de sincronización de segmento de acuerdo con que ocurra o no un casi fantasma. Los elementos de la presente modalidad que eon los mismos que los de la primera modalidad se denotan por los miemoe números de referencia y no ee describirán más adelante. El dispositivo de detección de sincronización 130
se provee en un sistema de deemodulación de V?B, como lo ee el diepoeitivo de detección de eincronización 110 de acuerdo con la primera modalidad. De eeta manera, el dispositivo de detección de sincronización 130 se usa en lugar del dispositivo de detección de sincronización 110 en el sistema de desmodulación de V?B ilustrado en la figura 2. Sin embargo, nótese que en la presente modalidad, una señal de conmutación SW que indica si ocurre o no un casi fantasma para la señal de entrada es euminietrada deede la sección de ecualización en forma de onda 47 al dispositivo de detección de sincronización 130. La señal de conmutación SW es un ejemplo de información de calidad que indica la calidad de la señal de entrada DT. La primera sección de detección de eincronización de segmento 139a incluye la sección de multiplicación de reloj 111, la sección de muestreo conmutable 112, una eección de correspondencia de patrón 102a, una sección de conteos 103a, una sección de almacenamiento de nivel de protección hacia atrás 104a, una sección de almacenamiento de nivel de protección hacia adelante 105a, una sección de determinación de sincronización 106a y una eección de generación de señal detección de sincronización 107a. La primera sección de detección de sincronización de segmento 139a realiza la misma operación que la sección de detección de sincronización de segmento 119 del dispoeitivo de detección de sincronización
110 de acuerdo con la primera modalidad para producir una primera señal de detección de sincronización de segmento 207a. La segunda eección de detección de sincronización de segmento 139b incluye una sección de correspondencia de patrón 102b, una sección de conteo 103b, una sección de almacenamiento de nivel de protección hacia atrás 104b, una sección de almacenamiento de nivel de protección hacia adelante 105b, una sección de determinación de sincronización 106b, y una sección de generación de señal de detección de sincronización 107b. La segunda sección de detección de sincronización de segmento 139b realiza la misma operación que la sección de detección de sincronización de segmento 109 del dispositivo de detección de sincronización convencional 100 para producir una segunda señal de detección de sincronización de segmento 207b. El selector 131 recibe la primera señal de detección de sincronización de eegmento 207a, la segunda señal de dispositivo de detección de sincronización de segmento 207b, y la señal de conmutación ?W. El selector 131 selecciona una señal que ha de ser producida para cada uno de los siguientes dos casos. Cuando la sección de ecualización de forma de onda
47 detecta la ocurrencia de un casi fantasma, la sección de ecualización de forma de onda 47 produce la señal de
conmutación SW que indica la ocurrencia de un casi fantasma. En este caso, el sector 131 produce la primera señal de detección de sincronización de segmento 207a como la señal de detección de sincronización de segmento SS . Por le tanto, la sección de ecualización de forma de onda 47 localiza la señal de sincronización de campo con referencia a la señal de detección de sincronización de segmento detectada por el dispositivo de detección de sincronización 110 de acuerdo con la primera modalidad, y mejora la capacidad de ecualización de forma de onda de acuerdo con un algoritmo de ecualización de forma de onda mediante el uso del patrón de señal de la señal de sincronización de campo. Por otra parte, cuando la sección de ecualizacidn de forma de onda 47 no detecta la ocurrencia de un caei fantasma, la sección de ecualización de forma de onda 47 produce la eeñal de conmutación SW que indica la ausencia de un casi fantasma. En este caso, el selector 131 produce la segunda señal de detección de sincronización de segmento 207b como la señal de detección de sincronización de segmento S?. Por lo tanto, la sección de ecualización de forma de onda 47 localiza la señal de sincronización de campo con referencia a la señal de detección de sincronización de segmento detectada por el dispositivo de detección de sincronización convencional 100, y mejora la capacidad de ecualización de forma de onda de acuerdo con un algoritmo de ecualización de
forma de onda mediante el uso del patrón de señal de la señal de sincronización de campo. Como se ilustró anteriormente, el dispositivo de detección de sincronización de conformidad con la presente modalidad se caracteriza porque produce selectivamente uno de dos tipos de señales de detección de sincronización de segmento de acuerdo con que ocurra o no un casi fantasma. Por lo tanto, con el dispositivo de detección de sincronización, es posible detectar la señal de sincronización de segmento con alta precisión mediante el uso de un reloj multiplicado cuando ocurre un casi fantasma, y detectar la eeñal de sincronización de segmento por el método convencional cuando no ocurre un casi fantasma. Por lo tanto, es posible detectar la señal de sincronización de segmento de acuerdo con la situación al conmutar los métodos de detección de sincronización de acuerdo con que ocurra o no un casi fantasma. Ademáe, mediante el uso del dispositivo de detección de sincronización, es posible proveer un sistema de desmodulación de VSB que tenga una capacidad de eliminación de interferencia de casi fantasma elevada. Nótese que aunque la detección de sincronización de segmento 119 del dispositivo de detección de eincronización 110 de conformidad con la primera modalidad se usa como la primera sección de detección de sincronización de segmento 139a en el dispoeitivo de detección de sincronización 130, la
eección de detección de eincronización de segmento 129 del dispositivo de detección de sincronización 120 de acuerdo con la segunda modalidad se puede usar en forma alternativa. Además, aunque se proveen dos tipos de secciones de detección de sincronización de segmento en el dispositivo de detección de sincronización 130, una eección de detección de sincronización de segmento que tiene dos funciones que pueden ser conmutadas por la señal de ?W se pueden proveer en forma alternativa. De manera eepecífica, eon posibles las siguientes tres variaciones. Una primera variación es un dispositivo de detección de sincronización basada en el dispositivo de detección de sincronización 110 de conformidad con la primera modalidad, en donde la sección de muestreo conmutable 112 no conmuta puntos de muestra cuando no ocurre el casi fantaema. Una segunda variación es un dispoeitivo de detección de eincronización basado en un dispositivo de detección de sincronización 120 de conformidad con la segunda modalidad, en donde la sección de conmutación de reloj 121 no conmuta señales para que sean producidas cuando ocurre un fantasma. Una tercera variación es un dispositivo de detección de sincronización basado en el dispoeitivo de detección de sincronización 110, 120 de conformidad con la primera o segunda modalidad, en donde se provee un selector para conmutar la señal de entrada para la sección de correspondencia de patrón 102 entre la señal de salida de la
etapa anterior y la señal de entrada DT de acuerdo con la señal de conmutación SW. Los diepoeitivoe de detección de eincronización de acuerdo con eetas variaciones producen todas ellas la misma señal de detección de sincronización de segmento que cuando la señal de entrada DT es suministrada a la sección de correspondencia de patrón 102, si no ocurre un casi fantasma. Por lo tanto, estos dispositivos de detección de sincronización proveen los mismoe efectos que el dispositivo de detección de sincronización 130. Cuarta Modalidad La figura 13 es un diagrama de bloques que ilustra una configuración de un dispoeitivo de detección de eincronización de conformidad con la cuarta modalidad de la presente invención. Un diepoeitivo de detección de eincronización 140 ilustrada en la figura 13 incluye la sección de detección de sincronización de campo 101, la sección de correspondencia de patrón 102, la sección de conteo 103, la sección de almacenamiento de nivel de protección hacia atrás 104, la sección de almacenamiento de nivel de protección hacia adelante 105, la sección de detección de sincronización 106, la sección de generación de señal de detección de sincronización 107, la sección de control de cantidad de desplazamiento 141, y una sección de desplazamiento de sección de detección de sincronización 142 ,
El dispoeitivo de detección de eincronización 140 se caracteriza porque el diepositivo de detección de sincronización 140 produce la señal de detección de sincronización de segmento después de desplazarla en la dirección de tiempo con base en el índice de error, que es introducido al dispositivo de detección de sincronización 140. Elementos de la presente modalidad que son los mismos que ios de la primera modalidad se denotar, por los mismos números de referencia y no se describirán más adelante. El dispositivo de detección de sincronización 140 se provee en el sistema de desmodulación VSB, como lo ee el diepoeitivo de detección de sincronización 110 de conformidad con la primera modalidad. De esta manera, el dispositivo de detección de sincronización 140 se usa en lugar del dispositivo de detección de sincronización 110 en el sistema de desmodulación VSB en la figura 2. Sin embargo, nótese que en la presente modalidad, un índice de error de bits RT para la señal de salida DO se suministra desde la sección de medición de índice de error de bits 49 hasta el dispositivo de detección de sincronización 140. El índice de error RT es un ejemplo de información de calidad que indica la calidad del resultado de procesar una señal de entrada mediante el uso de la señal de detección de sincronización de segmento S?. En la figura 13, elementos distintos a la sección
de detección de sincronización de campo 101 del dispositivo de detección de sincronización 140 juntos forman una sección de detección de sincronización de segmento 149. La sección de control de cantidad de desplazamiento 141 y la sección de desplazamiento de señal de detección de sincronización 142 eon elementoe que eon característicos del dispositivo de detección de sincronización 140. La sección de control de cantidad de desplazamiento 141 recibe el índice de error RT de la sección de medición de índice de error de bite 49. La sección de control de cantidad de desplazamiento 141 determina una cantidad de desplazamiento 241 para la sección de desplazamiento de señal de detección de sincronización 142 basada en el índice de error RT. La sección de desplazamiento de señal de detección de sincronización 142 recibe una señal de detección de sincronización de segmento 207 generada por la sección de generación de señal de detección de sincronización 107, y la cantidad de desplazamiento 241 determinada por la sección de control de cantidad de desplazamiento 141. La sección de desplazamiento de señal de detección de sincronización 142 desplaza la señal de detección de sincronización de segmento 207 hacia adelante o hacia atrás en la dirección del tiempo por la cantidad de desplazamiento 241, y produce el resultado como la señal de detección de sincronización de eegmento ??. La eeñal de control de cantidad de desplazamiento
141 determina la cantidad de desplazamiento 241 de la siguiente manera, por ejemplo. Como un primer ejemplo, la sección de control de cantidad de desplazamiento 141 puede recibir el índice de error RT en intervalos de un período predeterminado, y mantener la cantidad de desplazamiento actual 241 si el índice de error RT es menor que o igual a un valor predeterminado X, mientras cambia la cantidad de desplazamiento 241 por un método predeterminado ei el índice de error RT excede el valor predeterminado X. Alternativamente, un eegundo ejemplo, la sección de control de cantidad de desplazamiento 141 puede seleccionar secuencialmente cantidades de desplazamiento que están disponiblee para selección, obtener el índice de error después del paso de un período predeterminado para cada cantidad de deeplazamiento, y seleccionar la cantidad de deeplazamiento para la cual el índice de error obtenido ee máe pequeño que la cantidad de deeplazamiento nueva 241. Como se ilustró anteriormente, el dispoeitivo de detección de sincronización de conformidad con la presente modalidad se caracteriza porque el diepoeitivo de detección de sincronización produce la señal de detección de sincronización de segmento después de desplazarlo en la dirección del tiempo con base en el índice de error, que es introducido al dispositivo de detección de eincronización, y determina la cantidad de deeplazamiento de la señal de
detección de sincronización de segmento para reducir el índice de error obtenido por la sección de medición de índice de error de bits 49. Por lo tanto, con el dispoeitivo de detección de eincronización, es poeible detectar la señal de sincronización de segmento con alta precisión. Además, mediante el uso del dispositivo de detección de sincronización es posible proveer un sistema de esmodulación de VSB que tenga una capacidad de eliminación de interferencia de casi fantasma elevada. Quinta Modalidad La figura 14 es un diagrama de bloques que ilustra una configuración de un dispoeitivo de detección de sincronización de conformidad con la quinta modalidad de la presente invención. Un dispositivo de detección de sincronización 150 ilustrada en la figura 14 incluye la sección de detección de eincronización de campo 101, la sección de correspondencia de patrón 102, una sección de conteo 151, la sección de almacenamiento de nivel de protección hacia atrás 104, una sección de determinación de sincronización 152, y la sección de generación de señal de detección de sincronización 107. El dispositivo de detección de sincronización 150 se caracteriza porque una vez que se establece la sincronización de segmento, mantiene el estado en donde la sincronización de segmento es establecida a menos que la detección de sincronización de campo falle. Elementos
de la presente modalidad que son loe miemos que los de la primera modalidad se denotan por los mismos números de referencia y no se describirán más adelante. Un dispositivo de detección de sincronización 150 se provee en el sistema de desmodulación V?B, como lo es el dispositivo de detección de sincronización 110 de conformidad con la primera modalidad. De esta manera, el dispositivo de detección de sincronización 150 se usa en lugar del dispoeitivo de detección de eincronización 110 en el sistema de desmodulación V?B en la figura 2. En la figura 14, elementoe dietintos a la sección de detección de sincronización de campo 101 juntos forman una sección de detección de eincronización de segmento 159. La sección de conteo 151 y la sección de determinación de sincronización 152 son elementos que son característicos del dispositivo de detección de sincronización 150. Además, otra característica del dispositivo de detección de eincronización
150 es que no incluye una sección de almacenamiento de nivel de protección hacia adelante. La sección de conteo 151 incluye un contador y un circuito de control para el contador. La sección de contador
151 difiere la sección de contador 103 de acuerdo con la primera a cuarta modalidades en que no cuenta el número de veces que una operación de correepondencia de patrón con la señal de eincronización de segmento falla en forma
consecutiva. De otra manera, la sección de conteo 151 es la misma que la eección de conteo 103. La sección de determinación de sincronización 152 recibe la señal de detección de sincronización de campo F? producida desde la sección de detección de sincronización de campo 101, además de un valor de conteo 251 desde la sección de conteo 151 y el nivel de protección hacia atrás 204. La sección de determinación de sincronización 152 determina si es un estado establecido en cuanto a sincronización o un estado no establecido en cuanto a sincronización basado en estae entradas, y produce una señal de estado de sincronización 252 que indica el resultado de determinación. En forma más específica, la sección de determinación de sincronización 152 determina el estado inicial que ha de ser un estado no establecido en cuanto a sincronización. La sección de determinación de sincronización 152 determina una transición para que sea un estado establecido en cuanto a sincronización cuando el valor de conteo 203 se vuelve igual a o mayor que el nivel de protección hacia atrás 204 en un estado no establecido en cuanto a eincronización. Además, la sección de determinación de sincronización 152 determina una transición a un estado no establecido en cuanto a sincronización cuando la sección de detección de sincronización de campo 101 no detecta la eeñal de sincronización de campo en un estado establecido en cuanto a
sincronización. La sección de determinación de sincronización 152 determina que la sección de detección de sincronización de campo 101 ha fallado para detectar la señal de eincronización de campo cuando la eección de determinación de sincronización 152 detecta que la señal de detección de sincronización de campo FS no es introducida con un ciclo predeterminado, por ejemplo. De esta manera, en la sección de determinación de sincronización 152, el nivel de protección hacia adelante es infinito, y el estado en donde la sincronización de eegmento ee eetablecida ee mantiene a menos que la detección de sincronización de campo falle. Como se ilustró antes, en el dispositivo de detección de sincronización de conformidad con la presente modalidad, una vez que se establece la sincronización de segmento, el estado en donde la eincronización de segmento se establece se mantiene a menos que la detección de la señal de sincronización de campo falle. Por lo tanto, con el dispositivo de detección de sincronización, la sincronización de segmento, una vez establecida, es poco probable que se pierda. En otras palabras, el dispositivo de detección de sincronización tiene una capacidad de mantenimiento de sincronización alta. Además, mediante el ueo del diepoeitivo de detección de sincronización, es posible proveer un sistema de desmodulación de VSB que tenga una capacidad de eliminación de interferencia de casi fantasma elevada.
APLICABILIDAD INDUSTRIAL Como ee describió antes, el dispositivo de detección de sincronización de conformidad con la presente invención ee euperior en términoe de capacidad de detección de eincronización y capacidad de mantenimiento de sincronización, y el diepoeitivo de detección de sincronización, cuando se provee en un sistema de desmodulación de VSB, hace posible realizar de manera apropiada la detección de sincronización y la ecualización de forma de onda aun cuando ocurra un casi fantasma para alterar la señal de sincronización contenida en la señal recibida. Se hace constar que con relación a esta fecha, el mejor método conocido por la solicitante para llevar a la práctica la citada invención es el convencional para la manufactura de los objetos o productos a que la misma se refiere .