JPH0621936A

JPH0621936A - 信号処理方法

Info

Publication number: JPH0621936A
Application number: JP4173036A
Authority: JP
Inventors: Noriaki Kondo; 則昭近藤; Kyoji Washitani; 亨治鷲谷; Yoshihito Shimazaki; 良仁島崎
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1992-06-30
Filing date: 1992-06-30
Publication date: 1994-01-28

Abstract

(57)【要約】【目的】使用する記憶装置の容量を削減する。【構成】フレームの先頭に設けられた同期信号の自己
相関値等により、該フレームの基準時間を決定し、以降
に続く情報信号の波形等化や識別等の復調信号処理を行
う信号処理方法において、自己相関等の演算によって基
準時間が決定されるまでは、Ａ／Ｄ変換回路２によって
１シンボル当り２サンプル以上の分数間隔でサンプリン
グを行い、信号列ＩＮをディジタル信号に変換し、それ
を記憶装置３に記憶させる。基準時間決定後は、該基準
時間に基づき、サンプリング数を減じるか、あるいはサ
ンプリング出力を間引き等して、記憶装置３に記憶させ
る情報を減じて該記憶装置３に記憶させる。これによ
り、使用する記憶装置３の容量を削減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル伝送装置に
おける復調部の信号処理方法に関するものである。

【０００２】

【従来の技術】従来、ＴＤＭＡ（Time Division Multip
lexing Access 、時分割多重アクセス）方式等のディジ
タル伝送装置における復調部の信号処理方法では、バー
スト化された信号列のフレーム単位で、フレーム内全信
号を一定の分数間隔でサンプリングし、それを記憶装置
に記憶させる。そして、フレームの先頭に配置された同
期信号の自己相関を計算し、計算した自己相関の最大と
なる時間を基準に、フレームの情報信号をシンボル間隔
あるいは分数間隔で記憶装置から読出して等化動作や識
別動作等の復調信号処理を行っている。

【０００３】シンボルレートと同一のレートでサンプリ
ングした信号で動作させるボーレレートサンプリングデ
シジョンフィードバックイコライザは、シンボルのサン
プリングタイミングの変動による特性の影響が大きく、
最適なサンプリング時間を選ぶ必要がある。これをフレ
ームの先頭に付加された同期信号により検出するものと
すると、該同期信号と情報信号が連続して到来するの
で、従来は同期信号も情報信号も同一レートでサンプリ
ングし、それを記憶装置に一旦記憶している。例えば、
１シンボル当りｎサンプルで、１フレーム当りｍシンボ
ルで構成されているとすると、記憶装置の容量は、１フ
レーム当りｎ×ｍバイトが必要となる。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
信号処理方法では、次のような課題があった。受信信号
の自己相関の最大となる時間位置を精度良く検出するに
は、シンボル当りのサンプリング数を多くする必要があ
る。そのため、自己相関の最大の時間位置を精度良く検
出し、情報信号に対しても同様の時間精度で処理するた
めには、シンボル当りのサンプリング数を多くしなけれ
ばならない。ところが、従来の方法では、同期信号と情
報信号を同一レートでサンプリングしているので、その
サンプリングした同期信号と情報信号を記憶するため
に、多くの記憶容量を必要とし、記憶装置容量が増大す
るという問題があり、それを解決することが困難であっ
た。本発明は、前記従来技術が持っていた課題として、
記憶装置容量が増大するという点について解決し、記憶
装置容量が小さく経済的な信号処理方法を提供するもの
である。

【０００５】

【課題を解決するための手段】本発明は、バースト化さ
れた信号列におけるフレームの先頭に設けられた１また
は複数のシンボルで構成された同期信号に基づき、自己
相関等の演算によって該フレームの基準時間を決定し、
該フレームの以降に続く情報信号の波形等化や識別等の
復調信号処理を行うディジタル伝送装置の復調部の信号
処理方法において、次のような手段を講じている。即
ち、自己相関等の演算によって基準時間が決定されるま
でのｍ１シンボルは、１シンボル当り２サンプル以上の
分数間隔ｎでサンプリングを行って前記フレームをディ
ジタル信号に変換し、そのディジタル信号を記憶装置に
記憶させる。前記基準時間の決定後の（ｍ１＋１）シン
ボル目からｍシンボルまでの（ｍ−ｍ１）シンボルは、
１シンボル当りｎ１（但し、ｎ１＜ｎ）でサンプリング
するように該サンプリング数を減じるか、あるいはサン
プリング結果の間引き等を行い、１シンボル当りｎ個の
データとし、前記記憶装置に記憶させる情報を減じて
（即ち、前記ディジタル信号数を減じて）該記憶装置に
記憶させる。

【０００６】

【作用】本発明によれば、以上のようにディジタル伝送
装置における復調部の信号処理方法を構成したので、自
己相関等の演算によって基準時間が決定されるまでは、
１シンボル当り２サンプル以上の分数間隔でサンプリン
グが行われ、アナログ信号であるフレームがディジタル
信号に変換された後に記憶装置に記憶される。そして、
基準時間決定後は、その基準時間を基に、サンプリング
数の減少か、あるいはサンプリング出力の間引き等が行
われ、記憶装置に記憶させる情報が削減されて記憶され
る。これにより、記憶装置の容量の削減化と、経済化が
図れる。そのため、例えば、記憶装置出力をデシジョン
フィードバックイコライザ等の等化処理を行う目的に使
用すると、基準時間決定後は、その決定された基準時間
に従い、１シンボル当り１サンプルのデータのみでよ
く、記憶装置容量の大幅な削減化が図れる。従って、前
記課題を解決できるのである。

【０００７】

【実施例】図１は、本発明の実施例を示すもので、ディ
ジタル伝送装置における復調部の信号処理装置の概略の
構成ブロック図である。この信号処理装置は、ＴＤＭＡ
方式等のバースト化された信号列ＩＮを入力する端子１
を有し、その端子１には、アナログ／ディジタル変換回
路（以下、Ａ／Ｄ変換回路という）２を介して記憶装置
３が接続されている。信号列ＩＮは１または複数のフレ
ームで構成され、その各フレームには、シンボル時間間
隔Ｔのシンボルが１または複数で構成される同期信号が
設けられている。Ａ／Ｄ変換回路２は、サンプリングパ
ルスＳＰで入力信号列ＩＮをサンプリングしてディジタ
ル信号に変換する回路である。記憶装置３は、アドレス
ＡＤで指定される領域に、サンプリングパルスＳＰをト
リガとしてＡ／Ｄ変換回路２からのディジタル信号を記
憶する装置であり、その出力側には、該記憶装置３の読
出しデータに対する等化処理を行う等化部４が接続さ
れ、さらにその出力側に出力用の端子５が接続されてい
る。

【０００８】Ａ／Ｄ変換回路２の出力側には、自己相関
検出部６を介して制御部７が接続され、該制御部７に、
記憶装置３及びサンプルパルス発生回路８が接続されて
いる。自己相関検出部６は、Ａ／Ｄ変換回路２から出力
されるディジタル信号のうちの同期信号の自己相関の最
大となるタイミングを検出し、その検出信号を制御部７
へ与える機能を有している。制御部７は、記憶装置３に
対するアクセスを行うためのアドレスＡＤを供給すると
共に、サンプルパルス発生回路８を制御するための制御
信号ＣＳを該サンプルパルス発生回路８へ与える機能を
有している。サンプルパルス発生回路８は、制御信号Ｃ
Ｓに基づき、あるサンプリング周期のサンプリングパル
スＳＰを発生し、それをＡ／Ｄ変換回路２及び記憶装置
３へ供給する回路である。

【０００９】図２は、図１の動作を説明するための入力
信号列とサンプリング波形を示す図である。以下、図１
及び図２を参照しつつ、本実施例の信号処理方法を説明
する。シンボル時間間隔Ｔの１または複数のシンボルか
らなる同期信号を有する信号列ＩＮが端子１に供給され
ると、それがＡ／Ｄ変換回路２へ送られる。Ａ／Ｄ変換
回路２では、サンプリングパルス発生回路８から発生さ
れたサンプリングパルスＳＰに基づき、信号列ＩＮをサ
ンプリングしてディジタル信号に変換し、それを記憶装
置３及び自己相関検出部６へ送る。記憶装置３は、制御
部７から出力されるアドレスＡＤで指定される領域に、
サンプリングパルスＳＰをトリガとして、Ａ／Ｄ変換回
路２から出力されたディジタル信号を記憶する。サンプ
ルパルス発生回路８では、制御部７から出力される制御
信号ＣＳに基づき、発生するサンプリングパルスＳＰの
サンプリング周期及びタイミングが調整される。

【００１０】図２に示すように、基準時間決定に必要な
時間Ｔ₁の間、サンプリングパルスＳＰのサンプリング
周期をＴ_s1とし、それ以降は、Ａ／Ｄ変換回路２によっ
てサンプリング周期Ｔ_s1（＜Ｔ_s1）でサンプリングした
信号のうちの同期信号の自己相関の最大となるタイミン
グが自己相関検出部６で検出され、その検出信号が制御
部７へ送られる。制御部７は、自己相関検出部６からの
検出信号に基づき、サンプリング周期Ｔ_sで、自己相関
の最大となるタイミングで信号列ＩＮがサンプリングさ
れるよう、制御信号ＣＳによってサンプルパルス発生回
路８を制御する。そして、このサンプルパルス発生回路
８から発生したサンプリングパルスＳＰに基づき、信号
列ＩＮがＡ／Ｄ変換回路２でサンプリングされ、ディジ
タル信号に変換されて記憶装置３に記憶される。記憶装
置３に記憶された信号は、制御部７の制御により、必要
に応じて読出され、等化部４で等化処理されて端子５よ
り出力される。

【００１１】以上説明したように、ＴＤＭＡ通信のよう
にバースト化された１または複数のフレームからなる信
号列ＩＮを送受信し、該フレームの先頭に配置された同
期信号の自己相関値から、それに続く情報信号の最適サ
ンプリングを求め、該サンプリング値を入力信号とする
デシジョンフィードバック等化器等を動作させる場合、
従来の方法では同期信号と情報信号を同一のサンプリン
グ周期でサンプリングし、それを全て記憶装置３に記憶
し、該記憶装置３に記憶された情報の、必要とする情報
のみを出力させ動作させていた。これに対し、本実施例
の方法では、自己相関等の基準時間決定に必要な時間Ｔ
₁の間だけ、小さなサンプリング周期Ｔ_s1の多くのサン
プリングパルスＳＰと、記憶装置３を使用し、基準時間
決定後は、制御部７の制御信号ＣＳによってサンプルパ
ルス発生回路８から発生するサンプリング周期Ｔ_sを大
きくしている。つまり、基準時間決定後は１シンボル当
り１サンプルでよいため、該サンプリング周期Ｔ_sを大
きくし、使用する記憶装置３の容量を大幅に削減でき、
それによって経済的な信号処理装置を実現できる。な
お、本発明は上記実施例に限定されず、種々の変形が可
能である。例えば、上記実施例では、サンプリング周期
をＴ_s1からＴ_sへ変えて記憶装置３の容量の削減化を図
っているが、該サンプリング周期Ｔ_s1とＴ_sを同一に
し、Ａ／Ｄ変換回路２の出力データ信号を間引く等して
記憶装置３に記憶させる情報を減少させれば、上記実施
例と同様の効果が期待できる。

【００１２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、基準時間が決定されるまでは、１シンボル当り２
サンプル以上の分数間隔でサンプリングを行い、基準時
間決定後は、該基準時間に基づき、サンプリング数を減
じるか、あるいはサンプリング出力を間引きする等し
て、記憶装置に記憶させる情報を減じて記憶させるよう
にしたので、使用する記憶装置の容量を削減でき、それ
によって経済的な信号処理装置を実現できる。

【図面の簡単な説明】

【図１】本発明の実施例を示す信号処理装置の構成ブロ
ック図である。

【図２】図１の動作を示す入力信号列とサンプリング波
形を示す図である。

【符号の説明】

２Ａ／Ｄ変換回路３記憶装置４等化部６自己相関検出部７制御部８サンプルパルス発生回路ＩＮ信号列ＳＰサンプリングパルス

Claims

【特許請求の範囲】

【請求項１】バースト化された信号列におけるフレー
ムの先頭に設けられた１または複数のシンボルで構成さ
れた同期信号に基づき、演算によって該フレームの基準
時間を決定し、該フレームの以降に続く情報信号の復調
信号処理を行うディジタル伝送装置の復調部の信号処理
方法において、前記基準時間が決定されるまでのｍ１シンボルは、１シ
ンボル当り２サンプル以上の分数間隔ｎでサンプリング
を行って前記フレームをディジタル信号に変換し、その
ディジタル信号を記憶装置に記憶させ、前記基準時間の決定後の（ｍ１＋１）シンボル目からｍ
シンボルまでの（ｍ−ｍ１）シンボルは、１シンボル当
りｎ個のデータとし、前記記憶装置に記憶させる前記デ
ィジタル信号数を減じて該記憶装置に記憶させることを
特徴とする信号処理方法。