KR101097075B1

KR101097075B1 - 금속 베이스 회로 기판과 그 제조 방법

Info

Publication number: KR101097075B1
Application number: KR1020107028252A
Authority: KR
Inventors: 나오미 요네무라; 가투노리 야시마; 요시히코 츠지무라; 히데노리 이시쿠라; 다카시 사이키
Original assignee: 덴끼 가가꾸 고교 가부시키가이샤
Priority date: 2003-04-15
Filing date: 2004-04-15
Publication date: 2011-12-22
Also published as: KR101051908B1; KR20110002113A; KR101162133B1; EP1615267B1; US20070128772A1; WO2004093186A1; CA2773112A1; US7709939B2; CA2520241A1; EP1615267A1; SG162619A1; EP1615267A4; CA2773076A1; KR20110002112A; MXPA05011216A; CA2773085A1; CA2520241C; KR20050119210A; KR20100134809A; SG163439A1

Abstract

혼성 집적 회로의 고주파 동작시에 발생하는 반도체의 오동작시를 대폭 저감시켜, 열 방산성이 우수한 금속 베이스 회로 기판을 제공한다. 금속판 상에 절연층 (A, B) 을 개재시켜 형성된 회로와, 상기 회로 상에 실장되는 출력용 반도체와, 상기 출력용 반도체를 제어하고, 상기 회로 상에 형성되는 제어용 반도체로 이루어지는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판으로서, 상기 제어용 반도체를 탑재하는 회로 부분 (패드 부분) 의 하부에 저정전 용량 부분을 매설하고 있는 것을 특징으로 하는 금속 베이스 회로 기판으로서, 바람직하게는 저정전 용량 부분이, 무기질 충전재를 함유하여 이루어진 수지로 이루어지며, 또한 유전율이 2∼9 인 것을 특징으로 하는 상기의 금속 베이스 회로 기판.

Description

금속 베이스 회로 기판과 그 제조 방법{METAL-BASE CIRCUIT BOARD AND ITS MANUFACTURING METHOD}

본 발명은 고주파 동작에 적합한 금속 베이스 회로 기판과 그 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 예컨대, 출력용 반도체와 제어용 반도체를 함께 실장하여 이루어지는 혼성 집적 회로에 사용하는데 적합한 금속 베이스 회로 기판과 그 제조 방법에 관한 것이다.

금속판 상에 무기 필러를 충전시킨 에폭시 수지 등으로 이루어진 절연층을 형성하고, 그 위에 회로를 배치한 금속 베이스 회로 기판이, 열 방산성이 우수하다는 점에서 고(高)발열성 전자 부품을 실장하는 회로 기판으로서 사용되고 있다.

도 1a 은 종래의 금속 베이스 회로 기판 상에 반도체 소자가 탑재된 혼성 집적 회로의 일례를 나타낸 것이다. 그 구조에 있어서는, 출력용 반도체 (2 ; 파워 반도체) 및 신호 처리 반도체 (이하, 제어용 반도체라고도 함 ; 1) 는, 땜납을 통해 구리 등으로 이루어진 회로 (3) 상에 탑재되어 있다. 또한, 반도체끼리는 구리 회로를 통해, 또한, 본딩용 와이어 (5) 를 통해 전기적으로 접속되어 있는 구조를 갖고 있다. 또한, 출력용 반도체 (2) 를 회로 (3) 에 탑재할 때에는, 열 방산을 조장하여, 출력용 반도체의 온도가 상승하여 오작동을 발생시키거나 하지 않도록, 히트 스프레더 (6) 를 개재시키는 것이 종종 행해지고 있다 (특허공보 제3156798호 참조).

상기 구조를 갖는 혼성 집적 회로에서는, 각 반도체와 금속 베이스 기판은 전기적 및 정전적으로 접속되어 있기 때문에, 동작 주파수를 높게 (수백 ㎑ 이상) 하려고 하면, 제어용 반도체 (1) 로부터의 신호 (디지털 신호) 가 변형되고, 출력용 반도체 (2) 가 오동작하여, 장치 자체가 설계대로 동작하지 않는다는 문제가 발생하는 경우가 있다. 상기의 대책으로서, 금속 기판에서 기인하는 정전 용량의 악영향을 없애기 위해, 공중 배선 (리프트 오프) 도 사용되지만, 비용 및 장치 조립에 있어서 문제점이 많다.

또한, 도 1b 는 종래 공지된 다른 혼성 집적 회로의 예이다. 도 1a 의 구조에 비하여, 제어용 반도체 탑재부의 절연층의 두께를 크게 함으로써, 금속 기판에서 기인하는 정전 용량의 악영향을 줄이고자 한 시도도 있다. 그러나, 이러한 혼성 집적 회로, 또는 거기에 사용하는 금속 베이스 회로 기판을 제작할 때, 부분적으로 절연층의 두께가 상이한 부분을 제작할 필요가 있어 공정이 복잡해지고, 얻어지는 혼성 집적 회로가 상방향으로 비대화되는 등의 문제가 있었다. 또한, 절연층을 두껍게 하는 대신, 미리 회로가 형성되어 있는 수지 기판 등을 금속판 또는 절연층을 형성한 금속판 (금속 베이스 기판이라고도 함) 상에 적층함으로써 상기 구조를 달성하는 시도도 있지만 (특허공보 제2608980호 참조), 역시 상기 문제가 해결되지 않고 남아 있다.

혼성 집적 회로를 탑재하는 회로 기판에 관해서는, 반도체 소자의 고집적화에 따라, 출력용 반도체 소자 등이 소형화됨과 함께, 동일 기판 상에 여러 가지 종류의 반도체 소자에 추가하여 저항체 칩 등까지도 탑재한다는 수법이 주류가 되고 있다. 각각의 반도체 소자나 전자 부품마다 요구되는 기판 특성이 다르기 때문에, 부분적으로 각각의 반도체 소자나 전자 부품에 대응하는 특성을 갖는 회로 기판이 요구되고 있다.

이 때문에, 예컨대, 일본 공개특허공보 평6-90071호에 개시되어 있는 바와 같은, 이종 (異種) 의 절연층을 조합한 회로 기판이 제안되고 있다. 그러나, 이러한 복합 절연 기판에서는, 이것을 제조하는 공정이 번잡하기 때문에, 비용이 상승되는 데다가, 이종 절연층을 소면적 내에서 복잡하게 조합하는 것이 기술적으로 용이하지 않아, 회로 기판의 대폭적인 소형화를 달성할 수 없다는 문제가 있었다.

또한, 통상적으로 금속 베이스 회로 기판을 사용하는 혼성 집적 회로에 있어서는, 출력용 반도체와 상기 출력용 반도체의 동작을 제어하는 제어용 반도체가 금속 베이스 회로 기판의 회로 상에 함께 실장된다. 금속 베이스 회로 기판에 요구되는 특성으로는, 전자(前者)에 대해서는 정전 용량은 약간 크지만 열전도성이 우수한 특성이 요구되고, 후자에 대해서는 열전도율은 약간 희생하더라도 정전 용량이 매우 낮은 특성이 요구된다.

그러나, 제어용 반도체를 정전 용량이 매우 낮아지도록 연구된 회로 상에 탑재할 때, 경우에 따라서는, 제어용 반도체로부터의 보열(補熱) 방산이 충분치 않아, 동작 시간을 충분히 확보할 수 없는 경우가 있다는 것을 알았다.

본 발명은 이러한 종래 기술에 있어서의 문제점을 감안하여 이루어진 것으로서, 혼성 집적 회로의 고주파 동작시에 발생하는 반도체의 오동작시(時)를 대폭 저감시키고, 또한 열 방산성이 우수한 금속 베이스 회로 기판을 저렴하게 제공하는 것을 목적으로 하고 있다.

또한, 본 발명은 동일 회로 기판 상에 있어서도, 부분적으로 회로 기판 특성을 변화시킬 수 있도록 연구함으로써, 더욱 다양한 종류의 반도체 소자ㆍ전자 부품ㆍ전기 부품 등을 탑재 가능하게 하는 금속 베이스 회로 기판을 제공하는 것을 목적으로 하고 있다.

즉, 본 발명자는, 상기의 문제 해결을 도모하기 위해 여러 가지로 검토한 결과, 적어도 제어 반도체와 직접 전기 접속되어 있는 회로 부분의 하부에 저유전율 부분을 형성할 때, 제어 반도체로부터의 열을 충분히 방산하고, 또한 잡음 특성이 우수하며, 고주파 동작에도 충분히 대응할 수 있는 혼성 집적 회로를 얻을 수 있다는 지견(知見)을 얻어, 본 발명에 이른 것이다.

이렇게 하여, 본 발명은 이하의 요지를 갖는 것이다.

1-1. 금속판 상에 절연층 (A, B) 을 개재시켜 형성된 회로와, 상기 회로 상에 실장되는 출력용 반도체와, 상기 출력용 반도체를 제어하고, 상기 회로 상에 형성되는 제어용 반도체로 이루어지는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판으로서, 상기 제어용 반도체를 탑재하는 회로 부분 (패드 부분) 의 하부에 저정전 용량 부분을 매설하고 있는 것을 특징으로 하는 금속 베이스 회로 기판.

1-2. 저정전 용량 부분이, 무기질 충전재를 함유하여 이루어진 수지로 이루어지고, 또한 유전율이 2∼9 인 것을 특징으로 하는 상기 1-1 에 기재된 금속 베이스 회로 기판.

1-3. 저정전 용량 부분의 두께가 100∼1,000㎛ 인 것을 특징으로 하는 상기 1-1 또는 1-2 에 기재된 금속 베이스 회로 기판.

1-4. 제어용 반도체를 탑재하는 회로 부분 (패드 부분) 이, 금속판에 매설된 저정전 용량 부분 상에, 절연층 (B) 을 개재시켜 형성되어 있는 것을 특징으로 하는 상기 1-1, 1-2 또는 1-3 에 기재된 금속 베이스 회로 기판.

1-5. (1) 일 주면(主面) 상에 오목부를 갖는 금속판의 상기 오목부 공극에, 절연층 (A) 과 동일한 표면 높이까지, 저정전 용량 부분이 되는 물질을 충전시킴으로써 저정전 용량체 장착판으로 하는 공정, (2) 상기 저정전 용량체 장착판의 저정전 용량 부분의 표면과 절연층 (A) 의 표면에, 무기질 충전재를 함유하여 이루어진 수지로 이루어지는 절연층 (B) 을 형성하여 저정전 용량체 장착 기판으로 하는 공정, (3) 상기 저정전 용량체 장착 기판의 절연층 (B) 의 표면에 금속박을 형성하여 금속 접합체로 하는 공정, (4) 적어도 상기 저정전 용량 부분 표면에 위치하는 금속박으로부터 제어용 반도체를 탑재하는 회로 부분 (패드 부분) 을 형성하는 것을 포함하는, 상기 금속 접합체의 금속박을 가공하여 회로를 형성하는 공정으로 이루어지는 것을 특징으로 하는 금속 베이스 회로 기판의 제조 방법.

1-6. 상기 일 주면 상에 오목부를 갖는 금속판을,

(a) 금속판 상의 일 주면 상의 원하는 위치에, 무기질 충전재를 함유하여 이루어진 수지로 이루어지는 절연층 (A) 을 형성하는 공정,

(b) 상기 절연층 (A) 을 마스크로 하여 금속판을 에칭하여 금속판 표면에 오목부를 형성하는 공정으로 제조하는 것을 특징으로 하는 상기 1-5 에 기재된 금속 베이스 회로 기판의 제조 방법.

2-1. 금속판 상에 절연층을 개재시켜 회로를 형성하여 이루어지는 금속 베이스 회로 기판으로서, 금속판 상의 편면(片面)에 패임 부분이 주위 부분은 개방되어 있지 않은 상태에서 형성되고, 상기 패임 부분의 공극부와, 상기 패임 부분이 존재하는 금속면 상의 양자에, 동일한 재료로 이루어지는 절연층이 형성되어 있는 것을 특징으로 하는 금속 베이스 회로 기판.

2-2. 패임 부분의 최대 깊이가 금속판의 두께에 대해 10∼50% 이고, 또한 패임 부분의 수직 방향에서 바라본 크기가 금속판의 면적의 50% 이상을 차지하며, 또한 패임 부분의 수직 방향에서 바라봤을 때의 형상에 있어서, 코너가, 곡률 반경이 2.5㎜ 이상인 것을 특징으로 하는 상기 2-1 에 기재된 금속 베이스 회로 기판.

2-3. 절연층이, 무기질 충전재를 함유하여 이루어진 수지로 이루어지고, 또한 수지 조성물의 경화 후의 저장 탄성률이 300K 에서 15000㎫ 이하인 것을 특징으로 하는 상기 2-1 또는 2-2 에 기재된 금속 베이스 회로 기판.

3-1. 금속판과, 상기 금속판 상에 형성된 절연층과, 상기 절연층 상에 형성된 회로와, 상기 회로 상에 실장되는 복수의 반도체로 이루어지는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판으로서, 상기 회로의 반도체 탑재부가 아닌 부분의 일부에 대하여, 그 회로 부분의 하부의 금속판에 저유전율 부분을 형성하고 있는 것을 특징으로 하는 금속 베이스 회로 기판.

3-2. 저유전율 부분이, 상기 금속판의 표면에 패임 부분을 형성하고, 그 패임 부분에 무기질 충전재를 함유하고 있는 수지를 충전시킨 것을 특징으로 하는 상기 3-1 에 기재된 금속 베이스 회로 기판.

3-3. 패임 부분의 측벽이 35∼65°의 경사를 갖고 있는 것을 특징으로 하는 상기 3-2 에 기재된 금속 베이스 회로 기판.

3-4. 무기질 충전재가, 용융 실리카 (산화규소) 로 이루어지고, 또한 상기 용융 실리카는, 평균 입경(粒徑) 0.3∼5.0㎛ 인 것을 3.5∼45.0 체적%, 평균 입경 6∼30㎛ 인 것을 18.0∼80.0 체적% 함유하고 있는 것을 특징으로 하는 상기 3-2 또는 3-3 에 기재된 금속 베이스 회로 기판.

4-1. 금속판과, 상기 금속판 상에 형성된 절연층과, 상기 절연층 상에 형성된 회로와, 상기 회로 상에 실장되는 복수의 반도체로 이루어지는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판으로서, 상기 회로의 반도체 탑재부가 아닌 부분의 일부에 대하여, 그 회로 부분의 하부의 금속판의 표면에 패임 부분을 형성하고, 그 패임 부분에 무기질 충전재를 함유하고 있는 수지를 충전시키고, 또한 패임 부분을 상방에서 봤을 때, 코너 부분이 0.4㎜ 이상의 곡률 반경을 갖고 있는 것을 특징으로 하는 금속 베이스 회로 기판.

4-2. 무기 충전재가, 용융 실리카 (산화규소) 로 이루어지고, 또한 상기 용융 실리카는, 평균 입경 0.3∼5.0㎛ 인 것을 3.5∼45.0 체적%, 평균 입경 6∼30㎛ 인 것을 18.0∼80.0 체적% 함유하고 있는 것을 특징으로 하는 상기 4-1 에 기재된 금속 베이스 회로 기판.

5-1. 금속판과, 상기 금속판 상에 형성된 절연층과, 상기 절연층 상에 형성된 회로와, 상기 회로 상에 실장되는 출력용 반도체와, 상기 출력용 반도체를 제어하고, 상기 회로 상에 형성되는 제어용 반도체로 이루어지는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판의 제조 방법으로서, (1) 금속판의 절연층을 형성하는 측의 주면에 오목부를 형성하는 공정, (2) 상기 오목부와 상기 오목부 이외의 금속판 상에, 동일한 표면 높이까지 절연 접착제를 도포하는 공정, (3) 상기 절연 접착제의 표면에 금속박을 형성하고, 상기 절연 접착제를 경화시켜 금속 접합체로 하는 공정, (4) 상기 금속 접합체의 금속박을 가공하여 회로를 형성하는 공정으로 이루어지는 것을 특징으로 하는 금속 베이스 회로 기판의 제조 방법.

5-2. 상기 5-1 에 기재된 금속 베이스 회로 기판의 제조 방법으로 얻어진 금속 베이스 회로 기판으로서, 절연 접착제가 무기 필러를 함유하여 이루어진 수지로 이루어지고, 또한 경화 후의 열전도율이 1.3W/mK 이상인 것을 특징으로 하는 금속 베이스 회로 기판.

5-3. 절연 접착제를 충전시킨 오목부 상의 회로와 금속판 사이의 단위 면적당 정전 용량이 50pF/㎠ 이하이고, 또한 상기 오목부 이외 부분의 회로와 금속판 사이의 단위 면적당 정전 용량이 50pF/㎠ 이상 160pF/㎠ 이하인 것을 특징으로 하는 상기 5-2 에 기재된 금속 베이스 회로 기판.

1. 본 발명의 금속 베이스 회로 기판은, 제어용 반도체를 탑재하는 회로 부분 및 고주파 신호가 전달되는 회로 아래에 저정전 용량부가 매설되어 있어 제어용 반도체로부터 출력용 반도체로의 신호의 변형이 저감되어 있다. 또한, 출력용 반도체를 탑재하는 회로 부분의 아래는 일반적으로 열 방산성이 나쁜 상기 저정전 용량 부분은 형성되어 있지 않고 열 방산성이 우수한 절연층뿐이라는 점에서, 이것을 사용하여, 고주파 동작에 있어서도 오작동하기 어려운 혼성 집적 회로를 용이하게 얻을 수 있다.

2. 본 발명의 금속 베이스 회로 기판은, 상기 구조를 갖고 있기 때문에, 동일 회로 기판 상에 있어서도 부분적으로 회로 기판의 특성을 변화시킬 수 있는 특징이 있으며, 다양한 종류의 반도체 소자 등을 탑재할 수 있어, 예컨대, 출력용 반도체와 제어용 반도체를 함께 갖는 혼성 집적 회로 등에 바람직하게 사용할 수 있다. 또한, 회로 기판에 있어서 원하는 위치에 발열성 전자 부품이나 고주파 발생 기기를 적절히 배치할 수 있기 때문에, 본래 저응력성을 갖게 하기 위해 응력을 흡수할 수 있는 절연층을 두껍게 설계하려 하였으나 트레이드 오프로 열저항이 커져 버리는 종래 기술의 문제점을 해결할 수 있다. 그 결과로서, 탑재된 칩 저항 등의 전자 부품의 내(耐)히트 사이클성을 향상시키는 등의 효과까지도 얻을 수 있다.

3. 본 발명의 금속 베이스 회로 기판은, 발열량이 많은 제어용 반도체를 포함하는 복수의 반도체를 갖는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판으로서, 상기의 구조를 채용함으로써, 즉 제어용 반도체와 직접 접속되어 있는 회로 아래에 저유전 부분을 존재하게 함으로써, 제어용 반도체의 동작 특성을 확보하면서, 제어용 반도체에서 발생한 열이 회로 그리고 절연층을 통해, 바로 금속판으로 방산된다. 예컨대, 종래의 금속 베이스 회로 기판에서는 적용할 수 없었던 매크로 스트립 라인 등의 고주파 필터, 고주파 전원, 오디오용 디지털 증폭기 등의 혼성 집적 회로에도 적용이 가능해져, 산업상 새로운 용도를 확대할 수 있다.

또한, 본 발명의 금속 베이스 회로 기판은, 상기의 구조에 추가하여, 저유전 부분이 특정한 형상을 갖고 있어, 더욱 특정한 용융 실리카 (산화규소) 가 무기 충전재로서 사용되고 있기 때문에, 한층 더 우수한 유전 특성을 갖고 있으며, 신뢰성 높게 반도체 소자가 동작할 수 있고, 나아가서는 혼성 집적 회로의 동작 신뢰성을 높일 수 있다.

4. 또한, 패임 부분의 상방에서 봤을 때 코너 부분이 0.4㎜ 이상인 곡률 반경 (둥금; roundness) 을 갖고 있는 구성을 채용하고 있기 때문에, 저유전율 부분 내에서 응력의 집중이 회피되고, 저유전율 부분과 금속판이나 절연층과의 접착력을 높여, 열의 방산을 한층 더 조장할 수 있다.

5. 본 발명의 제조 방법에 의하면, 정전 용량이 작기 때문에 제어용 반도체를 탑재하는데 바람직한 부분과, 정전 용량은 약간 크지만 열전도성이 우수하기 때문에 출력용 반도체를 탑재하는데 바람직한 부분을 겸비하는 금속 베이스 회로 기판을 높은 수율로 얻을 수 있기 때문에, 금속판과, 상기 금속판 상에 형성된 절연층과, 상기 절연층 상에 형성된 회로와, 상기 회로 상에 실장되는 출력용 반도체와, 상기 출력용 반도체를 제어하고, 상기 회로 상에 형성되는 제어용 반도체로 이루어지는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판을 저렴하게 제공할 수 있다.

본 발명의 금속 베이스 회로 기판은, 경화 후의 열전도율이 1.3W/mK 이상인 절연 접착제를 사용하고 있기 때문에, 우수한 열 방산성이 확보되어, 신뢰성 높게 반도체 소자를 동작시킬 수 있으며, 나아가서는 혼성 집적 회로의 동작 신뢰성을 높일 수 있는 효과가 있다.

또한, 본 발명의 금속 베이스 회로 기판은, 단위 면적당 정전 용량이 50pF/㎠ 이하인 부분과 50pF/㎠ 이상 160pF/㎠ 이하인 부분을 겸비하고 있기 때문에, 전자(前者)에 제어용 반도체를 선택적으로 탑재함으로써, 혼성 집적 회로의 신뢰성을 한층 더 높일 수 있다.

도 1a : 종래 공지된 금속 베이스 회로 기판을 사용한 혼성 집적 회로의 일례를 나타낸다.
도 1b : 종래 공지된 금속 베이스 회로 기판을 사용한 혼성 집적 회로의 다른 일례를 나타낸다.
도 1c : 본 발명에 관련된 금속 베이스 회로 기판을 사용한 혼성 집적 회로의 일례를 나타낸다.
도 1d : 본 발명에 관련된 다른 금속 베이스 회로 기판을 사용한 혼성 집적 회로의 일례를 나타낸다.
도 1e : 본 발명에 관련된 금속 베이스 회로 기판의 제조법의 일례를 나타낸다.
도 2a : 본 발명에 관련된 금속 베이스 회로 기판과 그 제조 방법의 일례를 나타낸다.
도 2b : 본 발명에 있어서의 「수직 방향에서 바라보는」것을 설명하는 도면이다.
도 2c : 비교예 1 에 관련된 금속 베이스 회로 기판의 단면도이다.
도 2d : 비교예 2 에 관련된 금속 베이스 회로 기판의 단면도이다.
도 3a : 본원발명의 금속 베이스 회로 기판을 사용한 혼성 집적 회로의 일례를 나타낸다.
도 3b : 도 3a 의 혼성 집적 회로에 형성한 패임부를 나타낸다.
도 3c : 도 3a 의 혼성 집적 회로에 형성한 패임부의 평면도이다.
도 4a : 본원발명에 관련된 금속 베이스 회로 기판의 제조 방법을 설명하는 도면이다.
도 4b : 본원발명의 금속 베이스 회로 기판을 사용한 혼성 집적 회로의 일례를 나타내는 도면이다.

이하, 도면을 사용하여 본 발명을 설명한다.

도 1c 은 본 발명에 관련된 금속 베이스 회로 기판을 사용한 혼성 집적 회로를 설명한 도면이다. 본 발명의 금속 베이스 회로 기판은, 금속판 상에 절연층 (A, B) 을 개재시켜 형성된 회로와, 상기 회로 상에 실장되는 출력용 반도체와, 상기 출력용 반도체를 제어하고, 상기 회로 상에 형성되는 제어용 반도체로 이루어지는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판으로서, 상기 제어용 반도체를 탑재하는 회로 부분 (패드 부분) 의 하부에 저정전 용량 부분을 매설하고 있는 것을 특징으로 하고 있다. 즉, 본 발명에 관련된 금속 베이스 회로 기판은, 도 1c 에 예시되어 있는 바와 같이, 제어용 반도체 (1) 를 탑재하는 회로 부분 (패드부라고도 함) 그리고 고주파 신호가 전달되는 회로의 하부 및 그 근방에 저정전 용량부 (9) 를 매설한 구조를 가지며, 이 개소의 회로 기판의 정전 용량을 저하시키고 있기 때문에, 제어용 반도체 (1) 로부터의 신호의 변형을 저감시켜 출력용 반도체 그리고 혼성 집적 회로의 오동작을 저감, 방지할 수 있다는 특징을 갖는다.

또한, 도 1d 는 본 발명에 관련된 다른 금속 베이스 회로 기판을 사용한 혼성 집적 회로를 설명하는 도면이다. 금속판 (7) 상의 원하는 부분에 오목부가 형성되고, 그 오목부에 저정전 용량 부분 (9) 이 매설되고, 그 위에 절연층 (A) (4) 및 절연층 (B) (8) 을 개재시켜 회로가 형성되어 있는 구조를 갖고 있다.

본 발명에 있어서, 저정전 용량 부분 (9) 의 재질은 혼성 집적 회로에서 요망되는 정전 용량 특성에 따라, 저유전율의 물질을 적절히 선택하면 되는데, 무기 분체를 충전시킨 수지가 근접하는 금속판이나 절연층과의 접착성이 우수하다는 점에서 바람직하다. 또한, 상기 무기 분체를 충전시킨 수지의 유전율에 대해서는, 본 발명자의 검토에 의하면, 2∼9 일 때 본 발명의 목적이 달성되기 용이하여 바람직하다. 상기 무기 분체로는, 알루미나, 질화붕소, 마그네시아, 실리카, 질화규소, 질화알루미늄 등이 바람직하게 사용된다. 수지로는, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 각종 엔지니어 플라스틱이 바람직하게 사용된다. 또한, 유전율이 2∼9 인 것은, 상기 무기 분체와 수지의 종류 및 배합량을 선택함으로써 얻을 수 있다.

저정전 용량 부분 (9) 의 형상에 관하여, 그 공간은 제어용 반도체를 탑재하는 회로 및 고주파 신호가 전달되는 회로보다 크면 되지만, 그 두께에 대해서는, 동작 주파수나 저정전 용량 부분의 재질 등에 따라 정할 필요가 있다. 즉, 본 발명자들의 검토에 기초하면, 그 두께는 100㎛ 이상 1000㎛ 이하일 때 동작 특성이 우수한, 실용적인 혼성 집적 회로를 확실히 제작할 수 있다. 또한, 상기 두께에 대하여, 1000㎛ 를 초과하는 경우라 하더라도 기술적으로 문제가 없지만, 비용이 상승하는 문제가 생긴다.

또한, 본 발명의 금속 베이스 회로 기판에 있어서, 저정전 용량 부분을 포함하지 않는 회로 부분, 출력용 반도체의 하부에 관해서는, 도 1c 에 예시한 바와 같이 고방열성이 요구되기 때문에, 절연층 (A) 는 저정전 용량 부분 (9) 이 있는 부분의 절연층 (B) 에 비해 얇고, 또한 고 열전도성 재료로 구성하는 것이 바람직하다.

또한, 본 발명에 있어서, 절연층 (A), 절연층 (B) 는 모두 무기 분체를 충전시킨 수지로 구성되어 있다. 무기 분체는 알루미나, 질화붕소, 마그네시아, 실리카, 질화규소, 질화알루미늄 등이 바람직하게 사용된다. 수지로는, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 각종 엔지니어 플라스틱이 바람직하게 사용된다. 절연층 (A), 절연층 (B) 는 반드시 상이한 재질, 조성일 필요는 없지만, 상기한 바와 같이, 출력용 반도체 탑재부와 제어용 반도체 탑재부의 양자의 특성의 밸런스로부터 양자의 재질, 조성이 선택된다.

또한, 본 발명에 있어서, 제어용 반도체를 탑재한 회로 부분 (패드부라고도 함) 이, 금속판에 매설된 저정전 용량 부분 상에, 절연층 (B) 을 개재시켜 형성되어 있는 것이 바람직하다. 이러한 구조를 채용할 때, 절연층 (B) 이 회로측의 전면 (全面) 을 덮기 때문에 전기 신뢰성이 우수한 금속 베이스 회로 기판이 얻어진다. 또한, 후술하는 실시예와 같이, 복잡한 공정을 거치지 않기 때문에, 저렴하게 본 발명의 금속 베이스 회로 기판을 얻을 수 있다는 특징이 있다.

회로 (3) 는 구리, 알루미늄 또는 구리와 알루미늄의 클래드(clad)박 중 어느 것으로도 구성되지만, 와이어 본딩, 반도체나 히트 싱크 등의 부품류의 납땜이 용이해지도록 적절히 도금 처리 등이 실시되어 있는 것이 바람직하다. 금속판 (7) 은 열전도성이 우수한 재질의 것이라면 상관없지만, 알루미늄, 알루미늄 합금, 구리 및 구리 합금이 고 열전도라는 점에서 바람직하게 선택된다. 또한, 금속판 (7) 의 두께로는 특별히 제한은 없지만, 0.5㎜∼3.0㎜ 가 일반적으로 사용된다.

도 2a 의 (h) 는 본 발명에 관련된 금속 베이스 회로 기판의 일례를 나타낸 것이고, 도 2a 의 (a)∼(g) 는 그 제조 방법의 일례를 나타낸 것이다.

우선, 도 2a 의 (a) 는 금속 베이스 회로 기판에 사용되는 금속판으로서, 열전도성이 우수한 재질의 것이라면 어떠한 것이라도 상관없지만, 일반적으로는 알루미늄, 알루미늄 합금, 구리 및 구리 합금이 고 열전도라는 점에서 바람직하게 선택된다. 또한, 금속판의 두께로는 특별히 제한은 없지만, 0.5㎜∼3.0㎜ 가 일반적으로 사용된다.

본 발명의 금속 베이스 회로 기판을 얻기 위해, 도 2a 의 (b) 에 예시한 바와 같이 패임부를 형성한다. 이 가공 방법은 어떠한 방법이라 하더라도 상관없지만, 본 발명에 있어서, 상기 패임부는 금속판 상의 편면에 패임 부분이 주위 부분은 개방되어 있지 않은 상태에서 형성되어 있을 것이 필요하다. 이러한 구조로 함으로써, 금속 베이스판의 열수축에서 기인하는 응력으로 인하여, 절연층이 기판 측면 부분으로부터 박리되어 버리는 현상을 억제한다는 효과를 나타낼 수 있기 때문이다.

또한, 본 발명에 있어서, 상기 패임부의 형상과 크기에 관해서는, 본 발명자의 실험적 검토 결과에 의하면, 후술하는 바와 같이, 패임 부분의 최대 깊이가 금속판의 두께에 대해 10∼50% 인 것, 패임 부분의 수직 방향에서 바라본 크기가 금속판의 면적의 50% 이상을 차지하고 있는 것, 또한 패임 부분의 수직 방향에서 바라봤을 때의 형상에 있어서, 코너가, 곡률 반경이 2.5㎜ 이상인 것이 바람직하다. 여기에서, 상기의 수직 방향에서 바라본다는 것은, 도 2b 에 나타낸 방향을 의미하고 있다.

패임 부분의 최대 깊이가 금속판의 두께에 대해 10% 미만에서는, 본 발명의 효과가 명료하지 않은 경우가 있고, 50% 를 초과하는 경우에는 금속판 자체의 강도가 저하되어 변형되기 쉬워진다는 문제가 발생하기 쉬워지고, 패임 부분의 수직 방향에서 바라본 크기가 금속판의 면적의 50% 미만에서는 발명의 효과를 충분히 발휘할 수 없는 경우가 많아, 때로는 제어용 회로의 권회가 동일한 회로 기판 상에서 충분히 실시할 수 없는 경우가 있고, 또한 패임 부분의 수직 방향에서 바라봤을 때의 형상에 있어서, 곡률 반경이 2.5㎜ 미만인 코너가 존재할 때에는 그 코너부에서 고주파 특성이나 열 방산 특성이 복잡해져 기대한 대로의 효과를 얻을 수 없는 경우가 있는 등의 문제를 발생시키기 쉽기 때문이다.

다음으로, 도 2a 의 (d) 에 예시한 바와 같이, 상기 패임부의 공극과 상기 패임 부분이 존재하는 금속면 상의 양자에 동일한 재료로 이루어진 절연층을 형성한다. 절연층을 형성하는 재료가 수축되기 쉬운 성질을 갖는 경우에는, 도 2a 의 (c) 에 나타낸 바와 같이, 일단 패임부의 공극을 절연층을 형성하는 재료로 충전시키고, 수축이 안정된 후에, 상기 절연층 표면과 금속판 표면의 전면에 상기 절연층과 동일한 재질의 절연층을 형성하는 방법을 채용할 수도 있다.

본 발명에 있어서, 절연층으로는 전기 절연성을 충분히 가짐과 함께, 고 열전도성일 것, 또는 저유전율일 것, 또한 금속과의 접착력이 높을 것 등이 요망된다는 점에서, 일반적으로 후술하는 무기질 충전재를 함유하여 이루어진 수지로 구성된다. 구체적으로는, 본 발명의 무기질 충전재를 함유하여 이루어진 수지는, (1) 에폭시 수지를 주체로 하는 수지, (2) 폴리에테르 골격을 갖고, 주쇄(主鎖)의 말단에 1 급 아민기를 갖는 경화제, 및 (3) 무기 충전재를 조합하여 이루어진 경화성 수지 조성물로 이루어지고, 상기 경화성 수지 조성물을 사용하여 응력 완화성, 전기 절연성, 방열성, 내열성, 내습성이 우수한 경화물을 제공할 수 있다.

에폭시 수지로는, 비스페놀 F 형 에폭시 수지나 비스페놀 A 형 에폭시 수지 등의 범용의 에폭시 수지를 사용할 수 있지만, 디시클로펜타디엔 골격을 갖는 에폭시 수지, 나프탈렌 골격을 갖는 에폭시 수지, 비페놀 골격을 갖는 에폭시 수지 및 노볼락 골격을 갖는 에폭시 수지로부터 선택된 1 종 이상을, 전체 에폭시 수지 중 10 질량 퍼센트 이상 함유하면, 응력 완화성과 내습성의 밸런스가 더욱 향상된다. 노볼락 골격을 갖는 대표적인 에폭시 수지에는, 페놀노볼락형 에폭시 수지나 크레졸노볼락형 에폭시 수지가 있는데, 디시클로펜타디엔 골격, 나프탈렌 골격 또는 비페닐 골격과 노볼락 골격을 겸비하는 에폭시 수지를 사용할 수도 있다. 에폭시 수지로서, 상기의 골격을 갖는 에폭시 수지를 단독으로 사용해도 상관없다.

또한, 에폭시 수지를 주체로 하는 다른 수지로서, 페놀 수지, 폴리이미드 수지 등의 열경화성 수지나 페녹시 수지, 아크릴 고무, 아크릴로니트릴-부타디엔 고무 등의 고분자량 수지를 배합해도 되지만, 응력 완화성, 전기 절연성, 내열성, 내습성의 밸런스를 고려하면, 상기 고분자량 수지의 배합량은 에폭시 수지와의 합계량에 대해 30 질량 퍼센트 이하인 것이 바람직하다.

경화제는 폴리에테르 골격을 갖고, 주쇄의 말단에 1 급 아민기를 갖는 경화제 경화 후의 수지 조성물의 저장 탄성률을 낮추기 위해 사용하지만, 다른 경화제와 병용할 수 있다. 방향족 아민계 경화제를 병용하면, 응력 완화성, 전기 절연성, 내습성 등의 밸런스를 더욱 바람직하게 할 수 있다. 방향족 아민계 경화제로는, 디아미노디페닐메탄, 디아미노디페닐술폰, 메타페닐렌디아민 등을 사용할 수 있다. 페놀노볼락 수지 등의 경화제를 추가로 병용할 수도 있다.

무기 충전재로는, 전기 절연성이 양호하고, 또한 고 열전도율인 것이 사용된다. 이러한 것으로서 산화알루미늄, 질화알루미늄, 질화규소, 질화붕소, 실리카 등을 들 수 있으며, 단독계에서도 사용할 수 있고, 혼합계에서도 사용할 수 있다. 이들 중, 산화알루미늄은 입자 형상이 구상(球狀)이고 고충전 가능한 것을 저렴하게, 용이하게 입수할 수 있다고 하는 이유에서 바람직하다.

상기 기술한 경화성 수지 조성물을 절연층으로서 이용하는 경우에는, 상기 수지 조성물 중에 에폭시실란, 아미노실란 등의 실란 커플링제를 배합함으로써, 도체 회로와의 접착성을 한층 더 향상시킬 수 있다. 또한, 절연층으로서 이용하는 경우의 그 두께는, 응력 완화성, 방열성, 절연 신뢰성, 생산성 등을 고려하여 결정되지만, 통상적으로는 50∼150㎛ 정도이다.

본 발명에 있어서, 상기 무기질 충전재를 함유하여 이루어진 수지에 대하여, 경화 후의 저장 탄성률은 300K 에서 15000㎫ 이하가 바람직하다. 15000㎫ 를 초과하면, 응력 완화성이 떨어지는 경우가 있다. 한편, 하한값에 관해서는 특별히 정해야 할 이유는 없지만, 큰 외력이 가해졌을 때 변형되어 절연 신뢰성이 손상될 가능성도 남아 있어, 300K 에서 100㎫ 이상이 바람직하다.

다음으로, 도 2a 의 (d) 에서 나타나는 구조체의 절연층의 전면(全面)에, 금속박을 배치하고, 가열ㆍ일체화함으로써, 도 2a 의 (e) 에 예시한 구조체를 얻는다. 여기에서 사용하는 금속박은, 가공되어 회로가 된다는 점에서, 도전성이 우수한 금속의 박, 예컨대, 구리, 알루미늄, 니켈, 철, 주석, 은, 티타늄 중 어느 하나, 이들의 금속을 2 종 이상 함유하는 합금, 또는 상기 금속 또는 합금을 사용한 클래드박 등을 사용할 수 있다. 또한, 상기 박의 제조 방법은 전해법으로 제조한 것이어도 되고, 압연법으로 제조한 것이어도 되며, 박 상에는 Ni 도금, Ni-Au 도금, 땜납 도금 등의 금속 도금이 실시되어 있어도 상관없지만, 절연 접착층과의 접착성면에서 도체 회로의 절연 접착층에 접하는 측의 표면은 에칭이나 도금 등에 의해 미리 조면화 처리되어 있는 것이 한층 더 바람직하다.

도 2a 의 (e) 의 구조체의 상기 금속박의 소정 위치에, 에칭 레지스트를 도포 (도 2a 의 (f) 참조) 하고, 금속박을 소정의 에칭액을 사용하여 에칭하여 상기 금속박에 회로를 형성하고 (도 2a 의 (g) 참조), 그 후 에칭 레지스트를 박리함으로써, 도 2a 의 (h) 에 예시되는 본 발명에 관련된 금속 베이스 회로 기판을 얻을 수 있다.

본 발명의 금속 베이스 회로 기판은, 상기 구조상의 특징을 이용하여 예컨대, 상기 회로 형성시에, 공극부가 깊은 부분의 회로 상에는 제어용 반도체를 탑재하는 부분을 제작하고, 공극부의 깊이가 얕은 부분의 회로 상에는 출력용 반도체를 탑재하는 부분을 제작한다. 이렇게 함으로써, 제어용 반도체와 출력용 반도체의 양자를 갖는 혼성 집적 회로를 일 회로 기판 상에 형성할 수 있는 특징을 갖고 있기 때문에, 여러 가지 용도용의 혼성 집적 회로용 회로 기판으로서 바람직하다.

도 3a 은 본 발명에 관련된 금속 베이스 회로 기판을 사용한 혼성 집적 회로의 예이다. 그 혼성 집적 회로에 있어서는, 금속판 (31) 과, 절연층 (32) 과, 회로 (35) 로 이루어진 금속 베이스 회로 기판의 상기 회로 (35) 상에, 복수의 반도체, 즉 출력용 반도체 (37) 와 제어용 반도체 (38) 가 탑재되어 있다. 출력용 반도체 (37) 는, 열의 방산을 조장할 목적으로, 회로 (35) 와의 접속에 히트 스프레더 (36) 를 개재시키는 경우가 많지만, 이것을 사용하지 않는 경우도 있다. 또한, 제어용 반도체 (38) 는 통상적으로 큰 발열을 동반하지 않는다는 점에서 회로 (35) 에 히트 스프레더를 개재시키지 않고 접합되지만, 히트 스프레더를 개재시켜도 물론 상관없다. 또한, 도 3a 에 있어서, 제어용 반도체 (38) 로부터의 신호는 회로 (35) 및 본딩용 와이어 (34) 를 통해 출력용 반도체 (37) 에 전기적으로 접합되어 있다.

본 발명은 적어도 제어용 반도체 (38) 에 직접 전기 접속되어 있는 회로 아래에, 저유전율 부분 (33) 을 형성하고 있는 것을 특징으로 하고 있으며, 이러한 구조를 채용함으로써, 종래의 금속 베이스 회로 기판을 적용할 수 없었던, 제어용 반도체로부터의 보열 방산이 충분치 않고, 동작 시간을 충분히 확보할 수 없는 용도의 혼성 집적 회로에도 적용할 수 있다는 특징을 갖는다.

본 발명에 있어서, 금속판 (31) 을 대신하여 그 일부에, 그 금속판보다도 저유전율의 재질인 것을 치환하면 되고, 그 재질에 특별한 제한은 없다. 예컨대, 금속판 (31) 의 표면에 패임 부분을 형성하고, 그 패임 부분에 무기질 충전재를 함유하고 있는 수지를 충전시킨 것을, 종래 공지된 금속 베이스 회로 기판의 제조 방법을 공정을 크게 변경하지 않고 얻을 수 있다. 또한, 절연층 (32) 및 금속판 (31) 의 접합성이 풍부한 것을 선택하기 쉽다는 점에서 특히 바람직하다.

또한, 상기 패임 부분에 관해서는, 본 발명자의 검토에 의하면, 도 3b 에 나타낸 바와 같이, 그 측벽이 바닥면과 이루는 각도 : θ 가 35°∼65°의 경사를 갖고 있는 것이 바람직하다. 35°미만인 경우에는, 측벽부의 면적이 커져, 정전 용량을 확보하기 위해 패임 부분을 충분히 크게 할 필요가 있으며, 65°를 초과하는 경사인 경우에는 패임 부분의 측벽과 바닥면에 각이 있는 경우에 그 코너 부분에 공극을 잔류시키기 쉬워, 어느 경우에나 얻어지는 금속 베이스 회로 기판의 전기적 특성을 열화시키는 경우가 발생하기 쉬워진다. 또한, 패임 부분의 바닥면 형상에 관해서는, 특별히 이것을 정할 필요는 없지만, 평면 형상인 것이 금속판에 패임을 형성시키는 방법으로서, 프레스 가공, 절삭 가공 등의 기계적 방법 또는 화학 약품에 의한 에칭 등의 화학적 방법 등의 양산성이 우수한 제조 방법을 적용할 수 있다는 점에서 바람직하다.

또한, 패임부의 형상에 대해서는, 금속 베이스 회로 기판을 상방에서 바라봤을 때 오목부의 공간이, 혼성 집적 회로로서 사용될 때, 제어용 반도체를 탑재하는 회로, 고주파 등의 신호가 전달되는 회로보다 크면 된다. 두께 (깊이) 에 대해서는, 절연층을 형성하는 절연 접착제의 재질 등에 따라 다르지만, 통상적으로 50∼800㎛ 이면 된다. 또한, 패임부의 깊이는 개개의 패임부에 따라 변화해도 상관없지만, 어느 것이나 동일한 깊이로 할 때 한 번에 가공할 수 있다는 점에서 바람직하다.

또한, 본 발명에 있어서, 상기 패임 부분에 충전시키는 무기질 충전재를 함유하고 있는 수지에 대해서는, 저유전율이라면 어떠한 것이라도 상관없지만, 고 열전도성인 것이 바람직하다.

상기 무기질 충전재로는, 산화알루미늄, 산화규소, 질화알루미늄, 질화붕소 등을 들 수 있으며, 이 중 산화알루미늄, 산화규소, 질화붕소는 저유전율과 고 열전도율을 밸런스 양호하게 저유전율 부분을 얻을 수 있기 때문에 바람직하다. 무기질 충전재의 구성 입자의 형상에 특별히 규정은 없지만, 유동성의 향상을 위해 구상(球狀)인 것이 바람직하고, 또한 공동(空洞)을 갖는 무기질 충전재를 사용하면 저유전율 부분의 유전율이 더욱 저하되어 한층 더 바람직하다. 특히, 본 발명자의 검토 결과에 의하면, 평균 입경 0.3∼5.0㎛ 인 것을 3.5∼45.0 체적%, 평균 입경 6∼30㎛ 인 것을 18.0∼80.0 체적% 함유하고 있는 용융 실리카 (산화규소) 는 고충전성이 우수하다. 그 결과로서, 저유전율과 고 열전도율의 밸런스가 양호한 저유전율 부분이 안정적으로 확실히 얻어진다는 점에서 한층 더 바람직하다.

상기 수지에 관해서는, 에폭시 수지, 페놀 수지, 폴리이미드 수지 등의 열경화성 수지, 각종 엔지니어 플라스틱, 또는 폴리에틸렌, 폴리프로필렌, 염화비닐리덴, 폴리에틸렌테레프탈레이트, ABS 수지, AS 수지 등의 열가소성 수지, 또한 아크릴 수지, 실리콘 수지, 우레탄 수지 등을 사용할 수 있다. 이 중, 절연층과 동일한 수지를 사용하는 것이 바람직하고, 또 금속판과의 밀착성이 양호하다는 점에서 에폭시 수지가 바람직하게 사용된다.

본 발명에 있어서, 금속판으로는, 열전도성이 우수한 재질의 것이라면 어떠한 것이어도 상관없지만, 알루미늄, 알루미늄 합금, 구리 및 구리 합금이 고 열전도라는 점에서 바람직하게 선택된다. 또한, 금속판의 두께로는 특별히 제한은 없지만, 0.3㎜∼4.0㎜ 가 일반적으로 사용된다.

본 발명에 있어서, 절연층의 조성, 특성도 매우 중요하다. 절연층은 무기질 충전재를 함유하는 수지로 구성된다. 상기 무기질 충전재로는, 알루미나 (산화알루미늄), 질화붕소, 마그네시아 (산화마그네슘), 황산바륨, 산화아연, 실리카 (산화규소), 질화규소, 질화알루미늄 등의 전기 절연성의 무기 화합물이 사용되고, 알루미나, 질화붕소, 질화알루미늄, 실리카를 저렴하게 입수하기 용이하다는 점에서 바람직하게 사용된다. 이 중, 알루미나 및 질화알루미늄은 구상이고 고충전할 수 있으며, 매우 고 열전도성인 절연층을 용이하게 얻을 수 있다는 점에서 한층 더 바람직하게 선택된다.

수지로는, 에폭시 수지, 페놀 수지, 폴리이미드 수지 등의 열경화성 수지, 각종 엔지니어 플라스틱, 또는 폴리에틸렌, 폴리프로필렌, 염화비닐리덴, 폴리에틸렌테레프탈레이트, ABS 수지, AS 수지 등의 열가소성 수지, 또한 아크릴 수지, 실리콘 수지, 우레탄 수지, 불소 수지 등이 사용되는데, 특히 금속판과의 접합성이 풍부하다는 점에서 에폭시 수지가 바람직하게 선택된다.

즉, 본 발명에 있어서는, 무기질 충전재와 수지와의 조합에 관하여, 알루미나, 질화붕소, 질화알루미늄, 실리카의 1 종 이상을 함유하는 에폭시 수지가, 금속판이나 회로를 형성하는 금속박과의 밀착력이 높고, 또한 경화 후에 열전도율이 높은 절연층이나 정전 용량의 작은 절연층을 용이하게 얻을 수 있기 때문에, 바람직한 조합이다. 또한, 상기 저유전율 부분을 구성하는 무기질 충전재를 함유하는 수지에 대해서도 동일하다.

미경화 상태의 무기질 충전재를 함유하는 수지 (이하, 간단하게, 절연 접착제라고도 함) 의 소정 부분에 대한 도포 방법으로는, 일반적으로 롤 코터, 그라비어 코터, 기부 코터 (kiss roll coater), 스크린 인쇄 등이 사용된다. 또한, 절연제 접착제는 단일층 또는 복수층으로 한다. 복수층인 경우, 공정이 길어지는 만큼 비용이 상승되지만, 내절연 파괴 특성이 향상됨과 함께, 절연층의 두께 정밀도를 향상시킬 수 있다.

본 발명에 있어서, 회로 및 이것을 형성하기 위한 금속박의 재질로는, 구리, 알루미늄, 니켈, 철, 주석, 은, 티타늄 중 어느 하나, 이들의 금속을 2 종류 이상포함하는 금, 또는 상기 금속 또는 합금을 사용한 클래드박 등을 사용할 수 있다. 또한, 상기 금속박의 제조 방법은 전해법으로 제조한 것이어도 되고, 압연법으로 제조한 것이어도 되며, 금속박 상에는 Ni 도금, Ni-Au 도금, 땜납 도금 등의 금속 도금이 실시되어 있어도 상관없다. 절연 접착제와의 접착성의 점에서 금속박 (회로) 의 절연 접착제에 접하는 측의 표면은 에칭이나 도금 등에 의해 미리 조면화 처리되어 있는 것이 한층 더 바람직하다.

본 발명의 금속 베이스 회로 기판의 회로에는, 절연층을 통해 금속판에 접해 있는 것과, 절연층과 저유전율 부분을 통해 금속판에 접해 있는 것이 있다. 본 발명의 금속 베이스 회로 기판을 사용하여 혼성 집적 회로를 제조할 때, 후자의 회로 상에 저항 칩 및 콘덴서 칩 등의 제어용 전자 부품을 탑재함으로써, 제어용 반도체로부터의 신호의 변형을 저감시킬 수 있으며, 또 전자의 회로 상에 출력용 반도체나 제어용 반도체 등을 탑재함으로써, 반도체의 과도한 온도 상승과 그에 따른 오동작을 방지할 수 있다. 그 결과, 혼성 집적 회로 전체적으로 고신뢰성의 동작을 확보할 수 있다는 효과를 얻을 수 있다.

본 발명의 실시태양에서는, 상기 패임 부분에 관하여, 도 3c 에 나타낸 바와 같이, 상방에서 봤을 때 코너 부분이 0.4㎜ 이상의 곡률 반경 (둥금) 을 갖고 있다. 패임 부분의 형상에 대해서는, 일반적으로 저유전율 부분의 열전도성이 금속판의 그것보다 저하된다는 점에서, 저유전율 부분 상에 배선되는 회로의 형상을 따라 형성된다. 그 형상은, 일반적으로는 정방형이나 장방형, 또는 구형(矩形) 인 것이 채용되는 경우가 많지만, 때로는 삼각형, 오각형, 육각형 등의 다각형이나, 원형, 타원형의 둥근 형상인 것도 사용된다.

본 발명자는 이 패임 부분의 형상에 관하여 실험적으로 검토하여, 코너 부분이 0.4㎜ 이상의 곡률 반경을 갖고 있을 때, 패임의 코너 부분에 공극이 남는 일이 없어, 소정 특성을 갖는 금속 베이스 회로 기판을 안정적으로 얻을 수 있다는 지견을 얻어, 본 발명에 이른 것이다. 본 발명에 있어서는, 패임 부분 상에서 봤을 때의 형상이 다각형이든 둥근 형상이든, 그 가장 작은 코너 부분의 곡률 반경 (둥금) 이 0.4㎜ 이상의 크기를 갖는 것을 특징으로 하고 있다.

또한, 패임부의 형상에 대해서는, 금속 베이스 회로 기판을 상방에서 바라봤을 때, 제어용 반도체를 탑재하는 회로, 고주파 등의 신호가 전달되는 회로보다 크면 된다. 두께 (깊이) 에 대해서는, 절연층을 형성하는 절연 접착제의 재질 등에 따라 다르지만, 통상적으로 50∼800㎛ 이면 된다.

또한, 패임 부분의 요철에 관해서는, 특별히 이것을 정할 필요는 없지만, 평면 형상인 것, 즉 동일한 깊이로 하는 것이, 금속판에 패임을 형성시키는 방법으로서 프레스 가공, 절삭 가공 등의 기계적 방법 또는 화학 약품에 의한 에칭 등의 화학적 방법 등의 양산성이 우수한 제조 방법을 적용할 수 있다는 점에서 바람직하다.

도 4a 은 본 발명에 관련된 금속 베이스 회로 기판의 제조 방법을 설명하는 도면이다. 우선, 금속판 표면의 원하는 위치에 오목부를 형성한다 (도 4a 의 (1) 참조). 여기에서, 오목부를 형성하는 방법에 대해서는, 프레스 가공, 절삭 가공 또는 화학 약품에 의한 에칭 등의 종래 공지된 방법을 들 수 있다. 사용되는 금속판으로는, 열전도성이 우수한 재질의 것이라면 어떠한 것이라 하더라도 상관없지만, 알루미늄, 알루미늄 합금, 구리 및 구리 합금이 고 열전도라는 점에서 바람직하게 선택된다. 또한, 금속판의 두께로는 특별히 제한은 없지만, 0.3㎜∼4.0㎜ 가 일반적으로 사용된다.

금속판의 오목부 형상에 대해서는, 금속 베이스 회로 기판을 상방에서 바라봤을 때 오목부의 공간이, 혼성 집적 회로로서 사용될 때, 제어용 반도체를 탑재하는 회로, 고주파 등의 신호가 전달되는 회로보다 크면 된다. 그리고, 두께 (깊이) 에 대해서는, 절연층을 형성하는 절연 접착제의 재질 등에 따라 다르지만, 통상적으로 50∼500㎛ 이면 된다. 또한, 오목부의 깊이는 개개의 오목부에 따라 변화시켜도 상관없지만, 어느 것이나 동일한 깊이로 할 때 한 번에 가공할 수 있다는 점에서 바람직하다.

계속해서, 상기 오목부와 상기 오목부 이외의 금속판 상에 동일한 표면 높이까지 절연 접착제를 도포한다 (도 4a 의 (2) 참조). 절연 접착제의 도포 방법으로는, 일반적으로 롤 코터, 그라비어 코터, 기부 코터, 스크린 인쇄 등이 사용된다. 또한, 절연제 접착제는 단일층 또는 복수층으로 한다. 복수층인 경우, 공정이 길어지는 만큼 비용이 상승되지만, 내절연 파괴 특성이 향상됨과 함께, 절연층의 두께 정밀도를 향상시킬 수 있는 특징이 있다.

다음으로, 상기 절연 접착제의 표면에 금속박을 형성하여 금속 접합체 (도 4a 의 (3) 참조) 로 한 후, 상기 금속 접합체의 금속박을 가공하여 회로를 형성한다 (도 4a 의 (4) 참조). 본 발명에서 사용하는 금속박, 그리고 상기 금속박으로 형성된 회로의 재질로는, 구리, 알루미늄, 니켈, 철, 주석, 은, 티타늄 중 어느 하나, 이들의 금속을 2 종류 이상 함유하는 합금, 또는 상기 금속 또는 합금을 사용한 클래드박 등을 사용할 수 있다. 또한, 상기 금속박의 제조 방법은 전해법으로 제조한 것이어도 되고, 압연법으로 제조한 것이어도 된다. 금속박 상에는 Ni 도금, Ni-Au 도금, 땜납 도금 등의 금속 도금이 실시되어 있어도 상관없지만, 절연 접착제와의 접착성의 점에서 금속박 (회로) 의 절연 접착제에 접하는 측의 표면은 에칭이나 도금 등에 의해 미리 조면 처리되어 있는 것이 한층 더 바람직하다. 도 4b 는 본 발명의 금속 베이스 회로 기판의 제조 방법으로 얻어진 금속 베이스 회로 기판을 사용한 혼성 집적 회로의 일례를 나타낸 도면이다. 도 4b 에 예시한 바와 같이, 본 발명의 금속 베이스 회로 기판에는, 절연층이 국부적으로 두꺼운 부분 (금속판에 형성된 오목부에 상당) 상에 형성된 회로와, 절연층이 국부적으로 두껍지 않은 부분 (금속판의 오목부 이외의 부분에 상당) 상에 형성된 회로의 적어도 2 종이 형성되어 있다. 전자(前者)의 회로 상에 저항 칩 및 콘덴서 칩 등의 제어용 전자 부품을 탑재함으로써, 제어용 반도체로부터의 신호의 변형을 저감시킬 수 있으며, 또 후자의 회로 상에 출력용 반도체나 제어용 반도체 등을 탑재 함으로써 반도체의 과도한 온도 상승과 그에 따른 오작동을 방지할 수 있기 때문에, 혼성 집적 회로 전체적으로 고신뢰성의 동작을 확보할 수 있다.

본 발명에 있어서, 절연 접착제의 조성, 특성이 매우 중요하다. 본 발명에 있어서, 절연 접착제는 무기질 충전재를 함유하여 이루어진 수지로 구성된다. 상기 무기질 충전재로는, 알루미나 (산화알루미늄), 질화붕소, 마그네시아 (산화마그네슘), 황산바륨, 산화아연, 실리카 (산화규소), 질화규소, 질화알루미늄 등의 무기물이 바람직하게 사용된다. 수지로는, 에폭시 수지, 페놀 수지, 폴리이미드 수지 등의 열경화성 수지, 각종 엔지니어 플라스틱, 또는 폴리에틸렌, 폴리프로필렌, 염화비닐리덴, 폴리에틸렌테레프탈레이트, ABS 수지, AS 수지 등의 열가소성 수지, 또한 아크릴 수지, 실리콘 수지, 우레탄 수지 등이 바람직하게 사용된다.

상기 무기질 충전재와 상기 수지의 조합에 관해서는, 알루미나, 질화붕소, 질화알루미늄, 실리카의 1 종 이상을 함유하는 에폭시 수지가, 금속판이나 금속박과의 밀착력이 높고, 또한 경화 후에 열전도율이 높은 절연층이나 정전 용량이 작은 절연층을 용이하게 얻을 수 있기 때문에, 한층 더 바람직하다.

본 발명에 있어서, 절연 접착제가 경화 후의 열전도율이 1.3W/mK 이상인 것이 바람직하다. 상기 고 열전도율을 갖는 절연 접착제를 사용할 때, 보다 신뢰성이 높은 혼성 집적 회로가 얻어져, 예컨대 자동차, 철도 등의 차재용 혼성 집적 회로로서 사용할 수 있다.

또한, 본 발명에 있어서, 절연 접착제를 충전시킨 오목부의 회로와 금속판 사이의 단위 면적당 정전 용량이 50pF/㎠ 이하이고, 또한 상기 오목부 이외 부분의 회로와 금속판 사이의 단위 면적당 정전 용량이 50pF/㎠ 이상 160pF/㎠ 이하인 것이 바람직하다. 상기 구성으로 함으로써, 본 발명의 효과가 보다 한층 더 현저해져, 예컨대, 자동차, 철도 등의 차재용의 실용적인 혼성 집적 회로를 제공할 수 있다.

이하, 실시예에 기초하여, 본 발명의 금속 베이스 회로 기판 및 그 제조 방법에 대하여 상세히 설명한다.

실시예 1-1

도 1e 의 (1) 에 예시한 바와 같이, 50㎜×50㎜×(두께㎜) 인 알루미늄판 상의 원하는 위치에, 알루미나를 60 체적% 를 함유하여 에폭시 수지로 이루어지는 두께 20㎛ 의 절연층 (A) (10) 을 형성하고, 이 절연층 (A) 을 마스크로 하여 금속판 (7) 을 에칭하여 금속판 표면에 깊이 300㎛ 의 오목부 (11) 를 형성하였다 (도 1e 의 (2)).

금속판 (7) 의 오목부 (11) 에, 절연층 (A) (10) 과 동일한 표면 높이까지, 실리카를 60 체적% 를 함유하는 에폭시 수지를 충전시켜 저정전 용량 부분 (12) 을 형성하였다 (도 1e 의 (3)).

다음으로, 알루미나를 60 체적% 를 함유하고 있는 에폭시 수지로 이루어진 절연층 (B) (13) 을 두께 30㎛ 로 형성하고 (도 1e 의 (4)), 추가로 금속박 (14) 을 라미네이트하여 금속 베이스 기판을 얻었다 (도 1e 의 (5)).

상기 금속 베이스 기판을 사용하여, 저정전 용량부가 위치하는 금속박으로 제어용 반도체를 탑재하는 회로 (패드부) 및 기타 원하는 회로 (3) 를 형성하여, 출력용 반도체와 상기 출력용 반도체를 제어하는 제어용 반도체를 포함하는 혼성 집적 회로에 사용할 수 있는 금속 베이스 회로 기판을 제조하였다.

상기의 금속 베이스 회로 기판을 사용하여, 이 회로 상에 제어용 반도체로서 디지털 신호 IC, 출력용 반도체로서 MOS-FET 를 탑재한 디지털 증폭기 (혼성 집적 회로) 를 시험적으로 제작하고, 동작 주파수 600㎑ 에서 동작시킨 결과, 정상적으로 동작하는 것을 확인하였다.

실시예 1-2

실시예 1-1 에 있어서, 미리 일 주면 상에 오목부를 갖는 금속판을 에칭법으로 제조하고, 금속판 표면에 절연층 (A) 을 형성함으로써 도 1e 의 (2) 에 예시한 구조의 금속판을 준비하고, 그 이후에는 실시예 1-1 과 동일한 순서로 금속 베이스 회로 기판을 제조하고, 추가로 디지털 증폭기를 제조하여 동작시킨 결과, 동작 주파수 600㎑ 에서 1 시간 이상 계속해서 정상적으로 동작하는 것을 확인하였다.

비교예 1-1

알루미나를 60 체적% 함유한 에폭시 수지를 알루미늄판 상에 50㎛ 두께로 도포하고, 그 위에 구리박을 라미네이트하여 금속 베이스 기판을 제조하였다. 상기 금속 베이스 기판을 사용하여, 실시예 1-1 과 동일한 조작으로 금속 베이스 회로 기판을 얻고, 추가로 디지털 증폭기를 제조하여 동작을 확인했지만, 오동작하였다. 또한, 동작 주파수는 실시예 1-1 과 동일하게 600㎑ 로 하였다.

비교예 1-2

실리카 60 체적% 를 함유한 에폭시 수지를 알루미늄판 상에 300㎛ 두께로 형성하고, 구리박을 라미네이트하여 금속 베이스 기판을 제조하였다. 상기 금속 베이스 기판을 사용하여, 실시예 1-1 과 동일한 조작으로 금속 베이스 회로 기판을 얻고, 추가로 디지털 증폭기를 제조하여 동작을 확인하였다. 그 결과, 동작 주파수 600㎑ 에서 동작시킨 당초에는 정상적으로 동작했지만, 파워 트랜지스터의 발열로 인하여 5 초 동작 후에 동작하지 않게 되었다.

실시예 2-1 ∼ 실시예 2-4, 비교예 2-1, 비교예 2-2

50㎜×50㎜×2㎜ 의 알루미늄판 상의 원하는 위치에, 열경화형 레지스트 잉크를 도포하고, 알칼리 에칭에 의해, [표 2-1] 에 나타낸 바와 같이 다양한 크기, 깊이의 패임부를 형성한 후, 레지스트 잉크를 제거하였다.

그 후, 에폭시 수지로서 비스페놀 F 형 에폭시 수지 (에피코트 807 : 에폭시 당량=173, 유화 쉘 에폭시 주식회사 제조) 100 질량부, 실란 커플링제, γ-글리시독시프로필메틸디에톡시실란 (AZ-6165 : 닛폰 유니카 주식회사 제조) 5 질량부, 무기 필러로서 평균 입경 5㎛ 인 알루미나 (AS-50 : 쇼와덴코 주식회사 제조) 500 질량부를, 만능 혼합 교반기로 혼합하였다.

상기의 혼합물에 경화제로서 폴리옥시프로필렌아민 (제파민 T-403 : 테키사코 케미컬사 제조) 25 질량부, 폴리옥시프로필렌아민 (제파민 D2000 : 테키사코 케미컬사 제조) 20 질량부를 배합, 혼합한 수지로 이루어지는 두께 20㎛ 의 절연 재료를 상기 기술한 패임 부분에 충전시킴과 함께 절연층을 두께 30㎛ 로 형성하였다. 또한, 구리박을 라미네이트하여 금속 베이스 기판을 얻었다. 또한, 상기의 금속 베이스 기판에 대하여, 구리박을 염화제2철 용액을 사용하여 에칭함으로써 칩 저항을 탑재할 수 있는 패드부를 갖는 회로를 형성하여 금속 베이스 회로 기판을 얻었다.

상기 금속 베이스 회로 기판에 대하여, 후술하는 히트 사이클 시험을 실시하고, 그 결과를 [표 2-1] 에 나타냈다.

<히트 사이클 시험 방법>

패드 사이에 칩 사이즈 2.0㎜×1.25㎜ 인 칩 저항을 납땜하고, -40℃ 7 분∼+125℃ 7 분을 1 사이클로 하여 시험한 후, 현미경으로 땜납 부분의 크랙의 유무를 관찰한다. 또한, 땜납 부분의 크랙의 발생이 50% 이상이 된 사이클수를 내히트 사이클성의 지표로 한다.

[표 2-1]

실시예 3-1

150㎜×150㎜×1.5㎜ 의 알루미늄판 상의 원하는 위치에, 열경화형 레지스트 잉크를 도포하고, 에칭에 의해 깊이 300㎛, 패임 부분의 측벽의 경사를 43°로 형성한 후, 레지스트 잉크를 제거하였다.

그 후, 비스페놀 A 형 액상 에폭시 수지 (제펜 에폭시 레진사 제조, EP828) 로 평균 입경 2㎛ 인 알루미나 (닛폰 경금속사 제조, LS-20) 를 45 체적% 함유하도록 배합하고, 혼합하여 절연 접착제 A 를 제조하였다.

또한, 비스페놀 A 형 액상 에폭시 수지 (제펜 에폭시 레진사 제조, EP828) 로 평균 입경 1.7㎛ 인 용융 구상 실리카 (전기 화학 공업사 제조, FB-1SDX) 37 체적% 와 평균 입경 11.3 인 용융 구상 실리카 (전기 화학 공업사 제조, FB-550) 를 40 체적% 함유하도록 배합하고, 혼합하여 절연 접착제 B 를 제조하였다.

절연 접착제 B 를, 상기 패임부를 갖는 알루미늄판 상에 도포한 후, 상기 절연 접착제 A 를 패임부 이외 부분의 절연층의 두께가 50㎛ 가 되도록 도포하였다. 또한, 구리박을 상기 절연 접착제 A 상에 라미네이트하여 금속 베이스 기판을 얻었다.

상기 금속 베이스 기판에 대하여, 원하는 위치를 에칭 레지스트로 마스크하여 구리박을 에칭한 후, 에칭 레지스트를 제거하여 세정 건조시킴으로써 회로를 형성하고, 금속 베이스 회로 기판으로 하였다. 회로 형성시에, 상기 패임 부분이 있는 위치에 제어용 반도체로부터 직접 전기 접속되는 저항 칩이나 콘덴서가 탑재되는 회로를 형성하고, 또 상기 패임 부분이 없는 위치에는, 출력용 반도체나 제어용 반도체를 탑재하는 회로를 형성하였다.

상기 조작으로 얻어진 금속 베이스 회로 기판에 대하여, 절연 파괴 전압 및 단위 면적당 정전 용량을 측정하였다. 절연 파괴 전압의 측정은 JIS C2110 에 기초하여 측정하였다. 또한, 상기 단위 면적당 정전 용량의 측정시에는, LCR 미터에 의해 측정 주파수 1㎒ 일 때의 정전 용량을 구함과 함께, 그 측정 부분의 회로의 절연 접착제와 접하는 부분의 면적을 구하고, 상기 정전 용량을 상기 회로 면적으로 나누어 구하였다. 금속 베이스 회로 기판의 주요한 제조 조건과 측정 결과를 [표 3-1] 에 나타낸다.

[표 3-1]

다음으로, 상기 금속 베이스 회로 기판을 사용하여, 도 3a 에 예시되는 혼성 집적 회로를 제작하였다. 또한, 그 혼성 집적 회로는, 제어용 반도체로는 디지털 신호 IC, 출력용 반도체로서 MOS-FET 를 탑재한 디지털 증폭기이다. 이 혼성 집적 회로를 동작 주파수 1.2㎒ 에서 동작시킨 결과, 정상적으로 동작하는 것을 확인하였다.

비교예 3-1

실시예 3-1 에 있어서, 패임이 없는 평탄한 알루미늄판을 사용하고, 또 그 알루미늄판 상에 절연 접착제 (A) 를 50㎛ 의 두께로 도포한 것 이외에는, 실시예 3-1 과 동일한 순서로, 금속 베이스 기판, 그리고 금속 베이스 회로 기판을 제조하였다. 이 금속 베이스 회로 기판의 측정 결과는 [표 3-1] 에 동시에 나타냈다. 또한, 실시예 3-1 과 동일하게 디지털 증폭기를 제조하여 동작을 확인했지만, 오작동하였다.

실시예 4-1

*150㎜×150㎜×1.5㎜ 인 알루미늄판 상의 원하는 위치에, 열경화형 레지스트 잉크를 도포하고, 에칭에 의해, 상방에서 봤을 때 구형 (矩形) 이고 코너부의 곡률반경 (R) 이 0.6R 이상인 패임 부분을 깊이 300㎛ 가 되도록 형성한 후, 레지스트 잉크를 제거하였다.

또한, 비스페놀 A 형 액상 에폭시 수지 (제펜 에폭시 레진사 제조, EP828) 에 평균 입경 1.7㎛ 인 용융 구상 실리카 (전기 화학 공업사 제조, FB-1SDX) 37 체적% 와 평균 입경 11.3 인 용융 구상 실리카 (전기 화학 공업사 제조, FB-550) 를 40 체적% 함유하도록 배합하고, 혼합하여 절연 접착제 B 를 제조하였다.

상기 금속 베이스 기판에 대하여, 원하는 위치를 에칭 레지스트로 마스크하여 구리박을 에칭한 후, 에칭 레지스트를 제거하여 세정 건조시킴으로써 회로를 형성하고, 금속 베이스 회로 기판으로 하였다. 회로 형성시에, 상기 패임 부분이 있는 위치에 제어용 반도체로부터 직접 전기 접속되는 저항 칩이나 콘덴서가 탑재되는 회로를 형성하고, 또한, 상기 패임 부분이 없는 위치에는, 출력용 반도체나 제어용 반도체를 탑재하는 회로를 형성하였다. 상기 조작으로 얻어진 금속 베이스 회로 기판에 대하여, 절연 파괴 전압 및 단위 면적당 정전 용량을 측정하였다. 절연 파괴 전압의 측정은 JIS C2110 에 기초하여 측정하였다. 또한, 상기 단위 면적당 정전 용량의 측정시에는, LCR 미터에 의해 측정 주파수 1㎒ 일 때의 정전 용량을 구함과 함께, 그 측정 부분의 회로의 절연 접착제와 접하는 부분의 면적을 구하고, 상기 정전 용량을 상기 회로 면적으로 나누어 구하였다. 본 실시예에서 얻은 금속 베이스 회로 기판은 실시예 3-1 과 동일한 특성을 나타냈다.

또한, 상기 금속 베이스 회로 기판을 사용하여, 도 3a 에 예시되는 혼성 집적 회로를 제조하였다. 또한, 그 혼성 집적 회로는, 제어용 반도체로는 디지털 신호 IC, 출력용 반도체로서 MOS-FET 를 탑재한 디지털 증폭기이다. 이 혼성 집적 회로를 동작 주파수 1.2㎒ 에서 동작시킨 결과, 정상적으로 동작하는 것을 확인하였다.

실시예 5-1

150㎜×150㎜×1.5㎜ 인 알루미늄판 상의 원하는 위치에, 열경화형 레지스트 잉크를 도포하고, 에칭에 의해 깊이 200㎛ 인 오목부를 형성한 후, 레지스트 잉크를 제거하였다.

그 후, 비스페놀 A 형 액상 에폭시 수지 (제펜 에폭시 레진사 제조, EP828) 로 평균 입경 2㎛ 인 알루미나 (닛폰 경금속사 제조, LS-20) 를 45 체적% 함유하도록 배합하고, 혼합하여 절연 접착제를 제조하였다.

상기 절연 접착제를, 상기 오목부를 갖는 알루미늄판 상에 도포함으로써, 상기 오목부에 절연 접착재를 충전시킴과 함께 상기 오목부 이외 부분의 절연층의 두께가 60㎛ 가 되도록 하였다. 또한, 금속박을 상기 절연 접착제 상에 라미네이트하여 금속 베이스 기판을 얻었다. 이 때 사용한 절연 접착제에 대하여, 직경 10㎜, 두께 2㎜ 인 형상으로 경화시켜 열전도율 측정용 시편(試片)을 제작하여 평가한 결과, 1.5W/mK 이었다.

또한, 절연 접착제를 충전시킨 오목부 상의 회로와 금속판 사이의 단위 면적당 정전 용량은 35pF/㎠ 이고, 상기 오목부 이외의 부분 상의 회로와 금속판 사이의 단위 면적당 정전 용량은 120pF/㎠ 이었다. 또한, 상기 단위 면적당 정전 용량의 측정시에는, LCR 미터에 의해 측정 주파수 1MHz 일 때의 정전 용량을 구함과 함께, 그 측정 부분의 회로의 절연 접착제와 접하는 부분의 면적을 구하고, 상기 정전 용량을 상기 회로 면적으로 나누어 구하였다.

다음으로, 상기 금속 베이스 기판의 상기 오목부의 부분에는, 출력용 반도체를 제어하는 제어용 반도체를 포함하는 혼성 집적 회로를 형성하고, 또 상기 오목부 이외의 부분에는, 출력용 반도체나 제어용 반도체를 탑재한 회로를 형성하여, 금속 베이스 회로 기판으로 하였다.

다음으로, 상기 금속 베이스 회로 기판을 사용하여, 도 4b 에 예시되는 혼성 집적 회로를 제작하였다. 또한, 그 혼성 집적 회로는, 제어용 반도체로는 디지털 신호 IC, 출력용 반도체로서 MOS-FET 를 탑재한 디지털 증폭기이다. 이 혼성 집적 회로를 동작 주파수 600㎑ 에서 동작시킨 결과, 정상적으로 동작하는 것을 확인하였다.

실시예 5-2

실시예 5-1 에 있어서, 절연 접착제로서 알루미나 필러의 양을 60 체적% 함유한 에폭시 수지로 한 것 이외에는, 실시예 5-1 과 동일한 순서로, 절연 접착제의 경화 시편, 금속 베이스 기판, 그리고 금속 베이스 회로 기판을 제조하였다. 이 때, 절연 접착제의 열전도율은 2.8W/mK 이고, 절연 접착제를 충전시킨 오목부 상의 회로와 금속판 사이의 단위 면적당 정전 용량은 45pF/㎠ 이고, 상기 오목부 이외의 부분 상의 회로와 금속판 사이의 단위 면적당 정전 용량은 140pF/㎠ 이었다.

실시예 5-1 과 동일하게 디지털 증폭기를 제조하여 동작시킨 결과, 동작 주파수 600㎑ 에서 1 시간 이상 계속해서 정상적으로 동작하는 것을 확인하였다.

비교예 5-1

실시예 5-1 에 있어서, 오목부가 없는 평탄한 알루미늄판을 사용하고, 또 그 알루미늄판 상에 절연 접착제를 60㎛ 두께로 도포한 것 이외에는, 실시예 5-1 과 동일한 순서로 절연 접착제의 경화 시편, 금속 베이스 기판, 그리고 금속 베이스 회로 기판을 제조하였다. 절연 접착제의 경화체의 열전도율은 1.5W/mK 이고, 회로와 금속판 사이의 단위 면적당 정전 용량은 123pF/㎠ 이었다.

또한, 실시예 5-1 과 동일하게, 디지털 증폭기를 제조하여 동작을 확인하였다. 그 결과, 동작 주파수 600㎑ 에서 동작시켰지만, 오동작하였다.

비교예 5-2

실시예 5-1 에 있어서, 오목부가 없는 평탄한 알루미늄판을 사용하고, 또 그 알루미늄판 상에 절연 접착제를 260㎛ 의 두께로 도포한 것 이외에는, 실시예 5-1 과 동일한 순서로 절연 접착제의 경화 시편, 금속 베이스 기판, 그리고 금속 베이스 회로 기판을 제조하였다. 절연 접착제의 경화체의 열전도율은 1.5W/mK이고, 회로와 금속판 사이의 정전 용량은 32pF/㎠ 이었다.

또한, 실시예 5-1 과 동일하게 디지털 증폭기를 제조하여 동작을 확인하였다. 그 결과, 동작 주파수 600㎑ 에서 동작시킨 당초에는 정상적으로 동작했지만, 파워 트랜지스터의 발열로 인하여 5 초 동작한 후에는, 동작하지 않게 되었다.

본 발명의 금속 베이스 회로 기판의 제조 방법은, 상기 특징이 있는 금속 베이스 회로 기판을 확실히 안정적으로 제공할 수 있는 특징이 있어, 산업상 매우 유용하다.

본 발명의 금속 베이스 회로 기판은, 동일한 회로 기판 상에 있어서도 부분적으로 회로 기판의 특성을 변화시키는 특징이 있고, 다양한 종류의 반도체 소자 등을 탑재할 수 있어, 예컨대, 출력용 반도체와 제어용 반도체를 함께 갖는 혼성 집적 회로 등에 바람직하게 사용할 수 있으며, 또한 회로 기판에 있어서 원하는 위치에 발열성 전자 부품이나 고주파 발생 기기를 적절히 배치할 수 있고, 그 결과로서, 탑재된 칩 저항 등의 전자 부품의 내히트 사이클성을 향상시키는 등의 효과까지도 얻을 수 있다는 특징이 있기 때문에, 여러 가지 혼성 집적 회로용 회로 기판으로서 유용하다.

본 발명의 금속 베이스 회로 기판은, 정전 용량이 작기 때문에 출력용 반도체를 제어하는 저항 칩이나 콘덴서 등의 전자 부품을 탑재하는데 바람직한 회로 부분과, 정전 용량은 약간 크지만 열전도성이 우수하기 때문에 방열이 필요한 출력용 반도체나 제어용 반도체를 탑재하는데 바람직한 회로 부분을 겸비하고 있고, 동작 신뢰성이 높은 혼성 집적 회로를 제공할 수 있기 때문에, 산업상 매우 유용하다.

본 발명의 제조 방법에 의하면, 정전 용량이 작기 때문에 출력용 반도체를 제어하는 저항 칩이나 콘덴서 등의 전자 부품을 탑재하는데 적합한 부분과, 정전 용량은 약간 크지만 열전도성이 우수하기 때문에 방열이 필요한 출력용 반도체나 제어용 반도체를 탑재하는데 바람직한 부분을 겸비하는 금속 베이스 회로 기판을 높은 수율로 얻을 수 있기 때문에, 혼성 집적 회로에 사용되는 금속 베이스 회로 기판을 저렴하게 제공할 수 있어, 산업상 매우 유용하다.

또한, 본 발명의 명세서의 개시로서, 본 출원의 우선권 주장의 기초가 되는 일본 특허출원 제2003-110377호 (2003 년 4 월 15 일에 일본 특허청에 출원), 일본 특허출원 제2003-275979호 (2003 년 7 월 17 일에 일본 특허청에 출원), 일본 특허출원 제2003-326256호 (2003 년 9 월 18 일에 일본 특허청에 출원), 일본 특허출원 제2004-042993호 (2004 년 2 월 19 일에 일본 특허청에 출원), 일본 특허출원 제2004-055890호 (2004 년 3 월 1 일에 일본 특허청에 출원) 의 모든 명세서의 내용을 여기에 인용하여 받아들이는 것이다.

1 : 제어용 반도체 2 : 출력용 반도체
3 : 회로 4 : 절연층 (A)
5 : 본딩용 와이어 6 : 히트 스프레더
7 : 금속판 8 : 절연층 (B) 또는 수지 기판
9 : 저정전 용량 부분 10 : 절연층 (A)
11 : 오목부 12 : 저정전 용량 부분
13 : 절연층 (B) 14 : 금속박
15 : 회로 (패드부) 21 : 금속판
22 : 패임부 23 : 절연층
24 : 금속박 25 : 에칭 레지스트
26 : 회로 (금속박) 31 : 금속판
32 : 절연층 33 : 저유전율 부분
34 : 본딩용 와이어 35 : 회로
36 : 히트 스프레더 37 : 출력용 반도체
38 : 제어용 반도체 41 : 금속판
42 : 오목부 (공극부) 43 : 절연 접착제 (절연층)
44 : 금속박 45 : 회로
46 : 히트 스프레더 47 : 출력용 반도체
48 : 제어용 반도체 49 : 본딩 와이어

Claims

금속판과, 상기 금속판 상에 형성된 절연층과, 상기 절연층 상에 형성된 회로와, 상기 회로 상에 실장되는 출력용 반도체와, 상기 출력용 반도체를 제어하고, 상기 회로 상에 형성되는 제어용 반도체로 이루어지는 혼성 집적 회로에 사용되는 금속 베이스 회로 기판의 제조 방법으로서,
(1) 상기 금속판의 상기 절연층을 형성하는 측의 주면에 오목부를 형성하는 공정,
(2) 상기 오목부와 상기 오목부 이외의 금속판 상에, 동일한 표면 높이까지 절연 접착제를 도포하는 공정,
(3) 상기 절연 접착제의 표면에 금속박을 형성하고, 상기 절연 접착제를 경화시켜 금속 접합체로 하는 공정, 및
(4) 상기 금속 접합체의 금속박을 가공하여 회로를 형성하는 공정으로 이루어지는 것을 특징으로 하는 금속 베이스 회로 기판의 제조 방법.
제 1 항에 기재된 금속 베이스 회로 기판의 제조 방법으로 얻어진 금속 베이스 회로 기판으로서,
절연 접착제가, 무기 필러를 함유하여 이루어진 수지로 이루어지며, 또한, 경화 후의 열전도율이 1.3W/mK 이상이고,
상기 절연 접착제를 충전시킨 오목부 상의 회로와 금속판 사이의 단위 면적당 정전 용량이 50pF/㎠ 이하이며, 또한, 상기 오목부 이외 부분의 회로와 금속판 사이의 단위 면적당 정전 용량이 50pF/㎠ 이상 160pF/㎠ 이하인 것을 특징으로 하는 금속 베이스 회로 기판.
삭제