KR101095673B1 - 반도체소자의 랜딩플러그 형성방법 - Google Patents
반도체소자의 랜딩플러그 형성방법 Download PDFInfo
- Publication number
- KR101095673B1 KR101095673B1 KR1020070110494A KR20070110494A KR101095673B1 KR 101095673 B1 KR101095673 B1 KR 101095673B1 KR 1020070110494 A KR1020070110494 A KR 1020070110494A KR 20070110494 A KR20070110494 A KR 20070110494A KR 101095673 B1 KR101095673 B1 KR 101095673B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- landing plug
- layer
- film
- cell region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 68
- 230000002093 peripheral effect Effects 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 30
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 6
- 239000002002 slurry Substances 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 4
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 3
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
셀 영역 및 주변회로 영역으로 구분된 기판 상에 도전 패턴을 형성하고, 도전 패턴을 덮는 층간절연막을 형성한다. 셀 영역의 도전 패턴의 상부 표면이 드러나도록 층간절연막을 평탄화하고, 평탄화된 층간절연막 상에 하드마스크막을 형성한다. 하드마스크막 및 층간절연막을 패터닝하여 셀 영역의 도전 패턴 사이의 반도체기판 부분을 노출시킨 후, 하드마스크막을 제거한다. 하드마스크막이 제거된 기판 상에 랜딩플러그막을 형성하고, 제1 습식식각하여 셀 영역의 도전 패턴 상부 표면을 노출시킨 후, 제2 습식식각하여 하드마스크막 제거 과정에서 주변회로 영역 상부에 잔류된 하드마스크막을 제거하는 반도체소자의 랜딩플러그 형성방법을 제시한다.
랜딩플러그, 랜딩플러그하드마스크막, 단차, 주변회로 영역, 습식식각
Description
본 발명은 반도체소자의 형성방법에 관한 것으로, 보다 구체적으로 반도체소자의 랜딩플러그 형성방법에 관한 것이다.
반도체소자가 고집적화되면서 패턴이 미세화됨에 따라, 보다 우수한 특성의 반도체소자를 제조하기 위해 다양한 방법이 시도되고 있다. 특히, 셀 영역에 소자의 동작 효율을 높이고, 콘택마진을 보다 더 확보하기 위해 랜딩플러그가 도입되고 있다. 이때, 랜딩플러그를 형성하기 위한 과정에서 게이트전극을 절연시키기 위한 층간절연막 상에 랜딩플러그하드마스크막을 형성하고 있다. 랜딩플러그하드마스크막은 하부의 층간절연막과 식각선택비를 갖는 물질막을 이용하여 랜딩플러그콘택홀을 형성하기 위한 식각과정에서 식각마진을 보다 더 확보할 수 있는 역할을 한다.
그런데, 셀 영역과 주변회로 영역의 단차로 인해 후속 하드마스크막은 주변회로 영역에서 주변회로 영역에서 완전히 제거되지 않고 잔류하게 된다. 한편, 랜딩플러그를 형성하기 위해 수반되는 평탄화 예컨대, 화학기계연마(CMP;Chemical Mechanical Polishing) 공정에서는 셀 영역의 게이트전극에 포함된 하드마스크막 패턴을 연마정지막으로 타겟팅(targeting)하여 수행되고 있다. 그러나, CMP 공정 시 주변회로 영역에서 잔류된 랜딩플러그하드마스크막이 연마정지막으로 이용되어 CMP 특성을 저하시키게 된다. 이에 따라, 게이트전극이 완전히 분리되지 못하여 후속 비트라인콘택 또는 스토리지노드콘택 간에 자기정렬콘택(SAC;Self Align Contact) 불량(fail)을 유발하게 된다.
본 발명에 따른 반도체소자의 랜딩 플러그 형성방법은, 셀 영역 및 주변회로 영역으로 구분된 기판 상에 게이트 전극들, 게이트하드마스크패턴들 및 스페이서들을 형성하는 단계; 상기 게이트하드마스크패턴들 및 상기 스페이서들을 덮는 층간절연막을 형성하는 단계; 상기 셀 영역의 게이트하드마스크패턴의 상부 표면이 드러나도록 층간절연막을 평탄화하는 단계; 상기 평탄화된 층간절연막 상에 하드마스크막을 형성하는 단계; 상기 하드마스크막 및 층간절연막을 패터닝하여 셀 영역의 게이트 전극들 사이의 반도체기판 부분을 노출시키는 단계; 상기 하드마스크막을 식각하는 단계; 상기 하드마스크막 식각 시 상기 주변회로 영역 상에 잔류된 상기 하드마스막 부분을 덮고 상기 셀 영역의 게이트 전극들 사이를 채우는 랜딩플러그막을 형성하는 단계; 상기 셀 영역의 게이트하드마스크패턴 및 상기 잔류된 하드마스크막 부분을 노출하게 상기 랜딩플러막을 제1 습식식각하되, 상기 게이트하드마스크패턴 및 상기 잔류된 하드마스크 부분에 대한 식각선택비에 의해, 상기 잔류된 하드마스크 부분으로 하부의 상기 층간절연막 부분이 보호하며 랜딩플러그들로 분리하는 단계; 및 상기 주변회로 영역에 잔류된 하드마스크막을 제2 습식식각하여 제거하는 단계를 포함한다.
상기 하드마스크막은 실리콘나이트라이드막으로 형성하는 것이 바람직하다.
삭제
상기 랜딩플러그막은 폴리실리콘막으로 형성하는 것이 바람직하다.
상기 제1 습식식각하는 단계는, NH3 및 HF를 포함하는 혼합 식각용액을 이용하여 수행하는 것이 바람직하다.
상기 NH3 및 HF를 포함하는 혼합 식각용액은 NH3와, HF가 300:1의 비율을 갖 으며, HF가 49wt% 농도를 가지도록 조절하는 것이 바람직하다.
상기 NH3 및 HF를 포함하는 혼합 식각용액은 폴리실리콘막과 실리콘나이트라이드막과의 식각선택비가 500:1의 비율을 갖도록 조절하는 것이 바람직하다.
상기 제2 습식식각하는 단계는, H3PO4를 포함하는 식각액을 이용하여 것이 바람직하다.
상기 제2 습식식각을 수행하는 단계 이후에, 평탄화 공정을 수행하는 단계를 더 포함할 수 있다.
상기 평탄화 공정은 화학기계연마공정으로 이루어지는 것이 바람직하다.
상기 화학기계연마공정은 세리아 베이스 슬러리(seria base slurry)를 이용하여 수행하는 것이 바람직하다.
(실시예)
도 1을 참조하면, 트렌치 소자분리막(110)에 의해 활성영역이 설정된 반도체기판(100) 상에 게이트전극(120)을 형성한다. 이때, 반도체기판(100)은 셀 영역과 주변회로 영역으로 구분될 수 있다. 셀 영역은 게이트전극이 상대적으로 밀집된 패턴으로 형성되며, 주변회로 영역은 게이트전극 패턴 밀도가 상대적으로 고립된 패턴으로 형성될 수 있다.
구체적으로, 반도체기판(100) 상에 게이트절연막(121), 게이트도전막(123)을 형성한 후, 하드마스크를 위한 절연물질을 형성한다. 포토리소그라 피(photolithography) 공정 및 식각(etching)공정을 수행하여 게이트도전막(123) 및 게이트절연막(121)을 패터닝하여 게이트하드마스크 패턴(125)을 포함하는 게이트전극(120)을 형성한다. 게이트도전막(123)은 폴리실리콘막 및 금속막을 포함하여 형성할 수 있으나, 이에 한정되지 않는다.
게이트전극(120) 측벽에 스페이서(130)를 형성한다. 구체적으로, 게이트전극(120)을 덮는 스페이서막을 형성한 후, 이방석 식각하여 게이트전극(120) 사이의 반도체기판(100) 부분을 노출시키면서 게이트전극(120) 측벽에 스페이서(130)를 형성한다.
한편, 스페이서(130)를 형성하기 위한 식각 시 게이트전극(120)에 포함된 하드마스크막 패턴의 식각률이 달라서 하드마스크막 패턴(125)의 두께 차이가 발생하게 된다. 예컨대, 게이트전극(120)이 밀집된 패턴으로 형성된 셀 영역의 하드마스크막 패턴의 두께보다 고립된 패턴으로 형성된 주변회로 영역의 하드마스크막 패턴의 두께가 상대적으로 더 두껍게 남아있게 된다. 이에 따라, 후속 게이트전극(120)을 절연시키는 층간절연막 형성 시 셀 영역과 주변회로 영역 간의 단차가 유발될 수 있다.
반도체기판(100) 상에 게이트전극(120) 사이를 채우는 층간절연막(140)을 형성한 후, 게이트전극(120)의 상부 표면이 드러날 때까지 평탄화 공정 예컨대, 화학기계연마(CMP; Chemical Machanical Polishing) 공정을 수행한다. 층간절연막(140)은 산화막 예컨대, BPSG막으로 형성할 수 있다.
CMP 공정은 셀 영역을 타겟(target)으로 셀 영역에 형성된 게이트전극의 하 드마스크막 패턴을 식각종료점으로 수행하게 된다. 이때, CMP 공정과정에서 사용되는 HSS(High Selecivity Slurry)에 의해 셀 영역의 게이트하드마스크 패턴(125)의 표면이 드러나게 되면 CMP 공정이 종료된다. 이때, 게이트하드마스크 패턴(125)의 두께 차이에 의해 주변회로 영역에서 상대적으로 높게 형성된 층간절연막(140)은 CMP 과정에서 완전히 제거되지 않고, 잔류되어 셀 영역과 주변회로 영역 간의 단차가 발생하여 증창 양상(topology)이 불균일하게 된다.
도 2를 참조하면, 평탄화 공정을 수행한 기판(100) 상에 후속 랜딩플러그콘택 형성을 위한 랜딩플러그콘택하드마스크(LPCHM;Landing Plug Contact Hard Mask)막(160) 및 레지스트막(170)을 형성한다. 랜딩플러그콘택하드마스크막(160)은 실리콘나이트라이드(SiN)막으로 형성할 수 있다. 이때, 랜딩플러그콘택하드마스크막(160)은 하부의 형상 프로파일을 따라 형성되므로, 셀 영역에는 층간절연막(140)에 의해 분리된 게이트전극(120) 상에 형성되고, 주변회로 영역에는 잔류된 층간절연막(140) 상에 형성된다.
도 3을 참조하면, 포토리소그라피 공정을 수행하여 셀 영역의 게이트 전극 사이를 노출시키는 랜딩플러그콘택홀(141)을 형성한다. 구체적으로, 레지스트막에 노광 공정 및 현상공정을 수행하여 랜딩플러그콘택홀(141)이 형성될 영역을 노출시키는 레지스트막 패턴(171) 및 랜딩플러그콘택하드마스크막 패턴(161)을 형성하고, 랜딩플러그콘택하드마스크 패턴(161)을 식각마스크로 자기 정렬 콘택(SAC;Self Align Contact) 공정을 수행하여 셀 영역의 게이트전극(120) 사이의 반도체기판(100) 부분을 노출시키는 랜딩플러그콘택홀(141)을 형성한다. 랜딩플러그콘택 홀(141) 형성 시 게이트하드마스크막 패턴(125) 및 스페이서(130)가 식각에 대한 장벽층으로 작용하여 게이트도전막이 노출되어 손상되는 것을 방지할 수 있다.
도 4를 참조하면, 레지스트막 패턴 및 랜딩플러그콘택하드마스크막 패턴을 제거한 후, 랜딩플러그콘택홀(141)이 형성된 기판 상에 랜딩플러그막(180)을 형성한다. 랜딩플러그막(180)은 폴리실리콘막으로 형성할 수 있으며, 이에 한정되지 않는다.
그런데, 랜딩플러그콘택하드마스크막 패턴을 제거하는 과정에서 주변회로 영역에 잔류된 층간절연막(140) 상에 랜딩플러그콘택하드마스크막 패턴의 일부가 잔류하게 된다. 이에 따라, 잔류된 랜딩플러그콘택하드마스크막(161a) 상에 랜딩플러그막(180)이 형성되고, 후속 평탄화 공정 시, CMP 특성을 저하시켜 후속 비트라인콘택 불량(fail) 등을 유발시키게 된다.
도 5를 참조하면, 제1 습식 식각을 수행하여 셀 영역의 게이트전극(120)을 노드분리한다. 제1 습식식각은 NH3 및 HF를 포함하는 혼합 식각용액을 이용하여 수행할 수 있다. NH3 및 HF를 포함하는 혼합 식각용액은 폴리실리콘막, 실리콘나이트라이드막 및 실리콘옥사이드막 간의 높은 식각선택비에 의해, 셀 영역에서는 스페이서 및 랜딩플러그에서 식각을 멈추며, 주변회로 영역에서는 잔류된 랜딩플러그콘택하드마스크막(161a)에서 식각이 멈추게 된다. NH3 및 HF를 포함하는 혼합 식각용액은 NH3 와, HF가 300:1의 비율을 갖으며, HF의 농도는 49wt% 가 되도록 조절할 수 있다. 이때, NH3 및 HF를 포함하는 혼합 식각용액에 의해 폴리실리콘막과 실리콘나이트라이드막과의 식각선택비가 500:1의 비율을 갖는 것이 바람직하다.
도 6을 참조하면, 제2 습식식각을 수행하여 주변회로 영역에 잔류된 랜딩플러그하드마스크막(161a)을 제거한다. 제2 습식식각은 H3PO4를 포함하는 식각액을 이용하여 수행할 수 있다. H3PO4를 포함하는 식각액은 실리콘나이트라이드막, 실리콘옥사이드막 및 폴리실리콘막 간의 높은 식각선택비에 의해 셀 영역에서는 랜딩플러그에서 식각이 멈추며, 주변회로 영역은 층간절연막에서 식각이 멈추게 된다.
도 7을 참조하며, 평탄화 예컨대, CMP 공정을 수행하여 셀 영역과 주변회로 영역에서 동일한 두께를 가진 게이트하드마스크막 패턴을 형성하여 셀 영역과 주변회로 영역간의 단차를 제거한다. CMP 공정은 세리아 베이스 슬러리(seria base slurry)를 이용하여 수행할 수 있다.
본 발명에 따르면, 랜딩플러그를 형성하기 위한 CMP 공정 이전에, 습식식각을 통해 주변회로 영역에 잔류된 랜딩플러그하드마스크막을 제거하여 셀 영역 및 주변회로 영역의 증착 양상을 변화시켜 후속 CMP 공정의 연마 특성을 개선할 수 있다. 따라서, 주변회로 영역에서 잔류된 랜딩플러그하드마스크막에 의해 게이트전극이 완전히 분리되지 못하게 되어 후속 공정 진행 시 후속 비트라인콘택 또는 스토리지노드콘택 간에 SAC 불량(fail)을 방지할 수 있다.
이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 바람직한 기술적 사상 내에서 당 분야 에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1 내지 도 7은 본 발명에 따른 반도체소자의 콘택 플러그 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
Claims (10)
- 셀 영역 및 주변회로 영역으로 구분된 기판 상에 게이트 전극들, 게이트하드마스크패턴들 및 스페이서들을 형성하는 단계;상기 게이트하드마스크패턴들 및 상기 스페이서들을 덮는 층간절연막을 형성하는 단계;상기 셀 영역의 게이트하드마스크패턴의 상부 표면이 드러나도록 층간절연막을 평탄화하는 단계;상기 평탄화된 층간절연막 상에 하드마스크막을 형성하는 단계;상기 하드마스크막 및 층간절연막을 패터닝하여 셀 영역의 게이트 전극들 사이의 반도체기판 부분을 노출시키는 단계;상기 하드마스크막을 식각하는 단계;상기 하드마스크막 식각 시 상기 주변회로 영역 상에 잔류된 상기 하드마스막 부분을 덮고 상기 셀 영역의 게이트 전극들 사이를 채우는 랜딩플러그막을 형성하는 단계;상기 셀 영역의 게이트하드마스크패턴 및 상기 잔류된 하드마스크막 부분을 노출하게 상기 랜딩플러그막을 NH3 및 HF를 포함하는 혼합 식각용액을 이용하여 제1 습식식각하되, 상기 게이트하드마스크패턴 및 상기 잔류된 하드마스크 부분에 대한 식각선택비에 의해, 상기 잔류된 하드마스크 부분으로 하부의 상기 층간절연막 부분이 보호하며 랜딩플러그들로 분리하는 단계; 및상기 주변회로 영역에 잔류된 하드마스크막을 제2 습식식각하여 제거하는 단계를 포함하는 반도체소자의 랜딩플러그 형성방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 하드마스크막은 실리콘나이트라이드막으로 형성하는 반도체소자의 랜딩 플러그 형성방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 랜딩플러그막은 폴리실리콘막으로 형성하는 반도체소자의 랜딩 플러그 형성방법.
- 삭제
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 NH3 및 HF를 포함하는 혼합 식각용액은 NH3와, HF가 300:1의 비율을 갖으며, HF가 49wt% 농도를 가지도록 조절하는 반도체소자의 랜딩 플러그 형성방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 NH3 및 HF를 포함하는 혼합 식각용액은 폴리실리콘막과 실리콘나이트라이드막과의 식각선택비가 500:1의 비율을 갖도록 조절하는 반도체소자의 랜딩 플러그 형성방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 제2 습식식각을 수행하는 단계 이후에, 평탄화 공정을 수행하는 단계를 더 포함하는 반도체소자의 랜딩 플러그 형성방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제8항에 있어서,상기 평탄화 공정은 화학기계연마공정으로 이루어지는 반도체소자의 랜딩 플러그 형성방법.
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제9항에 있어서,상기 화학기계연마공정은 세리아 베이스 슬러리(seria base slurry)를 이용하여 수행하는 반도체소자의 랜딩 플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070110494A KR101095673B1 (ko) | 2007-10-31 | 2007-10-31 | 반도체소자의 랜딩플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070110494A KR101095673B1 (ko) | 2007-10-31 | 2007-10-31 | 반도체소자의 랜딩플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090044406A KR20090044406A (ko) | 2009-05-07 |
| KR101095673B1 true KR101095673B1 (ko) | 2011-12-19 |
Family
ID=40854971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070110494A KR101095673B1 (ko) | 2007-10-31 | 2007-10-31 | 반도체소자의 랜딩플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101095673B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101185988B1 (ko) * | 2009-12-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 메모리소자의 랜딩플러그컨택 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596834B1 (ko) * | 2003-12-24 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체소자의 폴리실리콘 플러그 형성방법 |
-
2007
- 2007-10-31 KR KR1020070110494A patent/KR101095673B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596834B1 (ko) * | 2003-12-24 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체소자의 폴리실리콘 플러그 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090044406A (ko) | 2009-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101696982B1 (ko) | 혼 형상 스페이서를 이용한 트렌치 형성 | |
| JP4711658B2 (ja) | 微細なパターンを有する半導体装置の製造方法 | |
| US7723229B2 (en) | Process of forming a self-aligned contact in a semiconductor device | |
| JP3786413B2 (ja) | 半導体素子の形成方法 | |
| KR100555512B1 (ko) | 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 | |
| KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| TW200828502A (en) | Method for fabricating landing plug contact in semiconductor device | |
| KR101095673B1 (ko) | 반도체소자의 랜딩플러그 형성방법 | |
| JP2008004881A (ja) | 素子分離構造部の製造方法 | |
| KR100356798B1 (ko) | 반도체 소자의 제조방법 | |
| KR100597594B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| KR100532968B1 (ko) | 반도체 장치의 패턴 형성 방법 | |
| KR100289661B1 (ko) | 반도체 소자의 제조방법 | |
| KR100673195B1 (ko) | 플래쉬 메모리 소자의 게이트 패턴 형성방법 | |
| KR100672132B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080100548A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100723769B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100967022B1 (ko) | 반도체 소자의 금속배선 및 그의 형성 방법 | |
| KR100772532B1 (ko) | 반도체 소자 제조 방법 | |
| KR101139463B1 (ko) | 반도체 소자의 제조 방법 | |
| CN1327488C (zh) | 在半导体器件中形成栅极的方法 | |
| KR100576462B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100431815B1 (ko) | 반도체소자의 제조방법 | |
| KR20030049390A (ko) | 랜딩 플러그 형성 방법 | |
| KR20100036100A (ko) | 반도체소자의 랜딩 플러그 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |