KR101092677B1

KR101092677B1 - 코인형 전기 이중층 커패시터 및 커패시터 실장체

Info

Publication number: KR101092677B1
Application number: KR1020107008123A
Authority: KR
Inventors: 마사시게 아시자키; 마사유키 사토; 나리오 니이보; 히로아키 히가시노
Original assignee: 파나소닉 주식회사
Priority date: 2007-12-18
Filing date: 2008-12-16
Publication date: 2011-12-09
Also published as: JPWO2009078169A1; US8325464B2; JP4978699B2; KR20100057902A; CN101903963B; WO2009078169A1; CN101903963A; US20100252314A1

Abstract

본 발명의 코인형 전기 이중층 커패시터는, 커패시터 소자와, 이 커패시터 소자에 전해액을 함침시켜 수납하는 하부 덮개와, 이 하부 덮개의 개구부를 절연성의 링형상 패킹을 개재하여 밀봉하는 상부 덮개와, 이 상부 덮개의 외표면에 한쪽의 단부를 접속한 상측 단자판과, 상기 하부 덮개의 외표면에 한쪽의 단부를 접속하고, 다른쪽의 단부에 관통 구멍을 설치한 하측 단자판을 구비하고, 상기 관통 구멍의 적어도 일부가, 하부 덮개의 바닥부에 위치하는 외표면에 의해 덮이지 않고 개구로 되어 배치된 구성으로 한 것이다.

Description

코인형 전기 이중층 커패시터 및 커패시터 실장체{COIN TYPE ELECTRIC DOUBLE-LAYERED CAPACITOR, AND CAPACITOR-PACKAGED ELEMENT}

본 발명은 전자 기기의 백업용 전원에 이용되고, 특히 전원등의 내부의 기판에 실장되는 코인형 전기 이중층 커패시터에 관한 발명이다.

근래, 여러가지 목적으로부터 전자 기기의 내부 장치의 소형화가 진행되어 가는 가운데 내부 장치를 구성하는 각 부품, 예를 들면 전원 등도 소형화가 요구되고 있다. 그러나, 소형화된 내부 장치에 있어서 이용하는 실장 기판도 소형화되기 때문에, 이 실장 기판에 대해서 실장하는 각 부품의 접속 면적을 충분히 확보할 수 없고, 각 부품의 고정 강도를 유지할 수 없는 것이 과제로 되어 있다. 또한, 이러한 부품으로서 코인형 전기 이중층 커패시터의 휴대용 전자 기기로의 탑재가 시작된 이래, 기기의 여러가지 이용 상황을 상정한 모든 방향으로부터의 충격에 견딜 수 있는 고정 강도가 코인형 전기 이중층 커패시터에 대해서도 요구되고 있다.

그런데, 효율적으로 대량생산하는 것을 고려하여 코인형 전기 이중층 커패시터를 실장 기판에 접속하기 위한 고정 방법으로서는, 리플로우에 의한 납땜이 일반적으로 행해지고 있다. 그러나, 이 리플로우에 의한 납땜을 이용하여, 코인형 전기 이중층 커패시터를 고정한 실장 기판을 대량 생산하는 경우에, 각각의 실장 기판마다 땜납에 의한 코인형 전기 이중층 커패시터의 고정 상태를 균일하게 하는 것이 어렵다. 따라서, 고정 강도가 충분하지 않고 코인형 전기 이중층 커패시터의 실장 기판에의 고정이 불충분한 것도 만들어지는 경우가 있다는 과제가 있었다.

이러한 종래의 코인형 전기 이중층 커패시터의 실장 기판에의 접속에 대한 과제에 대해서 도면을 이용하여 구체적으로 설명한다.

도 6a는, 종래의 코인형 전기 이중층 커패시터의 구성을 나타낸 상면도, 도 6b는, 그 코인형 전기 이중층 커패시터의 구성을 나타낸 측면도이다.

도 6a 및 도 6b에 나타내는 바와 같이, 종래의 코인형 전기 이중층 커패시터의 구조는, 전기의 축전 및 방전을 행하는 커패시터 소자(도시 생략)를 내부에 배치하여 금속제의 상부 덮개(601)와 하부 덮개(602)를 이용해 둘러싸고, 절연성을 가진 링형상의 패킹을 개재하여 코킹한 구조로 하고 있다. 그리고, 상부 덮개(601)와 하부 덮개(602)를 커패시터 소자와 전기적으로 접속함으로써, 상부 덮개(601)와 하부 덮개(602)는 각각 다른 극성을 가지게 되고, 코인형 전기 이중층 커패시터의 본체부를 구성하고 있다.

또, 상측 단자판(604)은, 상부 덮개(601)의 외표면(601a)과 전기적으로 접속되어 있다. 이 상측 단자판(604)은, 길이 방향으로 스텝 형상을 형성하고, 코인형 전기 이중층 커패시터보다 아래에 위치하는 실장 기판(도시 생략)과 접면한 상태로 전기적으로 접속되게 된다. 또한, 이 상측 단자판(604)이 실장 기판과 전기적으로 접속하는 길이 방향의 일단 부분에 도금 가공을 실시한 도금부(604b)를 가진 구성으로 되어 있다. 또한, 이 도금부(604b)의 폭방향의 양측면으로 절결부(607)가 설치되어 있다.

하측 단자판(603)은, 하부 덮개(602)의 외표면(602a)과 전기적으로 접속되어 있다. 하측 단자판(603)은 평판 모양이며, 이 하측 단자판(603)아래에 위치하는 실장 기판과 접면 한 상태로 전기적으로 접속되게 된다. 하측 단자판(603)도, 상측 단자판(604)과 같이 실장 기판과 전기적으로 접속되는 길이 방향의 일단 부분에 도금 가공을 실시한 도금부(603b)를 가진 구성으로 되어 있다. 또한, 상측 단자판(604)과 같이 이 도금부(603b)의 폭 방향의 양측면에 절결부(608)가 설치되어 있다.

이러한 구성으로 함으로써, 상측 단자판(604)과 하측 단자판(603)을 각각 실장 기판에 땜납을 통해 접속할 때에, 종래의 코인형 전기 이중층 커패시터는, 절결부(607, 608)를 설치함으로써, 도금부(603b, 604b)의 측면의 표면적이 확장되고, 땜납 필렛을 형성하는 면적이 증가한다. 이로 인해, 도금부(603b, 604b)와 실장 기판의 접속 부분의 면적을 증대시킬 수 있으므로 코인형 전기 이중층 커패시터의 실장 기판에의 고정 강도의 강화를 행할 수 있다.

즉, 도금부(603b, 604b)에 각각 절결부(607, 608)가 없는 경우에서는, 도금부(603b, 604b)의 길이 방향의 측면과 폭 방향의 양측면에 형성되는 땜납 필렛에 의해, 도금부(603b, 604b)와 실장 기판의 접속 부분이 고정되어 있다. 이에 대해서, 도금부(603b, 604b)에 각각의 절결부(607, 608)가 있는 경우에는, 도금부(603b, 604b)의 길이 방향의 측면에 형성되는 땜납 필렛이 절결부(607, 608)의 측면에도 형성되어 증가한다. 이로 인해, 도금부(603b, 604b)와 실장 기판의 접속 부분의 고정 강도를 효과적으로 강화할 수 있다.

또한, 이 선행 기술에 관한 문헌 정보로서는, 예를 들면, 특허 문헌 1이 알려져 있다.

그러나, 코인형 전기 이중층 커패시터에 관해서는 한층 더 소형화가 요구되고 있고, 또한 소형화된 코인형 전기 이중층 커패시터를 실장 기판에 접속했을 때의 고정 강도를 확보하는 것이 어렵다고 하는 과제가 있었다. 즉, 코인형 전기 이중층 커패시터를 실장 기판에 대해서 리플로우에 의한 납땜을 행할 때에, 한층 소형화되고, 또한 실장 기판과의 접속 부분의 고정 강도를 충분히 확보할 수 있는 코인형 전기 이중층 커패시터를 실현하는 것이 어렵다는 과제가 있었다.

(특허 문헌 1)일본국 특허공개 2007-208137호 공보

본 발명은, 상기 과제를 해결하고, 리플로우 납땜을 행해도 뛰어난 고정 강도를 가지며, 동시에 소형화도 이룬 코인형 전기 이중층 커패시터를 제공하는 것이다.

즉, 본 발명의 코인형 전기 이중층 커패시터는, 한 쌍의 전극이 절연성의 세퍼레이터를 개재하여 대면하도록 배치된 커패시터 소자와, 이 커패시터 소자에 전해액을 함침시켜 수납하는 하부 덮개과, 이 하부 덮개의 개구부를 절연성의 링형상 패킹을 개재하여 밀봉하는 상부 덮개와, 상기 상부 덮개의 외표면에 한쪽의 단부를 접속한 상측 단자판과, 상기 하부 덮개의 외표면에 한쪽의 단부를 접속하고, 다른쪽의 단부에 관통 구멍을 설치한 하측 단자판을 구비하고 있다. 그리고, 본 발명의 코인형 전기 이중층 커패시터는, 상기 관통 구멍의 적어도 일부가, 하부 덮개의 바닥부의 외표면에 의해 덮이지 않고 개구되어 있는 구성으로 이루어진다.

이와 같이, 하측 단자판의 실장 기판과 접속하는 부분에 관통 구멍을 설치한 구성으로 함으로써, 실장 기판에 땜납으로 고정할 때에, 땜납 필렛을 하측 단자판의 외주면 뿐만 아니라, 예를 들면 하측 단자판의 단부의 대략 중앙부에도 분산하여 형성할 수 있고, 실장 기판에의 고정 강도를 높일 수 있다.

또한, 하측 단자판에 있어서의 관통 구멍의 위치를, 관통 구멍이 하부 덮개의 바닥부의 외표면에 의해 덮이지 않고, 그 일부가 반드시 외기와 접하는 부분을 가지도록 개구되어 있는 구성으로 하고 있다.

이로 인해, 납땜할 때의 가스 제거를 확실히 행하고, 관통 구멍의 내주면을 덮는 땜납 필렛이 안정되게 형성되어 있다.

따라서, 실장 기판과의 접속 부분에 있어서 강한 고정 강도를 확보할 수 있다. 그것과 동시에, 코인형 전기 이중층 커패시터의 본체부로부터의 하측 단자판의 돌출 치수를 최소한으로 억제할 수 있으므로, 코인형 전기 이중층 커패시터의 소형화를 도모할 수 있다.

또, 본 발명의 커패시터 실장체는, 상기 기재의 코인형 전기 이중층 커패시터와, 이 코인형 전기 이중층 커패시터를 실장하는 실장 기판과, 이 실장 기판상에 상기 코인형 전기 이중층 커패시터를 전기적으로 접속하는 땜납을 구비하고 있다. 그리고, 커패시터 실장체는, 상기 코인형 전기 이중층 커패시터를 상기 실장 기판상에 상기 땜납으로 고정하는 경우에, 상기 하측 단자판의 상기 관통 구멍의 상기 내주면 및 상기 외주면에 각각 형성된 필렛과, 이들 필렛에 연속하여 상기 하측 단자판의 상면에 표출되어 퍼지는 땜납이, 상기 관통 구멍의 적어도 일부를 이용하여 일체로 되어 있는 구성으로 이루어진다.

이러한 구성으로 함으로써, 실장 기판과의 접속 부분에 있어서 강한 고정 강도를 확보할 수 있고, 동시에, 코인형 전기 이중층 커패시터의 본체부로부터의 하측 단자판의 돌출 치수를 최소한으로 억제할 수 있는 소형이고 컴팩트한 커패시터 실장체를 실현할 수 있다.

도 1a는 본 발명의 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터의 구성을 나타낸 측면도이다.
도 1b는 본 발명의 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터의 구성을 나타낸 하면도이다.
도 2는 본 실시의 형태 1에 있어서의 상측 단자판 및 하측 단자판에 접속하기 전의 코인형 전기 이중층 커패시터의 일부 절결 사시도이다.
도 3a는 본 발명의 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터가 실장 기판상에 땜납으로 고정된 경우의 단면도이다.
도 3b는 본 발명의 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터가 실장 기판상에 땜납으로 고정된 경우의 요부 확대 사시도이다.
도 4a는 본 발명의 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터의 요부를 나타낸 확대 사시도이다.
도 4b는 본 발명의 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터의 다른 예의 요부를 나타낸 확대 사시도이다.
도 4c는 본 발명의 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터의 요부를 나타낸 확대 사시도이다.
도 5a는 종래의 코인형 전기 이중층 커패시터의 요부를 나타낸 확대 사시도이다.
도 5b는 종래의 코인형 전기 이중층 커패시터의 다른 예의 요부를 나타낸 확대 사시도이다.
도 5c는 종래의 코인형 전기 이중층 커패시터의 다른 예의 요부를 나타낸 확대 사시도이다.
도 6a는 종래의 코인형 전기 이중층 커패시터의 구성을 나타낸 상면도이다.
도 6b는 종래의 코인형 전기 이중층 커패시터의 구성을 나타낸 측면도이다.

이하, 본 발명의 실시의 형태에 대해서, 도면을 이용해 설명한다. 이하의 도면에 있어서는, 같은 요소에 대해서는 같은 부호를 부여하고 있으므로 설명을 생략하는 경우가 있다.

(실시의 형태 1)

도 1a 및 도 1b는, 각각 본 발명의 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터의 구성을 나타낸 측면도 및 하면도이다.

도 2는, 본 발명의 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터의 상측 단자판 및 하측 단자판에 접속하기 전의 코인형 전기 이중층 커패시터의 일부 절결 사시도이다.

도 1a 및 도 1b에는, 상부 덮개(1), 하부 덮개(2), 하측 단자판(3), 상측 단자판(4), 관통 구멍(5) 등을 구비한 본 발명의 코인형 전기 이중층 커패시터의 구성이 나타나 있지만, 이것들의 상세한 것에 대해서는 후술한다.

우선, 도 2를 이용해 실시의 형태 1에 의한 코인형 전기 이중층 커패시터의 주요부를 구성하는 커패시터 소자(10)의 내부 구성의 설명을 행한다.

도 2에 있어서, 전극(6a 및 6b)은, 각각 정의 전극 및 부의 전극을 나타내고 있다. 전극(6a, 6b)에 있어서, 각각 알루미늄제의 집전체(7a, 7b)의 한쪽 면에 활성탄과 그 활성탄을 묶는 결착제와 도전조제로 구성된 분극성 전극층(8a, 8b)을 형성하고 있다. 그리고, 전극(6a, 6b)은, 서로 또 한쪽의 전극(6b, 6a)의 방향으로 분극성 전극층(8a, 8b)을 형성한 면이 대향하도록 설치되어 배치되어 있다. 이 전극(6a, 6b)을 통해, 콘덴서 내부에서 축적된 전기를 모으고 외부의 회로 등으로 방출하는 것이나, 다시 외부의 회로 등으로부터 전기를 축적하는 것이 가능하다. 또한, 집전체(7a, 7b)는, 일례로서 알루미늄의 도전층을 이용했지만, 은이나 동 등의 금속이나 카본 등의 도전층을 이용해도 된다. 또, 이 도전층에는 판형상의 것뿐만 아니라, 은페이스트나 금페이스트 등의 페이스트형상의 것을 이용해도 된다.

도 2에 나타내는 세퍼레이터(9)는, 절연성을 가지고, 예를 들면 종이제의 재료를 사용하고 있다. 세퍼레이터(9)는, 전극(6a, 6b)의 사이에 개재하는 위치에 설치되어 있다.

상술한 바와 같이 커패시터 소자(10)는, 전극(6a, 6b), 집전체(7a, 7b), 분극성 전극층(8a, 8b), 세퍼레이터(9)를 포함하여 도 2에 나타내는 바와 같이 구성되어 있다.

이와 같이 구성된 커패시터 소자(10)는, 예를 들면 구동용 전해액 등의 전해액(도시 생략)을 함침하여, 상부 덮개(1)와 하부 덮개(2)에 의해 상하로부터 사이에 끼워져 수납되어 있다. 이 때에 커패시터 소자(10)는 상부 덮개(1)의 개구부와 하부 덮개(2)의 개구부를 코킹하여 시일링되어 있다. 또 동시에, 상부 덮개(1)와 하부 덮개(2)는, 각각 커패시터 소자(10)의 전극(6a, 6b)의 집전체(7a, 7b)와 접속되어, 커패시터 소자(10)의 인출 전극의 역할도 담당하고 있다.

상부 덮개(1)와 하부 덮개(2)를 코킹할 때, 도 2에 나타내는 바와 같이 하부 덮개(2)의 내부 측면에 밀착하도록 절연성을 가진 링형상 패킹(11)을 설치하고 있다. 그리고, 상부 덮개(1)의 개구부의 선단에 상부 덮개(1)의 중심축으로부터 멀어지는 방향으로 굽힘 가공을 실시하여 굽힘 가공부(12)를 형성하고, 굽힘 가공부(12)와 링형상 패킹(11)이 압착하는 구성으로 하여 배치되어 있다. 그리고, 하부 덮개(2)의 개구부의 선단에 하부 덮개(2)의 중심축을 향해 컬링 가공을 행함으로써, 링형상 패킹(11)의 일부를 하부 덮개(2)의 개구부의 선단과 압착한다. 이로 인해, 굽힘 가공부(12) 이외의 상부 덮개(1)의 본체가, 굽힘 가공부(12)보다 내측에 있기 때문에, 상부 덮개(1)와 하부 덮개(2)의 직접적인 접촉을 링형상 패킹(11)에 의해 막은 상태로, 상부 덮개(1)와 하부 덮개(2)를 조합할 수 있다.

여기서, 상부 덮개(1)의 재료에는, 예를 들면 스테인리스강의 SUS(304) 등을 이용하고, 하부 덮개(2)의 재료에는, 예를 들면 고내식성 스테인리스를 이용하면 된다. 모두 내식성, 가공성이 뛰어난 재료이다.

다음에, 도 1a 및 도 1b를 이용해 본 실시의 형태 1의 코인형 전기 이중층 커패시터의 설명을 구체적으로 행한다. 도 2에 있어서 코인형 전기 이중층 커패시터의 커패시터 소자(10) 및 이것을 수납하는데 이용하는 상부 덮개(1) 및 하부 덮개(2)에 대해서 설명했기 때문에, 다음에 이것들에 접속된 하측 단자판(3)과 상측 단자판(4)에 대해서 설명한다.

우선, 상측 단자판(4)을 설명한다.

도 1a 및 도 1b에 나타내는 바와 같이 상측 단자판(4)은, 상부 덮개(1)에 대해서 용접 부분(4a)을 용접함으로써 전기적으로 접속되어 있다. 이 상측 단자판(4)의 용접 부분(4a)의 형상(도시 생략)은, 예를 들면 도 1b에 나타내는 하측 단자판(3)의 용접 부분(3a)과 같이 대략 삼각형을 이루고 있다. 또한, 상측 단자판(4)은, 용접 부분(4a)의 일단으로부터 평판부를 신장하고, 하부로 굴곡시키고, 이 평판부의 선단 부분에 평탄한 외부 접속 부분인 접속 부분(4b)을 가지는 구성으로 되어 있다.

또, 접속 부분(4b)은, 후술하는 하측 단자판(3)의 용접 부분(3a)과 대략 같은 높이로, 또한 평행이 되도록 구성하고 있다. 또한, 상측 단자판(4)의 소재에는, 예를 들면 스테인리스강의 SUS(304) 등을 이용하고 있다.

다음에, 하측 단자판(3)을 설명한다.

하측 단자판(3)은, 평판 형상이며, 하부 덮개(2)와 용접에 의해 전기적으로 접속되어 있는 부분인 용접 부분(3a)은, 접속 면적 및 용접 면적을 확보하기 위해서, 예를 들면 도 1b에 나타내는 바와 같은 대략 삼각형의 형상을 이루고 있다. 또한, 하측 단자판(3)은, 용접 부분(3a)의 일단으로부터 신장한 외부 접속 부분인 접속 부분(3b)을 가지는 구성으로 되어 있다. 또한, 하측 단자판(3)의 소재에는, 상측 단자판(4)과 같이, 예를 들면 스테인리스강의 SUS(304) 등을 이용하고 있다.

이 하측 단자판(3)의 외부 접속 부분인 접속 부분(3b)과 실장 기판의 표면상에 있는 랜드 부분(도시 생략)의 전기적인 접속은, 일반적으로 양산성을 고려하여 단시간에 간편하게 대량의 접속 처리를 할 수 있는 리플로우에 의한 납땜에 의해 행해진다. 본 실시의 형태 1에서 이용하는 땜납은, 예를 들면 크림 땜납이며, 예를 들면 주석, 동, 은, 그리고 플럭스 등이 주로 포함되어 있다. 또, 본 실시의 형태 1에서 하측 단자판(3)에 이용되고 있는 스테인리스강의 SUS(304)는, 융해한 땜납을 그 단체로는 표면에 부착시킬 수 없다. 이로 인해, 미리 접속 부분(3b)의 표면 전체에, 예를 들면 니켈의 플래시 도금을 우선 실시하고, 그 위에 주석 도금을 실시하여, 크림 땜납을 이용한 리플로우에 의한 납땜을 용이하게 할 수 있도록하고 있다.

또한, 하측 단자판(3)의 접속 부분(3b)에는, 관통 구멍(5)을 설치하는 구성으로 하고 있다. 일반적으로 리플로우에 의한 납땜은 접속 부분(3b)의 실장 기판과의 접면 부분에 있어서의 땜납의 접착 상태보다도, 접속 부분(3b)의 측면(3c)에 형성되는 땜납 필렛(이하 「필렛」라고 한다)의 형성 범위의 넓이에 의해, 그 개소에 있어서의 납땜의 고착 강도가 정해지게 된다. 왜냐하면, 필렛은 다른 접합 개소와 비교하여 땜납 내의 보이드(공동)가 적고, 그 결과, 구조상 땜납 자체의 강도가 높기 때문이다. 그래서, 접속 부분(3b)으로 되어 있는 하측 단자판(3)의 접속 부분(3b)의 단부에 있어서, 그 단부의 대략 중앙에 관통 구멍(5)을 설치하고 있다. 이로 인해, 접속 부분(3b)의 단부의 대략 중앙의 관통 구멍(5)의 내주면(5c)에 필렛을 형성한다. 이것은, 단지 필렛의 형성 범위를 접속 부분(3b)의 측면(3c)에 더하여 관통 구멍(5)의 내주면(5c)에까지 확대할 뿐만 아니라, 필렛을 접속 부분(3b)의 다른 복수의 개소로 분산하여 형성하고, 접속 부분의 고착 강도를 큰 폭으로 향상할 수 있다.

그리고, 코인형 전기 이중층 커패시터의 한층 더한 소형화를 도모하기 위해, 관통 구멍(5)을 설치하는 위치를 가능한 한 용접 부분(3a)에 근접시키고 있다. 이로 인해, 하측 단자판(3)이 하부 덮개(2)로부터 돌출하는 치수를 억제하는 것이다. 그러나, 관통 구멍(5)을 설치하는 위치가, 과도하게 용접 부분(3a)에 근접하면, 하부 덮개(2)의 바닥부의 외표면(2a)에 의해, 관통 구멍(5)의 개구부가 완전하게 덮이고 외기와 접하는 개구 면적이 제로가 되어 버린다. 이로 인해, 리플로우에 의한 납땜을 행할 때에, 땜납 상에 밀봉된 공간이 생기고, 이 밀봉된 공간의 내부의 압력에 의해 융해한 땜납이, 표면 장력을 이용해 접속 부분(3b)의 측면을 올라 가는 것이 곤란해지고, 필렛 형성이 불완전하게 되어 버린다. 그 결과, 접속 부분(3b)의 고착 강도가 저하되어 버린다.

그러나, 본 실시의 형태 1의 코인형 전기 이중층 커패시터는, 한 쌍의 전극(6a, 6b)이 절연성의 세퍼레이터(9)를 개재하여 대면하도록 배치된 커패시터 소자(10)와, 이 커패시터 소자(10)에 전해액을 함침시켜 수납하는 하부 덮개(2)와, 이 하부 덮개(2)의 개구부를 절연성의 링형상 패킹(11)을 개재하여 밀봉하는 상부 덮개(1)와, 이 상부 덮개(1)의 외표면(1a)에 한쪽의 단부를 접속한 상측 단자판(4)과, 상기 하부 덮개(2)의 외표면(2a)에 한쪽의 단부를 접속하고, 다른쪽의 단부에 관통 구멍(5)을 설치한 하측 단자판(3)을 구비하고 있다. 그리고, 본 실시의 형태 1의 코인형 전기 이중층 커패시터는, 상기 관통 구멍(5)의 적어도 일부가, 하부 덮개(2)의 바닥부의 외표면(2a)에 의해 덮이지 않고 개구되어 있다.

이와 같이, 하측 단자판(3)의 실장 기판(도시 생략)과 접속하는 부분에 관통 구멍(5)을 설치한 구성으로 함으로써, 실장 기판에 땜납으로 고정할 때에, 필렛을 하측 단자판(3)의 외주면(5d)뿐만 아니라, 예를 들면 하측 단자판(3)의 단부의 대략 중앙부에도 분산하여 형성할 수 있고, 실장 기판에의 고정 강도를 높일 수 있다.

또한, 하측 단자판(3)에 있어서의 관통 구멍(5)의 위치를, 관통 구멍(5)이 하부 덮개(2)의 바닥부에 배치된 외표면(2a)에 의해 덮이지 않고, 그 일부가 반드시 외기와 접하는 부분을 가지도록 개구(5e)로서 설치하고 있다. 이로 인해, 납땜할 때의 가스 제거를 확실히 행하고, 관통 구멍(5)의 내주면(5c)을 덮는 필렛이 안정되게 형성되어 있다.

따라서, 실장 기판과의 접속 부분에 있어서 강한 고정 강도를 확보할 수 있다. 그와 동시에, 코인형 전기 이중층 커패시터에 있어서 커패시터 소자(10)로부터의 하측 단자판(3)의 돌출 치수를 최소한으로 억제할 수 있으므로, 코인형 전기 이중층 커패시터의 소형화를 도모할 수 있다.

또, 상술의 코인형 전기 이중층 커패시터에 있어서 관통 구멍(5)을 설치하는 위치에 대해서는, 관통 구멍(5)의 개구부의 적어도 일부를 하부 덮개(2)의 외표면(2a)의 외형선이 횡단하는 위치에에 배치하고 있는 것으로 하고 있다. 그러나, 하부 덮개(2)의 바닥부의 외표면(2a)의 외형선의 외측에 관통 구멍(5)을 형성하여 배치하고 있어도, 관통 구멍(5)을 설치함으로써 얻어지는 필렛을 안정되게 형성하고 실장 기판과의 접속 부분에 있어서 강한 고정 강도를 확보하는 효과는 없어지지 않는다.

또, 하측 단자판(3)을 계단형상으로 하고, 하부 덮개(2)와의 용접 부분(3a)과, 실장 기판과의 접속 부분(3b)에 단차를 설치하는 구성으로 한 경우도, 하부 덮개(2)의 바닥부의 외표면(2a)에 의해 관통 구멍(5)의 개구부를 막지 않도록 함과 동시에 하측 단자판(3)의 하부 덮개(2)로부터의 돌출 치수를 억제할 수 있다. 따라서, 이 구성은, 도 6a 및 도 6b에 나타낸 종래의 코인형 전기 이중층 커패시터의 구성과 비교하면, 실장 기판에의 고정 강도를 보다 높일 수 있음과 더불어, 코인형 전기 이중층 커패시터 전체의 소형화를 도모할 수 있다. 한편, 상술의 평판형상의 하측 단자판(3)을 이용한 본 발명의 코인형 전기 이중층 커패시터의 경우와 비교하면, 코인형 전기 이중층 커패시터의 높이가 약간 높아진다.

또한, 본 실시의 형태 1에서는, 관통 구멍(5)의 형상은, 예를 들면 사각형상으로 했지만, 원형상, 타원형상, 삼각형상, 다각형상 등 관통 구멍(5)이 형성되어 배치된 것이면, 어떠한 형상이어도 같은 효과를 나타내는 것이다. 또, 관통 구멍(5)은 1개 뿐만 아니라 복수개가 형성되어 있어도 된다.

(실시의 형태 2)

도 3a는, 본 발명의 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터가 실장 기판상에 땜납으로 고정된 경우의 단면도이다. 도 3b는, 그 코인형 전기 이중층 커패시터가 실장 기판상에 땜납으로 고정된 경우의 사시도이다. 여기서 커패시터 소자(110)는 상부 덮개(101)와 하부 덮개(102)에 둘러싸여 배치되고, 이 상부 덮개(101)와 하부 덮개(102)는 링형상 패킹(111)을 개재하여 밀착되어 있다.

도 3a 및 도 3b의 코인형 전기 이중층 커패시터에 있어서, 도 1에 나타낸 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터와 상위한 점은, 다음에 설명하는 점이다.

즉, 도 3a 및 도 3b에 나타내는 바와 같이 하측 단자판(103)을 관통 구멍(105)의 위치에서, 실장 기판상에 땜납으로 고정할 때에, 관통 구멍(105)의 내주면(105c)에 필렛(113a)을 형성하고 있다. 그와 더불어 하측 단자판(103)의 상면(103c)에 표출되어 퍼져 있는 땜납(113c)과, 하측 단자판(103)의 외주면(103d)에 필렛(113b)을 형성하고 있다. 이들 필렛(113a, 113b)을 형성하고 있는 땜납과, 하측 단자판(103)의 상면(103c)에 표출되어 퍼져 있는 땜납(113c)이 일체가 되도록 배치하고 있는 점이 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터와 상위한 점이다. 또한, 상측 단자판(104)은 용접 부분(104a)을 통해 상부 덮개(101)와 전기적으로 접속되고, 하측 단자판(103)은 용접 부분(103a)을 통해 하부 덮개(102)와 전기적으로 접속되어 있다. 상측 단자판(104)은, 실시의 형태 1과 같이 도 3a에 나타내는 바와 같이 도중에 구부러진 형상을 하고 있고 접속 부분(104b)에 의해 실장 기판(114)에 전기적으로 접속되어 있다.

여기서, 코인형 전기 이중층 커패시터를 실장 기판(114)상에 땜납을 이용해 고정하는 경우, 관통 구멍(105)의 내주면(105c)에 필렛(113a)을 형성하고 있다. 또한, 이 필렛(113a)은, 내주면(105c)에 인접하여 접촉하도록 형성되어 있다. 이 때에, 필렛(113a)에 있어서, 융해한 땜납은 백 필렛을 형성할 뿐만 아니라, 관통 구멍(105)의 내주면(105c)을 기어 오르고, 하측 단자판(103)의 상면(103c)에 표출되어 퍼져 간다. 이러한 현상은, 땜납의 융해에 의해 땜납 내부로부터 가스 제거되어 생긴 공기의 일부가 관통 구멍(105)을 통과해 갈 때에 일어난다고 생각된다. 즉, 이 공기의 일부의 흐름이, 백 필렛을 형성하고자 하여 관통 구멍(105)을 오르는 땜납을 뒤에서 밀어 땜납이 퍼지는 데 더 힘을 부여한다. 이로 인해, 땜납은 접속 부분(103b)으로부터 상면(103c)으로 표출될 정도의 힘을 부여받는 결과에 의한 것이다.

한편, 하측 단자판(103)의 외주면(103d)에 있어서도, 융해한 땜납은, 백 필렛을 형성할 뿐만 아니라, 하측 단자판(103)의 단부의 외주면(103d)을 기어 오르고, 마찬가지로 하측 단자판(103)의 상면(103c)에 표출되어 퍼져 간다.

그러나, 땜납이, 관통 구멍(105)의 내주면(105c)으로부터 기어 올라 퍼지는 범위, 및 하측 단자판(103)의 단부의 외주면(103d)으로부터 기어 올라 퍼지는 범위에는 한계가 있다. 이 때문에, 하측 단자판(103)에 있어서의 관통 구멍(105)의 위치를, 관통 구멍(105)의 내주면(105c)으로부터 기어 올라 퍼지는 땜납과, 하측 단자판(103)의 단부의 외주면(103d)으로부터 기어 올라 퍼지는 땜납이 접촉할 수 있는 거리에 배치하고 있다.

이러한 배치로 구성함으로써, 관통 구멍(105)의 내주면(105c)로부터 기어 올라 퍼지는 땜납과, 하측 단자판(103)의 단부의 외주면(103d)로부터 기어 올라 퍼지는 땜납이 접촉하여 일체가 된다. 즉, 필렛(113a, 113b)이 땜납(113c)에 의해 접속되어 도 3a 및 도 3b에 나타내는 바와 같이 땜납으로 하여 일체가 된다.

이로 인해, 땜납이, 실장 기판(114)의 접속부가 되는 하측 단자판(103)의 단부의 대부분의 표면을 덮는다는 효과가 얻어지게 된다. 이 결과, 코인형 전기 이중층 커패시터가 실장 기판(114)에 고정되는 강도는, 필렛(113a, 113b)이 형성되어 이들 필렛(113a, 113b)만에 의한 고정 강도보다도, 훨씬 더 강한 고정 강도를 얻을 수 있다.

즉, 본 실시의 형태 2의 코인형 전기 이중층 커패시터는, 실장 기판(114)상에 땜납으로 고정되는 경우에, 관통 구멍(105)의 내주면(105c)과 하측 단자판(103)의 외주면(103d)에 땜납에 의한 필렛(113a, 113b)이 형성된다. 그와 더불어, 하측 단자판(103)의 상면(103c)에 형성된 땜납이 필렛(113a, 113b)과 일체가 되는 소정의 위치에, 하측 단자판(103)에 있어서의 관통 구멍(105)을 배치한 구성으로 하고 있다.

또한, 이 관통 구멍(105)은, 실장 기판(114)의 접속부가 되는 하측 단자판(103)의 단부에 가능한 한 가까운 위치에 근접하여 배치하고 있다. 이 때의 관통 구멍(105)이 근접하는 위치의 하한은, 하측 단자판(103) 자신의 기계 강도에 있어서, 하측 단자판(103)의 단부의 외주면(103d)과 관통 구멍(105)의 사이의 단자판의 재료 강도가 실장 기판(114)에 코인형 전기 이중층 커패시터를 접속하고 고정하는데 충분히 확보할 수 있는 정도까지로 하고 있다.

또, 관통 구멍(105)의 위치를, 관통 구멍(105)의 내주면(105c)으로부터 기어 올라 퍼지는 땜납과, 하측 단자판(103)의 단부의 외주면(103d)으로부터 기어 올라 퍼지는 땜납이 접촉할 수 있는 거리를 설정하는 수단으로서 이하의 구성으로 하는 것이 효과적이다.

즉, 하측 단자판(103)에 있어서의 관통 구멍(105)의 위치를 조정하는 이외에, 하측 단자판(103)의 단부의 외주면(103d)과 관통 구멍(105)의 사이에 있어서, 하측 단자판(103)의 두께를 부분적으로 얇게 한다. 이로 인해, 단자판의 재료 강도를 충분히 확보할 수 있음과 더불어, 관통 구멍(105)의 내주면(105c)으로부터 기어 올라 퍼지는 땜납과, 하측 단자판(103)의 단부의 외주면(103d)으로부터 기어 올라 퍼지는 땜납을 접촉하기 쉽게 할 수 있고, 이들 땜납을 일체화하기 쉽게 할 수가 있다.

그런데, 본 실시의 형태 2에 있어서, 도 3a 및 도 3b에 나타내는 바와 같이 상술의 코인형 전기 이중층 커패시터와, 이 코인형 전기 이중층 커패시터를 실장하는 실장 기판(114)과, 이 실장 기판(114)상에 상술의 코인형 전기 이중층 커패시터를 전기적으로 접속하는 땜납(113a, 113b, 113c)을 구비한 커패시터 실장체를 구성해도 된다. 그리고, 이 커패시터 실장체는, 상술의 코인형 전기 이중층 커패시터를 실장 기판(114)상에 땜납(113a, 113b, 113c)으로 고정하는 경우에, 하측 단자판(103)의 관통 구멍(105)의 내주면(105c) 및 외주면(103d)에 각각 형성된 필렛(113a, 113b)과, 이들 필렛(113a, 113b)에 연속해서 하측 단자판(103)의 상면(103c)에 표출되어 퍼지는 땜납(113c)이, 관통 구멍(105)의 적어도 일부를 이용해 일체로 되어 있는 구성으로 하고 있다.

이러한 구성으로 함으로써, 실장 기판(114)과의 접속 부분에 있어서 강한 고정 강도를 확보할 수 있고, 동시에, 코인형 전기 이중층 커패시터의 본체부로부터의 하측 단자판(103)의 돌출 치수를 최소한으로 억제할 수 있는 소형이며 컴팩트한 커패시터 실장체를 실현할 수 있다.

이하, 실시예를 이용하여 더 구체적으로 설명한다.

(실시예 1)

실시예 1은, 도 1a, 도 1b 및 도 2에 나타내는 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터의 일례에 대한 실시예이며, 이하의 순서에 의해 제작했다. 여기서, 도 4a는, 본 발명의 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터의 요부 확대 사시도이며, 이 도 4a도 아울러 이용하여 설명한다.

우선, 코인형 전기 이중층 커패시터의 커패시터 소자(10)를 포함하는 본체부를 이하의 순서로 작성했다. 도 2에 나타내는 바와 같이, 예를 들면 알루미늄제의 집전체(7a, 7b)의 각각의 한쪽 면에 활성탄과 그 활성탄을 묶는 결착제와 도전조제로 구성된 분극성 전극층(8a, 8b)을 각각 형성하고, 정의 전극(6a) 및 부의 전극(6b)으로 했다.

다음에, 분극성 전극층(8a, 8b)을 형성한 면을 서로 대향시켜 배치하고, 정의 전극(6a)과 부의 전극(6b)의 사이에, 예를 들면 절연성의 종이제의 세퍼레이터(9)를 개재시키고, 이것들을 적층함으로써 커패시터 소자(10)를 형성했다.

그 후, 커패시터 소자(10)에, 예를 들면 구동용의 전해액을 함침시켰다. 그 후에, 예를 들면 고내식성 스테인리스의 재료로 제작된 하부 덮개(2)에 커패시터 소자(10)를 수납했다. 이 때, 커패시터 소자(10)의 정의 전극(6a)의 집전체(7a)가 하부 덮개(2)에 접촉하도록 배치하고 있다.

다음에, 이 하부 덮개(2)의 개구부에, 절연성의 링형상 패킹(11)을 개재하여, 예를 들면 스테인리스강의 SUS(304)제의 상부 덮개(1)의 개구부를 맞췄다. 그리고, 상부 덮개(1)와 하부 덮개(2)를 맞춘 개소를 코킹하고, 상부 덮개(1)의 개구부와 하부 덮개(2)의 개구부에 링형상 패킹(11)을 압착시켜 밀봉했다. 이 때, 커패시터 소자(10)의 부의 전극(6b)의 집전체(7b)가 상부 덮개(1)에 접촉하도록 했다. 이상과 같이 하여 코인형 전기 이중층 커패시터의 커패시터 소자(10)를 포함하는 본체부를 제작했다.

계속해서, 이하의 순서로 상기 코인형 전기 이중층 커패시터의 본체부에 외부 단자판을 접속하여 표면 실장할 수 있도록 했다.

우선, 도 1a에 나타내는 바와 같이, 코인형 전기 이중층 커패시터의 본체부의 상면, 즉 상부 덮개(1)에, 예를 들면 스테인리스강의 SUS(304)제의 상측 단자판(4)을 접속했다. 이 상측 단자판(4)은, 미리 굴곡 가공해 두고, 실장 기판(도시 생략)과 접촉하는 부분에는, 평탄한 외부 접속 부분인 접속 부분(4b)을 설치해 두었다.

그 후, 도 1b 및 도 4a에 나타내는 바와 같이, 코인형 전기 이중층 커패시터의 본체부의 하면, 즉 하부 덮개(2)에, 예를 들면 스테인리스강의 SUS(304)제의 하측 단자판(3)을 접속했다. 이 때, 하측 단자판(3)의 한쪽의 단부를 하부 덮개(2)로부터 돌출시키도록 배치하고, 실장 기판과의 접속 부분(3b)을 설치하도록 했다. 이 접속 부분(3b)은, 예를 들면 사각형상의 두께 0.1㎜의 평판이며, 미리 형성된 관통 구멍(5)을 가지며, 이 관통 구멍(5)의 개구부가, 하부 덮개(2)의 바닥부의 외표면(2a)에 의해 완전하게는 덮이지 않도록 했다. 즉, 관통 구멍(5)의 적어도 일부가, 하부 덮개(2)의 바닥부에 위치하는 외표면(2a)에 의해 덮이지 않고 개구로 되어 배치되어 있다. 또, 도 4a에 나타내는 바와 같이, 하측 단자판(3)에 있어서의 관통 구멍(5)의 위치로서, 하측 단자판(3)의 접속 부분(3b)의 선단면으로부터의 거리(X) 및 하측 단자판(3)의 접속 부분(3b)의 양측 측면으로부터의 거리(Y)가, 예를 들면 모두 0.9㎜가 되도록 했다.

(실시예 2)

실시예 2는, 도 1a, 도 1b 및 도 2에 나타내는 실시의 형태 1에 있어서의 코인형 전기 이중층 커패시터의 다른 예를 나타낸 것이다. 또, 도 4b는, 본 발명의 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터의 다른 예의 요부 확대 사시도이며, 이 도 4b도 아울러 이용하여 설명한다.

도 4b에 나타내는 바와 같이, 실시예 2가 실시예 1과 상위한 점은, 관통 구멍(205)의 개구부 전체를 외부에 노출시켜 하부 덮개(2)에 숨지 않도록 하여 하측 단자판(203)의 접속 부분(203b)을 하부 덮개(2)에 접속한 것이다.

이러한 구성으로 함으로써, 코인형 전기 이중층 커패시터를 땜납에 의해 실장 기판상에 고정하는 경우에 발생하는 가스가, 관통 구멍(205)의 개구부로부터 보다 효율적으로 배출되고, 실장 기판에 코인형 전기 이중층 커패시터를 강하게 접속할 수 있다.

(실시예 3)

실시예 3은, 도 3a 및 도 3b에 나타내는 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터의 또 다른 예를 나타낸 것이다. 또, 도 4c는, 본 발명의 실시의 형태 2에 있어서의 코인형 전기 이중층 커패시터의 요부 확대 사시도이며, 이 도 4c도 아울러 이용하여 설명한다.

도 4c에 나타내는 바와 같이, 실시예 3이 실시예 1과 상위한 점은, 하측 단자판(103)의 접속 부분(103b)에 있어서의 관통 구멍(105)의 위치이다.

실시예 3에서는, 하측 단자판(103)에 있어서의 관통 구멍(105)의 위치로서, 관통 구멍(105)의 내주면(105c)으로부터 하측 단자판(103)의 접속 부분(103b)의 외주면(103d)까지의 거리(X＇) 및 하측 단자판(103)의 접속 부분(103b)의 양측 측면까지의 거리(Y＇)가, 예를 들면 각각 0.3㎜, 0.5㎜가 되도록 했다. 즉, 실시예 1과 비교하면, 하측 단자판(103)에 있어서의 관통 구멍(105)의 위치가, 하측 단자판(103)의 선단측인 외주면(103d)측에 더 근접해 있다.

(비교예)

비교예는, 상기 실시예 1 내지 3과 비교하여 본 발명의 코인형 전기 이중층 커패시터의 현저한 효과를 검증하기 위해서, 종래의 코인형 전기 이중층 커패시터에 대해서 이하에 나타내는 비교예 1 내지 3을 제작하여 비교했다.

도 5a는, 종래의 코인형 전기 이중층 커패시터의 요부를 나타낸 확대 사시도이다. 도 5b 및 도 5c는, 종래의 코인형 전기 이중층 커패시터의 다른 예의 요부를 나타낸 확대 사시도이다.

(비교예 1)

도 5a에 나타내는 바와 같이, 비교예 1이 실시예 1과 상위한 점은, 슬릿 구멍에 대신하여, 하측 단자판(303)의 접속 부분(303b)의 측면에 절결부(315)를 설치하고 있다. 그리고, 그 절결부(315)의 전체를 더 외부로 노출시키고, 하부 덮개(2)에 덮이지 않도록 하여 하측 단자판(303)을 하부 덮개(2)에 접속하고 있는 점이 상위한 것이다.

(비교예 2)

도 5b에 나타내는 바와 같이, 비교예 2가 실시예 1과 상위한 점은, 관통 구멍(405)의 개구부 전체를 하부 덮개(2)의 바닥부의 외표면으로 덮도록 하여 하측 단자판(403)의 접속 부분(403b)을 하부 덮개(2)에 접속한 것이다.

(비교예 3)

도 5c에 나타내는 바와 같이, 비교예 3이 실시예 1과 상위한 점은, 하측 단자판(503)의 접속 부분(503b)에 관통 구멍도 절결부도 설치하지 않도록 한 것이다.

여기서, 실시예 1 내지 3 및 비교예 1 내지 3의 코인형 전기 이중층 커패시터에 대해서, 각각 20개의 시료를 리플로우에 의해 제작했다. 즉, 예를 들면 피크 온도 260℃ 이상, 5초 이하의 일반적인 리플로우 조건 아래, 실장 기판상에 땜납으로 코인형 전기 이중층 커패시터를 고정했다. 그리고, 실장 기판상에 고정된 시료의 고착 강도를 비교 조사했다. 그 결과를 하기의 표 1에 나타낸다. 또한, 이 때의 크림 땜납 두께는, 예를 들면 100㎛ 내지 80㎛의 두께로 행했다.

또, 고착 강도의 측정 방법으로서는, 실장 기판에 있어서, 코인형 전기 이중층 커패시터를 실장한 위치에 관통 구멍을 뚫고, 이 관통 구멍으로부터 핀을 삽입하여 코인형 전기 이중층 커패시터를 밀어 올리고, 코인형 전기 이중층 커패시터가 빠져 버리는 한계 강도를 계측했다. 이 계측치를 일람표로서 정리한 것이 표 1이다.

이 표 1로부터 분명하듯이, 고착 강도의 평균치에 있어서 실시예 1 내지 3은 27N 이상, 33N 이하의 값의 범위를 나타내고, 비교예 1 내지 3은 17N 이상, 23N 이하의 값의 범위를 나타내고 있다. 따라서, 고착 강도의 평균치로부터 보아, 분명하게 본 발명의 실시예 1 내지 3의 시료의 쪽이 고착 강도가 강한 것을 알 수 있다. 이로 인해, 하측 단자판(3, 103, 203)에 관통 구멍(5, 105, 205)을 설치한 것에 의해, 비교예 1 내지 3과 비교하여 고착 강도가 크게 향상하고 있는 것을 알 수 있다.

또, 실시예 1은, 관통 구멍(5)의 개구부를 완전하게 덮지 않으면, 강한 고착 강도를 유지할 수 있고, 또한 하측 단자판(3)의 하부 덮개(2)로부터의 돌출 치수를 억제하고, 코인형 전기 이중층 커패시터를 소형화할 수 있다.

또, 실시예 3에서는, 하측 단자판(103)에 있어서의 관통 구멍(105)의 위치를 제어함으로써, 관통 구멍(105)의 내주면(105c)으로부터 기어 올라 퍼진 땜납과, 하측 단자판(103)의 단부의 외주면(103d)으로부터 기어 올라 퍼진 땜납이 접촉하여 일체화시키고 있다. 따라서, 하측 단자판(103)의 단부의 접속 부분(103b)의 대부분의 표면을 땜납으로 덮을 수 있다. 이 때문에, 관통 구멍(5, 205)을 설치했을 뿐인 실시예 1이나 실시예 2 이상으로 강한 고착 강도를 얻을 수 있다. 이것은, 표 1의 고착 강도의 평균치를 보아도 분명하고, 실시예 3의 고착 강도의 평균치는, 실시예 1 및 실시예 2의 고착 강도의 평균치의 1.2배의 강도를 나타내고 있다.

또한, 실시예 3을 예로 하면, 관통 구멍(105)의 내주면(105c)으로부터 기어 올라 퍼진 땜납과, 하측 단자판(103)의 단부의 외주면(103d)으로부터 기어 올라 퍼진 땜납을 안정되게 일체화하려면, 도 4c에 나타낸, X＇, Y＇의 치수의 상한치를 0.7㎜ 이하로 설정하면 된다. 여기서, X＇, Y＇의 치수의 상한치가 0.7㎜를 넘으면, 양산 공정에 있어서 땜납의 일체화가 불충분한 시료가 발생하는 경우가 있었다.

한편, 고착 강도에는, 하측 단자판(103) 자신의 기계 강도가 영향을 주기 때문에, X＇, Y＇ 치수의 하한치는, 0.2㎜ 이상으로 하면 된다. 즉, X＇, Y＇ 치수의 하한치가 0.2㎜보다 작아지면, 양산 공정에 있어서 하측 단자판(103)의 파단에 의해 고착 강도가 저하해 버리는 시료가 발생하는 경우가 있었다. 특히 하측 단자판(103)의 두께에 대해서, 크림 땜납의 두께가 동등 이하인 경우, 상기 치수 조건으로 하측 단자판(103)에 있어서의 관통 구멍(105)의 위치를 제어하면, 현저하게 고착 강도를 향상할 수 있다.

또한, 하측 단자판(103)에 있어서의 관통 구멍(105)의 위치를, 관통 구멍(105)이 하부 덮개(102)의 바닥부의 외표면에 의해 완전하게 덮이지 않고, 그 일부가 반드시 외기와 접하는 부분을 가지도록 설치한다. 이로 인해, 납땜할 때의 가스 제거를 확실히 행하고, 관통 구멍(105)의 내주면(105c)을 덮는 필렛이 안정되게 형성되고, 뛰어난 고착 강도를 얻을 수 있다. 그와 동시에, 코인형 전기 이중층 커패시터의 본체부로부터의 하측 단자판(103)의 돌출 치수를 최소한으로 억제할 수 있고, 코인형 전기 이중층 커패시터 전체의 소형화를 도모할 수 있다.

또, 도 3a 및 도 3b에 나타내는 바와 같은 코인형 전기 이중층 커패시터를 포함하는 커패시터 실장체를 구성하고 있는 경우에, 하측 단자판(103)의 상면(103c)에 표출되어 퍼지는 땜납(113c)이 필렛(113a, 113b)과 일체가 되는 소정의 위치에, 하측 단자판(103)에 있어서의 관통 구멍(105)을 배치하고 있다. 이러한 경우에 커패시터 실장체에 있어서의 상술의 땜납(113c)이 필렛(113a, 113b)과 일체가 되는 소정의 위치는, 하측 단자판(103)의 외주면(103d)으로부터의 관통 구멍(105)의 내주면(105c)까지의 거리가, 0.2㎜ 이상, 0.7㎜ 이하인 위치로 하고 있다.

이러한 구성으로 함으로써, 코인형 전기 이중층 커패시터에 있어서 설명한 내용과 같이, 뛰어난 고착 강도를 가지는 고신뢰성의 커패시터 실장체를 실현할 수 있다. 그와 동시에, 코인형 전기 이중층 커패시터의 본체부로부터의 하측 단자판(103)의 돌출 치수를 최소한으로 억제할 수 있으므로, 커패시터 실장체의 소형화 및 컴팩트화를 실현할 수 있다.

(산업상의 이용 가능성)

본 발명의 코인형 전기 이중층 커패시터는, 특히 실장 기판과의 접속에 있어서 뛰어난 기계 강도를 가지고 소형화에도 적합하기 때문에, 소형화를 추진할 수 있고 사용에 있어서 여러가지의 충격에 대한 내성을 필요로 하는 휴대 전자 기기 등의 전원의 백업용으로서 이용되는 것을 기대할 수 있어 유용하다.

1, 101:상부 덮개 2, 102:하부 덮개
3, 103, 203, 303, 403, 503:하측 단자판
3a, 4a, 103a, 104a:용접 부분
3b, 4b, 103b, 104b, 203b, 303b, 403b, 503b:접속 부분
3c:측면 4, 104:상측 단자판
5, 105, 205, 405:관통 구멍
5c, 105c:내주면 5d, 103d:외주면
5e:개구 6a, 6b:전극
7a, 7b:집전체 8a, 8b:분극성 전극층
9:세퍼레이터 10, 110:커패시터 소자
11, 111:링형상 패킹 12:굽힘 가공부
103c:상면 113a, 113b:필렛(땜납)
113c:땜납 114:실장 기판
315:절결부

Claims

한 쌍의 전극이 절연성의 세퍼레이터를 개재하여 대면하도록 배치된 커패시터 소자와, 이 커패시터 소자에 전해액을 함침시켜 수납하는 하부 덮개와, 이 하부 덮개의 개구부를 절연성의 링형상 패킹을 개재하여 밀봉하는 상부 덮개와, 상기 상부 덮개의 외표면에 한쪽의 단부를 접속한 상측 단자판과, 상기 하부 덮개의 외표면에 한쪽의 단부를 접속하고, 다른쪽의 단부에 관통 구멍을 설치한 하측 단자판을 구비하고,
상기 관통 구멍의 개구부의 적어도 일부를, 상기 하부 덮개의 상기 외표면의 외형선이 횡단하는 위치에 배치한, 코인형 전기 이중층 커패시터.
삭제
삭제
청구항 1에 있어서,
코인형 전기 이중층 커패시터를 실장 기판 상에 땜납으로 고정하는 경우에, 상기 관통 구멍의 내주면과 상기 하측 단자판의 외주면에 땜납에 의한 필렛이 형성됨과 더불어, 상기 하측 단자판의 상면에 형성된 땜납이 상기 필렛과 일체가 되는 소정의 위치에, 상기 하측 단자판에 있어서의 상기 관통 구멍을 배치한, 코인형 전기 이중층 커패시터.
청구항 4에 있어서,
상기 소정의 위치는, 상기 하측 단자판의 외주면으로부터의 상기 관통 구멍의 내주면까지의 거리가, 0.2㎜ 이상, 0.7㎜ 이하인, 코인형 전기 이중층 커패시터.
청구항 1에 기재된 코인형 전기 이중층 커패시터와,
이 코인형 전기 이중층 커패시터를 실장하는 실장 기판과,
이 실장 기판상에 상기 코인형 전기 이중층 커패시터를 전기적으로 접속하는 땜납을 구비하고,
상기 코인형 전기 이중층 커패시터를 상기 실장 기판상에 상기 땜납으로 고정하는 경우에, 상기 하측 단자판의 상기 관통 구멍의 내주면 및 외주면에 각각 형성된 필렛과, 이들 필렛에 연속하여 상기 하측 단자판의 상면에 표출되어 퍼지는 땜납이, 상기 관통 구멍의 적어도 일부를 이용하여 일체로 되어 있는, 커패시터 실장체.
청구항 6에 있어서,
상기 하측 단자판의 상면에 표출되어 퍼지는 상기 땜납이 상기 필렛과 일체가 되는 소정의 위치에, 상기 하측 단자판에 있어서의 상기 관통 구멍을 배치하고, 상기 소정의 위치는, 상기 하측 단자판의 상기 외주면으로부터 상기 관통 구멍의 내주면까지의 거리가, 0.2㎜ 이상, 0.7㎜ 이하인, 커패시터 실장체.