KR101086152B1 - 열 프로세싱 챔버용 실린더 - Google Patents

열 프로세싱 챔버용 실린더 Download PDF

Info

Publication number
KR101086152B1
KR101086152B1 KR1020040044023A KR20040044023A KR101086152B1 KR 101086152 B1 KR101086152 B1 KR 101086152B1 KR 1020040044023 A KR1020040044023 A KR 1020040044023A KR 20040044023 A KR20040044023 A KR 20040044023A KR 101086152 B1 KR101086152 B1 KR 101086152B1
Authority
KR
South Korea
Prior art keywords
cylinder
coating
wall
substrate
thermal processing
Prior art date
Application number
KR1020040044023A
Other languages
English (en)
Other versions
KR20040111061A (ko
Inventor
선다르 라마무르티
베다푸람에스. 액츄타라만
호통 팡
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20040111061A publication Critical patent/KR20040111061A/ko
Application granted granted Critical
Publication of KR101086152B1 publication Critical patent/KR101086152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Muffle Furnaces And Rotary Kilns (AREA)
  • Resistance Heating (AREA)

Abstract

본 발명에 따른 실린더는 코어와 상기 코어의 대부분을 덮는 코팅을 포함한다. 상기 코어는 내열 또는 절연 재료로 제조된다. 코어는 내측벽 및 외측벽과 대향하는 제 1 및 제 2 단부를 구비한다. 외측벽은 내측벽 보다 실린더의 중심 종축으로부터 더 멀리 떨어져 있다. 제 1 단부는 반도체 기판을 지지하는 에지 링과 접촉하도록 구성된다. 코팅은 적외선에 실질적으로 불투명하고, 제 1 단부를 제외한 코어의 모든 외부 표면을 덮는다. 코어는 바람직하게 석영 또는 세라믹으로 제조되고, 코팅은 실질적으로 폴리실리콘으로 제조된다.

Description

열 프로세싱 챔버용 실린더 {CYLINDER FOR THERMAL PROCESSING CHAMBER}
도 1은 열 프로세싱 챔버의 부분 횡단면도.
도 2a는 불균일 폴리실리콘층을 갖는 종래기술의 실린더의 확대 단면도.
도 2b는 폴리실리콘층 내에 크랙을 갖는 종래기술의 실린더의 확대 단면도.
도 2c는 폴리실리콘층으로부터 형성된 수지상결정 또는 노듈을 갖는 종래기술의 실린더의 확대 단면도.
도 3은 본 발명의 일 실시예에 따른 실린더의 횡단면도.
도 4는 본 발명의 일 실시예에 따른 증착 장치의 횡단면도.
도 5는 도 4의 증착 장치를 이용하여 도 3의 실린더를 제조하는 방법의 흐름도.
도 6a는 불균일 실린더를 이용한 온도 대 시간의 실험 그래프.
도 6b는 본 발명의 일 실시예에 따른 균일한 얇은 코팅을 갖는 실린더를 이용한 온도 대 시간의 실험 그래프.
※도면의 주요 부분에 대한 부호의 설명※
104 : 에지 링 300 : 실린더
302 : 코팅 304 : 코어
306 : 제 1 단부 308 : 제 2 단부
310 : 내측벽 312 : 외측벽
314 : 제 1 영역 316 : 제 2 영역
본 발명은 반도체 프로세싱에 관한 것이며, 보다 구체적으로는 급속 열 프로세싱(RTP) 챔버와 같은 열 프로세싱 챔버 내에 사용되는 지지 실린더에 관한 것이다.
집적 회로(IC) 시장은 보다 큰 메모리 용량, 보다 신속한 스위칭 속도, 및 보다 작은 최소배선폭을 계속해서 요구하고 있다. 이러한 요구사항을 해결하기 위해 산업계에서 취한 주요 단계들 중 하나는 대형 노 내에서의 실리콘 웨이퍼와 같은 다중 기판의 배치 프로세싱에서 소형 반응 챔버 내에서의 단일 기판 프로세싱으로 변경시키는 것이다.
오늘날, 기술자들은 반도체 생산을 증가시키면서 반도체 기판의 수율을 증가시키기 위해 계속 노력하고 있다. 여기서 지칭되는 반도체 기판은 일반적으로 극초대규모 집적회로(ULSI)용 반도체 웨이퍼를 포함한다.
일반적으로, 이러한 반응 챔버 내에서는 4 개의 기본 프로세싱, 즉 레이어링(layering), 패터닝, 도핑, 및 열 프로세싱이 수행된다. 열 프로세싱은 급속 열 프로세싱(RTP), 급속 열 어닐링(RTA), 급속 열 클리닝(RTC), 급속 열 화학 기상 증착(RTCVD), 급속 열 산화(RTO), 및 급속 열 질화(RTN)를 포함하는 다양하고 상이한 프로세스를 지칭한다.
RTP 프로세스에서, 웨이퍼는 수백 ℃의 온도 및 질소(N2) 가스 분위기에서 프로세싱 챔버 내에 장착된다. 웨이퍼의 온도는 반응 조건, 일반적으로 약 850℃ 내지 1200℃ 범위의 온도로 램프(ramp)된다. 온도는 웨이퍼를 복사식으로(radiatively) 가열하는 텅스텐 할로겐 램프와 같은 수 많은 열 소오스를 이용하여 상승된다. 반응성 가스가 온도 램프 전에, 중에, 또는 후에 유입될 수도 있다. 예를 들어, 산소는 실리콘 이산화물(SiO2)의 성장을 위해 유입될 수도 있다.
열 프로세싱 중에 반도체 웨이퍼의 표면에 걸친 열 프로세스의 균일성은 균일한 반도체 소자의 제조에 매우 중요하다. 예를 들어, RTO 또는 RTN에 의해 상보성금속산화막반도체(CMOS) 게이트 유전체 형성의 특정 응용분야에서, 게이트 유전체의 두께, 성장 온도, 및 균일성은 전체적인 소자 성능 및 반도체 생산성에 영향을 주는 중요한 변수이다. 현재, CMOS 소자는 단지 60-80Å(10-10m) 두께이고 두께 균일성이 수% 내로 유지되어야 하는 유전체층으로 제조된다. 이러한 정도의 균일성은 고온 프로세싱 중에 기판을 가로질러 온도 편차가 수 ℃를 초과할 수 없을 것을 요한다. 그러므로, 온도 불균일성을 최소화하는 기술이 매우 중요하다.
온도 균일성은 필름 증착, 산화물 성장 및 에칭을 포함하는 다양한 프로세스 단계에 있어서 기판에 대해 균일한 프로세스 변수(예를 들어, 층 두께, 저항, 및 에칭 깊이)를 제공한다. 게다가, 기판의 온도 균일성은 휨(warpage), 결함 발생, 및 슬립과 같은 열 응력에 의해 유도된 웨이퍼 손상을 방지하는데 필요하다. 이러한 형태의 손상은 열 기울기에 의해 야기되며, 이는 열 균일성에 의해 최소화된다. 웨이퍼는 종종 고온 프로세싱 중에 심지어 작은 온도 차이도 허용할 수 없다. 예를 들어, 온도 차이가 1200℃에서 1-2℃/cm 이상으로 상승된다면, 결과적인 응력은 실리콘 결정 내에 슬립을 야기할 수도 있다. 결과적인 슬립 평면은 이들이 통과하는 소정의 소자를 파괴할 것이다. 이러한 정도의 온도 균일성을 달성하기 위해, 신뢰할 수 있는 실시간의, 다중 포인트 온도 측정이 폐쇄 루프 온도 제어를 위해 필요하다.
온도 균일성을 달성하는 일 방법은 프로세싱 중에 기판을 회전시키는 것이다. 이는 방위각의 자유도(azimuthal degree-of-freedom)에 따른 온도 의존성을 제거한다. 웨이퍼의 표면에 수직한 기판의 중심축은 회전축(128)과 동일선상이기 때문에, 웨이퍼의 소정 원환(annulus)을 따른(소정 임의의 반경에서) 모든 포인트는 동일한 양의 조명에 노출된다. 수많은 고온계 및 피드백 시스템을 제공함으로써, 심지어 나머지 반경 온도 의존성이 실질적으로 제거되고, 허용할 수 있는 온도 균일성이 전체 기판을 가로질러 달성되고 유지된다.
오늘날 이용되는 기계적 회전 시스템의 일 예는 도 1에 도시된다. 이러한 형태의 시스템은 미국 캘리포니아 산타클라라 소재의 어플라이드 머티어리얼스(APPLIED MATERIALS)사에 의해 판매되고 사용되는 시스템과 유사하다. 이러한 시스템의 상세는 본 출원인에 양도되고, 본 출원에 참조되며, 1992년 10월 13일에 허여된 "급속 열 가열 장치 및 방법"이란 명칭의 미국 특허 제 5,155,336호 에 제공된다. 이러한 형태의 기계적 회전 시스템에서, 기판 지지부는 차례로 진공 밀봉된 드라이브 조립체에 연결된 베어링 조립체에 회전가능하게 장착된다. 예를 들어, 도 1은 이러한 시스템의 부분 횡단면도를 도시한다. 웨이퍼(102)는 차례로 실린더(106) 상에 밀착식으로 끼워맞춤되는 에지 링(104) 상에 장착된다. 실린더(106)는 자성인 상부 베어링 레이스(108)의 레지 상에 놓인다. 상부 베어링 레이스(108)는 웰(110) 내에 배치되고 하부 베어링 레이스(118)에 대해, 많은 볼 베어링(121, 단지 하나만이 도시됨) 상에 지지된다. 하부 베어링 레이스(118)는 챔버 바닥(120) 상에 장착된다. 수냉식 반사체(124)는 온도 측정 시스템의 일부로서 챔버 바닥(120) 상에 위치된다. 온도 측정 시스템은 웨이퍼(102)의 온도를 정확하게 측정하기 위해 반사체(124), 웨이퍼(102), 에지 링(104) 및 실린더(106) 사이에 형성된 블랙 본체 또는 반사체 공동(122)에 의존한다. 블랙 본체 또는 반사체 공동의 보다 상세한 설명은 본원에 참조된 본 출원인의 특허인 제 6,174,080호; 6,007,241호; 6,406,179호; 6,374,150호; 6,226,453호; 또는 6,183,130호에 개시되어 있다. 온도 측정 시스템은 일반적으로 챔버 바닥(120)에 내장된 많은 고온계를 포함한다.
자석(114)은 상부 자성 베어링 레이스(108)에 대향하는 챔버 바닥(120)의 일부 부근에 위치된다. 자석(114)은 모터 구동식 자석 링(116) 상에 장착된다. 자석(114)은 챔버 바닥(120)을 통해 자성 베어링 레이스(108)에 자기적으로 연결된다. 자석(114)을 중심축(128) 주위로 기계적으로 회전시킴으로써, 상부 베어링 레이스(108)는 자석(114)에 자기적으로 연결되기 때문에 회전할 수도 있다. 특히, 토크가 모터 구동 자석 링(116)으로부터 상부 베어링 레이스(108)에 전달된다. 상부 베어링 레이스(108)의 이러한 회전은 웨이퍼(102)의 소정 회전을 야기하고, 웨이퍼는 실린더(106)와 에지 링(104)을 통해 상부 베어링 레이스에 연결된다.
최근의 발전으로 자기 부양 시스템(a magnetically levitated system)이 볼 베어링(121)과 레이스 사이의 접촉 뿐만 아니라 베어링 시스템의 윤활제 사용으로부터 야기되는 입자 발생을 방지하기 위해 개발되었다. 이러한 자기 부양 시스템은 본원에 참조되고 티엣즈(Tietz) 등에게 허여된 미국 특허 제 6,157,106호에 개시되어 있다.
전술한 것처럼, 온도 측정 시스템에 의한 정확한 온도 측정은 중요한 프로세스 변수이다. 그러므로, 온도 측정 시스템 및 상부 베어링 레이스(108)를 열 소오스(도시 않음)에 의해 발생된 복사(radiation)로부터 열적으로 고립시키는 것이 중요하다. 따라서, 지지 실린더(106)는 일반적으로 단열 특성이 우수한 세라믹 또는 석영 재료로 제조된다. 적절하다고 알려진 전도도의 범위는 약 1.5 내지 약 2.5(J-kg-m)/(m2-sec-℃)이다. 게다가, 세라믹 및 석영은 열적으로 안정하고 열 프로세싱에 일반적으로 사용되는 화학물에 불활성이다.
그러나, 이러한 재료(세라믹 및 석영)는 열 소오스에 의해 발생된 적외선에 투명하다. 따라서, 불투명 커버링이 없으면, 적외선은 지지 실린더를 통과하여 온도 측정 시스템에 의해 수행되는 매우 민감한 온도 측정을 방해할 것이다. 그러므로, 지지 실린더는 일반적으로 적외선에 불투명한 재료, 예를 들어 폴리실리콘으로 코팅된다.
화학 기상 증착(CVD)과 같은 화학 증착 프로세스는 일반적으로 실린더를 폴리실리콘을 코팅하기 위해 사용된다. 이러한 CVD 프로세스는 일반적으로 CVD 반응 챔버 내에서 수행되고, 그렇지 않으면 열 소오스를 포함하는 벨 자아 챔버(bell jar chamber)로 알려진 챔버 내에서 수행된다. 많은 지지 핀, 일반적으로 3 개의 핀이 열 소오스의 상부에 장착된다. 실린더는 대면 상태에 있는 핀에 장착되며, 즉 실린더에 근접한 지지 실린더의 상부는 지지 핀과 접촉하게 된다. CVD 챔버는 그 후 밀봉되고 폴리실리콘이 형성되는 가스는 반응 챔버 내로 펌프된다. 챔버는 가열되고 폴리실리콘층이 공지된 것처럼 지지 실린더 상에 후속적으로 형성된다. 지지 실린더 상에 폴리실리콘의 증착 속도는 1100℃에서 약 2.3㎛/분이다.
이러한 프로세스는 200mm 반도체 웨이퍼용으로 이용되는 지지 실린더에 대해 매우 효과적이었다. 그러나, 산업계의 경향이 300mm 반도체 웨이퍼로 이동함에 따라, 기존의 실린더 및 제조 방법에서 다양한 단점이 발생되었다.
이러한 단점은 실린더에 도포되는 실리콘층의 불균일성이다. 300mm 지지 실린더의 큰 크기와 부피, 및 실린더의 양호한 단열 특성으로 인해, CVD 챔버 내의 실린더를 균일하게 가열하는 것이 곤란하다. 사실, 석영을 균일하게 가열하는 방법에 대해서는 이해의 부족이 있다. 프로세스는 온도 의존성이 있기 때문에, 얇고(~ 0.3"), 1" 높이의 석영 실린더(OD 13")를 1D 열 소오스(서셉터와 같이)를 이용하여 균일한 온도로 가열하는 것은 어렵고, 실린더를 균일하게 코팅하는 것도 어렵다. 지지 실린더의 이러한 불균일한 가열은 도 2a의 실린더의 확대 횡단면도 에 도시된 것처럼 지지 실린더의 표면 상에 형성되는 불균일한 폴리실리콘층을 야기한다. 이러한 불균일한 폴리실리콘층은 실린더의 불투명성을 손상시킬 수도 있다. 사실, 실린더의 소정 영역(204)은 두꺼운 폴리실리콘층을 갖지만, 다른 영역(202)은 폴리실리콘층을 전혀 갖지 않는다. 전술한 것처럼, 적외선이 반사체 공동(122)을 침투하도록 실린더가 허용한다면(도 1), 온도 측정이 잘못되어 부정확한 온도 제어와 결함이 많은 반도체 소자 낮은 반도체 생산성을 야기한다.
또다른 단점은 지지 실린더의 제 2 확대 횡단면도인 도 2b에 도시된 것처럼, 폴리실리콘층의 크랙이다. 석영 및 폴리실리콘은 상이한 열팽창계수를 가져서, 상이한 비율로 가열 및 냉각된다. 석영 및 폴리실리콘의 열팽창계수는 상온에서 1000℃까지 0.5 대 3.8 (ppm/℃) 또는 (10-6in/in/℃)이다.
현재 폴리실리콘층이 석영과 다른 비율로 냉각될 때, 폴리실리콘층은 폴리실리콘(204) 내에 크랙(206)을 형성한다. 육안으로 볼 때, 폴리실리콘 내의 이들 크랙(206)은 실리콘 표면 상에 뱀가죽과 같은 외형을 야기한다. 이러한 뱀가죽과 같은 외형을 갖는 실린더는 결함 부품으로 즉시 거절된다. 따라서, 허용가능한 실린더의 제조 비용이 높다.
지지 실린더의 이러한 불균일한 가열의 또다른 단점은 폴리실리콘의 과대 성장이 지지 실린더의 소정 포인트에서 발생하고 다른 포인트에서는 일어나지 않을 수도 있다는 것이다. 이러한 과대 성장은 일반적으로 도 2c의 지지 실린더의 제 2 확대 횡단면도에 도시된 것처럼 수지상결정, 돌출부, 또는 노듈 형태를 갖는다. 에지 링(104, 도 1)이 실린더 상에 놓일 때, 수지상결정 또는 노듈(208)은 에지 링이 지지 실린더의 상부에 부적절하게, 즉 평평하지 않게 놓이도록 야기할 수도 있다. 이는 실린더 상의 에지 링의 불안정성 및/또는 웨이퍼의 비대칭 또는 편심 회전을 야기할 수도 있다. 게다가, 수지상결정의 형성은 열 소오스 또는 램프로부터 웨이퍼의 높이에 영향을 줄 수도 있다. 이는 웨이퍼 상의 각각의 포인트가 노출되는 온도 및/또는 고온계(126, 도 1)에 의해 수행되는 온도 측정에 악영향을 줄 수도 있다. 게다가, 수지상결정 또는 노듈은 스트레이 적외선(stray infrared radiation)이 에지 링(104, 도 1)과 지지 실린더(106, 도 1) 사이를 통과하도록 허용함으로써 반사체 공동(122, 도 1)을 손상시킬 수도 있다. 즉, 수지상결정은 실린더와 에지 링 사이에 부정확한 끼워맞춤을 야기할 수도 있고, 및/또는 실린더로부터 에지 링의 단열을 손상시킬 수도 있다. 이들 단점은 결함있는 반도체 소자 및 낮은 반도체 수율을 야기할 수 있다.
따라서, 본 발명의 목적은 적외선에 불투명하고, 제조 용이하며, 균일한 폴리실리콘층을 구비하며, 수지상결정 및/또는 노듈이 없으며, 크랙이 일어나는 폴리실리콘층을 갖지 않는 실린더를 제공하고자 하는 것이다.
본 발명에 따라 RTP 챔버와 같은 반도체 열 프로세싱 장치에 사용되는 실린더가 제공된다. 실린더는 코어와 코어의 대부분을 덮는 코팅을 포함한다. 코어는 내열(heat resistant) 또는 절연 재료로 제조된다. 코어는 내측벽 및 외측벽과 대 향하는 제 1 및 제 2 단부를 갖는다. 외측벽은 내측벽 보다 실린더의 중심 종축으로부터 더 멀리 떨어져 있다. 제 1 단부는 반도체 기판을 지지하는 에지 링과 접촉하도록 구성된다. 코팅은 적외선에 실질적으로 불투명하고, 제 1 단부를 제외하고 코어의 모든 외부표면을 덮는다. 코어는 바람직하게 석영 또는 세라믹으로 제조되지만, 코팅은 바람직하게 폴리실리콘으로 제조된다.
바람직한 실시예에서, 내측벽과 외측벽에서 코팅의 누적 두께는 약 60㎛ 내지 약 100㎛ 범위, 보다 바람직하게 약 70㎛ 내지 약 90㎛ 범위, 가장 바람직하게 약 75㎛ 내지 약 85㎛ 범위이다. 누적 두께는 내측벽 및 외측벽에서 코팅의 조합된 두께, 즉 A+B(도 3)이다. 코팅은 바람직하게 실질적으로 균일한 두께를 갖는다. 또한 바람직한 실시예에서, 내측벽은 제 1 단부 부근에서 외측벽을 향해 적어도 부분적으로 경사져 있다.
또한 본 발명에 따라 RTP 챔버와 같은 열 프로세싱 장치에 이용되는 실린더의 제조 방법이 제공된다. 초기에, 반응 챔버와 내열 실린더형 코어가 제공된다. 코어는 내측벽 및 외측벽과 대향하는 제 1 및 제 2 단부를 구비한다. 제 1 단부는 에지 링을 지지하도록 구성된다. 코어는 반응 챔버 내에서 링에 놓이고, 제 1 단부가 링과 접촉하고 있다. 반응 챔버는 밀봉되고 약 1100℃로 가열된다. 코팅이 형성되는 가스는 그 후 반응 챔버 내로 주입된다. 이는 제 1 단부를 제외하고 코어의 실질적으로 모든 외부표면 상에 코팅을 증착시킨다. 코팅은 실질적으로 적외선에 불투명하다. 가열 및 주입은 코팅의 증착이 약 1.6㎛/분 내지 약 1.8㎛/분 범위에서 일어나도록 제어된다. 코어는 석영 또는 세라믹이고 코팅은 폴리실리콘 이다.
따라서, 전술한 실린더는 적외선을 차단하기에 충분한 균일한 폴리실리콘 코팅을 갖는다. 균일한 폴리실리콘 코팅은 수지상결정 및/또는 노듈이 없으므로, 에지 링이 실린더의 제 1 단부 상에 직각으로 놓이도록 허용한다. 이는 또한 실린더 상에 부적절하게 놓인 에지 링에 의해 야기될 수도 있는 편심 회전을 해결한다. 더욱이, 이러한 실린더는 방사선이 실린더와 에지 링 사이의 간격을 통해 반사체 공동으로 유입되는 것을 방지한다. 결국, 균일한 폴리실리콘 코팅은 크랙이 없어, 부품 거절을 방지한다.
따라서, 균일한 코팅은 양호한 웨이퍼 온도 균일성을 제공하고, 양호한 온도 측정 및 온도 제어, 및 양호한 반복 가능성을 허용한다.
본 발명의 추가적인 목적 및 특징은 첨부도면을 참조하여 이하 상세한 설명 및 청구범위로부터 용이하게 파악될 것이다.
도면을 통해 유사한 도면 부호가 대응하는 부품을 지칭한다. 참조의 용이성을 위해, 소정 도면 부호의 제 1 숫자는 일반적으로 도면 번호를 지칭하며, 여기서 도면 부호가 처음 기재된다. 예를 들어, 도면 부호 102는 도 1에 있으며, 도면 부호 308은 도 3에 있다.
도 3은 실린더(300)의 횡단면도이다. 완전한 실린더는 원통형 또는 환형이다. 웨이퍼를 지지하는 에지 링(104)이 실린더(300) 상에 도시된다. 사용시에, 에지링(104)은 실린더(300) 상에 놓인다. 실린더(300)는 코팅(302)에 의해 덮힌 코어(304)를 포함한다. 코어(304)는 바람직하게 양호한 단열 특성을 갖는 세라믹 또는 석영 재료로 제조된다. 실린더(300)는 또한 바람직하게 열 프로세싱 환경에 일반적으로 사용되는 형태의 화학물에 화학적으로 불활성인 재료로 제조된다.
코팅(302)은 적외선에 불투명하다. 바람직한 실시예에서, 코팅은 폴리실리콘(다결정 실리콘)이다. 코팅(302)은 또한 바람직하게 실질적으로 균일한 두께, 즉 두께 A는 두께 B와 동일하다.
실린더(300)는 에지 링(104)과 접촉하도록 구성된 제 1 단부(306), 및 제 1 단부(306)로부터 말단에 있는 제 2 단부(308)를 구비한다. 제 1 및 제 2 단부는 바람직하게 실린더의 회전축(128, 도 1)에 수직하다. 실린더(300)는 또한 내측벽(310)과 대향하는 외측벽(312)을 포함한다. 내측벽(310)은 외측벽(312) 보다 회전축(128)에 더 가깝다. 내측벽(310)과 외측벽(312)은 제 1 단부(306)로부터 제 2 단부(308)로 연장한다.
실린더는 바람직하게 제 1 및 제 2 단부 사이에서 실린더의 길이를 따라 제 1 및 제 2 영역(314 및 316)을 각각 포함한다. 제 1 영역(314)은 제 1 단부(306)에 보다 가깝고, 제 2 영역(316)은 제 2 단부(308)에 더 가깝다. 제 2 영역(316)에서, 내측벽 및 외측벽은 바람직하게 서로 평행하다. 그러나, 제 1 영역에서, 내측벽(310)은 바람직하게 제 2 영역의 접합부로부터 제 1 단부(306)로 외측벽(312)을 향해 경사져 있다. 이는 외측벽이 에지 링과 정합되도록 직선/평평하게 유지되도록 허용한다.
대안적인 실시예에서, 외측벽(312)은 제 2 영역과의 접합부로부터 제 1 단부(306)로 내측벽(310)을 향해 경사져 있다. 또다른 실시예에서, 내측벽(310)과 외측벽(312)은 제 2 영역과의 접합부로부터 제 1 단부(306)로 서로를 향해 경사져 있다. 소정의 구성에서, 회전축(128, 도 1)에 수직한 제 1 단부(306)의 영역은 회전축(128, 도 1)에 수직한 제 2 단부(308)의 영역 보다 바람직하게 작다. 이는 실린더(300)로부터 에지 링(104)의 보다 양호한 단열을 허용한다.
바람직한 실시예에서, 코팅(302)은 실린더(300)의 회전축(128, 도 1)에 수직한 제 1 단부(306)를 제외하고, 코어(304)의 외부 표면을 덮는다. 제 1 단부(306)에 코팅이 없음으로 인해 에지 링(104)이 장착되는 평평한 시트가 형성된다. 코팅(302)은 제 1 단부(306)에 도포되지 않기 때문에, 제 1 단부(306)와 에지 링(104) 사이의 끼워맞춤은 보다 양호하게 제어될 수 있다. 더욱이, 코어(304)의 제 1 단부(306)는 바람직하게 기계가공되어, 회전축에 실질적으로 수직한 보다 정밀한 에지를 형성한다. 에지 링(104)은 바람직하게 실리콘 카바이드(SiC)로 제조되며, 이는 적외선에 불투명하다. 따라서, 제 1 단부(306)와 에지 링(104) 사이의 경계가 반사체 공동(122)으로 방사선의 통과를 허용하지 않기 때문에, 제 1 단부(306)는 불투명 코팅(302)으로 코팅될 필요가 없다.
바람직한 실시예에서, 코팅의 두께(B)와 함께 코팅의 두께(A)(누적 두께로 공지됨)는 약 60㎛ 내지 약 100㎛ 범위, 즉 60㎛ ≤A+B ≤100㎛이다. 보다 바람직한 실시예에서, 코팅의 두께(B)와 함께 코팅의 두께(A)는 약 70㎛ 내지 약 90㎛ 범위, 즉 70㎛ ≤A+B ≤90㎛이다. 보다 바람직한 실시예에서, 코팅의 두께(B)와 함께 코팅의 두께(A)는 약 75㎛ 내지 약 85㎛ 범위, 즉 75㎛ ≤A+B ≤85㎛이다. 이들 두께는 방사선이 반사체 공동(122)으로 유입되는 것을 방지하기에 충분하다고 공지되어 있다.
전술된 것처럼, 보다 얇은 코팅이 스트레이 방사선으로부터 충분한 절연을 제공할 수 없다는 것은 이미 알려져 있다. 그러나, 실질적으로 보다 얇고 균일한 코팅이 스트레이 방사선으로부터 만족스런 절연을 제공한다고 알려져 있다. 예를 들어 도 6a는 100㎛ 이상 범위의 누적 두께를 갖는 코팅을 구비한 불균일 실린더를 이용한 온도 대 시간의 실험 그래프(600)를 도시한다. 도 6b는 70㎛의 균일한 코팅을 갖는 실린더를 이용한 온도 대 시간의 실험 그래프(602)이다. 이들 그래프가 유도되는 실험은 RTP 챔버 내의 베어 300mm 웨이퍼의 온도를 측정했다. 베어 웨이퍼는 그 위에 형성된 소정의 반도체가 없는 웨이퍼이다. T1 내지 T7은 웨이퍼의 중심으로부터 방사상으로 연장하는 7 개의 고온계에 의해 수행된 온도 측정치를 나타낸다. 도면 부호(604 및 606)로 표시된 관심 영역은 실린더를 통한 방사선 누설을 나타내는 온도 판독값의 초기 점프를 나타낸다. 오버슈트(overshoot)의 정도는 위치 및 챔버에 의존하는 각각의 고온계에 대해 상이하다. 그래프로부터 알 수 있는 바와 같이, 영역(604 및 606)에서 고온계에 의해 수행된 온도 판독값 사이에는 거의 차이가 없다. 따라서, 100㎛의 불균일한 코팅을 갖는 코팅 뿐만 아니라 70㎛의 균일한 코팅을 갖는 실린더는 방사선 누출을 동일하게 방지한다.
도 4는 실린더(300)의 코어(304) 상에 불투명 코팅(302)을 증착하기 위한 증착 장치(400)의 횡단면도이며, 도 5는 코어(304) 상에 코팅(302)을 증착시키는 방법의 흐름도(500)이다. 적절한 장치는 초기에 게미니(GEMINI)에 의해 제조되고 시베 시스템즈(CIBE SYSTEMS)에 의해 서비스되는 게미니 Ⅲ 반응기이다. 장치(400) 는 베이스(402), 베이스(402)에 내장된 열 소오스(도시 않음), 및 커버(404)를 포함한다. 열 소오스는 바람직하게 그라파이트 리셉터 및/또는 저항성 히터이다. 커버(404)는 베이스(402)에 고정되어 내부에 반응 챔버(414)를 형성한다.
사용시에, 고정 링(406)은 단계(502)에서 반응 챔버(414) 내에 위치된다. 고정 링은 바람직하게 실리콘 카바이드(에지 링이 바람직하게 제조되는 재료와 동일함)로부터 제조된다. 코어(304)의 제 1 단부(306, 도 3)는 에지 링과 접촉되게 위치되고, 즉 실린더(300)는 단계(504)에서 제 1 단부가 아래로 위치된다. 반응 챔버(414)는 단계(506)에서 밀봉된다. 열 소오스는 그 후 단계(508)에서 반응 챔버(414)를 소정의 프로세스 온도까지 가열한다. 바람직한 실시예에서 반응 챔버는 그 후 약 1100℃ 내지 약 1250℃ 범위로 가열된다. 가장 바람직한 실시예에서, 챔버는 1220℃ +/-5℃까지 가열된다. 코팅(302)이 형성되는 증착 가스(412)는 그 후 단계(510)에서 반응 챔버(414) 내로 주입된다. 바람직한 실시예에서 이러한 가스는 헬륨(He) 캐리어 가스 내의 트리클로로실란(TCS)이다. 주입된 가스의 반응과 열은 고정 링(406)으로 마스크된 코어의 제 1 단부(306, 도 3)를 제외하고, 단계(512)에서 코어(304)의 모든 노출 표면 상에 폴리실리콘층이 증착되게 한다.
바람직한 실시예에서, 코팅(302)은 약 1220℃ +/-5℃에서 약 1.6㎛/분 내지 1.8㎛/분 범위의 증착 속도로 코어(304) 상에 증착된다. 이러한 증착 속도는 실질적으로 종래 기술 보다 느리지만, 보다 제어된 증착을 허용한다. 이러한 제어 향상은 실질적으로 균일한 코팅 두께가 코어 상에 형성되도록 허용한다. 또한 이러한 향상된 제어는 수지상결정 및 노듈의 형성을 감소시키거나 실질적으로 제거한 다. 보다 얇은 코팅은 또한 폴리실리콘의 크랙을 감소시키거나 제거한다.
본 발명의 특정 실시예에 대해 전술한 설명은 도시 및 설명의 목적으로 제공된다. 이들은 완전하거나 개시된 형태로 본 발명을 제한하고자 하는 것은 아니다. 분명 많은 수정예와 변형예가 본 개시 내용의 견지에서 가능하다. 예를 들어, 상이한 코팅 기술이 이용될 수도 있다. 실시예는 본 발명의 원리와 실제 응용을 가장 잘 설명하기 위해 선택되고 설명되어, 당업자는 예상되는 특정 용도에 적절한 본 발명과 다양한 실시예와 함께 다양한 수정예를 가장 잘 이용할 수 있다. 더욱이, 상기 방법에서의 단계 순서는 순서대로 일어날 필요는 없다. 본 발명의 범위는 다음의 청구범위 및 균등범위에 의해 한정된다고 의도된다. 게다가, 본원에서 인용된 참증은 본원에 참조되었다.
그러므로, 본 발명에 의해 적외선에 불투명하고, 제조 용이하며, 균일한 폴리실리콘층을 구비하며, 수지상결정 및/또는 노듈이 없으며, 크랙이 일어나는 폴리실리콘층을 갖지 않는 실린더를 제공할 수 있다.

Claims (20)

  1. 기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더로서,
    내측벽과 외측벽, 및 서로 대향하는 제 1 단부와 제 2 단부를 구비하는 내열 원통형 코어로서, 상기 제 1 단부는 반도체 기판을 지지하기 위해 이루어진 에지 링과 접촉하도록 구성되는, 내열 원통형 코어, 및
    상기 제 1 단부의 표면을 제외한 상기 내열 원통형 코어의 모든 외부 표면을 덮으며 적외선에 불투명한 코팅을 포함하는,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  2. 제 1 항에 있어서,
    상기 내측벽 및 상기 외측벽 상의 상기 코팅의 누적 두께가 60㎛ 내지 100㎛ 범위인,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  3. 제 1 항에 있어서,
    상기 내측벽 및 상기 외측벽 상의 상기 코팅의 누적 두께가 70㎛ 내지 90㎛ 범위인,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  4. 제 1 항에 있어서,
    상기 내측벽 및 상기 외측벽 상의 상기 코팅의 누적 두께가 75㎛ 내지 85㎛ 범위인,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  5. 제 1 항에 있어서,
    상기 코팅의 두께가 균일한,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  6. 제 1 항에 있어서,
    상기 내측벽이 상기 제 1 단부 부근에서 상기 외측벽을 향해 적어도 부분적으로 경사져 있는,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  7. 제 1 항에 있어서,
    상기 내측벽 및 외측벽은 상기 제 1 단부 부근의 제 1 영역과 상기 제 2 단부 부근의 제 2 영역을 가지며, 상기 외측벽은 동일 선상의 제 1 및 제 2 영역을 가지고 상기 내측벽의 상기 제 1 영역은 상기 제 1 단부 부근에서 상기 외측벽을 향해 경사져 있는,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  8. 제 1 항에 있어서,
    상기 내열 원통형 코어는 석영 또는 세라믹으로 제조되는,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  9. 제 1 항에 있어서,
    상기 코팅은 폴리실리콘인,
    기판의 열 프로세싱을 위한 장치에 이용하기 위한 실린더.
  10. 기판을 열 프로세싱하기 위한 장치에 이용하기 위한 실린더로서,
    내측벽과 외측벽, 및 서로 대향하는 제 1 단부와 제 2 단부를 구비하는, 내열 원통형 코어로서, 상기 제 1 단부는 반도체 기판을 지지하기 위해 이루어진 에지 링을 지지하도록 구성되는, 내열 원통형 코어, 및
    상기 제 1 단부의 표면을 제외한 상기 내열 원통형 코어의 모든 외부 표면을 덮으며 적외선에 불투명한 폴리실리콘 코팅을 포함하는,
    기판을 열 프로세싱하기 위한 장치에 이용하기 위한 실린더.
  11. 제 10 항에 있어서,
    상기 내열 원통형 코어는 석영인,
    기판을 열 프로세싱하기 위한 장치에 이용하기 위한 실린더.
  12. 제 10 항에 있어서,
    상기 내측벽 및 상기 외측벽 상의 상기 코팅의 누적 두께가 60㎛ 내지 100㎛ 범위인,
    기판을 열 프로세싱하기 위한 장치에 이용하기 위한 실린더.
  13. 제 10 항에 있어서,
    상기 내측벽 및 상기 외측벽 상의 상기 코팅의 누적 두께가 70㎛ 내지 90㎛ 범위인,
    기판을 열 프로세싱하기 위한 장치에 이용하기 위한 실린더.
  14. 제 10 항에 있어서,
    상기 내측벽 및 상기 외측벽 상의 상기 코팅의 누적 두께가 75㎛ 내지 85㎛ 범위인,
    기판을 열 프로세싱하기 위한 장치에 이용하기 위한 실린더.
  15. 제 10 항에 있어서,
    상기 코팅의 두께가 균일한,
    기판을 열 프로세싱하기 위한 장치에 이용하기 위한 실린더.
  16. 제 10 항에 있어서,
    상기 내측벽이 상기 제 1 단부 부근에서 상기 외측벽을 향해 적어도 부분적으로 경사져 있는,
    기판을 열 프로세싱하기 위한 장치에 이용하기 위한 실린더.
  17. 실린더를 코팅하기 위한 방법으로서,
    반응 챔버 내에서 링 상에 내열 원통형 코어를 장착하는 단계로서, 상기 내열 원통형 코어가 내측벽과 외측벽, 및 서로 대향하는 제 1 단부와 제 2 단부를 구비하며, 상기 제 1 단부는 반도체 기판을 지지하기 위해 이루어진 에지 링을 지지하도록 구성되며, 상기 제 1 단부가 상기 링과 접촉하는, 코어의 장착 단계;
    상기 반응 챔버를 밀봉하는 단계;
    상기 반응 챔버를 가열하는 단계;
    상기 반응 챔버 내에 가스를 주입하는 단계; 및
    상기 제 1 단부의 표면을 제외한 상기 내열 원통형 코어의 모든 외부 표면에 코팅을 증착하는 단계로서, 상기 코팅이 적외선에 불투명한, 코팅의 증착 단계를 포함하는,
    실린더를 코팅하기 위한 방법.
  18. 제 17 항에 있어서,
    상기 코어는 석영 또는 세라믹이고 상기 코팅은 폴리실리콘인,
    실린더를 코팅하기 위한 방법.
  19. 제 17 항에 있어서,
    상기 반응 챔버를 가열하는 단계는 상기 반응 챔버를 1100℃ 내지 1250℃ 범위까지 가열하는 단계를 포함하는,
    실린더를 코팅하기 위한 방법.
  20. 제 17 항에 있어서,
    상기 반응 챔버를 가열하는 단계 및 상기 반응 챔버 내에 가스를 주입하는 단계는 상기 코팅의 증착이 1.6㎛/분 내지 1.8㎛/분에서 일어나도록 제어되는,
    실린더를 코팅하기 위한 방법.
KR1020040044023A 2003-06-16 2004-06-15 열 프로세싱 챔버용 실린더 KR101086152B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/463,129 US7241345B2 (en) 2003-06-16 2003-06-16 Cylinder for thermal processing chamber
US10/463,129 2003-06-16

Publications (2)

Publication Number Publication Date
KR20040111061A KR20040111061A (ko) 2004-12-31
KR101086152B1 true KR101086152B1 (ko) 2011-11-25

Family

ID=33511531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040044023A KR101086152B1 (ko) 2003-06-16 2004-06-15 열 프로세싱 챔버용 실린더

Country Status (5)

Country Link
US (1) US7241345B2 (ko)
JP (1) JP4527449B2 (ko)
KR (1) KR101086152B1 (ko)
CN (1) CN100378904C (ko)
TW (1) TWI338317B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060000802A1 (en) * 2004-06-30 2006-01-05 Ajay Kumar Method and apparatus for photomask plasma etching
US8349128B2 (en) * 2004-06-30 2013-01-08 Applied Materials, Inc. Method and apparatus for stable plasma processing
US7909961B2 (en) * 2006-10-30 2011-03-22 Applied Materials, Inc. Method and apparatus for photomask plasma etching
US7943005B2 (en) 2006-10-30 2011-05-17 Applied Materials, Inc. Method and apparatus for photomask plasma etching
CN102184840B (zh) * 2011-05-11 2012-07-25 苏州凯西石英电子有限公司 一种双层石英筒的制作方法
US10727092B2 (en) * 2012-10-17 2020-07-28 Applied Materials, Inc. Heated substrate support ring
FR3000416B1 (fr) * 2012-12-28 2021-04-30 Inst Nat Polytechnique Toulouse Procede et dispositif pour la formation d'une couche de surface dans une piece creuse et piece ainsi obtenue
WO2014189622A1 (en) * 2013-05-23 2014-11-27 Applied Materials, Inc. A coated liner assembly for a semiconductor processing chamber
US9385004B2 (en) * 2013-08-15 2016-07-05 Applied Materials, Inc. Support cylinder for thermal processing chamber
KR102257567B1 (ko) * 2013-09-30 2021-05-31 어플라이드 머티어리얼스, 인코포레이티드 캡슐화된 광 배리어를 갖는 지지체 링
US9330955B2 (en) * 2013-12-31 2016-05-03 Applied Materials, Inc. Support ring with masked edge
KR20200121380A (ko) * 2018-03-13 2020-10-23 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 분무 코팅을 갖는 지지 링
CN115351020B (zh) * 2022-08-17 2024-05-17 长鑫存储技术有限公司 一种半导体设备自清洁方法、系统及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173032A (ja) * 1996-11-05 1998-06-26 Applied Materials Inc 傾斜付き基板支持具

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522819A (en) * 1980-10-02 1985-06-11 Norwich Eaton Pharmaceuticals, Inc. 1-Ethyl-6-fluoro-1,4-dihydro-4-oxo-7-(1-piperazinyl)-3-quinoline carboxylic acid and metal salts thereof useful in burn therapy
US4522849A (en) * 1981-07-10 1985-06-11 General Electric Company Method for coating quartz with boron nitride
JP2911003B2 (ja) * 1989-07-03 1999-06-23 三信工業株式会社 エンジン用スリーブ
US5155336A (en) * 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
JP3653647B2 (ja) * 1996-05-31 2005-06-02 イビデン株式会社 シリコン単結晶引き上げ装置用の保温筒
JPH1059795A (ja) * 1996-08-20 1998-03-03 Toyo Tanso Kk 半導体単結晶引き上げ用ｃ／ｃルツボ
JPH1072292A (ja) * 1996-08-30 1998-03-17 Ibiden Co Ltd シリコン単結晶引き上げ装置用の保温筒
US6157106A (en) 1997-05-16 2000-12-05 Applied Materials, Inc. Magnetically-levitated rotor system for an RTP chamber
US6530994B1 (en) * 1997-08-15 2003-03-11 Micro C Technologies, Inc. Platform for supporting a semiconductor substrate and method of supporting a substrate during rapid high temperature processing
US5879763A (en) * 1997-09-03 1999-03-09 Citizen Watch Co., Ltd. Method of forming hard carbon film over inner surface of cylindrical member
US6226453B1 (en) * 1997-09-16 2001-05-01 Applied Materials, Inc. Temperature probe with fiber optic core
US6183130B1 (en) * 1998-02-20 2001-02-06 Applied Materials, Inc. Apparatus for substrate temperature measurement using a reflecting cavity and detector
US6007241A (en) * 1998-02-20 1999-12-28 Applied Materials, Inc. Apparatus and method for measuring substrate temperature
US6048403A (en) * 1998-04-01 2000-04-11 Applied Materials, Inc. Multi-ledge substrate support for a thermal processing chamber
US6299988B1 (en) * 1998-04-27 2001-10-09 General Electric Company Ceramic with preferential oxygen reactive layer
US6374150B2 (en) * 1998-07-30 2002-04-16 Applied Materials, Inc. Method and apparatus for monitoring and/or end point detecting a process
US6174080B1 (en) * 1998-08-06 2001-01-16 Applied Materials, Inc. Apparatus and methods for measuring substrate temperature
JP2002231791A (ja) * 2001-01-30 2002-08-16 Toshiba Ceramics Co Ltd 半導体熱処理用部材およびその搬送方法
US7137353B2 (en) * 2002-09-30 2006-11-21 Tokyo Electron Limited Method and apparatus for an improved deposition shield in a plasma processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173032A (ja) * 1996-11-05 1998-06-26 Applied Materials Inc 傾斜付き基板支持具

Also Published As

Publication number Publication date
CN1574208A (zh) 2005-02-02
US7241345B2 (en) 2007-07-10
TW200504807A (en) 2005-02-01
JP2005051206A (ja) 2005-02-24
TWI338317B (en) 2011-03-01
CN100378904C (zh) 2008-04-02
US20040250772A1 (en) 2004-12-16
KR20040111061A (ko) 2004-12-31
JP4527449B2 (ja) 2010-08-18

Similar Documents

Publication Publication Date Title
US6048403A (en) Multi-ledge substrate support for a thermal processing chamber
US6280183B1 (en) Substrate support for a thermal processing chamber
US6342691B1 (en) Apparatus and method for thermal processing of semiconductor substrates
US5960555A (en) Method and apparatus for purging the back side of a substrate during chemical vapor processing
KR101086152B1 (ko) 열 프로세싱 챔버용 실린더
US7700376B2 (en) Edge temperature compensation in thermal processing particularly useful for SOI wafers
JP3430277B2 (ja) 枚葉式の熱処理装置
US6188044B1 (en) High-performance energy transfer system and method for thermal processing applications
US20050133164A1 (en) Temperature controlled hot edge ring assembly for reducing plasma reactor etch rate drift
JP2000516772A (ja) 半導体処理チャンバ内で使用する同時回転エッジリング延長部
US5916370A (en) Semiconductor processing chamber having diamond coated components
US6123766A (en) Method and apparatus for achieving temperature uniformity of a substrate
JPH10107018A (ja) 半導体ウェーハの熱処理装置
KR100402299B1 (ko) 기판웨이퍼처리장치및이장치의작동방법
US6549392B1 (en) Method for reducing particles from an electrostatic chuck and an equipment for manufacturing a semiconductor
WO1998052213A1 (en) Reflector cover for a semiconductor processing chamber
EP1135659B1 (en) Apparatus and method for thermal processing of semiconductor substrates
US20050120961A1 (en) Rapid thermal processing system, method for manufacuturing the same, and method for adjusting temperature
US6149728A (en) Semiconductor manufacturing device
KR101803513B1 (ko) 기판 처리 장치
KR0165442B1 (ko) 화학기상 증착장치 및 증착방법
KR20230125028A (ko) 반도체 웨이퍼 반응기에서의 복사열 캡을 위한 시스템및 방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8