KR101069050B1 - 유기 ｅｌ 표시장치 및 그 제조방법 - Google Patents

유기 ｅｌ 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101069050B1
KR101069050B1 KR1020097022425A KR20097022425A KR101069050B1 KR 101069050 B1 KR101069050 B1 KR 101069050B1 KR 1020097022425 A KR1020097022425 A KR 1020097022425A KR 20097022425 A KR20097022425 A KR 20097022425A KR 101069050 B1 KR101069050 B1 KR 101069050B1
Authority
KR
South Korea
Prior art keywords
organic
display
length direction
transistors
channel length
Prior art date
Application number
KR1020097022425A
Other languages
English (en)
Other versions
KR20100007863A (ko
Inventor
치히로 하라다
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20100007863A publication Critical patent/KR20100007863A/ko
Application granted granted Critical
Publication of KR101069050B1 publication Critical patent/KR101069050B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

적어도 유기 EL 소자(5), 커패시터(7) 및 유기 트랜지스터(6)에 의해 구성되는 도트(4)를 가지며, 기판(3)상에 배열된 복수의 도트(4)에 의해 표시부가 형성되고, 액티브 구동되는 유기 EL 표시장치에 있어서, 상기 유기 트랜지스터(6)끼리의 채널 길이방향의 가장 짧은 간격을 간격 a라고 했을 때에, 표시부에 형성되는 모든 유기 트랜지스터(6)에 있어서, 유기 트랜지스터끼리의 채널 길이방향의 간격이 상기 a의 정수배를 가지도록 배치한 구성으로 한다.
유기 EL 소자, 커패시터, 유기 트랜지스터, 도트

Description

유기 ＥＬ 표시장치 및 그 제조방법{ORGANIC EL DISPLAY AND METHOD FOR FABRICATING THE SAME}
본 발명은 유기 EL 소자 및 유기 트랜지스터를 가지는 유기 EL 표시장치 및 그 제조방법에 관한 것이다.
자기발광형 소자인 유기 EL 소자를 가지는 유기 EL 표시장치는 액정 디스플레이나 플라즈마 디스플레이 등의 표시장치와 비교하여 고화질 및 고시야각이며, 게다가 저비용으로 제조 가능하다는 등의 이점을 가지고 있다.
유기 EL 표시장치는 다수의 유기 EL 소자로 이루어지는 매트릭스 형상의 픽셀(1화소에 상당)에 의해 표시부가 형성되어 있으며, 1개의 픽셀이 복수의 서브 픽셀로 이루어지는 일도 있다. 본 명세서에서는 디스플레이를 구성하는 점의 최소 단위를 '도트'라고 부른다. 즉, 모노크롬 디스플레이에서는 도트란 픽셀을 의미하고, 컬러 디스플레이에서는 서브 픽셀을 의미한다. 표시부의 구동 방식으로서는, 패시브 매트릭스형과 액티브 매트릭스형의 2종류로 크게 구별되는데, 최근에는 대화면화의 요구가 점점 높아지는 경향이 있어, 저전류로 구동 가능한 액티브 매트릭스형의 유기 EL 표시장치의 연구 개발이 활발해져 오고 있다.
액티브 매트릭스형의 유기 EL 표시장치는 각 도트에 유기 EL 소자 및 유기 트랜지스터를 배치하고, 예를 들면 프레임과 프레임 사이의 시간만 구동 신호를 유지하도록 제어된다.
상기 유기 EL 소자는 유기물의 전계 발광 현상을 이용한 자발광(自發光)형의 소자로서, 일반적으로 투명한 기판의 상면에 양극, 발광층을 포함하는 유기층, 및 음극을 적층한 구성이며, 양극 및 음극을 통해 주입한 정공과 전자가 유기층 내에서 재결합함으로써 발광한다.
또한, 상기 유기 트랜지스터는 기본 원리로서는 통상의 트랜지스터와 동일하며, 예를 들면 MOS-FET(metal oxide semiconductor field-effect transistor) 구조의 유기 트랜지스터는 게이트 전극 및 유기 반도체층이 게이트 절연층을 개재하여 형성되어 있고, 상기 게이트 전극에 전압을 인가하여 상기 유기 반도체층 내에 채널을 형성함으로써 소스 전극(source electrode) 및 드레인 전극(drain electrode)간의 전류를 제어한다.
그런데, 최근에는 한층 더 저비용 프로세스를 달성하기 위해, 펜타센(pentacene) 전구체 등의 저분자 유기 재료나 폴리알킬티오펜 등의 고분자 유기 재료를 사용하여, 도포에 의해 상기 유기 반도체층을 성막하는 것이 검토되고 있다. 도포에 의해 성막할 수 있다면, 잉크젯 인쇄법 등의, 간편하면서도 재료의 낭비가 적은 프로세스로 제조할 수 있게 된다. 또한, 유기 반도체층뿐만 아니라, 게이트 절연층이나 전극에도 도포로 성막 가능한 재료를 사용하는 것이 검토되고 있다.
잉크젯 인쇄 장치를 이용하여 유기 EL 표시장치의 유기 EL 소자부를 형성하 는 것은 종래에도 행해지고 있다(예를 들면, 특허문헌 1 참조). 그러나 유기 트랜지스터의 형성에 사용할 경우에는 유기 EL 소자부에 비해 면적이 작은 것, 각 도트당 구비되는 수가 많아 보다 밀접하게 배치되는 것으로 인해 새로운 해결 과제가 생긴다.
[특허문헌 1] 일본국 공개특허공보 2002-222695호
액상 재료를 기판에 공급하기 위한 잉크젯 인쇄 장치는 다수의 토출 구멍이 규칙적으로 배열된 노즐 헤드를 구비하고 있으며, 노즐 헤드를 한 방향으로 주사시켜 기판상의 소정의 위치에 액체 재료를 토출 공급한다. 일반적으로, 노즐 헤드는 각종 패턴에 대응 가능하도록 토출 구멍이 등 피치(equal pitch)로 배열되어 있다.
잉크젯 인쇄 장치의 노즐 헤드는 현재, 수십에서 수백㎛의 피치로 토출 구멍이 일렬로 줄지어 있는 것이 많다. 한편, 유기 EL 표시장치는 해마다 고정밀화되고 있으며, 도트 사이즈가 작아지고 있다. 예를 들면, 7인치의 VGA 패널을 상정하면, 1개의 픽셀을 3개의 면적이 동등한 서브 픽셀로 분할했을 경우의 도트 사이즈는 225㎛×75㎛ 정도로서, 잉크젯 장치의 토출 구멍의 피치와 거의 같다.
이와 같은 잉크젯 인쇄 장치를 이용하여 유기 트랜지스터의 구성 요소 중 하나인 유기 반도체층을 도포 성막할 경우, 기판상에 배열된 유기 트랜지스터 형성 부분의 위쪽을 토출 구멍이 통과하도록 노즐 헤드를 경사시켜, 노즐 헤드를 주사하는 것을 일례로서 생각할 수 있다. 고정밀화가 진행되지 않았던 종래에는 노즐 헤드에 형성된 토출 구멍의 피치에 비해 트랜지스터끼리의 간격이 충분히 넓기 때문에, 유기 트랜지스터의 배치와 생산 효율에는 상관 관계가 없었다. 그러나 고정밀화가 진행되어, 유기 트랜지스터들이 좁은 간격으로 배치된 패널을 형성하는 경우에는 이하에 설명하는 것과 같이 생산 효율의 문제가 나타난다.
일례로서 도 12에 모식적으로 나타내는 바와 같이, 예를 들면 기판(1)상에 복수의 도트(10)가 형성되고, 또한 1개의 도트(10)에 2개의 트랜지스터(Tr1, Tr2)가 배치된 구성을 생각하면, 트랜지스터(Tr1, Tr2)의 양쪽에 액상 재료를 도포하기 위해서는, 먼저 토출 구멍(11)을 가지는 노즐 헤드(12)를 주사하여 트랜지스터(Tr1)에 액상 재료를 도포한 후, 다시 노즐 헤드(12)를 주사하여 트랜지스터(Tr2)에 도포하는 방법과, 트랜지스터(Tr1과 Tr2)에 1회의 주사로 동시에 도포하는 방법을 생각할 수 있다. 전자에서는 적어도 노즐 헤드(12)를 2번 주사해야 하므로 생산 효율이 저하한다. 또한 후자에서는 트랜지스터의 배치에 따라서는 노즐 헤드(12)를 크게 경사시켜야 하고, 결국 몇번이고 주사하게 되어 생산 효율이 저하한다. 이 과제는 도트당 유기 트랜지스터수가 많아지면 특히 현저해진다.
본 발명이 해결하고자 하는 과제에는 상술한 문제를 일례로서 들 수 있다. 따라서, 본 발명의 목적으로서는 적어도 유기 EL 소자, 커패시터 및 유기 트랜지스터에 의해 구성되는 도트를 가지며, 기판상에 배열된 복수의 도트에 의해 표시부가 형성되고, 액티브 구동되는 유기 EL 표시장치에 있어서, 생산 효율의 향상을 도모할 수 있는 유기 EL 표시장치의 제조방법, 및 유기 EL 표시장치를 제공하는 것을 일례로서 들 수 있다.
본 발명의 유기 EL 표시장치는 청구항 1에 기재되어 있는 바와 같이, 적어도 유기 EL 소자, 커패시터 및 유기 트랜지스터에 의해 구성되는 도트를 가지며, 기판상에 배열된 복수의 도트에 의해 표시부가 형성되고, 액티브 구동되는 유기 EL 표시장치로서, 상기 유기 트랜지스터끼리의 채널 길이방향의 가장 짧은 간격을 a라고 했을 때에, 표시부에 형성되는 모든 유기 트랜지스터에 있어서, 유기 트랜지스터끼리의 채널 길이방향의 간격이 상기 a의 정수배를 가지도록 배치되어 있는 것을 특징으로 한다.
또한, 본 발명의 유기 EL 표시장치의 제조방법은 청구항 7에 기재되어 있는 바와 같이, 적어도 유기 EL 소자, 커패시터 및 유기 트랜지스터에 의해 구성되는 도트를 가지며, 기판상에 배열된 복수의 도트에 의해 표시부가 형성되고, 액티브 구동되는 유기 EL 표시장치를 제조하는 방법으로서, 상기 유기 트랜지스터를 형성하는 부분끼리의 채널 길이방향의 가장 짧은 간격을 a라고 했을 때에, 표시부에 형성되는 모든 유기 트랜지스터 형성 부분에 있어서, 채널 길이방향의 간격이 상기 a의 정수배를 가지도록 배치된 기판을 준비하는 공정과, 다수의 토출 구멍이 배열된 잉크젯 노즐을 소정 각도 기울여서 상기 유기 트랜지스터 형성 부분의 위쪽을 통과하는 토출 구멍의 수가 최대가 되도록 하고, 채널 폭방향으로 주사하면서 유기 반도체층, 게이트 절연막 및 게이트 전극 중 적어도 1개의 액상 재료를 상기 유기 트랜지스터 형성 부분에 도포하여 성막하는 공정을 가지는 것을 특징으로 한다.
도 1은 본 발명의 제1 실시형태에 따른 유기 EL 표시장치의 표시부를 구성하는 픽셀의 모식 평면도이다.
도 2는 도 1에 나타내는 유기 EL 표시장치의 회로 구성도이다.
도 3은 도 1에 나타내는 유기 EL 표시장치에 형성되는 유기 EL 소자의 모식 단면도이다.
도 4는 도 1에 나타내는 유기 EL 표시장치에 형성되는 유기 트랜지스터의 모식 단면도이다.
도 5는 도 1에 나타내는 유기 EL 표시장치의 제조 공정을 나타내는 플로우 차트이다.
도 6A는 도 1에 나타내는 유기 EL 표시장치의 각 제조 공정별 모식 평면도이다.
도 6B는 도 1에 나타내는 유기 EL 표시장치의 각 제조 공정별 모식 평면도이다.
도 7은 유기 트랜지스터끼리의 간격이 다를 경우의, 노즐 헤드의 기울기를 나타내는 모식도이다.
도 8은 본 발명의 다른 실시형태에 따른 유기 EL 표시장치의 표시부를 구성하는 픽셀의 모식 평면도이다.
도 9는 본 발명의 다른 실시형태에 따른 유기 EL 표시장치의 표시부를 구성하는 픽셀의 모식 평면도이다.
도 10은 본 발명의 다른 실시형태에 따른 유기 EL 표시장치의 표시부를 구성하는 픽셀의 모식 평면도이다.
도 11은 본 발명의 다른 실시형태에 따른 유기 EL 표시장치의 표시부를 구성 하는 픽셀의 모식 평면도이다.
도 12는 잉크젯 인쇄 장치를 이용하여 유기 EL 표시장치에 있어서의 유기 트랜지스터를 제조할 때의 문제점을 설명하기 위한 도이다.
<부호의 설명>
2 표시부
3 기판
4A,4B,4C 도트
5A,5B,5C 유기 EL 소자
6A,6B,6C 유기 트랜지스터
7A,7B,7C 커패시터
8 노즐 헤드
이하, 본 발명의 바람직한 실시형태에 따른 유기 트랜지스터의 제조방법 및 그 구조에 대하여 첨부 도면을 참조하면서 자세하게 설명한다. 단, 이하에 설명하는 실시형태에 의해 본 발명이 한정되는 것은 아니다.
(제1 실시형태)
본 발명의 바람직한 실시형태에 따른 유기 EL 표시장치에 대하여, 첨부 도면을 참조하면서 자세하게 설명한다. 한편, 도 1은 기판상에 형성된 유기 EL 표시장치의 모식 평면도이다.
유기 EL 표시장치의 표시부(2)는 기판(3)상에 직사각 형상의 도트(4)를 매트 릭스 형상으로 배열함으로써 형성된다. 도 1에는 일례로서 레드(R), 그린(G), 블루(B)로 각각 발광하는 3개의 도트(4A, 4B, 4C)를 기판(3)상에 형성한 구성을 나타내고 있지만, 실제로는 다수의 도트(4)가 하나의 기판(3)상에 매트릭스 형상으로 형성된다.
각 도트(4(4A, 4B, 4C))는 발광부를 형성하는 유기 EL 소자(5(5A, 5B, 5C))와, 유기 EL 소자(5)를 액티브 구동시키기 위한 유기 트랜지스터(6(6A, 6B, 6C))와, 커패시터(7(7A, 7B, 7C))를 가지고 있다. 또한 각 도트(4)에는 스위칭용과 드라이빙용의 제1 및 제2 유기 트랜지스터(Tr1, Tr2)가 배치되어 있다. 도 1의 예에서는, 도트(4)의 긴 변과 거의 같은 길이를 가지는 제2 유기 트랜지스터(Tr2)와, 제2 유기 트랜지스터(Tr2)의 약 1/3 정도의 길이인 제1 유기 트랜지스터(Tr1)가, 각각 간격을 두고 도트(4)의 긴 변과 평행으로 형성되어 있다.
여기서, 제1 및 제2 유기 트랜지스터(Tr1 및 Tr2)는 기본적인 구성은 동일하며, 그 길이방향을 따라 한쌍의 소스·드레인 전극이 형성되고, 소스·드레인 전극 사이에 채널이 형성되는 구성이다. 그 때문에, 본 명세서에서는 도트(4)의 옆방향(지면 좌우방향)을 "채널 길이방향"이라고 부르고, 도트(4)의 길이방향(지면 상하방향)을 "채널 폭방향"이라고 부른다. 제1 유기 트랜지스터(Tr1)와 제2 유기 트랜지스터(Tr2)의 채널 길이방향의 간격(중심선의 간격)과, 도트(4A)의 제1 유기 트랜지스터(Tr1)와 인접하는 도트(4B)의 제2 유기 트랜지스터(Tr2)와의 간격 중, 짧은 쪽을 간격 a, 긴 쪽을 간격 b라고 한다. 이때, 간격 b가 간격 a의 정수배(b=na, n은 임의의 자연수)가 되도록 배치한다. 바람직하게는 n은 3 이하이다. 더욱 바람직 하게는, 모든 유기 트랜지스터를 채널 길이방향의 간격이 등 피치(n=1)가 되도록 배치한다. 일례로서 7인치 VGA 패널을 상정하면, a=25㎛, b=50㎛(n=2)로 설정할 수 있다.
상기의 구성을 가지는 도트(4(4A, 4B, 4C))의 각각은 예를 들면 도 2에 나타내는 것과 같은 회로 구조를 형성하여 액티브 구동된다.
(유기 EL 소자)
본 실시형태에서 사용하는 유기 EL 소자(5)의 일례에 대하여 도 3을 참조하면서 설명한다. 도 3에 나타내는 바와 같이, 본 실시형태에서 사용하는 유기 EL 소자(5)는 기판(51)상에 하부 전극인 양극(52), 유기층(53), 상부 전극인 음극(54)이 순서대로 적층된 구성이다. 기판(51)상에는 양극(53)의 단부(端部)를 덮도록 순 테이퍼 형상의 뱅크(칸막이부)(55)가 형성되어 있다. 그리고 뱅크(55)의 개구부가 발광부가 되도록, 예를 들면 증착법에 의해 유기층(53)과 음극(54)이 형성되어 있다. 한편, 하부 전극을 음극(54)으로 하고, 상부 전극을 양극(52)으로 해도 된다.
기판(51)은 소자의 용도에 따라, 예를 들면 평판 형상이나 필름 형상의 기판을 사용할 수 있다. 재료에 대해서도 소자의 용도에 따라 적절히 선택할 수 있으며, 예를 들면 유리 기판이나 플라스틱 기판을 선택할 수 있다. 양극(52)은 일 함수(work function)가 높은 재료로 형성되어 있으면 되고, 예를 들면 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등의 산화 금속, 예를 들면 Cr, Mo, Ni, Pt, Au 등의 금속 또는 그 화합물, 혹은 그들을 포함하는 합금 등이어도 된다. 음극(54)은 일 함수가 낮은 재료로 형성되어 있으면 되고, 예를 들면 Al 등의 금속 또는 그 화합물, 혹은 그들을 포함하는 합금 등을 사용할 수 있다.
유기층(53)은 도시는 생략하지만, 양극(52)측에서부터 순서대로 정공주입층, 정공수송층, 발광층, 전자주입층이 적층된 다층막으로 구성되어 있다. 정공주입층 및 정공수송층으로서는 정공의 수송 특성이 높은 재료로 형성되어 있으면 되고, 일례로서 구리 프탈로시아닌(Cu-Pc) 등의 프탈로시아닌계 화합물 등으로 형성되어 있다. 유기 발광층으로서는 전계 발광 현상을 발생시키는 기능을 가지고 있으면 되고, 일례로서 (8-하이드록시퀴놀리네이트)알루미늄 착체(Alq3) 등의 형광성 유기 금속 화합물 등으로 형성되어 있다. 전자주입층으로서는 전자의 주입 특성이 높은 재료로 형성되어 있으면 되고, 일례로서 산화리튬(Li2O) 등의 산화 금속 등으로 형성되어 있다. 단, 유기층의 재료나 구성은 이에 한정되는 것이 아니며, 다른 공지의 재료 및 구성을 사용할 수 있다.
뱅크(55)는 절연성을 가지는 재료로 형성되어 있으면 되는데, 예를 들면 포토리소그래피법에 의해 패터닝할 수 있는 레지스트를 이용하는 것이 바람직하다.
한편, 컬러 디스플레이의 경우에는 유기 EL 소자(5A, 5B, 5C)의 유기층(53)을 레드(R), 그린(G), 블루(B)로 각각 발광하는 재료를 사용하여 형성할 수 있다. 단, 이에 한정되는 것은 아니며, 예를 들면 백색광을 컬러 필터에 의해 색 변환해도 된다.
(유기 트랜지스터)
이어서, 본 실시형태에 사용하는 유기 트랜지스터(6)의 일례에 대하여 도 4 를 참조하면서 설명한다. 도 4에 나타내는 바와 같이, 본 실시형태에 사용하는 유기 트랜지스터(6)는 기판(61)상에 게이트 전극(62), 게이트 절연막(63), 한쌍의 소스 전극(64) 및 드레인 전극(65)이 순서대로 적층되어 있다. 또한, 유기 반도체층(66)을 형성하고자 하는 영역에 개구부를 가지도록, 바꾸어 말하면 채널 형성 영역에 개구부를 가지는 뱅크(칸막이부)(67)가 형성되어 있다. 그리고 뱅크(67)로 둘러싸이는 내측 영역에 액상 재료를 도포함으로써 유기 반도체층(66)이 형성되어 있다. 한편, 도 4에는 일례로서 바텀 컨택트형의 유기 트랜지스터를 나타내고 있지만 이에 한정되는 것은 아니며, 탑 컨택트형이나 탑 게이트형 등의 유기 트랜지스터이어도 된다.
기판(61)은 소자의 용도에 따라, 예를 들면 평판 형상이나 필름 형상의 기판을 사용할 수 있다. 재료에 대해서도 소자의 용도에 따라 적절히 선택할 수 있으며, 예를 들면 유리 기판이나 플라스틱 기판을 선택할 수 있다. 게이트 전극(62), 소스 전극(64) 및 드레인 전극(65)은 도전성을 가지는 재료로 형성되어 있으면 되고, 일례로서 Ta, Cu, Au, Pt, Au, W, Ru, Ir, Al, Sc, Ti, V, Mn, Fe, Co, Ni, Zn, Ga, Y, Zr, Nb, Mo, Tc, Rh, Pd, Ag, Cd, Ln, Sn, Ta, Re, Os, Tl, Pb, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 금속 단체(單體), 이들 금속 단체의 적층체, 혹은 화합물을 사용할 수 있다. 또한 ITO, IZO와 같은 금속 산화물류, 폴리아닐린류, 폴리티오펜류, 폴리피롤류 등의 공역성 고분자 화합물을 포함하는 유기 도전 재료를 사용할 수도 있다.
게이트 절연막(63)은 절연성을 가지는 재료로 형성되어 있으면 되고, 일례로 서 LiOx, LiNx, NaOx, KOx, RbOx, CsOx, BeOx, MgOx, MgNx, CaOx, CaNx, SrOx, BaOx, ScOx, YOx, YNx, LaOx, LaNx, CeOx, PrOx, NdOx, SmOx, EuOx, GdOx, TbOx, DyOx, HoOx, ErOx, TmOx, YbOx, LuOx, TiOx, TiNx, ZrOx, ZrNx, HfOx, HfNx, ThOx, VOx, VNx, NbOx, TaOx, TaNx, CrOx, CrNx, MoOx, MoNx, WOx, WNx, MnOx, ReOx, FeOx, FeNx, RuOx, OsOx, CoOx, RhOx, IrOx, NiOx, PdOx, PtOx, CuOx, CuNx, AgOx, AuOx, ZnOx, CdOx, HgOx, BOx, BNx, AlOx, AlNx, GaOx, GaNx, InOx, TiOx, TiNx, SiNx, GeOx, SnOx, PbOx, POx, PNx, AsOx, SbOx, SeOx, TeOx 등의 금속 산화물, LiAlO2, Li2SiO3, Li2TiO3, Na2Al22O34, NaFeO2, Na4SiO4, K2SiO3, K2TiO3, K2WO4, Rb2CrO4, Cs2CrO4, MgAl2O4, MgFe2O4, MgTiO3, CaTiO3, CaWO4, CaZrO3, SrFe12O19, SrTiO3, SrZrO3, BaAl2O4, BaFe12O19, BaTiO3, Y3A15O12, Y3Fe5O12, LaFeO3, La3Fe5O12, La2Ti2O7, CeSnO4, CeTiO4, Sm3Fe5O12, EuFeO3, Eu3Fe5O12, GdFeO3, Gd3Fe5O12, DyFeO3, Dy3Fe5O12, HoFeO3, Ho3Fe5O12, ErFeO3, Er3Fe5O12, Tm3Fe5O12, LuFeO3, Lu3Fe5O12, NiTiO3, Al2TiO3, FeTiO3, BaZrO3, LiZrO3, MgZrO3, HfTiO4, NH4VO3, AgVO3, LiVO3, BaNb2O6, NaNbO3, SrNb2O6, KTaO3, NaTaO3, SrTa2O6, CuCr2O4, Ag2CrO4, BaCrO4, K2MoO4, Na2MoO4, NiMoO4, BaWO4, Na2WO4, SrWO4, MnCr2O4, MnFe2O4, MnTiO3, MnWO4, CoFe2O4, ZnFe2O4, FeWO4, CoMoO4, CuTiO3, CuWO4, Ag2MoO4, Ag2WO4, ZnAl2O4, ZnMoO4, ZnWO4, CdSnO3, CdTiO3, CdMoO4, CdWO4, NaAlO2, MgAl2O4, SrAl2O4, Gd3Ga5O12, InFeO3, MgIn2O4, Al2TiO5, FeTiO3, MgTiO3, Na2SiO3, CaSiO3, ZrSiO4, K2GeO3, Li2GeO3, Na2GeO3, Bi2Sn3O9, MgSnO3, SrSnO3, PbSiO3, PbMoO4, PbTiO3, SnO2-Sb2O3, CuSeO4, Na2SeO3, ZnSeO3, K2TeO3, K2TeO4, Na2TeO3, Na2TeO4 등의 금속 복합 산화물, FeS, Al2S3, MgS, ZnS 등의 황화물, LiF, MgF2, SmF3 등의 불화물, HgCl, FeCl2, CrCl3 등의 염화물, AgBr, CuBr, MnBr2 등의 브롬화물, PbI2, CuI, FeI2 등의 요오드화물, 또는 SiAlON 등의 금속 산화 질화물을 사용할 수 있다. 또한 폴리이미드, 폴리아미드, 폴리에스테르, 폴리아크릴레이트, 에폭시 수지, 페놀 수지, 폴리비닐알코올 등 폴리머계 재료를 사용할 수도 있다. 또한 유기-무기 하이브리드 재료이어도 된다.
뱅크(67)는 절연성을 가지는 재료로 형성되어 있으면 되는데, 예를 들면 포토리소그래피법에 의해 패터닝할 수 있는 레지스트를 이용하는 것이 바람직하다. 특히, 상기 뱅크(67)로 둘러싸이는 내측 영역에 도포되는 액상 재료에 대하여 발액성(撥液性)을 가지는 재료, 예를 들면 불소 성분을 함유하는 레지스트를 이용하는 것이 바람직하다.
유기 반도체층(66)은 반도체 특성을 나타내는 유기 재료이면 되고, 일례로서, 고분자 재료에서는, 폴리파라페닐렌 등의 방향족계 공역성 고분자, 폴리아세틸렌 등의 지방족계 공역성 고분자, 폴리피놀(polypinole)이나 폴리티오펜 등의 복소환식 공역성 고분자, 폴리아닐린류나 폴리페닐렌술파이드 등의 함(含)헤테로원자 공역성 고분자, 폴리(페닐렌비닐렌)이나 폴리(아닐렌비닐렌)이나 폴리(티에닐렌비 닐렌) 등의 공역성 고분자의 구성 단위가 교대로 결합한 구조를 가지는 복합형 공역계 고분자 등의 탄소계 공역 고분자를 사용할 수 있다. 또한, 폴리실란류나 디실라닐렌아릴렌 폴리머류, (디실라닐렌)에테닐렌 폴리머류, (디실라닐렌)에티닐렌 폴리머류와 같은 디실라닐렌 탄소계 공역성 폴리머 구조 등의 올리고실란류와 탄소계 공역성 구조가 교대로 연쇄한 고분자류 등을 사용할 수도 있다. 그 밖에도 인계, 질소계 등의 무기 원소로 이루어지는 고분자쇄이어도 되고, 또한 프탈로시아네이트폴리실록산과 같은 고분자쇄의 방향족계 배위자가 배위한 고분자류, 페릴렌테트라카르복실산과 같은 페릴렌류를 열처리하여 축환시킨 고분자류, 폴리아크릴로니트릴 등의 시아노기를 가지는 폴리에틸렌 유도체를 열처리하여 얻어지는 래더형 고분자류, 또한 페로브스카이트류에 유기 화합물이 인터컬레이트한 복합 재료를 사용할 수도 있다. 또한 저분자계 재료에서는 프탈로시아닌계 유도체, 나프탈로시아닌계 유도체, 아조 화합물계 유도체, 페릴렌계 유도체, 인디고계 유도체, 퀴나크리돈계 유도체, 안트라퀴논류 등의 다환 퀴논계 유도체, 시아닌계 유도체, 풀러렌류 유도체, 혹은 인돌, 카르바졸, 옥사졸, 인옥사졸, 티아졸, 이미다졸, 피라졸, 옥사아디아졸, 피라졸린, 트리아졸 등의 함질소환식 화합물 유도체, 히드라진 유도체, 트리페닐아민 유도체, 트리페닐메탄 유도체, 스틸벤류, 안트라퀴논디페노퀴논 등의 퀴논 화합물 유도체, 안트라센, 빌렌, 페난트렌, 코로넨 등의 다환 방향족 화합물 유도체 등 중, 관능기의 부여 등에 의해 용매에 가용(可溶)한 것을 사용할 수 있다.
(커패시터)
커패시터(7)는 유전체막의 위아래를 도전 재료 사이에 끼운 구조를 가진다. 유전체로서는 절연성을 가지는 재료이면 되고, 게이트 절연막(63)과 동일한 재료를 사용할 수 있다. 또한, 도전 재료로서는 게이트 전극(62), 소스 전극(64) 및 드레인 전극(65)과 동일한 재료를 사용할 수 있다.
(제조방법)
이어서, 도 1에 나타내는 구성의 유기 EL 표시장치를 제조하는 방법에 대하여 도 5 및 도 6을 참조하면서 설명한다. 한편, 도 5는 플로우 차트이고, 도 6A 및 도 6B는 각 공정에 있어서의 유기 EL 표시장치의 모식 평면도이다.
먼저, 도 5의 단계 S101에 나타내는 바와 같이, 기판(3)(기판(51, 61))상에 유기 트랜지스터(6)의 게이트 전극(62), 커패시터(7)의 하부 전극(71), 스캔 라인 및 커패시터 라인을 형성한다. 구체적으로는, 예를 들면 스퍼터법 등에 의해 탄탈(Ta) 등의 도전성 박막을 형성한 후, 예를 들면 포토리소그래피법에 의해 소정의 형상으로 패터닝된 마스크를 포토레지스트로 형성하고, 또한 마스크를 통해 예를 들어 반응성 이온 에칭함으로써, 유기 트랜지스터(6)의 게이트 전극(62), 커패시터(7)의 하부 전극(71), 스캔 라인 및 커패시터 라인에 상당하는 도전성 박막을 동시에 형성한다(도 6A(a)).
또한, 상기 마스크를 제거한 후, 도 5의 단계 S102에 나타내는 바와 같이, 상기 패터닝된 도전성 박막의 표면에 대하여 양극 산화 등의 산화 처리를 실시하고, 상기 도전성 박막의 표면에 오산화탄탈(Ta2O5) 등의 산화 피막을 형성한다(도 6A(a) 참조). 이 산화 피막은 유기 트랜지스터(6)의 게이트 절연막(63), 커패시 터(7)의 유전체막(72), 및 각 배선 라인의 층간 절연막으로서 기능한다. 한편, 이들 절연막으로서 기능하는 막은 산화 처리에 의해 형성하는 것에 한정되지 않으며, 예를 들면 스퍼터나 CVD, 도포 프로세스에 의해 형성하도록 해도 된다.
이어서, 도 5의 단계 S103에 나타내는 바와 같이, 게이트 전극(62)의 컨택트 홀(68)을 형성한다(도 6A(b)). 컨택트 홀(68)은 예를 들면 포토리소그래피법으로 소정 형상의 마스크를 포토레지스트로 형성하고, 이 마스크를 통해 게이트 절연막(63)을 에칭함으로써 형성할 수 있다.
이어서, 도 5의 단계 S104에 나타내는 바와 같이, 예를 들면 스퍼터법 등에 의해 ITO 등의 투광성을 가지는 도전성 박막을 형성하고, 포토리소그래피에 의해 소정 형상의 마스크를 포토레지스트로 형성하고, 에칭에 의해 패터닝하여 유기 EL 소자(5)의 양극(52)을 형성한다(도 6A(c)).
이어서, 도 5의 단계 S105에 나타내는 바와 같이, 유기 트랜지스터(6)의 소스 전극(64) 및 드레인 전극(65), 커패시터(7)의 상부 전극(73), 데이터 라인 및 전원 라인을 형성한다. 구체적으로는, 예를 들면 스퍼터법 등에 의해 Cr과 Au의 적층막을 이루는 도전성 박막을 성막한 후, 예를 들면 포토리소그래피법에 의해 소정의 형상으로 패터닝된 마스크를 포토레지스트로 형성하고, 또한 마스크를 통해 에칭함으로써, 유기 트랜지스터(6)의 소스 전극(64) 및 드레인 전극(65), 커패시터(7)의 상부 전극(73), 데이터 라인 및 전원 라인에 상당하는 도전성 박막을 동시에 형성한다(도 6A(d)).
이어서, 도 5의 단계 S106에 나타내는 바와 같이, 제1 및 제2 유기 트랜지스 터(Tr1 및 Tr2)의 유기 반도체층(66)을 형성하고자 하는 영역이 개구(개구부(69)) 하는 뱅크(67)와, 유기 EL 소자(5)를 형성하고자 하는 영역이 개구(개구부(69))하는 뱅크(55)를 동시에 형성한다(도 6B(e)). 구체적인 제조법으로서는, 예를 들면 불소함유 레지스트를 스핀 코트로 성막한 후, 포토리소그래피법에 의해 패터닝하여 형성할 수 있다. 한편, 유기 EL 소자(5)의 양극(52)과 음극(54)의 단락을 막기 위해, 양극(52)의 단부를 덮도록 뱅크(55)를 패터닝하는 것이 바람직하다.
이어서, 도 5의 단계 S107에 나타내는 바와 같이, 뱅크(67)의 내측 영역에 유기 트랜지스터(6)의 유기 반도체 재료를 도포하여 유기 반도체층(66)을 형성한다. 구체적으로는, 도 6B(f)에 나타내는 바와 같이, 잉크젯 인쇄 장치의 노즐 헤드(8)를 기판(3)의 외측에 배치하고, 등 피치로 형성된 복수의 토출 구멍(81) 중, 어느 하나가 유기 트랜지스터(6)의 위쪽을 통과하도록 노즐 헤드(8)를 경사(경사각 θ)시킨다. 그리고 채널 폭방향으로 노즐 헤드(8)를 주사하여, 각 유기 트랜지스터(6)의 뱅크(67)로 둘러싸인 내측 영역에 유기 반도체 재료, 예를 들면 폴리-3-헥실티오펜(P3HT)을 도포해 가고, 필요하다면 복수회에 걸쳐서 노즐 헤드(8)를 주사하여, 최종적으로 모든 유기 트랜지스터(6)의 유기 반도체층(66)을 형성한다.
이어서, 도 5의 단계 S108에 나타내는 바와 같이, 유기 EL(5)의 유기층(53)을 진공 증착에 의해 형성한 후, 상부 전극인 음극(54)을 증착에 의해 형성한다. 그리고 도 5의 단계 S109에 나타내는 바와 같이, 예를 들면 유리통을 이용하여 봉지(封止)한다.
상술한 실시형태에 의하면, 유기 트랜지스터(6)끼리의 채널 길이방향의 가장 짧은 간격을 a라고 했을 때에, 표시부에 형성되는 모든 유기 트랜지스터에 있어서, 유기 트랜지스터끼리의 채널 길이방향의 간격이 상기 a의 정수배를 가지도록 배치함으로 인해, 토출 동작을 하지 않는 불필요한 토출 구멍의 수를 최소한으로 할 수 있다. 그 결과, 생산 효율을 향상시킬 수 있게 된다.
즉, 1개의 도트 내에 2개의 유기 트랜지스터(Tr1, Tr2)가 배치되는 것을 고려하면, 표시부(2)상의 트랜지스터끼리의 간격이 a, b(a≤b)라면, 간격 a, b를 랜덤하게 선택하는 것 보다도, 모든 유기 트랜지스터끼리의 간격이 정수배(b=na)가 되도록 배치한 쪽이 생산 효율이 높아진다. 예를 들면 b=2a가 되도록 배치된 도 7(a)의 구성과, b=(7/5)a가 되도록 배치된 도 7(b)의 구성에서 효과의 차이를 검증하면, 노즐 헤드(8)의 기울기는 각각의 도에 나타내는 바와 같이 되므로, 정수배로 설정한 도 7(a)쪽이 토출 구멍(81)의 낭비가 적어 생산 효율이 높아지는 것을 확인할 수 있다.
생산 효율은 n이 작을수록 높아진다. 또한, 잉크젯 인쇄 장치의 노즐 헤드(8)는 액의 표면 장력이나 장치의 제작 정밀도의 한계로 인해, 액적(droplet)이 조금 휘어져서 토출되는 경우가 있다. 그 때문에, 본 실시형태에서는 발액성을 가지는 뱅크(67)를 형성하여, 액적의 도포 위치가 다소 벗어나 있더라도 뱅크(67)의 내측 영역 내에 낙하하면, 예정된 위치에 들어가도록 하고 있다. 그러나 유기 트랜지스터끼리의 간격이 지나치게 작으면, 옆의 유기 트랜지스터의 뱅크 내측 영역에 흘러 들어가 버리는 것을 피할 수 없으며, 각 트랜지스터간에 막두께 불균일이 생기는 등, 불량의 원인이 되지만, 이 문제도 n을 작게 함으로써 해결된다. n은 3 이 하인 것이 바람직하고, 가장 바람직하게는 n=1이다.
또한, 각각의 유기 트랜지스터가 상술한 조건을 만족하는 위치에서 다소 벗어나 있더라도, 뱅크(67)의 발액성에 의해 상술한 효과와 동일한 효과가 얻어진다. 상기 도트가 형성하는 1개의 픽셀에 있어서의 채널 길이방향의 길이를 L이라고 했을 때, 각각의 유기 트랜지스터의 배치 위치에 있어서의 채널 길이방향의 오차 정밀도는 ±L/200의 범위 내인 것이 바람직하다. 일례로서 7인치 VGA 패널을 상정하면, 허용 오차는 ±1.1㎛가 된다.
한편, 상술한 실시형태에서는 유기 반도체층(66)을 도포에 의해 성막하는 예를 설명했지만 이에 한정되지 않으며, 게이트 절연막(63) 및/또는 게이트 전극(62)의 재료로서 액상 재료를 사용하는 경우에는, 마찬가지로 하여 도포에 의해 성막할 수 있다. 이 경우에도 생산 효율을 향상시킬 수 있다.
이어서, 본 발명의 다른 실시형태에 대하여 설명한다.
도 1에서는, 길이가 다른 제1 및 제2 유기 트랜지스터(Tr1 및 Tr2)가 정수배가 되도록 배치되어 있지만 이에 한정되지 않으며, 도 8에 나타내는 바와 같이 모든 트랜지스터가 동일한 길이여도 되고, 또한 채널 길이방향으로 등 간격으로 줄지어 있는 구성이어도 된다. 또는 도 9에 나타내는 바와 같이, 도트 내의 트랜지스터가 채널 폭방향으로 일렬로 줄지어 있는 구성이어도 된다. 또한, 1개의 도트에 형성되는 유기 트랜지스터가 2개일 필요는 없으며, 3개 이상의 유기 트랜지스터를 형성해도 된다. 그 경우, 도 10에 나타내는 바와 같이 도트 내에 있어서 채널 길이방향으로 배열해도 되고, 나아가서는 도 11에 나타내는 바와 같이 채널 길이방향 및 채널 폭방향으로 배열해도 된다. 즉, 유기 트랜지스터끼리의 채널 길이방향의 가장 짧은 간격을 간격 a라고 했을 때에, 표시부에 형성되는 모든 유기 트랜지스터를, 트랜지스터끼리의 채널 길이방향의 간격이 상기 간격 a의 정수배를 가지도록 배치한다는 조건을 만족하고 있다면, 어느 구성이더라도 상술한 제1 실시형태와 동일한 효과를 얻을 수 있다. 또한, 상기 조건을 만족시킬 경우에는 유기 트랜지스터(6)의 위쪽에 유기 EL 소자(5)가 위치하도록 적층 구조로 해도 된다.

Claims (10)

  1. 적어도 유기 EL 소자, 커패시터 및 유기 트랜지스터에 의해 구성되는 도트를 가지며, 기판상에 배열된 복수의 도트에 의해 표시부가 형성되고, 액티브 구동되는 유기 EL 표시장치로서,
    상기 유기 트랜지스터끼리의 채널 길이방향의 가장 짧은 간격을 a라고 했을 때에, 표시부에 형성되는 모든 유기 트랜지스터에 있어서, 유기 트랜지스터끼리의 채널 길이방향의 간격이 상기 a의 정수배를 가지도록 배치되어 있는 것을 특징으로 하는 유기 EL 표시장치.
  2. 제1항에 있어서,
    상기 표시부의 모든 유기 트랜지스터에 있어서, 유기 트랜지스터끼리의 채널 길이방향의 간격이 등 간격이 되도록 배치되어 있는 것을 특징으로 하는 유기 EL 표시장치.
  3. 제1항 또는 제2항에 있어서,
    상기 도트의 각각에는 채널 길이방향 또는 채널 폭방향으로 간격을 두고 배열된 적어도 2개 이상의 유기 트랜지스터가 배치되어 있는 것을 특징으로 하는 유기 EL 표시장치.
  4. 제1항 또는 제2항에 있어서,
    상기 유기 트랜지스터는 채널부를 구성하는 유기 반도체층, 게이트 절연막 및 게이트 전극 중 적어도 1개가 액상 재료의 도포에 의해 형성되어 있는 것을 특징으로 하는 유기 EL 표시장치.
  5. 제4항에 있어서,
    상기 기판상에는 적어도 상기 액상 재료를 도포하는 영역에 개구부를 가지는 뱅크가 형성되어 있는 것을 특징으로 하는 유기 EL 표시장치.
  6. 제5항에 있어서,
    상기 도트가 형성하는 1개의 픽셀에 있어서의 채널 길이방향의 길이를 L이라고 했을 때, 각각의 유기 트랜지스터의 배치 위치에 있어서의 채널 길이방향의 오차 정밀도가 ±L/200의 범위 내인 것을 특징으로 하는 유기 EL 표시장치.
  7. 적어도 유기 EL 소자, 커패시터 및 유기 트랜지스터에 의해 구성되는 도트를 가지며, 기판상에 배열된 복수의 도트에 의해 표시부가 형성되고, 액티브 구동되는 유기 EL 표시장치를 제조하는 방법으로서,
    상기 유기 트랜지스터를 형성하는 부분끼리의 채널 길이방향의 가장 짧은 간격을 a라고 했을 때에, 표시부에 형성되는 모든 유기 트랜지스터 형성 부분에 있어서, 채널 길이방향의 간격이 상기 a의 정수배를 가지도록 배치된 기판을 준비하는 공정과,
    다수의 토출 구멍이 배열된 잉크젯 노즐을 소정 각도 기울여서 상기 유기 트랜지스터 형성 부분의 위쪽을 통과하는 토출 구멍의 수가 최대가 되도록 하고, 채널 폭방향으로 주사하면서 유기 반도체층, 게이트 절연막 및 게이트 전극 중 적어도 1개의 액상 재료를 상기 유기 트랜지스터 형성 부분에 도포하여 성막하는 공정을 가지는 것을 특징으로 하는 유기 EL 표시장치의 제조방법.
  8. 제7항에 있어서,
    상기 표시부의 모든 유기 트랜지스터 형성 부분을, 유기 트랜지스터 형성 부분끼리의 채널 길이방향의 간격이 등 간격이 되도록 배치한 것을 특징으로 하는 유기 EL 표시장치의 제조방법.
  9. 제7항 또는 제8항에 있어서,
    상기 액상 재료를 도포하기 전에, 액상 재료를 도포하는 영역을 둘러싸는 개구부를 가지는 뱅크를 상기 기판상에 형성하는 공정을 더 포함하는 것을 특징으로 하는 유기 EL 표시장치의 제조방법.
  10. 제9항에 있어서,
    상기 도트가 형성하는 1개의 픽셀에 있어서의 채널 길이방향의 길이를 L이라고 했을 때, 각각의 유기 트랜지스터의 배치 위치에 있어서의 채널 길이방향의 오 차 정밀도가 ±L/200의 범위 내인 것을 특징으로 하는 유기 EL 표시장치의 제조방법.
KR1020097022425A 2007-03-29 2007-03-29 유기 ｅｌ 표시장치 및 그 제조방법 KR101069050B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056856 WO2008120351A1 (ja) 2007-03-29 2007-03-29 有機ｅｌ表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100007863A KR20100007863A (ko) 2010-01-22
KR101069050B1 true KR101069050B1 (ko) 2011-09-29

Family

ID=39807944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022425A KR101069050B1 (ko) 2007-03-29 2007-03-29 유기 ｅｌ 표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US20100033407A1 (ko)
JP (1) JP4567092B2 (ko)
KR (1) KR101069050B1 (ko)
WO (1) WO2008120351A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2450675A (en) * 2007-04-04 2009-01-07 Cambridge Display Tech Ltd Active matrix organic displays
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP2014170761A (ja) * 2011-06-30 2014-09-18 Pioneer Electronic Corp 有機半導体装置および有機半導体装置の製造方法
JP5833759B2 (ja) 2012-07-24 2015-12-16 パイオニア株式会社 面光源を有する照明モジュール及び照明システム
JP6088012B1 (ja) 2015-09-02 2017-03-01 日本写真印刷株式会社 能動素子、および能動素子の製造方法
US11152591B2 (en) * 2017-04-04 2021-10-19 Pioneer Corporation Method for manufacturing light-emitting device, and light-emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122070A (ja) 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置およびその駆動方法
KR100851156B1 (ko) 2000-03-07 2008-08-08 이데미쓰 고산 가부시키가이샤 액티브 구동형 유기 ｅｌ 표시 장치 및 그 제조 방법
KR100865180B1 (ko) 2004-11-24 2008-10-23 로무 가부시키가이샤 기준 전류 발생 회로, 유기 ｅｌ 구동 회로 및 이것을이용하는 유기 ｅｌ 표시 장치
KR20090111773A (ko) * 2008-04-22 2009-10-27 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치 및 전자 기기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002002292A (ja) * 2000-06-23 2002-01-08 Jidosha Denki Kogyo Co Ltd 電動サンルーフ装置
JP3814469B2 (ja) * 2000-07-10 2006-08-30 キヤノン株式会社 カラーフィルタ、カラーフィルタの製造方法および製造装置、カラーフィルタを備えた表示装置の製造方法、表示装置を備えた装置の製造方法
JP2006253164A (ja) * 2005-03-07 2006-09-21 Ricoh Co Ltd 有機トランジスタ、及びディスプレイ装置
JP2006278213A (ja) * 2005-03-30 2006-10-12 Seiko Epson Corp 電子デバイス用基板、電子デバイス、電子デバイスの製造方法および電子機器
WO2006117909A1 (ja) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha パターン薄膜、半導体素子及び回路基板の製造方法、並びに、レジスト材料、半導体素子及び回路基板
KR101240654B1 (ko) * 2006-05-09 2013-03-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851156B1 (ko) 2000-03-07 2008-08-08 이데미쓰 고산 가부시키가이샤 액티브 구동형 유기 ｅｌ 표시 장치 및 그 제조 방법
JP2005122070A (ja) 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置およびその駆動方法
KR100865180B1 (ko) 2004-11-24 2008-10-23 로무 가부시키가이샤 기준 전류 발생 회로, 유기 ｅｌ 구동 회로 및 이것을이용하는 유기 ｅｌ 표시 장치
KR20090111773A (ko) * 2008-04-22 2009-10-27 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치 및 전자 기기

Also Published As

Publication number Publication date
WO2008120351A1 (ja) 2008-10-09
US20100033407A1 (en) 2010-02-11
KR20100007863A (ko) 2010-01-22
JPWO2008120351A1 (ja) 2010-07-15
JP4567092B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
JP5267246B2 (ja) 有機エレクトロルミネッセンス素子及びその製造方法並びに有機エレクトロルミネッセンス表示装置
TWI453791B (zh) 裝置、膜形成方法及裝置的製造方法
KR101069050B1 (ko) 유기 ｅｌ 표시장치 및 그 제조방법
JP4511595B2 (ja) 有機ｅｌ表示装置、有機トランジスタ、これらの製造方法
KR101062108B1 (ko) 유기 반도체 소자 및 그 제조방법
JP5141325B2 (ja) 有機ｅｌディスプレイパネルの製造方法
JP4531850B2 (ja) 有機トランジスタ及びその製造方法
JP4708476B2 (ja) 有機エレクトロルミネセンス表示パネル及びその製造方法
US20070194312A1 (en) Subpixel
JP5486033B2 (ja) 有機薄膜トランジスタ装置及びその製造方法
WO2006106826A1 (ja) 有機ｅｌ表示装置、有機トランジスタ、これらの製造方法
WO2009147746A1 (ja) 有機トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 9