KR20090111773A - 유기 ｅｌ 장치 및 전자 기기 - Google Patents

유기 ｅｌ 장치 및 전자 기기 Download PDF

Info

Publication number
KR20090111773A
KR20090111773A KR1020090033172A KR20090033172A KR20090111773A KR 20090111773 A KR20090111773 A KR 20090111773A KR 1020090033172 A KR1020090033172 A KR 1020090033172A KR 20090033172 A KR20090033172 A KR 20090033172A KR 20090111773 A KR20090111773 A KR 20090111773A
Authority
KR
South Korea
Prior art keywords
layer
conductive pattern
electrode layer
pattern portion
organic
Prior art date
Application number
KR1020090033172A
Other languages
English (en)
Inventor
스스무 신토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR1020090033172A priority Critical patent/KR20090111773A/ko
Publication of KR20090111773A publication Critical patent/KR20090111773A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(과제) 콘택트부를 넓히지 않아도, 전극층과 도전막 패턴을 확실히 전기적으로 접속할 수 있는 유기 EL 장치 및, 전자 기기를 제공하는 것.
(해결 수단) 톱 이미션(top emission) 타입의 유기 EL 장치(100)에 있어서, 지지 기판(110d)에는 제2 전극층(9a)과 접하는 복수개의 보조 배선(8a)이 형성되어 있다. 절연막(115)의 하층측에는 제2 전극층(9a)에 전위를 인가하기 위한 하층측 도전 패턴부(6s)가 형성되고, 절연막(115)의 상층측에는 제2 전극층(9a)보다 시트 저항이 작은 도전막에 의해 제2 전극층(9a)을 하층측 도전 패턴부(6s)에 접속하기 위한 상층측 도전 패턴부(7s)가 형성되어 있다. 상층측 도전 패턴부(7s)의 콘택트 패턴부(7p)는 콘택트부(115s)를 통하여 하층측 도전 패턴부(6s)에 접하고, 보조 배선(8a)의 단부(端部)는 콘택트 패턴부(7p)에 겹쳐서 콘택트 패턴부(7p)에 접하고 있다.
유기 EL, 도전 패턴, 콘택트 패턴

Description

유기 ＥＬ 장치 및 전자 기기{ORGANIC ELECTROLUMINESCENT DEVICE AND ELECTRONIC APPARATUS}
본 발명은 지지 기판 상에 유기 일렉트로루미네센스 소자(이하, 유기 EL 소자라고 함)를 구비한 유기 일렉트로루미네센스 장치(이하, 유기 EL 장치라고 함) 및, 당해 유기 EL 장치를 구비한 전자 기기에 관한 것이다.
유기 EL 장치는 지지 기판 상에 복수의 화소가 배열된 화소 영역을 가지며, 복수의 화소의 각각에는, 절연막의 상층측에서 적어도 제1 전극층, 발광층 및 제2 전극층이 순서대로 적층된 유기 EL 소자가 형성된 구조를 갖고 있다. 이러한 유기 EL 장치 중, 특히 유기 EL 소자로부터 출사된 빛이 제2 전극층을 투과하여 출사되는 톱 이미션(top emission) 타입의 유기 EL 장치에서는, 제2 전극층에 투광성이 요구되는 점에서, 제2 전극층의 막두께가 얇아 제2 전극층의 전기적 저항에 기인하는 휘도 불균일이 발생하기 쉽다.
그래서, 도 13(a), (b)에 나타내는 바와 같이, 인접하는 화소(100a)의 사이에 끼워진 영역에 있어서, 제2 전극층(9a)의 상층측 또는 하층측에 보조 배선(8a)을 형성함으로써, 제2 전극층(9a)의 전기적 저항에 기인하는 휘도 불균일을 방지하 는 기술이 제안되고 있다(예를 들면 특허문헌 1 참조).
이러한 보조 배선(8a) 및 제2 전극층(9a)은 단자(104) 등을 통하여 전위가 인가되지만, 보조 배선(8a) 및 제2 전극층(9a)에 전위를 인가하기 위한 하층측 도전 패턴부(6s)는, 절연막(113)의 하층측에서 단자(104)에 전기적으로 접속되어 있다. 이 때문에, 일반적으로는 절연막(113)의 비(非)형성 영역에 의해 콘택트부(113r)를 형성하고, 이러한 콘택트부(113r)에 있어서 보조 배선(8a)의 단부(端部)를 하층측 도전 패턴부(6s)의 상면에 겹치게 하여, 보조 배선(8a)이 하층측 도전 패턴부(6s)에 접하는 구조가 채용되고 있다.
[특허문헌 1] 일본공개특허공보 2003-123988호
그러나, 보조 배선(8a)은 인접하는 화소(100a)의 사이에 끼워진 영역에 좁은 폭 치수를 가지고 형성되어 있는 점에서, 보조 배선(8a)과 하층측 도전 패턴부(6s)와의 겹치는 면적을 넓게 하여 접속 저항을 저감하려면, 보조 배선(8a)이 하층측 도전 패턴부(6s)와의 겹치는 부분의 길이 치수(L)를 길게 할 필요가 있기 때문에, 도 13(a), (b)에 나타내는 구조에서는 콘택트부(113r)의 폭 치수(W50)를 넓힐 필요가 있다. 이 때문에, 지지 기판(110d)에 있어서 화소 영역(110a)의 외측에는, 표시에 직접 기여하지 않는 주변 영역(110c)이 넓은 폭 치수를 가지고 형성되어 버려, 화소 영역(110a)의 면적에 비해서는 지지 기판(110d)이 대형화되어 버린다는 문제점이 있다.
또한, 보조 배선(8a)을 형성하지 않고, 제2 전극층(9a)을 직접, 콘택트부(113r)에 있어서 하층측 도전 패턴부(6s)의 상면에 겹치게 하여, 제2 전극층(9a)과 하층측 도전 패턴부(6s)를 직접 전기적으로 접속하는 경우도, 상기와 동일하게, 콘택트부(113r)의 폭 치수(W50)를 넓히지 않으면 안된다는 문제점이 있다.
또한, 상기의 문제점은 유기 EL 소자로부터 출사된 빛을 지지 기판의 측에서 보텀 이미션(bottom emission) 타입의 유기 EL 장치에서도, 제2 전극층(9a)이 얇고 전기적 저항이 큰 경우에는 동일하게 발생한다.
이상의 문제점을 감안하여, 본 발명의 과제는 절연막의 상층에 형성된 유기 EL 소자의 전극층과 하층측의 도전막 패턴을 전기적으로 접속하는 콘택트부를 넓히 지 않아도, 전극층과 도전막 패턴을 확실히 전기적으로 접속할 수 있는 유기 EL 장치 및, 당해 유기 EL 장치를 구비한 전자 기기를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에서는 지지 기판 상에 복수의 화소가 배열된 화소 영역을 가지며, 상기 복수의 화소의 각각에는, 절연막의 상층측에서 적어도 제1 전극층, 발광층 및 제2 전극층이 순서대로 적층된 유기 EL 소자가 형성된 유기 EL 장치에 있어서, 상기 절연막의 하층측에는 상기 제2 전극층에 전위를 인가하기 위한 제1 도전 패턴부가 형성되고, 상기 절연막의 상층측에는 상기 제2 전극층보다 시트 저항이 작은 도전막에 의해 상기 제2 전극층을 상기 제1 도전 패턴부에 접속하기 위한 제2 도전 패턴부가 형성되어 있고, 상기 제2 도전 패턴부는 상기 절연막의 비형성 영역으로 이루어지는 콘택트부에서 상기 제1 도전 패턴부의 상면에 겹쳐서 당해 제1 도전 패턴부에 접하는 제3 도전 패턴부를 구비하고 있는 것을 특징으로 한다.
본 발명에서는, 절연막의 하층측에는 제2 전극층에 전위를 인가하기 위한 제1 도전 패턴부가 형성되고, 절연막의 상층측에는 제2 전극층보다 시트 저항이 작은 도전막에 의해 제2 전극층을 제1 도전 패턴부에 접속하기 위한 제2 도전 패턴부가 형성되어 있기 때문에, 제1 도전 패턴부 및 제2 도전 패턴부를 통하여 제2 전극층에 전위를 인가할 수 있다. 여기에서, 제2 도전 패턴부는 콘택트부에 있어서 제1 도전 패턴부의 상면에 겹치는 제3 도전 패턴부를 구비하고 있기 때문에, 콘택트부를 과도하게 크게 하지 않아도, 제1 도전 패턴부와 제2 도전 패턴부와의 접속 저항 이 낮다. 또한, 제2 도전 패턴부는 절연막의 상층에 형성되어 있기 때문에, 제2 전극층과 제2 도전 패턴부와의 직접적인 접속, 혹은 제2 전극층과 제2 도전 패턴부와의 보조 배선을 통한 전기적인 접속은, 제2 도전 패턴부에 있어서 콘택트부의 외측에서도 행할 수 있다. 그 때문에, 제2 전극층을 제2 도전 패턴부에 직접 전기적으로 접속하는 경우, 혹은 보조 배선을 통하여 제2 전극층을 제2 도전 패턴부에 전기적으로 접속하는 경우의 어느 것에 있어서도 콘택트부의 면적을 과도하게 크게 하지 않아도, 제2 전극층을 제1 도전 패턴부에 확실하게 전기적으로 접속할 수 있기 때문에, 화소 영역의 외측에 있어서 표시에 직접 기여하지 않는 주변 영역이 좁아도 좋다.
본 발명은, 상기 유기 EL 소자로부터 출사된 빛이 상기 제2 전극층을 투과하여 출사되는 경우에 적용하면 효과적이다.
본 발명에 있어서, 상기 제2 전극층의 하층측 혹은 상층측에는, 당해 제2 전극층과 접하는 보조 배선이 인접하는 상기 화소의 각 사이를 지나 연재(extend)하고 있고, 당해 보조 배선의 단부는, 상기 제2 도전 패턴부의 상기 제3 도전 패턴부의 상면에 겹쳐서 당해 제3 도전 패턴부에 접하고 있는 것이 바람직하다.
이 경우, 상기 보조 배선의 단부에는, 상기 보조 배선보다 넓은 폭의 접속용 전극부가 형성되고, 상기 접속용 전극부가 상기 제2 도전 패턴부의 상기 제3 도전 패턴부의 상면에 겹쳐서 당해 제3 도전 패턴부에 접하고 있는 것이 바람직하다.
본 발명의 다른 형태에서는, 상기 제2 전극층의 하층측 혹은 상층측에는, 당해 제2 전극층과 접하는 보조 배선이 인접하는 상기 화소의 각 사이를 지나 연재하 고 있고, 당해 보조 배선의 단부에는 당해 보조 배선과 일체로 상기 제2 도전 패턴부가 형성되어 있는 구성을 채용해도 좋다.
본 발명의 또 다른 형태에서는, 상기 제2 전극층의 단부는, 상기 제2 도전 패턴부의 상기 제3 도전 패턴부의 상면에 겹쳐서 당해 제3 도전 패턴부에 접하고 있는 구성을 채용해도 좋다.
본 발명에 있어서, 상기 제2 도전 패턴부는 상기 제1 전극층과 동층(same layer)에 형성되어 이루어지는 것이 바람직하다. 이와 같이 구성하면, 새로운 도전막을 추가하지 않아도, 제2 도전 패턴부를 형성할 수 있다.
본 발명을 적용한 유기 EL 장치는, 모바일 컴퓨터나 휴대 전화기 등의 전자 기기의 표시부나, 화상 형성 장치 등의 전자 기기의 노광 헤드, 나아가서는 각종 전자 기기의 광원 장치 등으로서 이용할 수 있다.
(발명을 실시하기 위한 최량의 형태)
도면을 참조하여 본 발명을 적용한 유기 EL 장치에 대하여 설명한다. 또한, 이하의 설명에 이용하는 각 도에 있어서는, 각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해, 각 부재마다 축척을 다르게 하고 있다. 또한, 각 요소의 대응 관계를 알기 쉽도록, 이하의 설명에서는 도 13을 참조하여 설명한 요소 중, 공통되는 부분에는 동일한 부호를 붙여 설명한다.
[실시 형태 1]
도 1은 본 발명을 적용한 유기 EL 장치의 전기적 구성을 나타내는 블록도이 다. 도 2(a), (b)는 각각, 본 발명을 적용한 유기 EL 장치를 제2 기판(봉지 기판)의 측에서 본 평면도 및, 그 J-J' 단면도이다.
도 1에 나타내는 유기 EL 장치(100)에 있어서는, 소자 기판으로서의 제1 기판(110) 상에, 복수의 주사선(3a)과, 주사선(3a)에 대하여 교차하는 방향으로 연재하는 복수의 데이터선(6a)과, 주사선(3a)과 데이터선(6a)과의 교차에 대응하는 위치에 형성된 화소(100a)를 갖고 있고, 복수의 화소(100a)가 매트릭스 형상으로 배열되어 있는 영역에 의해 화소 영역(110a)이 구성되어 있다.
또한, 제1 기판(110) 상에서는, 데이터선(6a)에 병렬하여 복수의 전원선(6g)이 연재하고, 주사선(3a)에 병렬하여 복수의 용량선(3e)이 연재하고 있다. 데이터선(6a)에는 데이터선 구동 회로(101)가 접속되고, 주사선(3a)에는 주사선 구동 회로(107)가 접속되어 있다. 복수의 화소(100a)의 각각에는, 주사선(3a)을 통하여 주사 신호가 게이트 전극에 공급되는 스위칭용의 박막 트랜지스터(30b)와, 이 스위칭용의 박막 트랜지스터(30b)를 통하여 데이터선(6a)으로부터 공급되는 화소 신호를 유지하는 유지 용량(70)과, 유지 용량(70)에 의해 유지된 화소 신호가 게이트 전극에 공급되는 구동용의 박막 트랜지스터(30c)와, 이 박막 트랜지스터(30c)를 통하여 전원선(6g)에 전기적 접속했을 때에 전원선(6g)으로부터 구동 전류가 흘러들어오는 유기 EL 소자(180)가 구성되어 있다. 여기에서, 유기 EL 소자(180)는 각각, 적색(R), 녹색(G), 청색(B)의 빛을 출사하고, 이러한 3개의 색에 대응하는 3개의 화소(100a)가 서브 픽셀을 구성하고 있다. 본 형태에서는, 동일한 색에 대응하는 화소(100a)가 데이터선(6a)의 연재 방향으로 직선적으로 늘어서는 스트라이프 배열이 채용되어 있다.
이러한 유기 EL 장치(100)에서는, 주사선(3a)이 구동되어 스위칭용의 박막 트랜지스터(30b)가 온(on)이 되면 그때의 데이터선(6a)의 전위가 유지 용량(70)에 유지되고, 유지 용량(70)이 유지하는 전하에 따라 구동용의 박막 트랜지스터(30c)의 온·오프 상태가 정해진다. 그리고, 구동용의 박막 트랜지스터(30c)의 채널을 통하여 전원선(6g)으로부터 제1 전극층(7a)에 전류가 흐르고, 또한 유기 기능층을 통하여 제2 전극층(9a)에 전류가 흐른다. 그 결과, 유기 EL 소자(180)는 이것을 흐르는 전류량에 따라 발광한다.
또한, 도 1에 나타내는 구성에서는, 전원선(6g) 및 용량선(3e)이 각각, 데이터선 구동 회로(101) 및 주사선 구동 회로(107)로부터 연재하고 있지만, 어느 것에라도 정전위가 인가되기 때문에, 전원선(6g) 및 용량선(3e)이 직접, 후술하는 단자로부터 연재하고 있는 구성 등을 채용해도 좋다. 또한, 도 1에 나타내는 구성에서는, 주사선(3a)과 병렬로 용량선(3e)을 형성했지만, 용량선(3e)을 형성하지 않고, 전원선(6g)과 박막 트랜지스터(30b)의 드레인과의 사이에 유지 용량(70)을 형성할 수도 있다.
이러한 유기 EL 장치(100)는 구체적으로는, 도 2(a), (b)에 나타내는 바와 같이 구성된다. 도 2(a), (b)에 있어서, 유기 EL 장치(100)에서는, 소자 기판으로서의 제1 기판(110)과, 봉지 기판으로서의 기능을 담당하는 제2 기판(120)을 구비하고 있고, 제1 기판(110)에 있어서 복수의 유기 EL 소자(180)가 형성되어 있는 면측에 제2 기판(120)이 겹쳐서 배치되어 있다. 제1 기판(110)과 제2 기판(120)은 제1 시일재층(first sealing material layer; 191) 및 제2 시일재층(192)에 의해 접합되어 있다. 제1 시일재층(191)은, 도 2(a)에 도트를 촘촘하게 그린 영역으로 나타내고 있는 바와 같이, 화소 영역(110a)의 주위를 둘러싸는 주변 영역(110c)을 따라 틀 형상으로 형성되어 있다. 이에 대하여, 제2 시일재층(192)은, 도 2(a)에 도트를 드문드문 그린 영역으로 나타내고 있는 바와 같이, 제1 시일재층(191)으로 둘러싸인 영역의 전체에 걸쳐 형성되어 있다.
본 형태에서는, 제1 기판(110)에 있어서 제2 기판(120)으로부터의 장출 영역(protruding region; 110f)에는 단자(102, 103)가 형성되어 있고, 도 1에 나타내는 데이터선 구동 회로(101)나 주사선 구동 회로(107)를 내장하는 구동용 IC가 실장된 플렉시블 기판(도시하지 않음)이 접속된다. 또한, 제1 기판(110)에 있어서 장출 영역(110f)에는 단자(104)가 형성되어 있고, 이러한 단자(104)는 제2 전극층(9a)에 대한 급전 단자로서 이용된다.
(유기 EL 소자의 구성)
도 3(a), (b)는 본 발명의 실시 형태 1에 따른 유기 EL 장치의 단면 구성을 모식적(schematic)으로 나타내는 단면도 및, 제1 기판(110)의 평면 구성을 모식적으로 나타내는 설명도로서, 도 3(a)는, 도 3(b)의 K-K'선에 상응하는 위치를 따라 유기 EL 장치를 절단했을 때의 단면도에 상당한다. 이 때문에, 도 3(a)에서는, 유기 EL 소자로서, 적색(R), 녹색(G)에 대응하는 유기 EL 소자를 1개씩 나타내고, 청색(B)에 대응하는 유기 EL 소자에 대해서는 2개 나타내고 있다. 도 4(a), (b)는 각각, 본 발명을 적용한 유기 EL 장치의 서로 인접하는 화소 2개분의 평면도 및, 화소 1개분의 단면도이다. 도 4(b)는 도 4(a)의 B-B'선에 있어서의 단면도로서, 도 4(a)에서는, 제1 전극층(7a)은 긴 점선으로 나타내고, 데이터선(6a) 및 그것과 동시 형성된 박막은 일점 쇄선으로 나타내고, 주사선(3a)은 실선으로 나타내고, 반도체층은 짧은 점선으로 나타내고 있다. 또한, 도 4(a)에서는, 보조 배선에 오른쪽 상승의 사선을 덧붙였다.
도 3(a)에 나타내는 바와 같이, 제1 기판(110)은 석영 기판, 유리 기판, 세라믹 기판, 금속 기판 등으로 이루어지는 지지 기판(110d)을 구비하고 있다. 지지 기판(110d)의 표면에는, 절연막(111, 112, 113, 114, 115)이 형성되고, 절연막(115)의 상층에 적색(R), 녹색(G), 청색(B)의 빛을 출사하는 유기 EL 소자(180(R), (G), (B))가 형성되어 있다. 본 형태의 유기 EL 장치(100)는 톱 이미션형이며, 화살표(L1)로 나타내는 바와 같이, 지지 기판(110d)에서 보아 유기 EL 소자(180(R), (G), (B))가 형성되어 있는 측으로부터 빛을 취출하기 때문에, 지지 기판(110d)으로서는 알루미나 등의 세라믹스, 스테인리스 스틸 등과 같은 불투명한 기판을 이용할 수 있다. 이에 대하여, 제2 기판(120)은 석영 기판이나 유리 기판 등과 같은 투광성 기판이 이용된다. 또한, 유기 EL 장치(100)를 보텀 이미션형으로 구성한 경우, 지지 기판(110d)의 측으로부터 빛을 취출하기 때문에, 지지 기판(110d)으로서는 유리 등의 투명 기판이 이용된다. 절연막(111, 112, 113, 115)은 CVD(Chemical Vapor Deposition)법 등에 의해 형성된 산화 실리콘막이나 질화 실리콘막 등으로 형성되고, 절연막(114)은 두께가 1.5∼2.0㎛의 두꺼운 감광성 수지로 이루어지는 평탄화막으로서 형성되어 있다.
도 4(a), (b)에 나타내는 바와 같이, 절연막(111, 112, 113, 114)의 층간 등을 이용하여, 유기 EL 소자(180(R), (G), (B))에 대한 통전을 제어하는 박막 트랜지스터나 배선이 형성되어 있다. 즉, 제1 기판(110) 상에는, 매트릭스 형상으로 복수의 투명한 제1 전극층(7a)(화소 전극/양극/긴 점선으로 둘러싸인 영역)이 화소(100a)마다 섬 형상으로 형성되고, 제1 전극층(7a)의 가로세로의 경계 영역을 따라 데이터선(6a)(일점 쇄선으로 나타내는 영역), 전원선(6g)(일점 쇄선으로 나타내는 영역), 주사선(3a)(실선으로 나타내는 영역) 및 용량선(3e)(실선으로 나타내는 영역)이 형성되어 있다.
제1 기판(110)에서는, 그 기체(基體; base member)인 지지 기판(110d)의 표면측에, 제1 전극층(7a)에 대응하는 영역에 박막 트랜지스터(30c)가 형성되어 있다. 박막 트랜지스터(30c)는 섬 형상의 반도체층(1a)에 대하여 채널 영역(1g), 소스 영역(1h) 및, 드레인 영역(1i)이 형성되어 있다. 반도체층(1a)의 표면측에는 절연막(111)(게이트 절연층)이 형성되어 있고, 절연막(111)의 표면에 게이트 전극(3f)이 형성되어 있다. 이러한 게이트 전극(3f)은 박막 트랜지스터(30b)의 드레인에 전기적 접속되어 있다. 또한, 박막 트랜지스터(30b)의 기본적인 구성은 박막 트랜지스터(30c)와 동일하기 때문에 설명을 생략한다.
박막 트랜지스터(30c)의 상층측에는, 실리콘 산화막이나 실리콘 질화막으로 이루어지는 절연막(112, 113)이나, 두께가 1.5∼2.0㎛의 두꺼운 감광성 수지로 이루어지는 절연막(114)(평탄화막), 실리콘 질화막 등으로 이루어지는 절연막(115)이 형성되어 있다. 절연막(112)의 표면(절연막(112, 113)의 층간)에는, 데이터 선(6a)(도 4(b)에는 도시하지 않음), 전원선(6g) 및 드레인 전극(6h)이 형성되고, 전원선(6g)은 절연막(112)에 형성된 콘택트홀(112g)을 통하여 소스 영역(1h)에 전기적 접속하고 있다. 또한, 드레인 전극(6h)은 절연막(112)에 형성된 콘택트홀(112h)을 통하여 드레인 영역(1i)에 전기적 접속하고 있다. 본 형태에 있어서 데이터선(6a), 전원선(6g), 드레인 전극(6h)은, 몰리브덴막, 알루미늄막, 티탄막, 텅스텐막, 탄탈막, 크롬막 등의 금속 단체막, 혹은 그들의 적층막으로 이루어진다.
절연막(115)의 표면에는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투광성 도전막으로 이루어지는 제1 전극층(7a)이 형성되어 있고, 제1 전극층(7a)은 절연막(113, 114, 115)에 형성된 콘택트홀(114g, 115g)을 통하여 드레인 전극(6h)에 전기적 접속하고 있다. 제1 전극층(7a)을 구성하는 ITO 등의 산화물 재료에 대해서는 ECR 플라즈마 스퍼터법이나 플라즈마 건 방식 이온 플레이팅법, 마그네트론 스퍼터법 등의 고밀도 플라즈마 성막법에 의해 형성할 수 있다.
절연막(114, 115)의 층간에는, 진공 증착법 등에 의해 형성된 알루미늄, 은, 그들의 합금으로 이루어지는 광반사층(5a)이 형성되어 있고, 유기 EL 소자(180(R), (G), (B))로부터 지지 기판(110d)을 향하여 출사된 빛을 광반사층(5a)에서 반사함으로써, 빛을 출사 가능하다. 또한, 제1 전극층(7a)의 상층에는, 발광 영역을 규정하기 위한 개구부를 구비한 감광성 수지 등으로 이루어지는 두꺼운 격벽(partition; 151)이 형성되어 있다.
제1 전극층(7a)의 상층에는, 정공 주입층(181), 정공 수송층(182), 각 색의 발광층(183(R), (G), (B)), 전자 수송층(184) 등의 유기 기능층이 형성되고, 이러 한 유기 기능층의 상층에 LiF로 이루어지는 전자 주입층(170)과, Al이나 MgAg 등의 박막 금속으로 이루어지는 제2 전극층(9a)(음극)이 적층되어 있다. 정공 주입층(181)은 트리아릴아민(ATP) 다량체 등으로 이루어지고, 정공 수송층(182)은 TPD(트리페닐디아민) 등으로 이루어진다. 발광층(183(R), (G), (B))은 안트라센계 도펀트나 루브렌계 도펀트를 포함하는 스티릴아민계 재료(호스트) 등으로 이루어지고, 전자 수송층(184)은 알루미늄퀴놀리놀(Alq3) 등으로 이루어진다. 이와 같이 하여, 적색(R), 녹색(G), 청색(B)의 빛을 출사하는 유기 EL 소자(180(R), (G), (B))가 형성되어 있다. 이들의 층(정공 주입층(181), 정공 수송층(182), 발광층(183(R), (G), (B)), 전자 수송층(184), 전자 주입층(170), 제2 전극층(9a))은 모두, 진공 증착법으로 순차로 형성할 수 있다. 그때, 메탈 마스크나 실리콘 마스크 등을 이용한 마스크 증착을 행한다.
또한, 유기 EL 소자는 백색광, 또는 적색(R), 녹색(G), 청색(B)의 혼합색광을 출사하도록 구성되는 경우가 있고, 이와 같은 경우, 제2 기판(120)에 있어서 유기 EL 소자와 대향하는 위치에 적색(R), 녹색(G), 청색(B)의 컬러 필터층을 형성하여 색변환을 행하면 풀 컬러 표시를 행할 수 있다.
이와 같이 구성한 유기 EL 장치(100)에 있어서, 유기 기능층(정공 주입층(181), 정공 수송층(182), 발광층(183(R), (G), (B)), 전자 수송층(184))은 수분에 의해 열화하기 쉽고, 이러한 열화는 전자 주입 효과의 열화 등을 야기시켜, 다크 스폿으로 불리는 비(非)발광 부분을 발생시켜 버린다. 그래서, 본 형태에서는, 도 3(a)를 참조하여 이하에 설명하는 바와 같이, 투광성의 제2 기판(120)을 봉지 기판으로서 제1 기판(110)과 접합한 구성과, 제1 기판(110)에 대하여 이하에 설명하는 봉지막(sealing film; 60)을 형성한 구성을 병용한다.
우선, 제1 기판(110)에는, 제2 전극층(9a)의 상층에 화소 영역(110a)보다도 넓은 영역에 걸쳐 봉지막(60)이 형성되어 있다. 이러한 봉지막(60)으로서, 본 형태에서는, 제2 전극층(9a) 상에 적층된 실리콘 화합물로 이루어지는 제1막(61), 이 제1막(61) 상에 적층된 수지층으로 이루어지는 제2막(62) 및, 이 제2막(62) 상에 적층된 실리콘 화합물로 이루어지는 제3막(63)을 구비한 적층막이 이용되고 있다. 여기에서, 제1막(61) 및 제3막(63)은, 고밀도 플라즈마원(源)을 이용한 고밀도 플라즈마 기상 성장법, 예를 들면, 플라즈마 건 방식 이온 플레이팅, ECR 플라즈마 스퍼터 등을 이용하여 증착된 실리콘 질화물(SiNx)이나 실리콘 산질화물(SiOxNy) 등으로 구성되어 있고, 이러한 박막은 저온에서 증착해도 수분을 확실하게 차단하는 고밀도 가스 배리어층으로서 기능한다. 또한, 제2막(62)은 수지층으로 구성되어 있고, 격벽(51)이나 배선 등에 기인하는 표면 요철을 평탄화하여 제1막(61) 및 제3막(63)에 크랙이 발생하는 것을 방지하는 유기 완충층으로서 기능하고 있다.
다음으로, 제1 기판(110)과 제2 기판(120)과의 사이에는, 주변 영역(110c)을 따라 제1 시일재층(191)이 직사각형 틀 형상으로 형성되어 있다. 또한, 제1 시일재층(191)으로 둘러싸인 영역의 전체에 걸쳐 투광성의 제2 시일재층(192)이 형성되고, 제1 기판(110)과 제2 기판(120)은 제1 시일재층(191) 및 제2 시일재(192)에 따 라 접합되어 있다. 본 형태에 있어서, 제1 시일재층(191)에는 자외선에 의해 경화하는 에폭시계 접착제가 이용되고 있다. 제2 시일재층(192)에는 열에 의해 경화하는 에폭시계 접착제가 이용되고 있다.
(보조 배선의 구성)
도 3(a) 및 도 4(a), (b)에 나타내는 바와 같이, 본 형태의 유기 EL 장치(100)에 있어서, 제2 전극층(9a)은 복수의 화소(100a)에 걸치도록 마스크 증착 형성된 박막에 의해 형성되어 있고, 이러한 제2 전극층(9a)의 전기적 저항이 높은 경우나, 전기적 저항이 장소에 따라 불균일한 경우, 유기 EL 장치(100)에서는 휘도 불균일이 발생해 버린다. 특히, 본 형태의 유기 EL 장치(100)는 유기 EL 장치(180)로부터 출사된 빛을 제2 전극층(9a)을 투과시켜 출사하는 톱 이미션 타입이기 때문에, 제2 전극층(9a)에 투광성이 요구된다. 이 때문에, 제2 전극층(9a)의 막두께가 얇기 때문에, 제2 전극층(9a)에는 장소마다 전기적 저항이 불균일하고, 이러한 전기적 저항의 불균일은 유기 EL 장치(100)에 있어서 휘도 불균일의 원인이 된다.
그래서, 본 형태에서는, 도 3(a), (b) 및 도 4(a), (b)에 나타내는 바와 같이, 지지 기판(110d) 상에 있어서, 일방향으로 연재하는 복수개의 보조 배선(8a)이 제2 전극층(9a)의 하층측에 마스크 증착에 의해 형성되어 있고, 이러한 보조 배선(8a)은 제2 전극층(9a)과 직접 접하고 있다. 여기에서, 보조 배선(8a)은 격벽(151)의 상면부에 형성되어 있고, 인접하는 화소(100a)의 각 사이를 지나 일방향으로 연재하고 있다. 본 형태에 있어서, 보조 배선(8a)은 동일한 색에 대응하는 화소(100a)의 사이를 지나고 있기 때문에, 주사선(3a)과 병렬하도록 연재하고 있다. 또한, 보조 배선(8a)은 인접하는 화소(100a)의 사이를 지나고 있기 때문에, 투광성이 요구되지 않는다. 이 때문에, 보조 배선(8a)은 제2 전극층(9a)보다도 막두께가 두껍고, 그리고 사용할 수 있는 재료에도 큰 제약이 없다. 따라서, 보조 배선(8a)에 대해서는 알루미늄이나 은 등, 제2 전극층(9a)과 동일한 금속 재료를 이용할 수 있는 외에, 몰리브덴막, 티탄막, 구리막, 텅스텐막, 탄탈막, 크롬막 등의 금속 단체막 혹은 그들의 적층막 등을 이용할 수도 있다.
본 형태에서는, 도 3(b)에 나타내는 바와 같이, 복수개의 보조 배선(8a)은 서로 독립하여 형성되고, 각각의 단부가 화소 영역(110a)의 외측(주변 영역(110c))까지 연재하고 있다. 본 형태에 있어서, 보조 배선(8a)의 폭 치수는 15㎛ 정도이다.
(제2 전극층(9a)과 단자(104)와의 전기적 접속 구조)
도 5(a), (b)는 본 발명의 실시 형태 1에 따른 유기 EL 장치에 있어서, 제1 기판(110) 상에 있어서 단자와 보조 배선(제2 전극층)과의 전기적인 접속 부분의 평면 구조를 모식적으로 나타내는 설명도 및, 그 단면 구조를 나타내는 S1-S1' 단면도이다. 또한, 도 5(a)에는 다수개의 보조 배선 중, 3개의 보조 배선만을 도시함과 함께, 도 5(b)에는 봉지용의 수지층이나 제2 기판 등의 도시는 생략되어 있다. 또한, 도 3(b) 및 도 5(a)에서는 제1 전극층(7a)과 동시 형성된 막(제2 도전 패턴부로서의 상층측 도전 패턴부 등)은 긴 점선으로 나타내고, 데이터선(6a)과 동시 형성된 막(제1 도전 패턴부로서의 하층측 도전 패턴부 등)은 일점 쇄선으로 나 타내고, 보조 배선(8a)은 실선으로 나타내고, 콘택트부는 굵고 짧은 점선으로 나타내고, 화소 영역(110a)은 가늘고 짧은 점선으로 나타내고, 제2 전극층(9a)은 이점 쇄선으로 나타내고 있다.
도 3(b) 및 도 5(a), (b)에 나타내는 바와 같이, 본 형태의 유기 EL 장치(100)에 있어서는 보조 배선(8a)을 단자(104)에 전기적으로 접속하고, 제2 전극층(9a)을 보조 배선(8a)을 통하여 단자(104)에 전기적으로 접속한 구조가 채용되고 있다. 이러한 구성을 실현함에 있어서, 본 형태에서는 우선, 단자(104)의 근방에 있어서 절연막(111, 112)의 층간에는 주사선(3a)과 동층의 도전막(3v)이 형성되고, 절연막(112, 113)의 층간에는 데이터선(6a)과 동층의 하층측 도전 패턴부(6s) 및 하층측 도전막(6t)이 형성되어 있다. 하층측 도전 패턴부(6s) 및 하층측 도전막(6t)은 각각, 절연막(112)에 형성된 콘택트홀(112s, 112t)을 통하여 도전막(3v)에 전기적으로 접속하고 있고, 하층측 도전 패턴부(6s) 및 하층측 도전막(6t)은 도전막(3v)을 통하여 전기적으로 접속되어 있다.
하층측 도전막(6t)은 그 상층측에 단자(104)를 형성하는 것에 이용되고, 하층측 도전 패턴부(6s)는 제2 전극층(9a) 및 보조 배선(8a)을 단자(104)에 전기적으로 접속하기 위한 하층측 도전 패턴부로서 이용된다. 이 때문에, 절연막(113, 115)에 있어서 하층측 도전막(6t)의 단부에 평면적으로 겹치는 부분에는 콘택트홀(115t)이 형성되어 있고, 절연막(115)의 상층에는 제1 전극층(7a)과 동시 형성된 ITO막 등으로 이루어지는 상층측 도전막(7t)이 형성되어 있다. 이와 같이 하여 단자(104)가 구성되어 있다.
또한, 절연막(113, 115)에 있어서 하층측 도전 패턴부(6s)와 평면적으로 겹치는 부분에는, 절연막(113, 115)의 제거 부분(비형성 영역)으로 이루어지는 콘택트부(115s)가 형성되어 있고, 이러한 콘택트부(115s)는 화소 영역(110a)의 변을 따라 연재하는 큰 콘택트홀이다. 절연막(115)의 상층에는 제1 전극층(7a)과 동시 형성된 ITO막 등으로 이루어지는 상층측 도전 패턴부(7s)가 형성되어 있다. 이러한 상층측 도전 패턴부(7s)는 하층측 도전 패턴부(6s)의 형성 영역, 도전막(3v)의 형성 영역 및, 하층측 도전 패턴부(6s)의 형성 영역을 따라 단자(104)의 형성 영역까지 연재하고, 상층측 도전막(7t)에 연결되어 있다. 이 때문에, 상층측 도전 패턴부(7s)는 절연막(115)의 하층측에 형성된 하층측 도전 패턴부(6s), 도전막(3v) 및, 하층측 도전막(6t)을 통하여 단자(104)에 전기적으로 접속하고 있음과 함께, 상층측 도전 패턴부(7s)와 일체로 형성된 상층측 도전막(7t)을 통하여 절연막(115)의 상층도 단자(104)에 전기적으로 접속하고 있다.
여기에서, 상층측 도전 패턴부(7s)는 콘택트부(115s)의 형성 영역을 포함하는 넓은 영역에 걸쳐 형성된 제3 도전 패턴부로서의 콘택트 패턴부(7p)를 구비하고 있고, 이러한 콘택트 패턴부(7p)의 상면에는 복수의 보조 배선(8a)의 단부(8s)가 각각, 겹쳐 있다. 여기에서는, 콘택트 패턴부(7p)는 평면에서 보아 장방형상으로 형성되어 있다. 따라서, 복수의 보조 배선(8a)은 각각, 콘택트부(115s)의 내측에서 상층측 도전 패턴부(7s)에 접하고 있다. 또한, 복수의 보조 배선(8a)의 단부(8s)는 각각, 절연막(115)의 상층측(콘택트부(115s)의 외측)에서도, 콘택트부(115s)와 화소 영역(110a)에 의해 사이에 끼워진 영역에서, 상층측 도전 패턴 부(7s)의 콘택트 패턴부(7p)의 상면에 겹쳐서, 상층측 도전 패턴부(7s)에 접하고 있다. 이 때문에, 보조 배선(8a)은 상층측 도전 패턴부(7s)와, 하층측 도전 패턴부(6s), 도전막(3v) 및, 하층측 도전막(6t)을 통하여 절연막(115)의 하층측에서 단자(104)에 전기적으로 접속하고 있음과 함께, 상층측 도전 패턴부(7s) 및 상층측 도전막(7t)을 통하여 절연막(115)의 상층측에서도 단자(104)에 전기적으로 접속하고 있다.
또한, 본 형태에서는, 제2 전극층(9a)은 콘택트부(115s)의 형성 영역까지 연재하고 있다. 이 때문에, 제2 전극층(9a)의 단부(9s)는 콘택트부(115s)의 내측 영역 및, 콘택트부(115s)의 외측에서도, 보조 배선(8a)의 단부(8s)의 상면에 겹쳐서, 보조 배선(8a)의 단부(8s)에 접하고 있음과 함께, 보조 배선(8a)의 단부(8s)가 존재하지 않는 영역에서는, 상층측 도전 패턴부(7s)의 콘택트 패턴부(7p)의 상면에 겹쳐서, 상층측 도전 패턴부(7s)에 접하고 있다.
(본 형태의 주된 효과)
이상 설명한 바와 같이, 본 형태에서는 복수의 화소(100a)에 걸치도록 형성된 제2 전극층(9a)의 하층측에, 제2 전극층(9a)과 접하는 복수개의 보조 배선(8a)이 일방향으로 연재하고 있기 때문에, 제2 전극층(9a)의 전기적 저항이 높은 것을 보조 배선(8a)에 의해 보충할 수 있음과 함께, 제2 전극층(9a)의 전기적 저항의 장소마다의 불균일을 보조 배선(8a)에 의해 흡수할 수 있다. 그 때문에, 유기 EL 장치(100)의 휘도 불균일을 해소할 수 있다.
또한, 본 형태에서는 절연막(115)의 하층측에는 제2 전극층(9a)에 전위를 인 가하기 위한 하층측 도전 패턴부(6s)가 형성되고, 절연막(115)의 상층측에는 제2 전극층(9a)보다 시트 저항이 작은 도전막에 의해 제2 전극층(9a)을 하층측 도전 패턴부(6s)에 접속하기 위한 상층측 도전 패턴부(7s)가 형성되어 있기 때문에, 단자(104)로부터는 하층측 도전 패턴부(6s) 및 상층측 도전 패턴부(7s)를 통하여 보조 배선(8a) 및 제2 전극층(9a)에 전위를 인가할 수 있다. 여기에서, 상층측 도전 패턴부(7s)는 콘택트부(115s)에 있어서 하층측 도전 패턴부(6s)의 상면에 겹치는 콘택트 패턴부(7p)를 구비하고 있기 때문에, 콘택트부(115s)가 좁아도, 하층측 도전 패턴부(6s)와 상층측 도전 패턴부(7s)와의 접속 저항이 낮다.
또한, 상층측 도전 패턴부(7s)는 절연막(115)의 상층에 형성되어 있기 때문에, 상층측 도전 패턴부(7s)와 보조 배선(8a)과의 전기적인 접속은 상층측 도전 패턴부(7s)에 있어서 콘택트부(115s)의 외측에서도 행할 수 있고, 상층측 도전 패턴부(7s)와 보조 배선(8a)이 충분히 넓은 면적으로 접하고 있는 구조를 실현할 수 있다. 그 때문에, 콘택트부(115s)의 면적을 과도하게 크게 하지 않아도, 제2 전극층(9a)을 보조 배선(8a)을 통하여 하층측 도전 패턴부(6s)에 확실하게 전기적으로 접속할 수 있기 때문에, 화소 영역(110a)의 외측에 있어서 표시에 직접 기여하지 않는 주변 영역(110c)이 좁아도 좋다.
또한, 상층측 도전 패턴부(7s)는 제1 전극층(7a)과 동시 형성되어 이루어지기 때문에, 새로운 도전막을 추가하지 않아도, 상층측 도전 패턴부(7s)를 형성할 수 있다.
[실시 형태 2]
도 6(a), (b)는 본 발명의 실시 형태 2에 따른 유기 EL 장치의 단면 구성을 모식적으로 나타내는 단면도 및, 제1 기판(110)의 평면 구성을 모식적으로 나타내는 설명도이며, 실시 형태 1에서 참조한 도 3(a), (b)에 대응한다. 도 7(a), (b)는 본 발명의 실시 형태 2에 따른 유기 EL 장치에 있어서, 제1 기판(110) 상에 있어서 단자와 보조 배선(제2 전극층)과의 전기적인 접속 부분의 평면 구조를 모식적으로 나타내는 설명도 및, 그 단면 구조를 나타내는 S2-S2' 단면도이며, 실시 형태 1에서 참조한 도 5(a), (b)에 대응한다. 또한, 본 형태의 기본적인 구성은 실시 형태 1과 동일하기 때문에, 공통되는 부분에는 동일한 부호를 붙여 그들의 설명을 생략한다.
도 6(a), (b) 및 도 7(a), (b)에 나타내는 바와 같이, 본 형태의 유기 EL 장치(100)에 있어서도 실시 형태 1과 동일하게, 지지 기판(110d) 상에 있어서 일방향으로 연재하는 복수개의 보조 배선(8a)이 제2 전극층(9a)의 하층측에 형성되어 있고, 이러한 보조 배선(8a)은 제2 전극층(9a)과 직접 접하고 있다. 또한, 본 형태에 있어서도 실시 형태 1과 동일하게, 보조 배선(8a)을 단자(104)에 전기적으로 접속함에 있어서, 하층측 도전 패턴부로서의 하층측 도전 패턴부(6s)와 평면적으로 겹치는 부분에는 절연막(113, 115)의 제거 부분(비형성 영역)으로 이루어지는 콘택트부(115s)가 형성되어 있고, 이러한 콘택트부(115s)는 화소 영역(110a)의 변을 따라 연재하는 큰 콘택트홀이다. 또한, 본 형태에 있어서도 실시 형태 1과 동일하게, 절연막(115)의 상층에는 콘택트 패턴부(7p)를 구비한 상층측 도전 패턴부(7s)가 형성되어 있고, 상층측 도전 패턴부(7s)의 콘택트 패턴부(7p)는 콘택트부(115s) 의 내측에서, 하층측 도전 패턴부로서의 하층측 도전 패턴부(6s)의 상면에 겹쳐서 하층측 도전 패턴부(6s)에 접하고 있다.
이와 같이 구성한 유기 EL 장치(100)에 있어서 실시 형태 1에서는, 보조 배선(8a)의 단부(8s)는 폭 치수가 가는 채로, 상층측 도전 패턴부(7s)의 콘택트 패턴부(7p)의 상면에 겹쳐 있었지만, 본 형태에 있어서 보조 배선(8a)의 단부(8s)는 복수개의 보조 배선(8a)의 단부(8s)끼리가 연결되어, 보조 배선(8a)보다 넓은 폭의 접속용 전극부(8r)가 빈틈없이 깔리는 형상(solid connection)으로 형성되어 있고, 이러한 접속용 전극부(8r)가 콘택트부(115s)의 내측에서 상층측 도전 패턴부(7s)에 겹쳐서 상층측 도전 패턴부(7s)에 접하고 있다. 또한, 보조 배선(8a)의 단부(8s)(접속용 전극부(8r))는 절연막(115)의 상층측(콘택트부(115s)의 외측)에서도, 콘택트부(115s)와 화소 영역(110a)에 의해 사이에 끼워진 영역에서, 상층측 도전 패턴부(7s)의 콘택트 패턴부(7p)의 상면에 겹쳐서, 상층측 도전 패턴부(7s)에 접하고 있다.
또한, 본 형태에서도 실시 형태 1과 동일하게, 제2 전극층(9a)은 콘택트부(115s)의 형성 영역까지 연재하고 있다. 이 때문에, 제2 전극층(9a)의 단부(9s)는 콘택트부(115s)의 형성 영역 및, 콘택트부(115s)의 외측에서도, 보조 배선(8a)의 단부(8s)(접속용 전극부(8r))의 상면에 겹쳐서, 보조 배선(8a)의 단부(8s)에 접하고 있다.
이와 같이 본 형태에서도 실시 형태 1과 동일하게, 절연막(115)의 상층측에는 제2 전극층(9a)보다 시트 저항이 작은 도전막에 의해, 제2 전극층(9a)을 하층측 도전 패턴부(6s)에 접속하기 위한 상층측 도전 패턴부(7s)가 형성되어 있기 때문에, 단자(104)로부터 하층측 도전 패턴부(6s) 및 상층측 도전 패턴부(7s)를 통하여 보조 배선(8a) 및 제2 전극층(9a)에 전위를 인가할 수 있다. 여기에서, 상층측 도전 패턴부(7s)는 콘택트부(115s)에 있어서 하층측 도전 패턴부(6s)의 상면에 겹치는 콘택트 패턴부(7p)를 구비하고 있기 때문에, 콘택트부(115s)가 좁아도, 하층측 도전 패턴부(6s)와 상층측 도전 패턴부(7s)와의 접속 저항이 낮다. 또한, 상층측 도전 패턴부(7s)는 절연막(115)의 상층에 형성되어 있기 때문에, 상층측 도전 패턴부(7s)와 보조 배선(8a)과의 전기적인 접속은, 상층측 도전 패턴부(7s)에 있어서 콘택트부(115s)의 외측에서도 행할 수 있고, 상층측 도전 패턴부(7s)와 보조 배선(8a)이 충분히 넓은 면적으로 접하고 있는 구조를 실현할 수 있다.
게다가, 본 형태에서는, 보조 배선(8a)의 단부(8s)는 복수개의 보조 배선(8a)의 단부(8s)끼리가 연결되어, 보조 배선(8a)보다 넓은 폭의 접속용 전극부(8r)가 빈틈없이 깔리는 형상으로 형성되어 있고, 이러한 접속용 전극부(8r)가 상층측 도전 패턴부(7s)에 겹쳐서 상층측 도전 패턴부(7s)에 접하고 있다. 이 때문에, 보조 배선(8a)의 단부(8s)와 상층측 도전 패턴부(7s)와의 접촉 면적이 넓기 때문에, 콘택트부(115s)의 면적을 과도하게 크게 하지 않아도, 제2 전극층(9a)을 보조 배선(8a)을 통하여 하층측 도전 패턴부(6s)에 확실하게 전기적으로 접속할 수 있기 때문에, 화소 영역(110a)의 외측에 있어서 표시에 직접 기여하지 않는 주변 영역(110c)이 좁아도 좋다.
[실시 형태 3]
도 8(a), (b)는 본 발명의 실시 형태 3에 따른 유기 EL 장치의 단면 구성을 모식적으로 나타내는 단면도 및, 제1 기판(110)의 평면 구성을 모식적으로 나타내는 설명도이며, 실시 형태 1에서 참조한 도 3(a), (b)에 대응한다. 도 9(a), (b)는 본 발명의 실시 형태 3에 따른 유기 EL 장치에 있어서, 제1 기판(110) 상에 있어서 단자와 보조 배선(제2 전극층)과의 전기적인 접속 부분의 평면 구조를 모식적으로 나타내는 설명도 및, 그 단면 구조를 나타내는 S3-S3' 단면도이며, 실시 형태 1에서 참조한 도 5(a), (b)에 대응한다. 또한, 본 형태의 기본적인 구성은 실시 형태 1, 2와 동일하기 때문에, 공통되는 부분에는 동일한 부호를 붙여 그들의 설명을 생략한다.
도 8(a), (b) 및 도 9(a), (b)에 나타내는 바와 같이, 본 형태의 유기 EL 장치(100)에 있어서도 실시 형태 1과 동일하게, 지지 기판(110d) 상에 있어서 일방향으로 연재하는 복수개의 보조 배선(8a)이 제2 전극층(9a)의 하층측에 형성되어 있고, 이러한 보조 배선(8a)은 제2 전극층(9a)과 직접 접하고 있다. 또한, 본 형태에 있어서도 실시 형태 1과 동일하게, 보조 배선(8a)을 단자(104)에 전기적으로 접속함에 있어서 하층측 도전 패턴으로서의 하층측 도전 패턴부(6s)와 평면적으로 겹치는 부분에는 절연막(113, 115)의 제거 부분(비형성 영역)으로 이루어지는 콘택트부(115s)가 형성되어 있고, 이러한 콘택트부(115s)는 화소 영역(110a)의 변을 따라 연재하는 큰 콘택트홀이다.
이와 같이 구성한 유기 EL 장치(100)에 있어서, 본 형태에서는 실시 형태 2와 동일하게, 보조 배선(8a)의 단부(8s)는 복수개의 보조 배선(8a)의 단부(8s)끼리 가 연결되어, 보조 배선(8a)보다 넓은 폭의 접속용 전극부(8r)가 빈틈없이 깔리는 형상으로 형성되어 있다. 그래서, 본 형태에서는 실시 형태 1, 2와 다르게, 보조 배선(8a)의 넓은 폭의 접속용 전극부(8r)가 상층측 도전 패턴부의 콘택트 패턴부로서 이용되고 있고, 도 5 및 도 7에 나타내는 상층측 도전 패턴부(7s)가 형성되어 있지 않다. 이 때문에, 본 형태에서는 보조 배선(8a)의 접속용 전극부(8r) 자신이 콘택트부(115s)의 내측에서 하층측 도전 패턴부(6s)에 겹쳐서 하층측 도전 패턴부(6s)에 접하고 있다.
또한, 본 형태에서도 실시 형태 1과 동일하게, 제2 전극층(9a)은 콘택트부(115s)의 형성 영역까지 연재하고 있다. 이 때문에, 제2 전극층(9a)의 단부(9s)는 콘택트부(115s)의 형성 영역 및, 콘택트부(115s)의 외측에서도, 보조 배선(8a)의 단부(8s)(접속용 전극부(8r))의 상면에 겹쳐서, 보조 배선(8a)의 단부(8s)에 접하고 있다.
이와 같이 본 형태에서도 실시 형태 1과 동일하게, 절연막(115)의 상층측에 있어서 제2 전극층(9a)보다 시트 저항이 작은 도전막에 의해 형성된 보조 배선(8a)의 빈틈없이 깔리는 형상의 접속용 전극부(8r)가, 콘택트부(115s)의 내측 및 외측에서 하층측 도전 패턴부(6s)의 상면에 겹쳐서 접하고 있다. 이 때문에, 콘택트부(115s)가 좁아도, 하층측 도전 패턴부(6s)와 보조 배선(8a)과의 접속 저항이 낮다. 그 때문에, 콘택트부(115s)의 면적을 과도하게 크게 하지 않아도, 제2 전극층(9a)을 보조 배선(8a)을 통하여 하층측 도전 패턴부(6s)에 확실하게 전기적으로 접속할 수 있기 때문에, 화소 영역(110a)의 외측에 있어서 표시에 직접 기여하지 않는 주변 영역(110c)이 좁아도 좋다.
[실시 형태 4]
도 10(a), (b)는 본 발명의 실시 형태 4에 따른 유기 EL 장치의 단면 구성을 모식적으로 나타내는 단면도 및, 제1 기판(110)의 평면 구성을 모식적으로 나타내는 설명도이며, 실시 형태 1에서 참조한 도 3(a), (b)에 대응한다. 도 11(a), (b)는 본 발명의 실시 형태 4에 따른 유기 EL 장치에 있어서, 제1 기판(110) 상에 있어서 단자와 제2 전극층과의 전기적인 접속 부분의 평면 구조를 모식적으로 나타내는 설명도 및, 그 단면 구조를 나타내는 S4-S4' 단면도이며, 실시 형태 1에서 참조한 도 5(a), (b)에 대응한다. 또한, 본 형태의 기본적인 구성은 실시 형태 1, 2와 동일하기 때문에, 공통되는 부분에는 동일한 부호를 붙여 그들의 설명을 생략한다.
도 10(a), (b) 및 도 11(a), (b)에 나타내는 바와 같이, 본 형태의 유기 EL 장치(100)에 있어서는 실시 형태 1∼3과 다르게, 보조 배선(8a)이 형성되어 있지 않다. 단, 본 형태에 있어서도 실시 형태 1과 동일하게, 제2 전극층(9a)을 단자(104)에 전기적으로 접속함에 있어서, 하층측 도전 패턴부로서의 하층측 도전 패턴부(6s)와 평면적으로 겹치는 부분에는, 절연막(113, 115)의 제거 부분(비형성 영역)으로 이루어지는 콘택트부(115s)가 형성되어 있고, 이러한 콘택트부(115s)는 화소 영역(110a)의 변을 따라 연재하는 큰 콘택트홀이다. 또한, 본 형태에 있어서도 실시 형태 1과 동일하게, 절연막(115)의 상층에는 콘택트 패턴부(7p)를 구비한 상층측 도전 패턴부(7s)가 형성되어 있고, 상층측 도전 패턴부(7s)의 콘택트 패턴부(7p)는 콘택트부(115s)의 내측에서, 하층측 도전 패턴부로서의 하층측 도전 패턴 부(6s)의 상면에 겹쳐서 하층측 도전 패턴부(6s)에 접하고 있다.
이와 같이 구성한 유기 EL 장치(100)에 있어서 본 형태에서는, 제2 전극층(9a)의 단부(9s)는 콘택트부(115s)의 내측에서 상층측 도전 패턴부(7s)에 겹쳐서 상층측 도전 패턴부(7s)에 접하고 있다. 또한, 제2 전극층(9a)의 단부(9s)는 절연막(115)의 상층측(콘택트부(115s)의 외측)에서도, 콘택트부(115s)와 화소 영역(110a)에 의해 사이에 끼워진 영역에서, 상층측 도전 패턴부(7s)의 콘택트 패턴부(7p)의 상면에 겹쳐서, 상층측 도전 패턴부(7s)에 접하고 있다.
이 때문에, 본 형태에서도, 절연막(115)의 상층측에는 제2 전극층(9a)보다 시트 저항이 작은 도전막에 의해 제2 전극층(9a)을 하층측 도전 패턴부(6s)에 접속하기 위한 상층측 도전 패턴부(7s)가 형성되어 있기 때문에, 하층측 도전 패턴부(6s) 및 상층측 도전 패턴부(7s)를 통하여 제2 전극층(9a)에 전위를 인가할 수 있다. 여기에서, 상층측 도전 패턴부(7s)는 콘택트부(115s)에 있어서 하층측 도전 패턴부(6s)의 상면에 겹치는 콘택트 패턴부(7p)를 구비하고 있기 때문에, 콘택트부(115s)가 좁아도, 하층측 도전 패턴부(6s)와 상층측 도전 패턴부(7s)와의 접속 저항이 낮다. 또한, 상층측 도전 패턴부(7s)는 절연막(115)의 상층에 형성되어 있기 때문에, 상층측 도전 패턴부(7s)와 제2 전극층(9a)과의 전기적인 접속은 상층측 도전 패턴부(7s)에 있어서 콘택트부(115s)의 외측에서도 행할 수 있고, 상층측 도전 패턴부(7s)와 제2 전극층(9a)이 충분히 넓은 면적으로 접하고 있는 구조를 실현할 수 있다. 그 때문에, 콘택트부(115s)의 면적을 과도하게 크게 하지 않아도, 제2 전극층(9a)을 하층측 도전 패턴부(6s)에 확실하게 전기적으로 접속할 수 있기 때 문에, 화소 영역(110a)의 외측에 있어서 표시에 직접 기여하지 않는 주변 영역(110c)이 좁아도 좋다.
[다른 실시 형태]
상기 실시 형태 1, 2, 4에서는 상층측 도전 패턴부(7s)를 제1 전극층(7a)과 동시 형성했지만, 제2 전극층(9a)보다 시트 저항이 작은 도전막이면 제1 전극층(7a)과 다른 공정으로 형성한 도전막을 이용해도 좋다.
상기 실시 형태 1, 2, 4에서는 상층측 도전 패턴부(7s)가 단자(104)를 구성하는 상층측 도전막(7t)과 연결되어 있는 구성을 채용했지만, 상층측 도전 패턴부(7s)와 상층측 도전막(7t)이 분리되어 있는 구성을 채용해도 좋다.
상기 실시 형태 1∼4에서는 하층측 도전 패턴부(6s) 및 하층측 도전막(6t)이 도전막(3v)을 경유하여 전기적으로 접속하고 있는 구성을 채용했지만, 하층측 도전 패턴부(6s)가 콘택트부(115s)로부터 단자(104)의 형성 위치까지 일체로 연재하고 있는 구성을 채용해도 좋다.
상기 실시 형태 1∼3에서는 보조 배선(8a)을 제2 전극층(9a)의 하층측에 형성했지만, 보조 배선(8a)이 제2 전극층(9a)의 상층측에 형성된 유기 EL 장치에 본 발명을 적용해도 좋다.
또한, 상기 실시 형태 1∼4에서는 진공 증착법에 의해 형성된 유기 기능층을 검사 대상으로 했지만, 잉크젯법 등으로 형성한 유기 기능층을 구비한 유기 EL 장치에 본 발명을 적용해도 좋다. 즉, 유기 EL 소자의 정공 주입층을 형성함에 있어서는, 3,4-폴리에틸렌디옥시티오펜-폴리스틸렌술폰산(PEDOT-PSS) 등을 용매에 녹인 액상 조성물을 도트 형상으로 토출한 후, 그것을 정착하는 방법이 채용되는 경우가 있고, 이러한 방법을 채용한 경우에 본 발명을 적용해도 좋다. 또한, 유기 EL 소자의 발광층을 형성함에 있어서는, 폴리플루오렌 유도체, 폴리페닐렌 유도체, 폴리비닐카르바졸, 폴리티오펜 유도체, 또는 이들의 고분자 재료에 페릴렌계 색소, 쿠마린계 색소, 로다민계 색소, 예를 들면 루브렌, 페릴렌, 디페닐안트라센, 테트라페닐부타디엔, 나일레드, 쿠마린6, 퀴나크리돈 등을 도프한 재료 등을 용매에 녹인 액상 조성물을 도트 형상으로 토출한 후, 그것을 정착하는 방법이 채용되는 경우가 있고, 이러한 방법을 채용한 경우에 본 발명을 적용해도 좋다.
상기 실시 형태에서는, 본 발명을 적용한 유기 EL 장치(100)로서 톱 이미션형의 유기 EL 장치를 설명했지만, 보텀 이미션형의 유기 EL 장치에 본 발명을 적용해도 좋다.
[전자 기기로의 탑재예]
다음으로, 전술한 실시 형태에 따른 유기 EL 장치(100)를 적용한 전자 기기에 대하여 설명한다. 도 12(a)에, 유기 EL 장치(100)를 구비한 모바일형의 퍼스널 컴퓨터의 구성을 나타낸다. 퍼스널 컴퓨터(2000)는 표시 유닛으로서의 유기 EL 장치(100)와 본체부(2010)를 구비한다. 본체부(2010)에는 전원 스위치(2001) 및 키보드(2002)가 형성되어 있다. 도 12(b)에 유기 EL 장치(100)를 구비한 휴대 전화기의 구성을 나타낸다. 휴대 전화기(3000)는 복수의 조작 버튼(3001) 및 스크롤 버튼(3002) 그리고, 표시 유닛으로서의 유기 EL 장치(100)를 구비한다. 스크롤 버튼(3002)을 조작함으로써, 유기 EL 장치(100)에 표시되는 화면이 스크롤된다. 도 12(c)에, 유기 EL 장치(100)를 적용한 정보 휴대 단말(PDA：Personal　Digital　Assistants)의 구성을 나타낸다. 정보 휴대 단말(4000)은 복수의 조작 버튼(4001) 및 전원 스위치(4002) 그리고, 표시 유닛으로서의 유기 EL 장치(100)를 구비한다. 전원 스위치(4002)를 조작하면 주소록이나 스케줄 북과 같은 각종의 정보가 유기 EL 장치(100)에 표시된다.
또한, 유기 EL 장치(100)가 적용되는 전자 기기로서는, 도 12에 나타내는 것 외에, 디지털 스틸 카메라, 액정 TV, 뷰파인더형, 모니터 직시형의 비디오 테이프 리코더, 카내비게이션 장치, 페이저(pager), 전자 수첩, 전자식 탁상 계산기, 워드 프로세서, 워크스테이션, TV 전화, POS 단말, 터치 패널을 구비한 기기 등을 들 수 있다. 그리고, 이들의 각종 전자 기기의 표시부로서, 전술한 유기 EL 장치(100)가 적용 가능하다.
도 1은 본 발명을 적용한 유기 EL 장치의 전기적 구성을 나타내는 블록도이다.
도 2(a), (b)는 각각, 본 발명을 적용한 유기 EL 장치를 제2 기판(봉지 기판)의 측에서 본 평면도 및, 그 J-J' 단면도이다.
도 3(a), (b)는 본 발명의 실시 형태 1에 따른 유기 EL 장치의 단면 구성을 모식적으로 나타내는 단면도 및, 제1 기판의 평면 구성을 모식적으로 나타내는 설명도이다.
도 4(a), (b)는 각각, 본 발명을 적용한 유기 EL 장치의 서로 인접하는 화소 2개분의 평면도 및, 화소 1개분의 단면도이다.
도 5(a), (b)는 본 발명의 실시 형태 1에 따른 유기 EL 장치에 있어서, 제1 기판 상에 있어서 단자와 보조 배선(제2 전극층)과의 전기적인 접속 부분의 평면 구조를 모식적으로 나타내는 설명도 및, 그 단면 구조를 나타내는 S1-S1' 단면도이다.
도 6(a), (b)는 본 발명의 실시 형태 2에 따른 유기 EL 장치의 단면 구성을 모식적으로 나타내는 단면도 및, 제1 기판의 평면 구성을 모식적으로 나타내는 설명도이다.
도 7(a), (b)는 본 발명의 실시 형태 2에 따른 유기 EL 장치에 있어서, 제1 기판 상에 있어서 단자와 보조 배선(제2 전극층)과의 전기적인 접속 부분의 평면 구조를 모식적으로 나타내는 설명도 및, 그 단면 구조를 나타내는 S2-S2' 단면도이 다.
도 8(a), (b)는 본 발명의 실시 형태 3에 따른 유기 EL 장치의 단면 구성을 모식적으로 나타내는 단면도 및, 제1 기판의 평면 구성을 모식적으로 나타내는 설명도이다.
도 9(a), (b)는 본 발명의 실시 형태 3에 따른 유기 EL 장치에 있어서, 제1 기판 상에 있어서 단자와 보조 배선(제2 전극층)과의 전기적인 접속 부분의 평면 구조를 모식적으로 나타내는 설명도 및, 그 단면 구조를 나타내는 S3-S3' 단면도이다.
도 10(a), (b)는 본 발명의 실시 형태 4에 따른 유기 EL 장치의 단면 구성을 모식적으로 나타내는 단면도 및, 제1 기판의 평면 구성을 모식적으로 나타내는 설명도이다.
도 11(a), (b)는 본 발명의 실시 형태 4에 따른 유기 EL 장치에 있어서, 제1 기판 상에 있어서 단자와 제2 전극층과의 전기적인 접속 부분의 평면 구조를 모식적으로 나타내는 설명도 및, 그 단면 구조를 나타내는 S4-S4' 단면도이다.
도 12는 본 발명에 따른 전기 광학 장치를 이용한 전자 기기의 설명도이다.
도 13은 종래의 유기 EL 장치의 설명도이다.
(도면의 주요 부분에 대한 부호의 설명)
6s : 하층측 도전 패턴부
7a : 제1 전극층
7s : 상층측 도전 패턴부
8a : 보조 배선
8s : 보조 배선의 단부
8r : 보조 배선의 접속용 전극부
9a : 제2 전극층
9s : 제2 전극층의 단부
100 : 유기 EL 장치
100a : 화소
104 : 단자
110 : 제1 기판
110a : 화소 영역
110c : 주변 영역
110d : 지지 기판
115 : 절연막
115s : 콘택트부
180(R), (G), (B) : 유기 EL 소자
181 : 정공 주입층(유기 기능층)
182 : 정공 수송층(유기 기능층)
183(R), (G), (B) : 발광층(유기 기능층)
184 : 전자 수송층(유기 기능층)
170 : 전자 주입층

Claims (8)

  1. 지지 기판 상에 복수의 화소가 배열된 화소 영역을 가지며, 상기 복수의 화소의 각각에는, 절연막의 상층측에서 적어도 제1 전극층, 발광층 및 제2 전극층이 순서대로 적층된 유기 EL 소자가 형성된 유기 EL 장치에 있어서,
    상기 절연막의 하층측에는, 상기 제2 전극층에 전위를 인가하기 위한 제1 도전 패턴부가 형성되고,
    상기 절연막의 상층측에는, 상기 제2 전극층보다 시트 저항이 작은 도전막에 의해, 상기 제2 전극층을 상기 제1 도전 패턴부에 접속하기 위한 제2 도전 패턴부가 형성되어 있고,
    상기 제2 도전 패턴부는, 상기 절연막의 비형성 영역으로 이루어지는 콘택트부에서 상기 제1 도전 패턴부의 상면에 겹쳐서 상기 제1 도전 패턴부에 접하는 제3 도전 패턴부를 구비하고 있는 것을 특징으로 하는 유기 EL 장치.
  2. 제1항에 있어서,
    상기 유기 EL 소자로부터 출사된 빛은, 상기 제2 전극층을 투과하여 출사되는 것을 특징으로 하는 유기 EL 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 전극층의 하층측 혹은 상층측에는, 상기 제2 전극층과 접하는 보조 배선이, 인접하는 상기 화소의 각 사이를 지나 연재(extend)하고 있고,
    상기 보조 배선의 단부는, 상기 제2 도전 패턴부의 상기 제3 도전 패턴부의 상면에 겹쳐서 상기 제3 도전 패턴부에 접하고 있는 것을 특징으로 하는 유기 EL 장치.
  4. 제3항에 있어서,
    상기 보조 배선의 단부에는, 상기 보조 배선보다 넓은 폭의 접속용 전극부가 형성되고,
    상기 접속용 전극부가 상기 제2 도전 패턴부의 상기 제3 도전 패턴부의 상면에 겹쳐서 상기 제3 도전 패턴부에 접하고 있는 것을 특징으로 하는 유기 EL 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 제2 전극층의 하층측 혹은 상층측에는, 상기 제2 전극층과 접하는 보조 배선이, 인접하는 상기 화소의 각 사이를 지나 연재하고 있고,
    상기 보조 배선의 단부에는, 상기 보조 배선과 일체로 상기 제2 도전 패턴부가 형성되어 있는 것을 특징으로 하는 유기 EL 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 제2 전극층의 단부는, 상기 제2 도전 패턴부의 상기 제3 도전 패턴부의 상면에 겹쳐서 상기 제3 도전 패턴부에 접하고 있는 것을 특징으로 하는 유기 EL 장치.
  7. 제3항, 제4항 또는 제6항 중 어느 한 항에 있어서,
    상기 제2 도전 패턴부는, 상기 제1 전극층과 동층(same layer)에 형성되어 이루어지는 것을 특징으로 하는 유기 EL 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 기재된 유기 EL 장치를 구비하고 있는 것을 특징으로 하는 전자 기기.
KR1020090033172A 2008-04-22 2009-04-16 유기 ｅｌ 장치 및 전자 기기 KR20090111773A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090033172A KR20090111773A (ko) 2008-04-22 2009-04-16 유기 ｅｌ 장치 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-111021 2008-04-22
KR1020090033172A KR20090111773A (ko) 2008-04-22 2009-04-16 유기 ｅｌ 장치 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20090111773A true KR20090111773A (ko) 2009-10-27

Family

ID=41539510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090033172A KR20090111773A (ko) 2008-04-22 2009-04-16 유기 ｅｌ 장치 및 전자 기기

Country Status (1)

Country Link
KR (1) KR20090111773A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069050B1 (ko) * 2007-03-29 2011-09-29 파이오니아 가부시키가이샤 유기 ｅｌ 표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069050B1 (ko) * 2007-03-29 2011-09-29 파이오니아 가부시키가이샤 유기 ｅｌ 표시장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP5141354B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP5315761B2 (ja) 有機エレクトロルミネッセンス装置
US7053548B2 (en) Light-emitting device with improved brightness control and narrow frame and electronic apparatus with the light-emitting device
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
US8242685B2 (en) Organic electroluminescence device capable of preventing light from being not emitted
JP4507611B2 (ja) 有機エレクトロルミネッセンス装置、及び電子機器
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
KR20080073640A (ko) 유기 ｅｌ 장치, 유기 ｅｌ 장치의 제조 방법 및, 전자기기
JP2010164983A (ja) 発光装置および電子機器
US8076843B2 (en) Organic electroluminescence display device
JP2007156388A (ja) 発光装置および電子機器
US20230209864A1 (en) Display apparatus
JP5228953B2 (ja) 有機エレクトロルミネッセンス装置、およびその製造方法
JP2007148219A (ja) 発光装置および電子機器
JP2008123879A (ja) 有機ｅｌ装置の製造方法及び有機ｅｌ装置
JP4687179B2 (ja) ディスプレイパネル
KR20190026351A (ko) 전계 발광 표시 장치
KR20090111773A (ko) 유기 ｅｌ 장치 및 전자 기기
JP5012633B2 (ja) 有機エレクトロルミネッセンス装置、並びにその製造方法および製造装置
US20230217731A1 (en) Display apparatus
KR100669316B1 (ko) 유기 전계 발광 표시 장치
KR100696440B1 (ko) 유기 전계발광 표시소자 및 그 제조방법
KR20090109477A (ko) 유기 ｅｌ 장치
JP2008123932A (ja) 有機ｅｌ装置の製造方法及び有機ｅｌ装置の製造装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid