KR101055633B1 - 가스 클러스터 이온빔에 의한 고체 표면의 가공방법 - Google Patents

가스 클러스터 이온빔에 의한 고체 표면의 가공방법 Download PDF

Info

Publication number
KR101055633B1
KR101055633B1 KR1020097008402A KR20097008402A KR101055633B1 KR 101055633 B1 KR101055633 B1 KR 101055633B1 KR 1020097008402 A KR1020097008402 A KR 1020097008402A KR 20097008402 A KR20097008402 A KR 20097008402A KR 101055633 B1 KR101055633 B1 KR 101055633B1
Authority
KR
South Korea
Prior art keywords
protective layer
cluster
ion beam
solid surface
gas cluster
Prior art date
Application number
KR1020097008402A
Other languages
English (en)
Other versions
KR20090074217A (ko
Inventor
아키코 스즈키
아키노부 사토
엠마뉴엘 부렐
지로 마츠오
토시오 세키
Original Assignee
닛뽄 고쿠 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽄 고쿠 덴시 고교 가부시키가이샤 filed Critical 닛뽄 고쿠 덴시 고교 가부시키가이샤
Publication of KR20090074217A publication Critical patent/KR20090074217A/ko
Application granted granted Critical
Publication of KR101055633B1 publication Critical patent/KR101055633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/06—Sources
    • H01J2237/08—Ion sources
    • H01J2237/0812—Ionized cluster beam [ICB] sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Welding Or Cutting Using Electron Beams (AREA)

Abstract

요철 구조의 모서리 부분의 형상 변형을 방지하여 고체 표면의 가공을 행한다. 상부에 클러스터 보호층이 피복 형성된 볼록부와 클러스터 보호층이 피복 형성되지 않은 오목부로 이루어지는 요철 구조를 고체 표면에 형성하는 클러스터 보호층 형성 과정과, 클러스터 보호층 형성 과정에서 요철 구조가 형성된 고체 표면에 대하여 가스 클러스터 이온빔을 조사하는 조사 과정과, 클러스터 보호층을 제거하는 제거 과정을 갖는 가스 클러스터 이온빔에 의한 고체 표면의 가공방법으로 한다. 가스 클러스터 이온빔의 도즈량을 n, 클러스터 보호층의 에칭 효율을 1클러스터당의 에칭 체적을 Y로 한 경우에(단 a 및 b는 정수), 클러스터 보호층의 두께(T)는 식(I)을 충족시킨다.
Figure 112009024880791-pct00010
가스 클러스터 이온빔, 고체 표면, 클러스터 보호층, 피복 형성, 볼록부, 오목부, 요철 구조, 조사, 마스킹 과정, 에칭

Description

가스 클러스터 이온빔에 의한 고체 표면의 가공방법{METHOD OF PROCESSING SOLID SURFACE WITH GAS CLUSTER ION BEAM}
본 발명은 가스 클러스터 이온빔의 조사에 의한 고체 표면의 가공방법에 관한 것이다.
반도체 디바이스, 전자 디바이스, 포토닉 결정 등의 광 디바이스에서는, 서브마이크로미터 오더(0.1㎛∼1㎛ 정도)의 미세한 패턴 구조 등이 반도체 웨이퍼면 상 등을 가공하여 제작된다. 또, 반도체양자 디바이스에서는, 예를 들면, 양자 도트나 양자 와이어라고 불리는 수 나노미터 오더의 초미립자나 세선이 기판 표면상에 배열되도록 제작된다. 이들 디바이스에 형성된 요철 구조(즉, 패턴 구조, 초미립자가 배열한 것과 같은 구조 등)의 크기나 표면 거칠기는 디바이스의 성능을 좌우하는 중요한 인자이다. 따라서, 요철 구조의 형성에는, 높은 가공 정밀도가 요구된다.
이들 요철 구조의 정밀도는 성막 프로세스나 에칭 프로세스 등의 가공기술의 정밀도에 의해 정해진다. 그러나, 수 나노미터 이하의 가공 정밀도로 요철 구조를 제작하는 것은 용이하지 않다. 또 일반적으로, 성막 프로세스나 에칭 프로세스 등을 거쳐 제작되는 이들 디바이스에서는, 반도체 웨이퍼 표면 상에 다수의 칩으로서 제작되는데, 반도체 웨이퍼 전체면에서 균일한 요철 구조를 제작하는 것은 어렵다. 그래서, 이러한 문제를 해결하기 위하여, 일단 제작된 요철 구조에 대하여 후처리로서 구조 정밀도를 향상시키기 위한 처리(예를 들면, 평탄화 처리)를 시행하고 있다.
이러한 평탄화 처리 기술의 일례로서, 국제공개 번호 WO 2005/031838(특허문헌 1 이라고 함)에서는, 패턴 구조의 측면 등을 가스 클러스터 이온빔 조사에 의해 평탄화하는 기술이 개시되어 있다.
(발명의 개시)
상기 특허문헌 1에 개시되는 기술에서는, 고체 표면의 법선에 대하여 60∼90도(이하, 각도 표기는 「°」로써 나타낸다.)의 각도로 가스 클러스터 이온빔을 경사방향 조사하면, 대략 수직 조사와 비교하여 현저하게 평탄화가 진행된다는 지견으로부터, 이 경사방향 조사를 요철 구조의 측면의 평탄화에 이용하고 있다. 또한, 대략 수직 조사는 고체 표면의 법선에 대하여 약 0°의 조사각도이다.
실제로 가스 클러스터 이온빔을 요철 구조의 측면에 대하여 조사하면, 측면이 평탄화되지만 요철 구조의 모서리 부분이 가스 클러스터 이온빔의 조사 효과로 변형되는 것을 알 수 있었다.
이 사실은, 가스 클러스터 이온빔을 요철 구조의 측면에 조사함에 따라, 요철 구조의 형상을 상사형으로 유지한 채 피조사면을 평탄화하는 등의 표면 가공을 할 수 없는 것을 나타내고 있다.
그래서, 본 발명이 해결하고자 하는 과제는, 상기의 문제점을 감안하여, 요철 구조의 각 부분의 형상 변형을 막아 고체 표면의 가공을 행하는 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 가스 클러스터 이온빔에 의한 고체 표면의 가공방법은, 상부에 클러스터 보호층이 피복 형성된 볼록부와 클러스터 보호층이 피복 형성되지 않은 오목부로 이루어지는 요철 구조를 고체 표면에 형성하는 클러스터 보호층 형성 과정과, 이 클러스터 보호층 형성 과정에서 상기 요철 구조가 형성된 고체 표면에 대하여 가스 클러스터 이온빔을 조사하는 조사 과정과, 클러스터 보호층을 제거하는 제거 과정을 갖는다.
즉, 고체 표면에 형성된 요철 구조의 볼록부에 클러스터 보호층이 피복 형성된 상태에서, 고체 표면에 대하여 가스 클러스터 이온빔을 조사하는 것이다.
이 가공방법에서 상기의 클러스터 보호층 형성 과정은 고체 표면에 클러스터 보호층을 피복 형성하는 마스킹 과정과, 이 마스킹 과정에서 클러스터 보호층이 피복 형성된 고체 표면을 에칭함으로써 오목부는 고체에 도달함과 아울러 볼록부의 상부에 클러스터 보호층을 남긴 요철 구조를 형성하는 에칭 과정을 포함하는 것으로 할 수 있다.
클러스터 보호층의 두께(T)[cm]는 가스 클러스터 이온빔의 도즈량을 n[ions/cm2], 클러스터 보호층의 에칭 효율을 1클러스터당의 에칭 체적(Y)[cm3/ion]으로 한 경우에(단, 클러스터 보호층에서 가스 클러스터 이온빔에 의해 에칭되는 영역의, 볼록부 또는 오목부의 연신방향과 수직한 단면에서의 면적(S)[cm2]과 nY2[cm4/ion] 사이의 비례계수를 a[ions/cm2]로 하고, 클러스터 보호층에서 가스 클러스터 이온빔에 의해 에칭되는 영역의 사변의 길이(L)[cm]와 Yn1/2[cm2·ions-1/2] 사이의 비례계수를 b[ions1 /2cm-1]로 한다.), 식(r 1)을 충족시키도록 하는 것이 좋다.
식(r 1)의 도출은 후술하지만, 식(r 1)을 만족하는 것이, 요철 구조의 모서리 부분의 형상 변형을 막는 클러스터 보호층의 두께로서 필요 충분하다.
Figure 112009024880791-pct00001
특히, Ar 가스 클러스터 이온빔을 사용하는 경우에서는, 클러스터 보호층의 두께(T)[cm]는 T>nY+(1.54*1016*nY2)1/2을 충족시키도록 하면 되고, SF6 가스 클러스터 이온빔을 사용하는 경우에서는, 클러스터 보호층의 두께(T)[cm]는 T>nY+(1.23e*1015*nY2)1/2을 충족시키도록 하면 된다.
조사 과정은, 요철 구조의 대향하는 측면에 대하여, 번갈아(交互), 측면에 대하여 가스 클러스터 이온빔을 경사방향 조사하는 것으로 해도 되고, 고체를 요철 구조가 형성된 고체 표면의 법선과 대략 평행한 축 주위에서 회전시키면서 가스 클러스터 이온빔을 조사하는 것으로 해도 된다.
도 1A는 요철 구조의 모서리 부분의 변형 메커니즘을 설명하는 모식도이다.
도 1B는 요철 구조의 변형된 모서리 부분의 전자현미경 사진이다.
도 2는 경사 길이(L), 경사각(φ), 변형 깊이(d)의 정의를 도시하는 도면이다.
도 3은 클러스터 보호층에 의해 요철 구조의 모서리 부분의 변형이 방지되는 것을 설명하는 모식도이다.
도 4A는 고체 재질을 실리콘으로 하고, Ar 가스 클러스터 이온빔을 사용한 경우의 도즈량(n)과 변형된 모서리 부분의 단면적(S)의 관계를 나타낸 그래프이다.
도 4B는 고체 재질을 실리콘으로 하고, Ar 가스 클러스터 이온빔을 사용한 경우의 도즈량(n)과 경사 길이(L)의 관계를 나타낸 그래프이다.
도 4C는 여러 고체 재질(실리콘, 이산화규소, 크롬)에 대하여, Ar 가스 클러스터 이온빔을 사용한 경우의, 에칭 효율(Y)과 n0 .5의 적과, 경사 길이(L)와의 관계를 나타낸 그래프이다.
도 4D는 여러 고체 재질(실리콘, 이산화규소, 크롬)에 대하여 Ar 가스 클러스터 이온빔을 사용한 경우의, 에칭 효율(Y)의 2승과 도즈량(n)의 적과, 변형된 모서리 부분의 단면적(S)과의 관계를 나타낸 그래프이다.
도 5A는 고체 재질을 실리콘으로 하고, SF6 가스 클러스터 이온빔을 사용한 경우의, 도즈량(n)과 변형된 모서리 부분의 단면적(S)과의 관계를 나타낸 그래프이다.
도 5B는 고체 재질을 실리콘으로 하고 SF6 가스 클러스터 이온빔을 사용한 경우의, 도즈량(n)과 경사 길이(L)와의 관계를 나타낸 그래프이다.
도 5C는 여러 고체 재질(실리콘, 이산화규소, 크롬)에 대하여 SF6 가스 클러스터 이온빔을 사용한 경우의, 에칭 효율(Y)과 n0 .5의 적과, 경사 길이(L)와의 관계를 나타낸 그래프이다.
도 5D는 여러 고체 재질(실리콘, 이산화규소, 크롬)에 대하여 SF6 가스 클러스터 이온빔을 사용한 경우의, 에칭 효율(Y)의 2승과 도즈량(n)의 적과, 변형된 모서리 부분의 단면적(S)과의 관계를 나타낸 그래프이다.
도 6은 고체 표면 가공 장치(100)의 구성을 도시하는 개략도이다.
도 7A는 고체 표면 가공 장치(100)의 회전기구(그 1)를 도시하는 측면도이다.
도 7B는 고체 표면 가공 장치(100)의 회전기구(그 1), 회전기구(그 2), 스캐닝 기구를 도시하는 평면도이다.
도 8은 실시예 1에서의 도즈량(n)과 클러스터 보호층의 두께(T)의 관계를 나타내는 그래프이다.
도 9는 가스 클러스터 이온빔을 번갈아 조사한 경우에 요철 구조의 모서리 부분의 변형이 방지된 것을 도시하는 모식도이다(실시예 2).
도 10은 고체를 회전시키면서 가스 클러스터 이온빔을 조사한 경우에 요철 구조의 모서리 부분의 변형이 방지된 것을 도시하는 모식도이다(실시예 3).
발명을 실시하기 위한 최선의 형태
실시형태의 설명에 앞서, 본 발명의 고체 표면 가공원리에 대하여 개략적으로 설명한다.
본 발명자들은 여러 실험을 행하고, 가스 클러스터 이온빔(이하, 「GCIB」라고도 한다.)의 조사에 의해 요철 구조의 모서리 부분이 변형되는 현상에는, GCIB 특유의 물질의 횡이동 현상이 크게 관여하고 있다는 지견을 얻었다. 그리고, 상세한 검토의 결과, GCIB의 조사 조건과 모서리 부분의 변형 형상이나 변형량과의 관계를 처음으로 정량적으로 밝힘과 아울러, 모서리 변형의 메커니즘을 밝혔다.
여기에서 요철 구조란 실리콘 기판이나 SOI(Silicon on Insulator) 등의 고체 평면 상에 형성된 수 나노미터 오더부터 서브마이크로미터 오더 정도의 크기의, 라인 앤드 스페이스 패턴 구조와 같은 패턴 구조나 양자 도트와 같은 초미립자가 배열된 구조 등의 기복 구조를 말한다.
또, 요철 구조의 모서리 부분이란 요철 구조의 측면(즉, 고체 평면으로부터 돌출한 구조 부분인 볼록부의 벽면, 또는 고체 평면이 굴착된 구조부분인 오목부의 벽면이다.)의 상부의 모서리 부분을 말한다. 또한, 여기에서 상부란 요철 구조가 형성된 고체 평면으로부터 고체 외부로 멀어지는 쪽을 말한다.
또, 물질의 횡이동 현상이란 GCIB 조사 영역의 고체 표면 원자가 그 고체 표면에 대하여 대략 평행한 방향으로 이동하는 원자이동 현상으로, 기판 표면의 평탄화에 기여하는 현상이다.
이하, 요철 구조의 모서리 부분의 변형 메커니즘 등을 설명하는데, 요철 구조로서 라인 앤드 스페이스 패턴 구조를 구체적인 예로 들어, 이 라인 앤드 스페이스 패턴 구조의 단면 모식도를 도시하여 구체적으로 설명한다.
도 1A에 도시하는 바와 같이, GCIB를 라인 앤드 스페이스 패턴 구조(900)에 대하여 조사한다. 이 때, 라인 앤드 스페이스 패턴 구조(900)의 라인 측면(903)에 대하여 GCIB가 경사방향 조사되도록 한다. 가스 클러스터 이온은 라인(901)의 모서리 부분(904a, 904b)에도 충돌하여, 라인(901)의 모서리 부분(904a, 904b)을 구성하는 물질이 횡이동한다. 이 횡이동을 도 1A의 우측 하방의 도면에 파선 화살표로 나타낸다. 라인 측면(903)을 스페이스(902)의 바닥부를 향하여 횡이동한 물질은 라인 측면(903)에 늘어지듯이 부착되어, 스페이스(902)에 돌출해 간다.
경사방향 조사의 경우, GCIB의 조사 방향을 향하는 라인 측면(A903a)에는 GCIB가 계속 조사되고, 라인 측면(A903a)에 늘어져 부착된 물질(801)은 더욱 횡이동을 한다. 라인 측면(A903a)에 대하여 평행에 가까운 경사방향 조사의 조건하에서는, GCIB의 조사 방향으로의 횡이동량이 많아지기 때문에, 라인 측면(A903a)의 상부의 모서리 부분(904a)으로 횡이동하는 일이 거의 없다. 또, 라인 측면(A903a) 에 대하여 마주 보는 이웃의 라인 측면(B903b)에는 GCIB가 조사되지 않기 때문에, 라인 측면(B903b)에 늘어져 부착된 물질(802)은 라인 측면(B903b) 상부의 모서리 부분으로 횡이동하는 일이 없다. 이 결과, 라인(901)의 모서리 부분(904a, 904b)의 형상은 붕괴되어, 스페이스(902)를 향하여 경사지는 경사 부분이 형성된다(도 1A 및 도 1B 참조. 도 1B는 도 1A의 파선 사각 포위 부분의 전자현미경 사진이다.).
이것이 GCIB를 조사한 경우에 일어나는 모서리 부분의 변형 메커니즘이다. 물론, 모서리 부분의 변형은 대략 수직으로 조사한 경우에도 일어난다(라인 양측면이 상기 라인 측면 B의 상태가 된다.).
클러스터 1개당의 물질의 횡이동량이 클수록 단위 도즈량당 형성되는 경사 부분의 경사각은 커지고, 라인 측면이나 스페이스 바닥부로의 물질의 부착량도 많아진다. 또, GCIB의 조사 방향을 향하는 라인 측면(A903a)은, 이 라인 측면(A903a)에 대하여 마주 보는 이웃의 라인 측면(B903b)에 비해 GCIB 조사에 노출되어 있다는 차이 때문에, 라인 측면(A903a) 상부의 경사각은 라인 측면(B903b) 상부의 경사각에 비해 커진다. 이 이유는, 라인 측면(A903a)에 부착된 물질(801)의 일부는 에칭에 의해 제거되기 때문에, 물질(802)보다도 양이 적어진다. 이 때문에, 모서리 부분(904a)으로부터 스페이스(902)로 돌출하는 물질이 라인 측면(A903a)으로 이동할 때에, 이미 퇴적되어 있는 물질에 의해 이동이 방해되는 효과가 적다. 따라서, 라인 측면(A903a)으로의 물질의 이동은 라인 측면(A903a) 상부의 모서리 부분(904a)에서 보다 촉진되어, 결과적으로 경사각이 커지는 것이다.
지금까지 물질의 횡이동량과 GCIB의 도즈량의 관계, 및 물질의 횡이동량과 물질의 에칭 효율과의 관계는 명확하지 않았다. 그래서, 여러 물질과 클러스터와의 조합에서 실험을 행하고, 상기 각 관계에 대하여 검토했다. 그 결과, 식(1) 및 식(2)의 관계식이 얻어지는 것이 밝혀졌다(상세한 것은 후술한다.). 또한, 곱셈 기호 *는 생략하는 경우가 있다.
Figure 112009024880791-pct00002
여기에서, GCIB 조사에서 형성되는 경사부분의 경사각을 φ로 하고, 경사 길이를 L로 했다. 또한, 경사각(φ)은 GCIB의 조사 방향을 향하는 라인 측면(A903a) 상부에 형성된 경사부분의 경사각도로 한다. 각도 정의는 도 2를 참조한다. 경사 길이(L)는 GCIB의 조사 방향을 향하는 라인 측면(A903a) 상부에 형성된 경사부분의 사변의 길이로 한다(도 2 참조). 또, n[ions/cm2]은 도즈량, Y[cm3/ion]는 물질의 에칭 효율(1클러스터당의 에칭 체적으로 한다.)을 나타낸다.
비례계수 a 및 비례계수 b는 GCIB의 조건에 의해 정해지는 정수이다. 구체적으로는, 변형된 모서리 부분의 단면적(S)[cm2]과 nY2[cm4/ion] 사이의 비례계수가 a[ions/cm2]이며, 경사 길이(L)[cm]와 Yn1 /2[cm2·ions-1/2] 사이의 비례계수가 b[ions1/2cm-1]이다.
변형된 모서리 부분의 단면적(S)은 GCIB에 의해 가장 에칭되는 영역(모서리 부분)의, 볼록부 또는 오목부의 연신방향과 수직한 단면(즉, 도 2에서 나타내는 사선 부분이다.)의 면적이다. 마찬가지로, 경사 길이(L)는 가스 클러스터 이온빔에 의해 가장 에칭되는 영역의, 볼록부 또는 오목부의 연신방향과 수직한 단면의 사변의 길이에 상당한다.
식(1)은 모서리 부분의 변형에 의해 제거된 단위 깊이당의 체적이 에칭 효율(Y)의 2승과 도즈량(n)에 비례하는 것을 나타내고 있다. 또한, 단위 깊이는 도 1A의 x축방향, 즉 볼록부 또는 오목부의 연신방향이다. 또, 단위 깊이당의 체적이란 변형된 모서리 부분의 단면적(S)에 상당한다. 단면적(S)은 경사 길이(L), 막 두께 방향[도 1A의 z축방향]의 변형 깊이(d) 및 경사각(φ)을 사용하여, 식(3)과 같이 표시된다.
Figure 112009024880791-pct00003
식(2)는 경사 길이(L)가 에칭 효율(Y)과 도즈량(n)의 평방근에 비례하는 것을 나타내고 있다.
막 두께 방향의 변형 깊이(d)는 식(4)의 관계에 의해 구할 수 있다(도 2 참조.).
Figure 112009024880791-pct00004
이들 관계식으로부터, 사용하는 GCIB의 도즈량(n) 및 그 조사 조건에서의 고체 재질의 에칭 효율(Y)이 결정되어 있으면, 라인 측면(A903a) 상부의 경사부분의 경사 각도(φ)와 변형 깊이(d)를 예측할 수 있다.
그래서, 라인 앤드 스페이스 패턴 구조(500)의 라인(501) 상면에, 이 고체(550)의 재질과는 상이한 재질로 이루어지는 층(클러스터 보호층(570)이라고 한다.)을 형성한 상태에서, GCIB 조사에 따르는 모서리 부분의 변형, 특히 최대의 변형을 클러스터 보호층(570)에서만 일어나도록 하면, 라인(501)의 모서리 부분을 변형시키지 않고 라인 측면(503)의 표면 평탄화 등의 표면가공을 할 수 있다(도 3 참조. 특히, 도 3의 우측 하방 도면의 파선 포위 부분을 참조.). 클러스터 보호층(570)의 두께는 식(6)으로부터, 최적의(라인(501)의 모서리 부분의 변형이 일어나지 않기 위해 필요 충분한) 층 두께를 선택하여 형성할 수 있다.
우선, 식(3) 및 식(4)를 식(1) 및 식(2)에 각각 대입하고, φ와 L을 소거하여, d에 관한 연립방정식을 얻는다. 이 연립방정식을 풀면, 식(5)를 얻는다.
Figure 112009024880791-pct00005
에칭에 의한 클러스터 보호층(570)의 막 두께 자체의 감소분 do=n*Y를 고려하면, 클러스터 보호층(570)의 두께(T)[cm]는, 식(6)을 충족시키도록 하면 된다.
Figure 112009024880791-pct00006
이하, 식(1) 및 식(2)의 도출을, Ar(아르곤) 가스 클러스터를 사용한 실험결과를 바탕으로 구체적으로 설명한다.
각종 재질[실리콘(Si), 이산화규소(SiO2), 크롬(Cr)]의 고체 표면에 라인 앤드 스페이스 패턴 구조를 제작했다. 라인 앤드 스페이스 패턴 구조는 라인폭=스페이스 폭=5㎛, 홈 깊이(라인의 높이)는 실리콘의 경우에서 1㎛, 이산화규소의 경우에서는 1㎛, Cr의 경우에서는 300nm로 했다. 라인 앤드 스페이스 패턴 구조의 제작은 다음과 같이 행했다. 제작에 사용한 장치의 상세는 후술한다.
실리콘의 경우에는, 다음과 같다. 우선, 실리콘 기판 표면을 열산화하여, 실리콘 기판 표면 상에 산화막을 형성했다. 이어서, 산화막 상에 전자선 레지스트를 도포하고, 라인 앤드 스페이스 패턴을 묘화했다. 레지스트를 현상 후, 레지스트 패턴을 마스크로 하여 열산화막을 에칭했다. 또한, 레지스트를 제거한 후, 열산화막을 하드 마스크로 하여 실리콘을 에칭했다. 그 후, 열산화막을 에싱(ashing) 제거하여, 라인 앤드 스페이스 패턴 구조를 얻었다.
이산화규소의 경우에는, 다음과 같다. 우선, 실리콘 기판 표면을 열산화하고, 실리콘 기판 표면 상에 산화막을 형성했다. 이어서, 열산화막(SiO2) 상에 전자선 레지스트를 도포하고, 라인 앤드 스페이스 패턴을 묘화했다. 레지스트 현상 후, 레지스트 패턴을 마스크로 하여 열산화막을 에칭했다. 그 후, 레지스트를 제거하여, 라인 앤드 스페이스 패턴 구조를 얻었다.
크롬의 경우에는, 다음과 같다. 우선, 실리콘 기판 표면 상에 전자선 레지 스트를 도포하고, 라인 앤드 스페이스 패턴을 묘화했다. 이어서, 레지스트를 현상 후, 크롬막을 스퍼터법으로 퇴적했다. 퇴적한 크롬막의 막 두께는 300nm로 했다. 그 후, 레지스트를 제거함으로써 크롬막이 레지스트가 없는 부분에만 남아(리프트 오프법), 라인 앤드 스페이스 패턴 구조를 얻었다.
우선, 도즈량(n)과 단면적(S)의 관계, 및 도즈량(n)과 경사 길이(L)의 관계를 밝히기 위하여, Ar 클러스터 이온빔을 사용하여 에칭 효율(Y)이 일정한 조건, 즉 동일한 재질(실리콘)에 대하여 도즈량(n)과 단면적(S)의 관계를 조사했다. 그 결과, 도즈량(n)의 증가와 함께 단면적(S)이 선형적으로 증가하는 관계가 얻어졌다(도 4A).
다음에, 경사 길이(L)와 도즈량(n)의 관계를, 고체 재질이 실리콘(Si)일 경우에 대하여 조사한 결과, 경사 길이(L)가 거의 n0 .5에 비례하고 있다고 하는 관계가 얻어졌다(도 4B 참조.). 이것은 물질의 횡이동이 랜덤 워크(random walk)에 지배되고 있는 것을 시사하고 있다. 즉, 경사부분의 경사 길이(L)는 고체 재질 원자의 횡이동 거리가 조사 이벤트 수인 n의 1/2승에 비례하여 일어나기 때문에 생긴다고 생각된다.
다음에, 에칭 효율(Y)이 상이한 여러 고체 재질에 대하여, 경사 길이(L)와 에칭 효율(Y)의 관계, 및 단면적(S)(=L2sin(2φ)/4)과 에칭 효율(Y)의 관계를 검토했다.
도 4C는 실리콘, 이산화규소 및 크롬의 각 에칭 효율(Y)과 n0 .5의 적과, 경사 길이(L)와의 관계를 나타낸 그래프이다. 상기한 바와 같이, 이미 L∝n0 .5의 관계가 얻어지고 있기 때문에, 경사 길이(L)와 Y*n0 .5의 관계로부터, 경사 길이(L)와 에칭 효율(Y)의 관계를 고찰할 수 있다. 얻어진 데이터 점은 거의 하나의 직선 상에 놓여 있다고 해석할 수 있다.
도 4D는, 에칭 효율(Y)의 2승과 도즈량(n)의 적과, 단면적(S)의 관계를 동일하게 실리콘, 이산화규소 및 크롬의 경우에 대하여 조사한 것이다. 단면적(S)이 n*Y2에 비례하여 커진다고 하는 비례관계가 얻어졌다.
상기의 결과로부터, 식(1) 및 식(2)의 관계가 얻어지는 것을 알 수 있다. 비례계수 a, b의 값으로서, 도 4C 및 도 4D로부터 고체 재질의 종류에 의하지 않고 거의 일정한 a≒3.80*1016[ions/cm2], b≒6.25*108[ions1 /2cm-1]을 얻었다. 단, 유효 숫자를 3 자릿수로 했다. 따라서, 클러스터 보호층의 재질은 어떠한 것이어도 되고, 클러스터 보호층의 두께가 식(5)로부터 산출되는 변형 깊이(d)보다도 커지도록 클러스터 보호층을 형성하면 된다.
결국, Ar 가스 클러스터 이온빔을 사용한 경우의 클러스터 보호층의 두께(T)는, 가스 클러스터 이온빔의 도즈량을 n[ions/cm2], 에칭 효율을 1클러스터 이온당의 에칭 체적(Y)[cm3/ion]으로 하면, 식(6)에 정수 a, b의 값을 대입함으로써 식(7)을 얻는다.
Figure 112009024880791-pct00007
가스 클러스터 이온빔의 가스종류가 Ar이 아닌 경우, 비례계수 a와 비례계수 b의 값이 상이한 점을 제외하고, 상기 Ar 가스 클러스터 이온빔의 경우와 동일한 결과가 얻어진다. SF6(6불화유황) 가스 클러스터 이온빔을 사용한 경우에 대하여, 도 4A, 도 4B, 도 4C, 도 4D에 대응한 실험결과를 도 5A, 도 5B, 도 5C, 도 5D에 나타낸다.
상기의 각종 재질에 대하여, SF6 가스 클러스터 이온빔 조사 후의 라인의 모서리 부분의 변형 깊이(d)와 경사 길이(L)를 조사했다. 우선, 경사부분의 단면적(S)과 도즈량(n)과의 관계를, 고체 재질이 실리콘인 경우에 대하여 조사한 결과, 도즈량(n)의 증가와 함께 단면적(S)이 증가하여, 비례관계가 얻어졌다(도 5A).
다음에, 경사 길이(L)와 도즈량(n)의 관계를, 고체 재질이 실리콘인 경우에 대하여 조사한 결과, 경사 길이(L)가 거의 n0 .5에 비례하고 있다는 관계가 얻어졌다(도 5B).
도 5C는 실리콘, 이산화규소 및 크롬의 각 에칭 효율(Y)과 n0 .5의 적과, 경사 길이(L)와의 관계를 나타낸 그래프이다. 얻어진 데이터 점은 거의 하나의 직선 상에 놓여 있다고 해석할 수 있다.
도 5D는 에칭 효율(Y)의 2승과 도즈량(n)의 적과, 변형부분의 단면적(S)의 관계를 동일하게 실리콘, 이산화규소 및 크롬에 대하여 조사한 것으로, nY2이 큰 재 질일수록 단면적(S)이 선형적으로 커진다고 하는 비례관계가 얻어졌다.
상기의 결과로부터, SF6 가스 클러스터 이온빔을 사용한 경우의 정수 a, b의 값으로서, 고체 재질의 종류에 의하지 않고 일정한 a=7.83*1014[ions/cm2], b=5.68*107[ions1/2cm-1]을 얻었다. 단, 유효 숫자를 3 자릿수로 했다. 따라서, 클러스터 보호층의 재질은 어떠한 것이어도 되며, 클러스터 보호층의 두께가 식(5)로부터 산출되는 변형 깊이(d)보다도 커지도록 클러스터 보호층을 형성하면 된다.
결국, SF6 가스 클러스터 이온빔을 사용한 경우의 클러스터 보호층의 두께(T)는 가스 클러스터 이온빔의 도즈량을 n[ions/cm2], 에칭 효율을 1클러스터 이온당의 에칭 체적(Y)[cm3/ion]으로 하면, 비례계수 a, b의 값을 식(6)에 대입함으로써, 식(8)을 얻는다.
Figure 112009024880791-pct00008
가스 클러스터 이온빔의 가스종류에 의해 a와 b의 값이 상이한 것은 가스 클러스터 이온빔을 조사했을 때에 일어나는 에칭과 물질의 횡이동의 균형이 상이하기 때문이다. 가스 클러스터 이온빔의 가속 에너지가 커지면 에칭 효율과 물질의 횡이동은 함께 커지지만, 그 밸런스는 크게 변화되지 않는다고 생각되기 때문에, 비례계수 a 및 비례계수 b의 값은 가스종류가 같으면, 가속 에너지에는 의존하지 않는다.
이상과 같이, 클러스터 보호층을 라인 상면에 형성함으로써, 클러스터 보호층하의 라인 측면 상부의 모서리 부분의 변형을 막아 표면가공(예를 들면, 라인 측면의 평탄화이다.) 하는 것이 가능하게 된다.
이하, 본 발명의 실시형태 및 실시예를 설명한다.
(마스킹 공정)
우선, 마스킹 수단에 의해, 고체 평면에 클러스터 보호층을 피복 형성한다. 이 마스킹 수단은 일반적인 웨이퍼 프로세스용 처리장치가 갖추고 있는 것과 동일해도 되고, 본 실시형태에서는 고온 확산로로 한다. 예를 들면, 고온 확산로 내에 실리콘 기판을 설치하고, 고온상태(일반적으로는 900℃∼1100℃ 정도이다.)에서 산화성 가스 분위기에 노출함으로써, 실리콘 기판 표면에 열산화막을 성장시켜 이것을 형성한다. 이 열산화막이 클러스터 보호층에 상당하게 된다.
(에칭 공정)
다음에 에칭 수단에 의해, 클러스터 보호층이 형성된 고체 평면을 건식 에칭함으로써 고체 평면에 요철 구조를 형성한다. 이 에칭 수단은, 일반적인 웨이퍼 프로세스용 처리장치가 갖추고 있는 것과 동일해도 되며, 본 실시형태에서는 에칭 장치로 한다. 열산화막이 형성된 실리콘 기판을 에칭하는 예로 설명을 계속하면, 다음과 같이 에칭 처리가 행해진다. 우선, 열산화막 상에 포토레지스트를 도포한다. 다음에, 프리베이크를 행함으로써, 열산화막과 포토레지스트를 밀착시킨다. 이어서, 포토마스크를 통하여 노광함으로서, 포토마스크의 패턴을 포토레지스트에 부착시킨다(전사). 계속해서, 노광한 것을 현상하고, 이것을 린스(세정)한다. 포지티브형의 경우, 노광되지 않은 포토레지스트가 제거된다. 네거티브형의 경우, 노광되지 않은 포토레지스트가 제거된다. 다음에 포스트베이크를 행하여, 포토레지스트와 열산화막을 밀착시켜 내식성을 향상시킨다. 이 다음, 일련의 처리를 거친 실리콘 기판을 에칭 장치 내에 설치하고, 에칭 장치 내에 반응성 가스를 도입하고, 고주파전원에 의해 전압을 걸어 반응성 가스에 의한 건식 에칭을 진행시킨다. 또한, 에칭 방법으로서는 건식 에칭에 한정되는 것은 아니며, 습식 에칭이어도 된다. 건식 에칭 뒤, 유기용제 등을 사용하여 포토레지스트를 제거한다.
(조사 공정)
도 6, 도 7A 및 도 7B를 참조하여, 본 발명인 고체 표면의 가공방법에서의 가스 클러스터 이온빔의 조사 공정을 실행하는 고체 표면 가공장치(100)의 구성·기능을 설명한다.
고체 표면 가공장치(100)는 가스 클러스터 이온빔을 고체 표면에 대하여 사출하는 가스 클러스터 이온빔 사출 수단을 구비한다. 도 6에 도시하는 GCIB 사출 수단은 다음과 같이 구성된다. 원료 가스(9)가 노즐(10)로부터 진공의 클러스터 생성실(11) 내에 분출시켜진다. 클러스터 생성실(11) 내에서 원료 가스(9)의 가스 분자가 응집시켜져 클러스터가 생성된다. 클러스터의 규모는 노즐 토출구(10a)에서의 가스 압력이나 온도, 노즐(10)의 크기나 형상에 기초하는 입도 분포로 결정된다. 클러스터 생성실(11)에서 생성된 클러스터는 스키머(12)를 통과하여 가스 클러스터빔으로서 이온화실(13)에 도입된다. 이온화실(13)에서는 이오나이저(14)에 의한 전자선, 예를 들면, 열전자의 조사가 행해져, 중성 클러스터를 이온화한다. 이 이온화된 가스 클러스터빔(GCIB)은 가속 전극(15)에 의해 가속되고, 또한, 자계수속기(16)에 의해 수속되어 스퍼터실(17)에 입사된다. 스퍼터실(17) 내에 설치된 타겟 지지체(18)에는 회전 디스크(41)를 통하여 GCIB 조사 대상의 고체(예를 들면, 요철 구조가 형성된 실리콘 기판 등이다.)인 타겟(19)이 고정되어 부착되어 있다. 스퍼터실(17)에 입사된 GCIB는 어퍼처(21)에 의해 소정의 빔 직경으로 되어 타겟(19)의 표면에 조사된다. 또한, 전기적 절연체의 타겟(19)의 표면을 평탄화하는 경우 등에는, GCIB를 전자선 조사에 의해 중성화한다.
또한, 고체 표면 가공장치(100)는 클러스터 보호층의 두께, 클러스터 보호층의 재질의 에칭 효율, 및 가스 클러스터 이온빔의 도즈량이 식(5)의 관계를 충족시키는지 아닌지를 판정하는 판정 수단을 구비하고 있다.
예를 들면, 도 7B에 도시하는 바와 같이, 키보드 등의 입력부(30)가 고체 표면 가공장치(100)에 접속되어 있고, 이 입력부(30)를 통하여, 클러스터 보호층의 두께, 클러스터 보호층의 재질의 에칭 효율, 및 가스 클러스터 이온빔의 도즈량이 입력된다. 그리고, 판정부(27)는 입력된 클러스터 보호층의 두께, 클러스터 보호층의 재질의 에칭 효율, 및 가스 클러스터 이온빔의 도즈량이 식(5)의 관계를 충족시키는지 아닌지를 판정하고, 이 판정 결과를 출력한다. 판정 결과는 표시부(26)에 표시된다.
이러한 구성에 한하지 않고, 예를 들면, 입력부(30)를 통하여, 클러스터 보호층의 두께, 클러스터 보호층의 재질의 에칭 효율이 입력되는 것으로 하고, 판정부(27)는 입력된 클러스터 보호층의 두께, 클러스터 보호층의 재질의 에칭 효율, 및 식(5)로부터, 식(5)의 관계를 충족시키는 가스 클러스터 이온빔의 도즈량을 구하는 구성으로 해도 된다. 판정부(27)에 의해 구해진 가스 클러스터 이온빔의 도즈량은 표시부(26)에 표시된다.
또, 고체 표면 가공장치(100)는 에칭 수단에 의해 고체 평면에 형성된 요철 구조의 대향하는 측면에 대하여, GCIB를 번갈아 경사방향 조사하기 위하여 조사각도를 설정하는 것이 가능한 수단[교호 조사 수단]과, 고체를 GCIB가 조사되는 고체 평면의 법선과 대략 평행한 축 주위로 회전시키는 것이 가능한 수단[회전 조사 수단]에 대하여, 필요에 따라 양자 중 어느 한쪽 또는 양쪽을 구비한다. 본 실시형태에서는, 양 수단을 실현하는 것으로서 회전기구가 장비되어 있다.
예를 들면, 도 7A, 도 7B에 도시하는 바와 같이, 고체 표면 가공장치(100)는 다음과 같은 회전기구(그 1) 및 회전기구(그 2)를 구비하고 있다.
회전기구(그 1)는 회전조사 수단에 상당하며, 다음과 같은 구성으로 되어 있다. 타겟 지지체(18)에는 축(41a)이 돌출되어 설치되어 있다. 이 축(41a)에는 축(41a) 중심에서 회전가능한 회전 디스크(41)가 부착되어 있다. 회전 디스크(41)의 평면부(41b)에는 타겟(19)이 고정되어 재치된다. 또, 회전 디스크(41)의 주연부(41c)에는 맞물림 톱니가 다수 설치되어 있고, 이 맞물림 톱니는 기어(43)의 톱니와 맞물려 있다. 기어(43)는 모터(42)의 구동력에 의해 회전운동을 하고, 이 회전운동이 회전 디스크(41)에 전달되고, 결과적으로, 회전 디스크(41)에 고정 재치된 타겟(19)의 회전이 실현된다. 일례로서는, 정각속도로 회전 디스크(41)를 계속 회전시킴으로써 타겟(19)을 GCIB가 조사되는 고체 평면의 법선과 대략 평행한 축 주위로 회전시키면서, GCIB를 타겟(19)에 조사할 수 있다.
또, 회전기구(그 2)는 교호 조사 수단에 상당하며, 다음과 같은 구성으로 되어 있다. 타겟 지지체(18)에는 회전축(21)이 고착되어 있고, 타겟 지지체(18)는 회전축(21) 중심에서 회전가능하게 되어 있다. 그리고, 회전축(21)은 고정판(22a, 22b)에 의해 회전가능하게 지지되어 있다. 또, 회전축(21)은 기어(24b)의 회전축 중심에 고착되어 있고, 기어(24b)에는 기어(24a)가 맞물려 있다. 기어(24a)는 모터(23)의 구동력에 의해 회전운동을 하고, 이 회전운동이 기어(24b), 회전축(21)에 전달되고, 결과적으로, 타겟 지지체(18)의 회전이 실현된다. 각도의 기준에 대하여, 어떤 방향으로의 회전을 회전각도에 +(플러스)를 붙이고, 그것과는 반대인 방향으로의 회전을 회전각도에 -(마이너스)를 붙여서 표시하는 것으로 하면, 예를 들면, +θ[θ는 회전각도의 크기를 나타낸다.]의 위치에서 타겟 지지체(18)를 정지시키고, GCIB를 타겟(19)에 조사하고, 소정의 시간 후, 타겟 지지체(18)를 회전시켜 -θ'[θ'은 회전각도의 크기를 나타낸다. 통상의 실시에서는 θ≒θ'으로 된다.]의 위치에서 타겟 지지체(18)를 정지시키고, GCIB를 타겟(19)에 조사하고, 소정의 시간 후, 타겟 지지체(18)를 회전시켜 +θ의 위치에서 타겟 지지체(18)를 정지시키고, GCIB를 타겟(19)에 조사하고, 이 조작을 반복함으로써, GCIB를 타겟(19)에 번갈아 경사방향 조사할 수 있다.
또, 고체 표면 가공장치(100)는 GCIB에 대한 타겟(19)의 상대위치를 변화시킬 수 있도록, 예를 들면, XY 스테이지와 같은 스캐닝 기구를 장비하고 있다.
예를 들면, 도 7B에 도시하는 바와 같이, 고정판(22a, 22b)은 고정판 지지 부재(22c)에 고착 지지되는 것으로 하고, 이 고정판 지지 부재(22c)와 제 1 액추에이터(22d)는 제 1 로드(22e)를 통하여 접속되어 있다. 제 1 액추에이터(22d)는, 제 1 로드(22e)를 밀어내기·끌어들이기 가능하며, 이 작용에 의해 타겟 지지체(18)의 위치를 변화시킬 수 있다. 예를 들면, 도 7B에 도시하는 고체 표면 가공장치(100)에서는, 제 1 액추에이터(22d)의 작동에 의해 지면의 상하방향으로 타겟 지지체(18)를 위치 변화시킬 수 있다.
또, 제 1 액추에이터(22d)는 제 2 로드(22g)에 고착 지지되어 있고, 제 1 액추에이터(22d)와 제 2 액추에이터(22f)는 제 2 로드(22g)를 통하여 접속되어 있다. 제 2 액추에이터(22f)는 제 2 로드(22g)를 밀어내기·끌어들이기 하는 것이 가능하고, 이 작용에 의해 제 1 액추에이터(22d)의 위치가 변화된다. 이 결과, 제 1 로드(22e) 등을 통하여 제 1 액추에이터(22d)에 접속하고 있는 타겟 지지체(18)의 위치를 변화시킬 수 있다. 또한, 제 1 로드(22e)의 가동방향과 제 2 로드(22g)의 가동방향은 대략 직교하는 관계로 하고 있다. 이렇게 하여, XY 스테이지와 같은 스캐닝 기구가 실현된다. 예를 들면, 도 7B에 도시하는 고체 표면 가공 장치(100)에서는, 제 2 액추에이터(22f)의 작동에 의해 지면의 좌우 방향으로 타겟 지지체(18)를 위치 변화시킬 수 있어, 상기 제 1 액추에이터(22d)의 작동과 더불어, 타겟 지지체(18)는 지면 상하 좌우 방향으로 위치를 이동할 수 있다.
제어부(28)는 구동부(29)를 통하여 모터(23) 및 모터(42)를 구동하고, 타겟 지지체(18) 및 회전 디스크(41)의 운동을 제어한다. 아울러 제어부(28)는 입력된 도즈량 또는 판정부(27)에 의해 구해진 도즈량의 GCIB 조사가 행해지도록 GCIB 사 출 수단을 제어한다.
또한, 제어부(28)는 CPU(중앙 연산처리 장치) 또는 마이크로 프로세서 등을 구비하고 있고, 전술한 각종 표시, 모터의 구동 등, 고체 표면가공을 실행 제어하는데 필요한 프로그램의 정보처리를 행함으로써 상기 제어 등을 실현한다.
고체 표면 가공장치는 상기의 고체 표면 가공장치(100)의 구성·기구방식에 한정하는 취지의 것은 아니며, 발명의 본지를 일탈하지 않는 범위에서 적당하게 변경 등이 가능이다.
고체 표면 가공장치(100)에 의해, 에칭 공정에서 요철 구조가 형성된 고체 평면에 대하여, 가스 클러스터 이온빔이 조사된 후, 제거공정으로 진행된다.
(제거 공정)
고체 표면 가공장치(100)에서 가스 클러스터 이온빔이 조사된 고체 평면으로부터, 잔류하는 클러스터 보호층을 제거 수단에 의해 제거한다. 이 제거 수단은 일반적인 웨이퍼 프로세스용 처리 장치가 구비하고 있는 것과 동일해도 되며, 본 실시형태에서는 애싱 장치로 한다. 애싱 장치 내에 일련의 처리를 거친 실리콘 기판을 설치하고, 실리콘 기판 표면에 존재하는 열산화막을 산화 분해하여 애싱 제거한다.
이상에서 기술한 실시형태에서는 고체 평면에 클러스터 보호층을 피복 형성하는 마스킹 공정과, 마스킹 공정에서 클러스터 보호층이 피복 형성된 고체 평면을 에칭하는 에칭 공정에 의해, 고체 평면에, 상부에 클러스터 보호층이 피복 형성된 볼록부와 클러스터 보호층이 피복 형성되지 않은 오목부로 이루어지는 요철 구조를 형성했다. 그러나, 이러한 볼록부의 상부(상면)에 클러스터 보호층을 피복 형성한 요철 구조를 형성하는 방법은 이것에 한정되는 것은 아니다.
예를 들면, 다음과 같은 방법이어도 된다. 우선, 고체 평면에 포토 레지스트를 도포하고, 패터닝하고 에칭을 행하여, 고체 평면에 요철 구조를 설치한다. 이어서, 이 요철 구조가 설치된 고체 평면에 점착성을 갖는 수지를 세게 눌러, 볼록부의 상면에 선택적으로 수지를 부착시킨다.
여기에서, 「선택적」이란 두 가지의 의미가 있다. 첫번째 의미는 오목부에 수지가 밀고 들어가지 않도록 함으로써, 볼록부의 측면이나 오목부의 바닥면 등에 대하여, 볼록부의 상면을 선택하여 수지를 부착시킨다는 것이다. 두번째 의미는 수지를 부착시키는 위치나 형상을 임의로 설정할 수 있으므로, 수지를 부착시키는 볼록부의 상면과 수지를 부착시키지 않는 볼록부의 상면을 선택할 수 있다는 것이다.
볼록부의 상면에 부착된 수지에 대하여, 가열과 그 밖의 수단을 강구함으로써, 이 수지를 경화시켜, 이것을 클러스터 보호층으로 한다.
또는, 다음과 같은 방법이어도 된다. 우선, 상기와 동일한 마스킹 공정에 의해 고체 평면에 클러스터 보호층을 피복 형성하고, 이 클러스터 보호층에 포토레지스트를 도포하여 패터닝을 행한다. 이어서, 건식 에칭, 이온빔 조사 또는 가스 클러스터 이온빔 조사를 사용하여, 패턴에 따라 클러스터 보호층을 제거한다. 그리고, 이 클러스터 보호층이 제거된 고체 평면의 노출부분에 가스 클러스터 이온빔을 조사하여, 고체 평면에 오목부를 설치함으로써, 상면에 클러스터 보호층이 피복 형성된 볼록부와 클러스터 보호층이 피복 형성되지 않은 오목부로 이루어지는 요철 구조를 형성할 수도 있다.
요컨대, 상부에 클러스터 보호층이 피복 형성된 볼록부와 클러스터 보호층이 피복 형성되지 않은 오목부로 이루어지는 요철 구조를 고체 평면에 형성할 수 있으면 되는 것으로, 본 발명에서는, 그 구체적 수법에 특별한 한정은 조금도 없다.
다음에 실시예 등에 대하여 설명한다.
가스 클러스터의 종류로서 Ar 가스 클러스터와 SF6 가스 클러스터를 사용했다. Ar 가스 클러스터의 경우는, Ar 가스를 원료로 하고, Ar 원자가 약 2000개 응집한 클러스터를 입도 분포의 피크로 하는 Ar 가스 클러스터빔을 생성하고, 30kV의 가속전압으로 타겟(19)에 조사했다. SF6 가스 클러스터의 경우에는, SF6 가스 및 He 가스를 원료로 하여, SF6 분자가 약 500개 응집한 클러스터를 입도 분포의 피크로 하는 SF6 가스 클러스터 이온빔을 생성하고, 30kV의 가속전압으로 가속하여, 타겟(19)에 조사했다.
실시예에서는, 라인폭=스페이스 폭=1㎛, 깊이 0.5㎛의 라인 앤드 스페이스 패턴 구조를 실리콘 기판 표면 상에 다음과 같이 하여 제작했다. 우선, 고온 확산로에서 열산화막을 실리콘 표면에 형성했다. 다음에, 열산화막을 형성한 실리콘 기판 상에 전자선 레지스트를 도포하고, 전자선 묘화 장치에 의해 레지스트에 패턴 구조를 묘화했다. 레지스트를 현상 후, 레지스트 패턴을 마스크로 하여 열산화막을 반응성 이온 에칭(RIE) 장치로 에칭했다. 이 후, 레지스트를 제거하고, 열산화 막을 하드 마스크로 하여, 실리콘을 고주파 유도 결합 플라스마법 반응성 이온 에칭(ICP-RIE) 장치를 사용하여 에칭했다. 그리고, 하드 마스크로서 이용한 열산화막은 통상 제거하지만, 실시예에서는 제거하지 않고 실리콘 패턴 상에 남겼다. 이러한 방법으로 열산화막(클러스터 보호층)의 막 두께가 50nm∼2㎛의 범위에서 상이한 시료 A∼E를 제작했다. 후술의 각 실시형태와 같이 GCIB 조사를 행한 후, 애싱 장치를 사용하여 클러스터 보호층인 열산화막을 애싱 제거했다.
실시예 1
제작된 실리콘 패턴의 라인폭을 조정하기 위하여, 열산화막의 막 두께가 큰 샘플일수록 도즈량을 많게 하여, 라인폭을 감소시키는 실험을 행했다. 라인 측면에 Ar 가스 클러스터 이온빔을 라인 측면으로부터 7°(라인 측면의 법선에 대하여 83°이다. 이하 동일.)의 조사각도로 조사하고, 에칭에 의해 라인폭을 조정했다. 감소폭은 5nm∼150nm로 하고, 조사 도즈량은 1nm의 에칭량당 1.3*1014ions/cm2으로 했다.
패턴의 형상 변환을 알기 위하여, GCIB 조사 전후에서 라인 앤드 스페이스 패턴 구조의 단면사진을 전자현미경으로 관찰했다. 이 결과를 모식도로서 도 8의 그래프 내에 나타낸다. 또, 도 8에, 이산화규소의 에칭 효율(Y)=5*10-22cm3/ion(조사각도가 7°인 경우)을 사용한 식(7) 우변의 값을 실선으로 나타낸다. Ar 가스 클러스터 이온빔의 조사 도즈량과 열산화막의 막 두께의 관계가 식(7) 우변의 곡선보다 위에 있는 경우에는, 열산화막이 클러스터 보호층으로서 기능하고 있지만(즉, 실리콘 패턴의 각이 변형되지 않는다.), 당해 곡선보다 아래의 조합에서는 클러스터 보호층으로서 기능하고 있지 않는 것을 알았다.
열산화막을 애싱에 의해 제거한 후의 실리콘의 라인 부분에서는, 경사각도(φ)는 0도로 각이 변형되지 않았다. 라인 측면의 표면 평균 거칠기에 대하여, GCIB 조사 전후의 시료의 표면 평균 거칠기를 원자간력 현미경(AFM)에 의해 측정했다. 라인 측면의 표면 평균 거칠기의 측정에 대해서는, 시료를 절단하여 라인 측면이 노출되도록 했다. GCIB 조사 전의 라인 측면의 표면 평균 거칠기(Ra)는 3.8nm이었다. 또한, SF6 가스 클러스터 이온빔 조사 후의 경우에서는, 라인폭은 평균으로 1.00㎛, 라인 측면의 표면 평균 거칠기(Ra)는 0.52nm이었다.
실시예 2
SF6 가스 클러스터 이온빔을 대향하는 라인 측면에 대하여 θ=7°의 각도로 번갈아 조사하는 실험을 행했다. 이 실시예의 모식도를 도 9에 나타낸다.
30nm 만큼 패턴 폭을 감소시키기 위하여, 한쪽당 1.0*1014ions/cm2의 도즈량으로 번갈아 조사했다. 열산화막의 막 두께는 T=0.6㎛로 했다. 열산화막 제거 후의 패턴 폭은 1.00㎛, 라인 측면의 거칠기(Ra)은 0.49nm였다. 열산화막을 애싱에 의해 제거한 후의 실리콘의 라인에서는, 경사각도(φ)는 0도로 각이 변형하지 않고 있었다.
실시예 3
실리콘의 원기둥 오목부(직경 1㎛, 주기 1㎛의 정방 배열)가 배열한 패턴 구 조를, 상기 실시예의 라인 앤드 스페이스 패턴 구조의 경우와 동일한 방법으로 제작했다. 실리콘 기판을 면 내에서 회전시키면서 GCIB를 원기둥 오목부 측면에 대하여 θ=7°의 각도로 조사했다. 이 실시예의 모식도를 도 10에 나타낸다. 도 10의 좌측 도면은 원 배열 패턴을 도시하는 평면도이며, 화살표는 실리콘 기판의 면 내 회전을 나타낸다. 도 10의 우측 도면은 원기둥 오목부의 단면도이다.
30nm 만큼 원기둥 오목부의 직경을 증대시키기 위하여, 3.0*1015ions/cm2의 도즈량으로 조사했다. 열산화막의 막 두께는 T=0.6㎛로 했다. 열산화막 제거 후의 패턴 폭은 1.00㎛, 원기둥 오목부 측면의 표면 평균 거칠기(Ra)는 0.49nm이었다. 열산화막을 애싱에 의해 제거한 후의 실리콘의 볼록부에서는, 상부의 각도(φ)는 0도로 설계값과 동일하게 되었다.
<실시예에 기초하는 결론>
실시예 1, 2, 3을 참조하면, 식(7)을 충족시키는 막 두께의 열산화막을 클러스터 보호층으로서 사용하여 라인폭의 조정을 행하고, 그 후에 열산화막을 제거함으로써, 고체의 라인 앤드 스페이스 패턴 구조의 상부의 모서리를 변형시키지 않고 라인폭을 조정하는 것이 가능한 것을 알 수 있다.
상기 각 실시예에서는 가속전압을 30kV로 했다. 이 가속전압은, 보다 높을수록 에칭량이 커지고, 평탄화 처리시간이 짧아진다고 하는 이점이 있는 반면, 표면 거칠기가 오히러 거칠어지는 경우도 있다. 따라서, 가속전압은 고체 표면 가공처리에 요구되는, 시간, 재질 등의 각종 조건에 의해 결정하는 것이 좋다. 또, 가 스종류, 조사 조건, 클러스터 사이즈 등의 장치 조건이나 파라미터도 특별히 한정되는 것은 아니며, 적당하게 변경가능하다.
본 발명은 고체 표면의 요철 구조의 모서리 부분의 변형을 막을 수 있으므로, 성능이 좋은 반도체 디바이스나 광 디바이스, 또는 그것들을 제작하기 위한 금형 등 정밀도가 좋은 3차원 구조체의 제작 등에 이용할 수 있다.
발명의 효과
본 발명에 의하면, 요철 구조가 형성된 고체 표면에 클러스터 보호층이 피복 형성된 상태에서 가스 클러스터 이온빔을 조사하기 때문에, 요철 구조의 모서리 부분의 형상 변형을 막을 수 있다.

Claims (9)

  1. 가스 클러스터 이온빔에 의한 고체 표면의 가공방법으로서,
    상부에 클러스터 보호층이 피복 형성된 볼록부와 상기 클러스터 보호층이 피복 형성되지 않은 오목부로 이루어지는 요철 구조를 상기 고체 표면에 형성하는 클러스터 보호층 형성 과정과,
    상기 클러스터 보호층 형성 과정에서 상기 요철 구조가 형성된 상기 고체 표면에 대하여 상기 가스 클러스터 이온빔을 조사하는 조사 과정과,
    상기 클러스터 보호층을 제거하는 제거 과정을 가지고 있고,
    상기 클러스터 보호층에서 상기 가스 클러스터 이온빔에 의해 가장 에칭되는 영역의, 상기 볼록부 또는 상기 오목부의 연신방향과 수직한 단면에서의 면적(S)[cm2]과 nY2[cm4/ion] 사이의 비례계수를 a[ions/cm2]로 하고, 상기 클러스터 보호층에서 상기 가스 클러스터 이온빔에 의해 가장 에칭되는 영역의 사변의 길이(L)[cm]와 Yn1/2[cm2·ions-1/2] 사이의 비례계수를 b[ions1/2cm-1]로 하고,
    상기 가스 클러스터 이온빔의 도즈량을 n[ions/cm2], 상기 클러스터 보호층의 에칭 효율을 1클러스터당의 에칭 체적(Y)[cm3/ion]으로 한 경우에,
    상기 클러스터 보호층의 두께(T)[cm]는
    Figure 112011019533816-pct00030
    을 충족시키는 것을 갖는 특징으로 하는 가스 클러스터 이온빔에 의한 고체 표면의 가공방법.
  2. 제 1 항에 있어서,
    상기 클러스터 보호층 형성 과정은,
    상기 고체 표면에 상기 클러스터 보호층을 피복 형성하는 마스킹 과정과,
    상기 마스킹 과정에서 상기 클러스터 보호층이 피복 형성된 상기 고체 표면을 에칭함으로써, 상기 오목부는 상기 고체에 도달함과 동시에 상기 볼록부의 상부에 상기 클러스터 보호층을 남긴 상기 요철 구조를 형성하는 에칭 과정을 포함하는 것을 특징으로 하는 가스 클러스터 이온빔에 의한 고체 표면의 가공방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    Ar 가스 클러스터 이온빔을 사용하는 경우에,
    상기 클러스터 보호층의 두께(T)[cm]는,
    T>nY+(1.54*1016*nY2)1/2을 충족시키는 것을 특징으로 하는 가스 클러스터 이온빔에 의한 고체 표면의 가공방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    SF6 가스 클러스터 이온빔을 사용하는 경우에,
    상기 클러스터 보호층의 두께(T)[cm]는,
    T>nY+(1.23*1015*nY2)1/2를 충족시키는 것을 특징으로 하는 가스 클러스터 이온빔에 의한 고체 표면의 가공방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 조사 과정은,
    상기 요철 구조의 대향하는 측면에 대하여, 번갈아, 상기 측면에 대하여 상기 가스 클러스터 이온빔을 경사방향 조사하는 것을 특징으로 하는 가스 클러스터 이온빔에 의한 고체 표면의 가공방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 조사 과정은,
    상기 고체를 상기 요철 구조가 형성된 상기 고체 표면의 법선과 평행한 축 주위로 회전시키면서 상기 가스 클러스터 이온빔을 조사하는 것을 특징으로 하는 가스 클러스터 이온빔에 의한 고체 표면의 가공방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020097008402A 2006-10-30 2007-10-30 가스 클러스터 이온빔에 의한 고체 표면의 가공방법 KR101055633B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006293687 2006-10-30
JPJP-P-2006-293687 2006-10-30
PCT/JP2007/071459 WO2008054013A1 (fr) 2006-10-30 2007-10-30 Procédé de façonnage d'une surface solide faisant intervenir un faisceau ionique à agrégats gazeux

Publications (2)

Publication Number Publication Date
KR20090074217A KR20090074217A (ko) 2009-07-06
KR101055633B1 true KR101055633B1 (ko) 2011-08-09

Family

ID=39344348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008402A KR101055633B1 (ko) 2006-10-30 2007-10-30 가스 클러스터 이온빔에 의한 고체 표면의 가공방법

Country Status (6)

Country Link
US (1) US8268183B2 (ko)
EP (1) EP2079103A4 (ko)
JP (2) JP5160437B2 (ko)
KR (1) KR101055633B1 (ko)
CN (1) CN101563759B (ko)
WO (1) WO2008054013A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5031066B2 (ja) * 2010-05-26 2012-09-19 兵庫県 クラスタービーム発生装置、基板処理装置、クラスタービーム発生方法及び基板処理方法
US8133804B1 (en) * 2010-10-01 2012-03-13 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying patterned photoresist using multi-step ion implantation
US8354655B2 (en) * 2011-05-03 2013-01-15 Varian Semiconductor Equipment Associates, Inc. Method and system for controlling critical dimension and roughness in resist features
JP5720473B2 (ja) * 2011-07-28 2015-05-20 株式会社デンソー 半導体装置の製造方法
US8513138B2 (en) 2011-09-01 2013-08-20 Tel Epion Inc. Gas cluster ion beam etching process for Si-containing and Ge-containing materials
US8512586B2 (en) 2011-09-01 2013-08-20 Tel Epion Inc. Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials
US8557710B2 (en) 2011-09-01 2013-10-15 Tel Epion Inc. Gas cluster ion beam etching process for metal-containing materials
US8728947B2 (en) 2012-06-08 2014-05-20 Tel Epion Inc. Gas cluster ion beam process for opening conformal layer in a high aspect ratio contact via
US8722542B2 (en) 2012-06-08 2014-05-13 Tel Epion Inc. Gas cluster ion beam process for opening conformal layer in a high aspect ratio contact via
JP5925642B2 (ja) 2012-08-31 2016-05-25 日本航空電子工業株式会社 無機固体材料および刃物工具
JP5683640B2 (ja) * 2013-05-20 2015-03-11 日本航空電子工業株式会社 刃物工具
US9209033B2 (en) 2013-08-21 2015-12-08 Tel Epion Inc. GCIB etching method for adjusting fin height of finFET devices
JP6421759B2 (ja) * 2013-10-24 2018-11-14 コニカミノルタ株式会社 精密研磨装置及び方法
KR102347960B1 (ko) 2015-02-03 2022-01-05 삼성전자주식회사 도전체 및 그 제조 방법
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法
US10649141B1 (en) * 2018-04-23 2020-05-12 Facebook Technologies, Llc Gratings with variable etch heights for waveguide displays
US11067726B2 (en) 2018-04-23 2021-07-20 Facebook Technologies, Llc Gratings with variable depths for waveguide displays
US10732351B2 (en) 2018-04-23 2020-08-04 Facebook Technologies, Llc Gratings with variable depths formed using planarization for waveguide displays
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
US11195703B2 (en) 2018-12-07 2021-12-07 Applied Materials, Inc. Apparatus and techniques for angled etching using multielectrode extraction source
US11715621B2 (en) 2018-12-17 2023-08-01 Applied Materials, Inc. Scanned angled etching apparatus and techniques providing separate co-linear radicals and ions
JP7382809B2 (ja) * 2019-12-02 2023-11-17 キヤノントッキ株式会社 成膜方法及び成膜装置
WO2024095769A1 (ja) * 2022-11-02 2024-05-10 Ａｇｃ株式会社 凹部構造を有する部材を製造する方法および凹部構造を有する部材

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064676A (ko) * 2003-09-30 2006-06-13 닛뽄 고쿠 덴시 고교 가부시키가이샤 고체 표면의 평탄화 방법 및 그 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102083A (ja) * 1991-10-08 1993-04-23 Toshiba Corp ドライエツチング方法及びそのための装置
JPH06291095A (ja) 1993-03-31 1994-10-18 Hitachi Ltd パターン形成方法
TWI295303B (en) 2003-08-21 2008-04-01 Toyo Boseki Optical-use adhesive polyester film and optical-use laminatede film
JP4312574B2 (ja) * 2003-10-31 2009-08-12 独立行政法人産業技術総合研究所 イオンビーム加工装置およびイオンビーム加工方法
JP3816484B2 (ja) 2003-12-15 2006-08-30 日本航空電子工業株式会社 ドライエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064676A (ko) * 2003-09-30 2006-06-13 닛뽄 고쿠 덴시 고교 가부시키가이샤 고체 표면의 평탄화 방법 및 그 장치

Also Published As

Publication number Publication date
US20090305507A1 (en) 2009-12-10
JPWO2008054013A1 (ja) 2010-02-25
CN101563759B (zh) 2011-08-03
JP2012104858A (ja) 2012-05-31
KR20090074217A (ko) 2009-07-06
EP2079103A1 (en) 2009-07-15
US8268183B2 (en) 2012-09-18
WO2008054013A1 (fr) 2008-05-08
EP2079103A4 (en) 2010-05-26
CN101563759A (zh) 2009-10-21
JP5499062B2 (ja) 2014-05-21
JP5160437B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
KR101055633B1 (ko) 가스 클러스터 이온빔에 의한 고체 표면의 가공방법
TWI532073B (zh) 使用離子植入修改基底地貌的方法及系統
JP5231238B2 (ja) ガスクラスターイオンビームによる固体表面の平坦化方法
Chen et al. Interferometric lithography of sub‐micrometer sparse hole arrays for field‐emission display applications
TW201820422A (zh) 製造非均勻繞射光柵
US8084365B2 (en) Method of manufacturing a nano structure by etching, using a substrate containing silicon
KR101088011B1 (ko) 몰드 및 몰드 제조 방법, 패턴 전사 방법
CN110589756B (zh) 曲面纳米结构的制备方法
US6998350B2 (en) Method for forming micro groove structure
KR102164381B1 (ko) 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체
JP2005217390A (ja) ナノ構造の形成方法
KR102300258B1 (ko) 표면 플라즈몬 식각 공정을 이용한 패턴 형성방법
McClelland et al. Nanostructure fabrication by reactive-ion etching of laser-focused chromium on silicon
Liang et al. Self-limited self-perfection by liquefaction for sub-20 nm trench/line fabrication
Mekaru et al. Fabrication of a Si stencil mask for the X-ray lithography using a dry etching technique
Kim et al. Pattern distortion analysis of surface plasmon interference lithography using line grating structure on photoresist
EP3161857B1 (en) Method of forming a wavelike hard nanomask on a topographic feature
JP2006239787A (ja) 微細構造作製方法及び装置
JP5132647B2 (ja) パターン形成方法
Toyoda et al. Surface Roughness Reduction using Gas Cluster Ion Beams for Si Photonics
Pavlova Preparation and studies of properties of nanostructured magnetic films for applications in magnetoacoustic and spintronic devices
DeRose et al. Electron-beam lithography techniques for micro-and nano-scale surface structure current injection lasers
Takano et al. Fabrication of a Si stencil mask for the X-ray lithography using a dry etching technique
Cui et al. Nanoscale Pattern Transfer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 8