KR101049503B1 - 지연량 추정 장치 및 신호 송신 장치 - Google Patents

지연량 추정 장치 및 신호 송신 장치 Download PDF

Info

Publication number
KR101049503B1
KR101049503B1 KR1020090068935A KR20090068935A KR101049503B1 KR 101049503 B1 KR101049503 B1 KR 101049503B1 KR 1020090068935 A KR1020090068935 A KR 1020090068935A KR 20090068935 A KR20090068935 A KR 20090068935A KR 101049503 B1 KR101049503 B1 KR 101049503B1
Authority
KR
South Korea
Prior art keywords
value
delay
delay value
correlation
correlation value
Prior art date
Application number
KR1020090068935A
Other languages
English (en)
Other versions
KR20100012840A (ko
Inventor
유이치 우츠노미야
히로요시 이시카와
노부카즈 후다바
하지메 하마다
가즈오 나가타니
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100012840A publication Critical patent/KR20100012840A/ko
Application granted granted Critical
Publication of KR101049503B1 publication Critical patent/KR101049503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Abstract

본 발명은, 입력 신호에 대한 피드백 신호의 지연량을 정밀도 좋게 추정하는 지연량 추정 장치 및 신호 송신 장치를 제공한다.
입력 신호에 대한, 입력 신호에 신호 처리를 실시하여 출력하는 신호 처리 장치로부터의 피드백 신호의 지연량을 추정하는 지연량 추정 장치에 있어서, 입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 지연 설정치보다도 큰 제2 지연치로서, 상관치가 서로 동등한 제1 지연치와 제2 지연치를 탐색하는 지연치 탐색부와, 지연치 탐색부에서의 탐색종료 후의 제1 지연치(τ1)와 제2 지연치(τ2)의 중간 지연치[(τ1+τ2)/2]를, 입력 신호에 대한 피드백 신호의 지연량으로서 추정하는 지연 추정부를 구비했다.

Description

지연량 추정 장치 및 신호 송신 장치{DELAY AMOUNT ESTIMATING APPARATUS AND SIGNAL TRANSMITTING APPARATUS}
본 발명은, 입력 신호에 신호 처리를 실시하여 출력하는 신호 처리 장치로부터의 피드백 신호의 지연량을 추정하는 지연량 추정 장치 및 신호를 송신하는 신호 송신 장치에 관한 것이다.
최근, 무선 통신 분야에 있어서는, 주파수 자원이 핍박(逼迫)되어 오고 있고, 디지털 변조 방식을 이용한 고능률 전송이 널리 적용되어 오고 있다. 디지털 변조 방식을 이용한 무선 통신 장치에는, 변조 후의 신호를 증폭하여 출력하기 위한 전력 증폭기가 설치되어 있는 것이 일반적이다.
전력 증폭기는, 포화 영역 근방에서 동작시킴으로써, 전력의 이용 효율을 높일 수 있다. 그러나, 입력 신호의 전력이 큰 경우, 출력 신호에 비선형 왜곡이 발생하여 주파수 스펙트럼이 넓어지게 되어, 출력 신호의 전력이 인접하는 채널에 누설되어 버린다고 하는 문제가 있다. 이 때문에, 무선 통신 장치에는, 전력 증폭기로부터 출력되는 신호의 왜곡을 보상하여, 인접 채널에 대한 누설 전력을 저감하기 위한 왜곡 보상 기구가 탑재되어 있다.
도 1은 전력 증폭기 및 왜곡 보상 기구의 개략적인 기능 블록도이다.
도 1에는 입력 신호의 전력을 증폭하는 전력 증폭기(10)와, 프리디스토션부(20), 지연 조정부(30) 및 지연 추정부(40)로 구성되고, 전력 증폭기(10)로부터 출력되는 출력 신호의 왜곡을 보상하기 위한 왜곡 보상 기구가 도시되어 있다.
지연 조정부(30) 및 지연 추정부(40)에는, 입력 신호[S(t)]와, 전력 증폭기(10)로부터 출력된 피드백 신호[S(t-τ)]가 입력된다. 지연 추정부(40)에서는, 입력 신호에 대한 피드백 신호의 지연량(τ)이 추정되고, 지연 조정부(30)에서는, 입력 신호가 지연량(τ)만큼 지연되어 프리디스토션부(20)에 전달된다. 그 결과, 프리디스토션부(20)에는, 입력 신호[S(t)]와 피드백 신호[S(t-τ)]가 동일한 타이밍으로 입력되는 것이 된다. 또한, 프리디스토션부(20)에서는, 이들 입력 신호와 피드백 신호에 기초하여 왜곡의 역특성이 구해지고, 입력 신호에 구해진 역특성이 곱해짐으로써, 전력 증폭기(10)로부터 출력되는 출력 신호의 왜곡이 저감된다.
여기서, 무선 통신 시스템에서는, 사용자의 이용 상황 등에 따라 신호의 전력량이나 대역 폭이 조정되기 때문에, 전력 증폭기(10)로부터 출력되는 피드백 신호의 지연량도 수시 변화된다. 이 때문에, 프리디스토션부(20)에 있어서의 왜곡 보상 성능을 향상시키기 위해서는, 입력 신호에 대한 피드백 신호의 지연량(τ)을 정밀도 좋게 추정해야 한다.
지연량을 추정하는 방법으로서는, 지연량을 변화시키면서 입력 신호와 피드백 신호의 상관치를 산출하고, 최대 상관치가 얻어지는 때의 지연치(τ)를 최적의 지연량으로 결정하는 방법(예컨대, 특허 문헌 1 참조)이나, 최대 상관치가 얻어지 는 때의 지연치(τ)를 소정량만큼 변이한 지연량을 채용하는 방법(예컨대, 특허 문헌 2 참조) 등이 제안되어 있다.
도 2는 입력 신호에 대한 피드백 신호의 지연량과, 입력 신호와 피드백 신호의 상관치의 관계를 도시하는 도면이다.
도 2의 횡축에는 입력 신호에 대한 피드백 신호의 지연량이 대응되어 있고, 도 2의 종축에는 입력 신호와 피드백 신호의 상관치가 대응되어 있다.
도 1에 도시하는 지연 추정부(40)에서는, 상관 연산부(42)에 있어서, 입력 신호에 대한 피드백 신호의 지연량(τ)을 소정량씩 변화시키면서, 각 지연량(τ)에 있어서의 입력 신호와 피드백 신호의 상관치가 산출되고, 최대 상관치 판정부(41)에 있어서, 최대 상관치가 얻어질 때의 지연치(τm)가 최적의 지연량으로서 결정된다.
[특허 문헌 1] 일본 특허 공개 제2001-189685호 공보
[특허 문헌 2] 일본 특허 공개 평성 9-64857호 공보
그러나, 최대 상관치가 얻어지는 부근에서는, 지연량의 변화에 대한 상관치의 변화가 작기 때문에, 연산 오차의 영향이 크게 나타나버려, 상관치가 변동되어 버린다. 이 때문에, 최대 상관치를 정밀도 좋게 결정할 수 없어, 최대 상관치만을 사용하여 최적의 지연량을 결정하는 것은 곤란하다고 하는 문제가 있다.
상기 사정을 감안하여, 본 건에 개시한 지연량 추정 장치 및 신호 송신 장치의 과제는, 입력 신호에 대한 피드백 신호의 지연량을 정밀도 좋게 추정하는 것에 있다.
본 건에 개시한 지연량 추정 장치의 기본 형태는,
입력 신호에 대한, 입력 신호에 신호 처리를 실시하여 출력하는 신호 처리 장치로부터의 피드백 신호의 지연량을 추정하는 지연량 추정 장치에 있어서,
입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 지연 설정치보다도 큰 제2 지연치로서, 상관치가 서로 동등한 제1 지연치와 제2 지연치를 탐색하는 지연치 탐색부와,
지연치 탐색부에서의 탐색 종료 후의 제1 지연치(τ1)와 제2 지연치(τ2)의 중간 지연치[(τ1+τ2)/2]를, 입력 신호에 대한 피드백 신호의 지연량으로서 추정하는 지연 추정부를 구비한 것을 특징으로 한다.
본 건에 개시한 지연량 추정 장치에 의하면, 최대 상관치가 얻어지는 지연치인 지연 설정치를 사이에 두고, 상관치가 서로 동등한 제1 지연치와 제2 지연치가 탐색되며, 이들 지연치의 중간의 지연치가 입력 신호에 대한 피드백 신호의 지연량으로서 추정된다. 이 때문에, 상관치의 변동 등이 생기더라도, 입력 신호에 대한 피드백 신호의 지연량을 정밀도 좋게 추정할 수 있다.
또한, 본 건에 개시한 신호 송신 장치의 기본 형태는,
입력 신호를 증폭하는 증폭 회로와,
입력 신호 유래의 제1 신호와, 증폭 회로의 출력 신호 유래의 제2 신호에 기초하여, 증폭 회로로부터 왜곡이 저감된 출력 신호가 출력되도록 입력 신호를 보정하여 증폭 회로에 공급하는 왜곡 보정 회로와,
입력 신호에 대한, 증폭 회로로부터의 피드백 신호의 지연량을 추정하는 지연 추정 회로와,
지연 추정 회로에서 추정된 지연량에 기초하여 제1 신호를 지연시켜 왜곡 보정 회로에 공급하는 지연 회로와,
증폭 회로에 의해 증폭된 신호를 송신하는 송신 회로를 구비하며,
상기 지연 추정 회로는,
입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 지연 설정치보다도 큰 제2 지연치로서, 상관치가 서로 동등한 제1 지연치와 제2 지연치를 탐색하는 지연치 탐색부와,
지연치 탐색부에서의 탐색 종료 후의 제1 지연치(τ1)와 제2 지연치(τ2)의 중간 지연치[(τ1+τ2)/2]를, 입력 신호에 대한 상기 피드백 신호의 지연량으로서 추정하는 지연 추정부를 구비한 것을 특징으로 한다.
본 건에 개시한 신호 송신 장치에 의하면, 입력 신호에 대한 피드백 신호의 지연량이 고정밀도로 추정되어, 입력 신호와 피드백 신호를 동일한 타이밍으로 왜곡 보정 회로에 공급할 수 있다. 이 때문에, 증폭 회로로부터 출력되는 출력 신호의 왜곡을 정밀도 좋게 보상할 수 있어, 인접 채널로의 누설 전력을 저감할 수 있다.
이상 설명한 바와 같이, 본 건에 개시한 지연량 추정 장치 및 신호 송신 장치에 의하면, 입력 신호에 대한 피드백 신호의 지연량을 정밀도 좋게 추정할 수 있다.
이하, 도면을 참조하여, 상기 설명한 기본 형태에 대한 구체적인 실시형태를 설명한다.
도 3은 전술한 지연량 추정 장치 및 신호 송신 장치의 일 실시형태인 신호 송신 장치의 개략 구성도이다.
도 3에 도시하는 바와 같이, 신호 송신 장치(100)는, 입력 신호를 생성하는 신호 생성부(110)와, 신호 생성부(110)에서 생성된 입력 신호[S(t)]에 대한, 신호 증폭기(170)로부터 출력되는 피드백 신호[Sf(t-τ)]의 지연량(τ)을 추정하는 지연 추정부(120)와, 입력 신호[S(t)]를 지연 추정부(120)에서 추정된 지연량(τ)만큼 지연시켜 프리디스토션부(140)에 전하는 지연 조정부(130)와, 지연되어 입력된 송신 신호[S(t-τ)]와 피드백 신호[Sf(t-τ)]에 기초하여, 신호 증폭기(170)로부터 비선형 왜곡이 저감된 출력 신호가 출력되도록 입력 신호를 보정하는 프리디스토션부(140)와, 디지털 신호를 아날로그 신호로 변환하는 D/A 변환부(150)와, 신호를 증폭하는 신호 증폭기(170)와, 아날로그 신호를 디지털 신호로 변환하는 A/D 변환부(160)와, 신호 증폭기(170)로부터의 출력 신호를 안테나(190)를 사용하여 송신하는 신호 송신부(180)를 구비하고 있다.
신호 생성부(110)에서 생성된 입력 신호[S(t)]는, 지연 조정부(130)에 전해지고, 프리디스토션부(140)를 통해 D/A 변환부(150)에 전해져, 아날로그 신호로 변환된 후에 신호 증폭기(170)에 전해진다.
신호 증폭기(170)에서는, 입력 신호[S(t)]가 증폭되어, 그 피드백 신호[Sf(t-τ)]가 A/D 변환부(160)에서 디지털 신호로 변환된 후에, 프리디스토션부(140) 및 지연 추정부(120)에 입력된다.
지연 추정부(120)의 상관 연산부(121)에서는, 송신 신호[S(t-τ)]에 대한 피드백 신호[Sf(t-τ)]의 지연량을 변화시키면서, 송신 신호와 피드백 신호의 상관치가 산출되고, 비교 기준치 판정부(122)에서는, 산출된 복수의 상관치 중 서로 동등한 2개의 상관치 각각이 얻어지는 제1 지연치(τ1) 및 제2 지연치(τ2)가 탐색되며, 중심 상관치 판정부(123)에서는, 탐색된 제1 지연치(τ1)와 제2 지연치(τ2)의 중간의 지연치가 최적의 지연량(이하에서는, 최적 지연량이라고 칭함)으로서 결정된다. 최적 지연량의 산출 방법에 대해서는, 후에 상세하게 설명한다. 지연 추정부(120)는 전술한 지연 추정 회로의 일례에 해당하고, 비교 기준치 판정부(122)는 전술한 지연 탐색부의 일례에 해당하며, 중심 상관치 판정부(123)는 전술한 지연 추정부의 일례에 해당한다.
지연 조정부(130)에서는, 입력 신호[S(t)]가 결정된 최적 지연량만큼 지연되어, 프리디스토션부(140)에 전해진다. 그 결과, 프리디스토션부(140)에는, 송신 신호[S(t-τ)]와 피드백 신호[Sf(t-τ)]가 동일한 타이밍에 입력되게 된다. 지연 조정부(130)는 전술한 지연 회로의 일례에 해당한다.
프리디스토션부(140)에서는, 송신 신호[S(t-τ)]와 피드백 신호[Sf(t-τ)]에 기초하여, 신호 증폭기(170)로부터 출력되는 출력 신호의 비선형 왜곡이 저감되도록, 입력 신호가 보정된다. 보정 후의 송신 신호[S(t-τ)]가 아날로그 변환되어 신호 증폭기(170)에 전해지고, 신호 증폭기(170)에서 증폭된 후, 신호 송신부(180)에 의해 안테나(190)를 통해 송신된다. 프리디스토션부(140)는 전술한 왜곡 보정 회로의 일례에 해당하고, 신호 증폭기(170)는 전술한 증폭 회로의 일례에 해당하며, 신호 송신부(180)는 전술한 송신 회로의 일례에 해당한다.
신호 송신 장치(100)는, 기본적으로는 이상과 같이 구성되어 있다.
계속해서, 최적 지연량의 산출 방법에 대해 상세하게 설명한다.
도 4는 최적 지연량의 산출 방법을 도시하는 개념도이고, 도 5는 최적 지연량을 산출하는 일련의 처리의 흐름을 도시하는 흐름도이다.
도 4의 횡축에는 입력 신호에 대한 피드백 신호의 지연량이 대응되어 있고, 도 4의 종축에는 입력 신호와 피드백 신호의 상관치가 대응되어 있다.
우선, 도 3에 도시하는 상관치 연산부(121)에 있어서, 송신 신호[S(t-τ)]와 피드백 신호[Sf(t-τ)]의 상관치가 산출됨으로써, 도 4에 도시하는 그래프(G)가 추출되어, 최대 상관치(Rmax)가 추정된다(최대 상관치 탐색 처리: 도 5의 단계 S11).
도 6은 최대 상관치 탐색 처리의 일련의 흐름을 도시하는 흐름도이다.
처음에, 탐색 횟수(N)가 미리 결정된 규정수(N0)로 설정되고, 최대 상관치(Rmax) 및 현재의 비교 횟수(i)의 초기치 「0」이 설정된다(도 6의 단계 S111).
계속해서, 현재의 비교 횟수(i)가 미리 설정되어 있는 규정 횟수(N)의 하나 앞의 값 「N-1」이하인 경우(도 6의 단계 S112: Yes), 비교 횟수(i)에 따른 지연치(τi)만큼 지연시킨 입력 신호[S(t-τi)]와 피드백 신호(t-τ)의 상관치(Ri)가 산출된다(도 6의 단계 S113).
현시점에서 설정되어 있는 최대 상관치(Rmax)가, 단계 S113에서 산출된 상관치(Ri)보다도 작은 경우(도 6의 단계 S114: No), 최대 상관치(Rmax)가 상관치(Ri)에 재기록되고, 최대 상관치(Rmax)가 얻어지는 지연치인 지연 설정치(τm)가 상관치(Ri)의 지연치(τi)에 설정된다(도 6의 단계 S115).
계속해서, 현재의 비교 횟수(i)가 인크리먼트된다(도 6의 단계 S116).
이상과 같은 처리는, 현재의 비교 횟수(i)가 규정 횟수(N)의 하나 앞의 값「N-1」에 달할 때까지(도 6의 단계 S112: No), 즉, 규정 횟수 「N」회 반복됨으로써, 도 4에 도시하는 바와 같은 그래프(G)를 얻을 수 있고, 최대 상관치(Rmax)와 지연 설정치(τm)가 추정된다.
최대 상관치 탐색 처리가 종료되면, 도 3에 도시하는 비교 기준 판정부(122)에 있어서, 지연 설정치(τm)를 사이에 두는 제1 지연치(τ1) 및 제2 지연치(τ2)가 설정된다(도 5의 단계 S12). 이 예에서는, 우선, 최대 상관치(Rmax)의 1/N배인 비교 상관치(Rmax/N)가 산출되어, 그 비교 상관치(Rmax/N)가 얻어지며, 지연 설정치(τm)보다도 작은 제1 지연치(τ1)의 초기치(τ10)가 취득된다. 또한, 지연 설정치(τm)와 제1 지연치(τ1)의 초기치(τ10)와의 차분(Δτ)이 산출되고, 지연 설정치(τm)에 차분(Δτ)이 가산된 제2 지연(τ2)의 초기치(τ20)가 취득된다. 이와 같이 하여, 지연 설정치(τm)를 사이에 두고, 지연 설정치(τm)로부터 차분(Δτ)만큼 떨어진 제1 지연치(τ1)[초기치(τ10)] 및 제2 지연치(τ2)[초기치(τ20)]가 설정된다.
계속해서, 제1 지연치(τ1) 및 제2 지연치(τ2)가 이동되면서, 상관치가 서로 동등하게 될 때의 제1 지연치(τ1) 및 제2 지연치(τ2)가 탐색되고, 최종적으로 탐색된 제1 지연치(τ1) 및 제2 지연치(τ2)의 중간의 지연치가 최적 지연량(τ)으로 결정된다(고분해능 조정 처리: 도 5의 단계 S13).
여기서, 전술한 지연량 추정 장치의 기본 형태에 대해, 제1 지연치의 초기치인 제1 초기 지연치(τ10)와 상기 제2 지연치(τ2)의 초기치인 제2 초기 지연치(τ20)를 설정하는 초기 지연치 설정부를 구비하고,
지연치 탐색부가, 초기 지연치 설정부에서 설정된 제1 지연치(τ1)와 제2 지연치(τ2) 중 적어도 한 쪽의 지연치를 변화시키고, 제1 지연치(τ1)에 있어서의 상관치와 제2 지연치(τ2)에 있어서의 상관치가 서로 동등하게 되는 제1 지연치(τ1)와 제2 지연치(τ2)를 탐색하는 것이라고 하는 응용 형태는 바람직하다.
이 지연량 추정 장치의 응용 형태에 의하면, 동일한 상관치가 얻어지는 2개의 지연치의 중간의 지연치가 최적 지연량(τ)으로서 결정되기 때문에, 상관치의 변동 등에 따라 최대 상관치가 정밀도 좋게 검출할 수 없는 경우라도, 효율적으로 지연량을 구할 수 있다.
도 7은 고분해능 조정 처리에 있어서의 일련의 흐름을 도시하는 흐름도이다.
고분해능 조정 처리에서는, 우선, 도 5의 단계 S12에서 설정된 제1 지연치(τ1)[초기치(τ10)] 및 제2 지연치(τ2)[초기치(τ20)] 각각에 있어서의 상관치(Rτ1, Rτ2)가 취득된다(도 7의 단계 S121).
계속해서, 취득된 2개의 상관치(Rτ1, Rτ2)의 차분이 산출되고, 이들의 차분의 절대치(｜상관치 Rτ1- Rτ2｜)가 미리 결정된 허용치(α)와 비교된다(도 7의 단계 S122). 2개의 상관치(Rτ1, Rτ2)가 절대치(｜상관치 Rτ1 - Rτ2｜)가 허용치(α)보다도 큰 경우(도 7의 단계 S122: No), 제1 지연치(τ1)의 제1 상관치(Rτ1)가 제2 지연치(τ2)의 제2 상관치(Rτ2) 이하일 때에는(도 7의 단계 S123: N0), 미리 결정된 지연 변경폭(Δd)이 플러스의 값으로 설정되고(도 7의 단계 S124), 제1 상관치(Rτ1)가 제2 상관치(Rτ2)보다도 클 때에는(도 7의 단계 S123: Yes), 지연 변경폭(Δd)이 마이너스의 값으로 설정된다(도 7의 단계 S125).
계속해서, 제1 지연치(τ1) 및 제2 지연치(τ2) 각각에 지연 변경폭(Δd)이 가산되어 새로운 제1 지연치(τ1) 및 제2 지연치(τ2)가 산출되고(도 7의 단계 S126), 이들 새로운 제1 지연치(τ1) 및 제2 지연치(τ2) 각각의 제1 상관치(Rτ1) 및 제2 상관치(Rτ2)가 취득되며(도 7의 단계 S121), 상기한 처리가, 이들 제1 상관치(Rτ1)와 제2 상관치(Rτ2)의 차분의 절대치가 허용치(α) 이하가 될 때까지 반복된다(도 7의 단계 S122).
이 고분해능 조정 처리에서는, 도 4에 도시하는 그래프(G) 상에 있어서, 우선은, 최대 상관치(Rmax)가 얻어지는 지연 설정치(τm)와의 거리가 서로 동등한 제1 지연치(τ1)와 제2 지연치(τ2)가 취득되고, 지연치 폭을 고정한 상태로 이들을 변화시켜, 상관치가 서로 동등하게 되는 제1 지연치(τ1)와 제2 지연치(τ2)가 탐색된다.
최종적으로 제1 지연치(τ1)와 제2 지연치(τ2)가 탐색되면, 도 3의 중심 상관치 판정부(123)에서는, 이들 제1 지연치(τ1)와 제2 지연치(τ2)의 중간 지연치[(τ1+τ2)/2]가 최적 지연량으로 결정된다(도 7의 단계 S127).
여기서, 전술한 지연량 추정 장치의 응용 형태에 대해, 입력 신호와 피드백 신호간에 상관 연산을 행하여 최대 상관치를 산출하는 최대 상관치 산출부를 구비하고,
초기 지연치 설정부가, 제1 초기 지연치(τ10)와 제2 초기 지연치(τ20) 중 한 쪽의 초기 지연치에 대해, 최대 상관치 산출부에서 산출된 최대 상관치에 기초하여 설정되는 비교 상관치가 얻어지는 지연치를 상기 한 쪽의 초기 지연치로서 설정하며, 최대 상관치가 얻어지는 지연 설정치로부터 한 쪽의 초기 지연치까지의 지연폭과 동일한 지연폭만큼, 지연 설정치로부터 그 한 쪽의 초기 지연치와는 반대 방향으로 떨어진 지연치를 다른 쪽의 초기 지연치로서 설정하는 것이라고 하는 응용 형태는 바람직하고, 또한,
지연치 탐색부는, 제1 지연치(τ1)와 제2 지연치(τ2)간의 지연치 폭(τ2-τ1)을, 초기 지연치 설정부에서 설정된 제1 초기 지연치(τ10)와 제2 초기 지연치(τ 20)간의 지연치 폭(τ20-τ10)으로 고정한 채로, 제1 지연치와 제2 지연치를 변화시켜, 제1 지연치(τ1)에 있어서의 상관치와 제2 상관치(τ2)에 있어서의 상관치가 서로 동등하게 되는 제1 지연치(τ1)와 제2 지연치(τ2)를 탐색하는 것이라고 하는 응용 형태도 바람직하다.
이들의 응용 형태에 의하면, 입력 신호에 대한 피드백 신호의 지연량을 효율적이고, 또한 정밀도 좋게 추정할 수 있다.
이상과 같이, 동일한 상관치가 얻어지는 2개의 지연치(τ1, τ2)를 탐색하고, 이들의 중간 지연치를 최적 지연량으로 추정함으로써, 입력 신호에 대한 피드백 신호의 지연량을 정밀도 좋게 추정할 수 있어, 신호 증폭기(170)로부터 출력되는 출력 신호의 왜곡을 확실하게 보상할 수 있다.
이상으로, 제1 실시형태의 설명을 종료하고, 제2 실시형태에 대해 설명한다. 제2 실시형태는, 제1 실시형태와 동등한 구성을 갖고 있고, 최대 상관치 탐색 처리 및 고분해능 조정 처리의 방법만이 제1 실시형태와 상이하다. 이 때문에, 도 3을 제2 실시형태의 설명에서도 유용(流用)하고, 제1 실시형태와의 상위점에 대해서만 설명한다.
도 8은 제2 실시형태에 있어서, 최적 지연량을 산출하는 일련의 처리의 흐름을 도시하는 흐름도이다.
본 실시형태에 있어서도, 도 5에 도시하는 제1 실시형태와 동일하게, 우선은, 도 3에 도시하는 상관치 연산부(121)에 있어서 최대 상관치 탐색 처리가 실행 된다(도 8의 단계 S21).
도 9는 제2 실시형태에 있어서의 최대 상관치 탐색 처리의 일련의 흐름을 도시하는 흐름도이다.
제2 실시형태의 최대 상관치 탐색 처리에서는, 입력 신호에 대한 피드백 신호의 지연치를 변경하면서, 차례로, 입력 신호와 출력 신호의 상관치를 산출하여 그래프(G)를 추출하는 처리가 생략되고, 처음으로, 잠정적으로, 최대 상관치(Rmax)가 얻어지는 지연 설정치(τm)[초기치(τo)]와, 지연치를 변경하는 지연치 변경폭(X)[초기치(Xo)]이 설정된다(도 9의 단계 S211).
계속해서, 잠정적인 지연 설정치(τm)를 사이에 두고, 지연 설정치(τm)와 지연치 변경폭(X)만큼 떨어진 제1 지연치(τ1)(τ1=τm-X) 및 제2 지연치(τ2)(τ2=τm+X)가 산출된다(도 9의 단계 S212).
또한, 입력 신호에 대해 피드백 신호가 지연 설정치(τm)만큼 지연했을 때의, 입력 신호와 피드백 신호의 상관치(Rτm)가 산출되고(도 9의 단계 S213), 지연치 변경폭(X)이 「1」 이상인 경우에는(도 9의 단계 S214: No), 제1 지연치(τ1) 및 제2 지연치(τ2) 각각에 있어서의 입력 신호와 피드백 신호의 상관치(Rτ1, Rτ2)도 산출된다(도 9의 단계 S215).
도 10은 본 실시형태의 최대 상관치 탐색 처리를 도시하는 개념도이다.
도 9의 단계 S215의 시점에서는, 도 10(A)에 도시하는 바와 같이, 잠정적인 지연 설정치(τm)와, 그 지연 설정치(τm)로부터 지연치 변경폭(X)만큼 떨어진 제1 지연치(τ1) 및 제2 지연치(τ2)가 추출되고, 이들 3개의 지연치(τm,τ1,τ2) 각각에 있어서의 상관치(Rτm, Rτ1, Rτ2)가 산출되어 있다. 또한, 도 10에는, 도 4와 동일한 그래프(G)가 나타나고 있지만, 본 실시형태에 있어서는, 실제로는 그래프(G)는 작성되지 않고, 필요한 수점(數點)의 연산만이 실행된다.
3개의 지연치(τm, τ1, τ2) 각각에 있어서의 상관치(Rτm, Rτ1, Rτ2)가 산출되면, 이들의 상관치(Rτm, Rτ1, Rτ2) 중에서 최대의 상관치가 탐색되고, 그 탐색된 상관치가 새로운 최대 상관치(Rτm)로 결정된다(도 9의 단계 S216). 도 10(A)에 도시하는 예에서는, 3개의 상관치(Rτm, Rτ1, Rτ2) 중의 원래의 최대 상관치(Rτm)가 새로운 최대 상관치(Rτm)로 결정된다.
계속해서, 지연치 변경폭(X)이 1/L배(L은, 1보다 큰 정수)되고, 새로운 최대 상관치(Rτm)가 얻어지는 지연 설정치(τm)와, 새로운 지연치 변경폭(X)을 사용하여, 지연 설정치(τm)로부터 지연 설정치(X)만큼 떨어진 제1 지연치(τ1)와 제2 지연치(τ2)가 산출된다(도 9의 단계 S217).
새로운 지연치 변경폭(X)이 「1」이상인 경우에는(도 9의 단계 S214: No), 새로운 제1 지연치(τ1) 및 제2 지연치(τ2) 각각에 있어서의 상관치(Rτ1, Rτ2)가 산출되고(도 9의 단계 S215), 새롭게, 상관치(Rτm), 제1 상관치(Rτ1) 및 제2 상관치(Rτ2) 중에서 최대의 상관치가 탐색된다(도 9의 단계 S216).
이상과 같은 처리는, 지연치 변경폭(X)이 1보다도 작아질 때까지 계속된다.
본 실시형태에 있어서는, 도 10(B)에 도시하는 바와 같이, 지연치 변경폭(X)이 1/L배되는 처리가 반복됨으로써, 최대 상관치의 탐색 범위가 서서히 좁아져 가고, 최종적으로는, 인접하는 3점 중에서 최대 상관치가 선택되어, 상관치(Rτm)가 최대 상관치(Rmax)로 결정된다.
이와 같이, 도 9에 도시하는 최대 상관치 탐색 처리에 의하면, 입력 신호에 대한 피드백 신호의 지연치를 변경하면서, 차례로, 입력 신호와 출력 신호의 상관치를 산출하여 그래프(G)를 추출하는 처리를 생략할 수 있어, 고속으로 최대 상관치를 탐색할 수 있다.
최대 상관치 탐색 처리가 종료하면, 도 5에 도시하는 제1 실시형태와 동일하게, 최대 상관치(Rmax)의 1/N 배인 비교 상관치(Rmax/N)가 산출되고, 지연 설정치(τm)를 사이에 두고, 지연 설정치(τm)로부터 차분(Δτ)만큼 떨어진 제1 지연치(τ1) 및 제2 지연치(τ2)가 설정된다(도 8의 단계 S22).
계속해서, 최적 지연량(τ)을 결정하는 고분해능 조정 처리가 실행된다(도 8의 단계 S23).
도 11은 제2 실시형태의 고분해능 조정 처리에 있어서의 일련의 흐름을 도시 하는 흐름도이다.
본 실시형태의 고분해능 조정 처리에 있어서도, 도 7에 도시하는 제1 실시형태와 동일하게, 최대 상관치 탐색 처리로 설정된 제1 지연치(τ1) 및 제2 지연치(τ2) 각각에 있어서의 상관치(Rτ1, Rτ2)가 취득된다(도 11의 단계 S221). 상관치(Rτ1, Rτ2)의 차분의 절대치(｜Rτ1-Rτ2｜)가 미리 결정된 허용치(α)보다도 큰 경우에는(도 11의 단계 S222: No), 이들의 크기가 비교된다.
제1 지연치(τ1)의 제1 상관치(Rτ1)가 제2 초기 지연치(τ2)의 제2 상관치(Rτ2) 이하일 때에는(도 11의 단계 S223: Yes), 미리 결정된 지연 변경폭(Y)이 플러스의 값으로 설정되고(도 11의 단계 S224), 제1 상관치(Rτ1)가 제2 상관치(Rτ2)보다도 클 때에는(도 11의 단계 S223: Yes), 지연 변경폭(Y)이 마이너스의 값으로 설정된다(도 11의 단계 S225).
또한, 단계 S223 및 단계 S225에 의해, 지연 변경폭(Y)의 부호가 변화하지 않는 경우에는(도 11의 단계 S226: No), 지연 변경폭(Y)의 크기는 변경되지 않고, 지연 변경폭(Y)의 부호가 변화된 경우에는(도 11의 단계 S226: Yes), 지연 변경폭(Y)이 1/L배(L은 1보다 큰 정수)되고(도 11의 단계 S227), 또한 변경 후의 지연 변경폭(Y)의 절대치가 「1」보다 작은 경우에는(도 11의 단계 S228: Yes), 지연 변경폭(Y)의 부호는 그대로로 절대치만 「1」로 변경된다(도 11의 단계 S229).
지연 변경폭(Y)이 결정되면, 제1 지연치(τ1) 및 제2 지연치(τ2) 각각에 지 연 변경폭(Y)이 가산되어 새로운 제1 지연치(τ1) 및 제2 지연치(τ2)가 산출되고(도 11의 단계 S230), 이들 새로운 제1 지연치(τ1) 및 제2 지연치(τ2) 각각의 제1 상관치(Rτ1) 및 제2 상관치(Rτ2)가 취득된다(도 11의 단계 S221).
도 12는 본 실시형태의 고분해 조정 처리를 도시하는 개념도이다.
도 12(A)에 ○으로 플롯한 초기 상태에서는, 제1 지연치(τ1)의 제1 상관치(Rτ1)가 제2 지연치(τ2)의 제2 상관치(Rτ2)보다도 작기 때문에(도 11의 단계 S223: Yes), 지연 변경폭(Y)이 플러스의 값으로 설정되고(도 11의 단계 S224), 지연치(τ1, τ2)가 지연치 폭(Y)만큼 플러스 방향으로 이동된다.
계속해서, 도 12(A) 및 도 12(B)에 ●으로 플롯된 새로운 지연치(τ1, τ2) 각각의 상관치(Rτ1, Rτ2)가 산출되고(도 11의 단계 S221), 이들 새로운 상관치(Rτ1, Rτ2)가 비교된다. 이들 새로운 상관치(Rτ1, Rτ2)를 비교하면, 제1 지연치(τ1)의 제1 상관치(Rτ1)가 제2 지연치(τ2)의 제2 상관치(Rτ2)보다도 커져 있기 때문에(도 11의 단계 S223: No), 지연 변경폭(Y)이 마이너스의 값으로 설정된다(도 11의 단계 S225). 또한, 지연 변경폭(Y)의 부호가 플러스로부터 마이너스로 변화했기 때문에(도 11의 단계 S226: Yes), 지연 변경폭(Y)이 1/L배된다(도 11의 단계 S227). 그 결과, 도 12(B)에 도시하는 바와 같이, ●으로 플롯된 원래의 지연치(τ1, τ2)가, 도 12(A)의 지연치 폭(Y)보다도 좁은 지연 변경폭(Y)만큼 마이너스 방향으로 이동 된다.
상기한 처리가, 이들 제1 상관치(Rτ1)와 제2 상관치(Rτ2)의 차분의 절대치가 허용치(α) 이하가 될 때까지 반복된다(도 12의 단계 S222).
여기서, 전술한 지연량 추정 장치의 기본 형태에 대해,
지연치 탐색부가, 제1 지연치와 제2 지연치의 양쪽을, 제1 지연치에 있어서의 상관치와 제2 지연치에 있어서의 상관치 중 값이 큰 쪽의 상관치의 값을 내리고 값이 작은 쪽의 상관치의 값을 올리는 방향으로, 제1 지연폭씩, 변경 후의, 제1 지연치에 있어서의 상관치와 제2 지연치에 있어서의 상관치의 대소 관계가 역전될 때까지 변화시키며, 대소 관계가 역전된 경우에, 제1 지연치와 제2 지연치의 양쪽을, 제1 지연치에 있어서의 상관치와 제2 지연치에 있어서의 상관치 중 값이 큰 쪽의 상관치의 값을 내리고 값이 작은 쪽의 상관치의 값을 올리는 방향으로, 제1 지연폭보다도 작은 제2 지연폭씩, 변경 후의, 제1 지연치에 있어서의 상관치와 제2 지연치에 있어서의 상관치의 대소 관계가 역전될 때까지 변화시키며, 이것을 순차 반복함으로써 제1 지연치에 있어서의 상관치와 제2 지연치에 있어서의 상관치가 서로 동등하게 되는 제1 지연치와 제2 지연치를 구하는 것이라고 하는 응용 형태는 바람직하다.
제1 지연치(τ1)와 제2 지연치(τ2)의 양쪽을 동일한 방향으로 미리 결정된 지연폭(Y)씩 이동시키면서 제1 상관치(Rτ1)와 제2 상관치(Rτ2)의 대소 관계를 비교하고, 이들의 대소 관계가 역전된 경우에는, 제1 지연치(τ1)와 제2 지연치(τ2)의 양쪽을 원래의 지연폭(Y)보다도 작은 지연폭(Y/L)만큼 복귀하는 처리를 반복함으로써, 동일한 상관치를 갖는 제1 지연치(τ1)와 제2 지연치(τ2)를 고속으로 탐색할 수 있다.
본 실시형태에 있어서도, 최종적으로 탐색된 제1 지연치(τ1)와 제2 지연치(τ2)의 중간 지연치[(τ1+τ2)/2]가 최적 지연량으로 결정된다(도 10의 단계 S231).
이와 같이, 본 실시형태에 의하면, 최대 상관치 탐색 처리 및 고분해능 조정 처리의 처리 속도를 향상시킬 수 있어, 최적 지연량을 고속으로 산출할 수 있다.
이상으로, 제2 실시형태의 설명을 종료하고, 제3 실시형태에 대해 설명한다. 제3 실시형태는, 제1 실시형태와 동등한 구성을 갖고 있고, 고분해능 조정 처리의 방법만이 제1 실시형태와 상이하다. 이 때문에, 도 3을 제3 실시형태의 설명에서도 유용하고, 제1 실시형태와의 상위점에 대해서만 설명한다.
도 13은 제3 실시형태에 있어서, 최적 지연량을 산출하는 일련의 처리의 흐름을 도시하는 흐름도이다.
본 실시형태에 있어서는, 우선, 제1 실시형태와 동일하게, 도 6에 도시하는 최대 상관치 탐색 처리가 실행되어(도 13의 단계 S41), 최대 상관치(Rmax)가 결정된다.
계속해서, 최대 상관치(Rmax)의 1/N 배인 비교 상관치(θ)(= Rmax/N)가 결정된 다(도 13의 단계 S42).
계속해서, 비교 상관치(θ)가 얻어지는 제1 지연치(τ1)와 제2 지연치(τ2)가 탐색되어, 탐색된 제1 지연치(τ1)와 제2 지연치(τ2)의 중간의 지연치가 최적 지연량(τ)으로 결정된다(고분해능 조정 처리: 도 13의 단계 S43).
도 14는 제3 실시형태에 있어서의 고분해능 조정 처리의 일련의 흐름을 도시하는 흐름도이다.
제3 실시형태의 고분해능 조정 처리에서는, 비교 상관치(θ)가 얻어지는 제1 지연치(τ1)와 제2 지연치(τ2)를 탐색하기에 있어서, 현시점에서 가장 비교 상관치(θ)에 가까운 2개의 근사 상관치(Rmin1, Rmin2)의 초기치가 「∞」로 설정되고, 현재의 비교 횟수(i, j)의 초기치가 「0」으로 설정된다(도 14의 단계 S411).
도 15는 제3 실시형태에 있어서의 고분해능 조정 처리의 개념을 도시하는 도면이다.
도 15에 도시하는 바와 같이, 본 실시형태의 고분해능 조정 처리에서는, 최대 상관치(Rmax)가 얻어지는 상관 설정치(τm)로부터의 거리가 동등하게 되도록 제1 지연치(τ1) 및 제2 지연치(τ2)의 초기치(τ10, τ20)가 결정되고, 이들 제1 지연치(τ1) 및 제2 지연치(τ2)가 각각을 변화시키면서, 상관치가 비교 상관치(θ)(Rmax/N)와 동등하게 되는 제1 지연치(τ1) 및 제2 지연치(τ2)가 결정된다.
우선, 제1 지연치(τ1)의 초기치(τ10)가, 도 13의 단계 S41에서 산출된 최대 상관치(Rmax)가 얻어지는 지연 설정치(τm)로부터 미리 결정된 지연치 변경폭(Δd)을 뺀 값(τm-Δd)으로 설정되고, 제2 지연치(τ2)의 초기치(τ20)가 지연 설정치(τm)에 지연치 변경폭(Δd)을 더한 값(τm+Δd)으로 설정된다(도 14의 단계 S412).
제1 지연치(τ1) 및 제2 지연치(τ2)의 초기치가 설정되면, 우선은, 작은 쪽의 제1 지연치(τ1)가 탐색된다.
도 4에 도시하는 그래프(G)로부터, 현시점의 제1 지연치(τ1)에 있어서의 제1 상관치(Rτ1)가 취득되고, 비교 상관치(θ)와 제1 상관치(Rτ1)의 차분의 절대치(｜θ-Rτ1｜)와, 비교 상관치(θ)와 근사 상관치(Rmin1)의 차분의 절대치(｜θ-Rmin1｜)가 비교된다. 비교 상관치(θ)와 제1 상관치(Rτ1)의 차분의 절대치가, 비교 상관치(θ)와 근사 상관치(Rmin1)의 차분의 절대치 이하인 경우(도 14의 단계 S413: Yes), 근사 상관치(Rmin1)보다도 현시점의 제1 상관치(Rτ1)쪽이 비교 상관치(θ)에 근접하기 때문에, 새로운 근사 상관치(Rmin1)로서 현시점의 제1 상관치(Rτ1)가 설정되고, 근사 상관치(Rmin1)가 얻어지는 지연치(τmin1)로서 제1 지연치(τ1)가 설정된다(도 14의 단계 S414).
비교 횟수(j)가 미리 결정된 규정 횟수(M)의 하나 전의 수(M-1) 이하인 경우 에는(도 14의 단계 S415: Yes), 비교 횟수(j)가 인크리먼트되고, 제1 상관치(Rτ1)의 지연치(τ1)가 미리 결정된 지연치 변경폭(Δd)만큼 시프트된다(도 14의 단계 S416).
이상과 같은 처리는 비교 횟수(j)가 규정 횟수(M)에 달할 때까지 계속된다.
도 15에 도시하는 제1 상관치(Rτ1)의 지연치(τ1)는, 지연치 변경폭(Δd) 씩 이동되고, 비교 횟수(j)가 규정 횟수(M)에 달한 시점에서는, 근사 상관치(Rmin1)에 비교 상관치(θ)에 가장 가까운 값이 되는 제1 상관치(Rτ1)가 설정되어 있고, 근사 상관치(Rmin1)가 얻어지는 지연치(τmin1)로서 제1 지연치(τ1)가 설정되어 있다.
제1 지연치(τ1)의 탐색이 종료하면, 동일하게 하여, 큰 쪽의 제2 지연치(τ2)가 탐색된다.
우선, 비교 상관치(θ)와 현시점의 제2 지연치(τ2)에 있어서의 제2 상관치(Rτ2)와의 차분의 절대치(｜θ-Rτ2｜)와, 비교 상관치(θ)와 근사 상관치(Rmin2)와의 차분의 절대치(｜θ-Rmin2｜)가 비교되고, 비교 상관치(θ)와 제2 상관치(Rτ2)와의 차분의 절대치가, 비교 상관치(θ)와 근사 상관치(Rmin2)와의 차분의 절대치 이하인 경우(도 14의 단계 S417: Yes), 새로운 근사 상관치(Rmin2)로서 현시점의 제2 상관치(Rτ2)가 설정되고, 근사 상관치(Rmin2)가 얻어지는 지연치(τmin2)로서 제2 지연 치(τ2)가 설정된다(도 14의 단계 S418).
비교 횟수(k)가 규정 횟수(M)의 하나 앞의 수(M-1) 이하인 경우에는(도 14의 단계 S419: Yes), 비교 횟수(k)가 인크리먼트되고, 제2 상관치(Rτ2)의 지연치(τ2)가 미리 결정된 지연치 변경폭(Δd)만큼 시프트된다(도 14의 단계 S420).
이상과 같은 처리는 비교 횟수(k)가 규정 횟수(M)에 달할 때까지 계속된다.
상관치(Rτ1, Rτ2)가 비교 상관치(θ)와 동등하게 되는 제1 지연치(τ1)(τmin1) 및 제2 지연치(τ2)(τmin2)가 탐색되면, 이들의 중간의 지연치가 최적 지연치(τ)로서 결정된다(도 14의 단계 S421).
여기서, 전술한 지연량 추정 장치의 기본 형태에 대해,
입력 신호와 피드백 신호간에서 상관 연산을 행하여 최대 상관치를 산출하는 최대 상관치 산출부를 구비하고,
지연치 탐색부가, 입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 지연 설정치보다도 큰 제2 지연치로서, 최대 상관치 산출부에서 산출된 최대 상관치에 기초하여 설정되는 비교 상관치를 갖는 제1 지연치와 제2 지연치를 탐색하는 것이라고 하는 응용 형태는 바람직하다.
비교 상관치(θ)를 갖는 제1 지연치(τ1)와 제2 지연치(τ2)가 탐색됨으로써, 상관치의 변동에 의해 정밀도 좋게 최대 상관치를 얻을 수 없는 경우라도, 최 적 지연치(τm)를 정밀도 좋게 산출할 수 있다.
이상으로, 제3 실시형태의 설명을 종료하고, 제4 실시형태에 대해 설명한다. 제4 실시형태는, 최대 상관치가 산출되지 않는 점이 제1 실시형태와는 상이하지만, 제1 실시형태와 거의 동일한 구성을 갖고 있기 때문에, 제1 실시형태와 동일한 요소에 대해서는 동일한 부호를 붙이고 설명을 생략하며, 상위점에 대해서만 설명한다.
도 16은 제4 실시형태에 있어서의 신호 송신 장치의 개략 구성도이다.
도 16에 도시하는 신호 송신 장치(100')는, 도 3에 도시하는 제1 실시형태의 신호 송신 장치(100)와 거의 동일한 구성을 갖고 있지만, 상관 연산부(121') 및 비교 기준치 판정부(122')의 처리 내용이 제1 실시형태와는 상이하고, 최대 상관치의 산출은 행해지지 않는다. 상관 연산부(121')에서는 지연량(τ)을 변화시키면서 송신 신호[S(t-τ)]와 피드백 신호[Sf(t-τ)]의 상관치가 산출되고, 비교 기준치 판정부(122')에서는 입력 신호의 평균 전력치가 산출되며, 그 평균 전력치에 기초한 비교 상관치(θ)를 갖는 제1 지연치(τ1) 및 제2 지연치(τ2)가 판정된다.
도 17은 입력 신호와 피드백 신호의 상관 연산식이다.
입력 신호[S(ti)]와 피드백 신호[S'(ti)*]의 상관치의 평균치[E{S(ti)× S'(ti)*}]는, 도 17에 도시하는 바와 같이, 최종적으로, 평균 전력[Σ(I2+Q2)/n]과, 계수[(αejθ)]의 곱으로 나타낸다. 또한, 이 계수(αejθ)는, 평균 전력 [Σ(I2+Q2)/n]과 비교하여 충분히 작기 때문에, 무시할 수 있다.
도 13에 도시하는 제3 실시형태에서는, 우선은 최대 상관치(Rmax)가 산출되고, 그 최대 상관치(Rmax)에 기초한 비교 상관치(θ)(θ= Rmax/N)를 갖는 제1 지연치(τ1) 및 제2 지연치(τ2)가 탐색된다. 그러나, 도 17에 도시하는 바와 같이, 입력 신호와 피드백 신호의 상관치의 평균치는, 입력 신호의 평균 전력에 거의 동등하기 때문에, 최대 상관치(Rmax)를 산출하지 않고서, 비교 상관치(θ)를 설정할 수 있다.
도 18은 본 실시형태에 있어서 지연량을 추정하는 처리의 개념을 도시하는 도면이다.
도 16에 도시하는 상관 연산부(121')에서는 입력 신호에 대한 피드백 신호의 지연량을 소정량씩 증가시키면서, 입력 신호와 피드백 신호의 상관치가 산출된다. 산출된 상관치는, 순차적으로 비교 기준치 판정부(122')에 전해진다.
비교 기준치 판정부(122')에서는 입력 신호의 평균 전력이 산출되고, 평균 전력의 1/N의 값이 비교 상관치(θ)로 결정된다. 또한, 비교 기준치 판정부(122')에서는 상관 연산부(121')로부터 전해진 상관치와 비교 상관치(θ)가 순차적으로 비교되어, 비교 상관치(θ)와 가장 가까운 2개의 상관치(τ1, τ2)가 선택된다.
중심 상관치 판정부(123)에서는, 선택된 2개의 상관치(τ1, τ2)의 중간의 지연치가 최적 지연량으로서 결정된다.
여기서, 전술한 지연량 추정 장치의 기본 형태에 대해,
입력 신호의 평균 전력치를 산출하는 평균 전력치 산출부를 구비하고,
지연치 탐색부가, 입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 상기 지연 설정치보다도 큰 제2 지연치로서, 평균 전력치 산출부에서 산출된 평균 전력치에 기초하여 설정되는 비교 상관치를 갖는 제1 지연치와 제2 지연치를 탐색한다라는 응용 형태는 바람직하다.
입력 신호의 평균 전력치를 이용함으로써, 최대 상관치를 탐색하는 수고를 생략할 수 있어, 최적 상관치(τm)를 산출하는 처리 속도를 향상시킬 수 있다.
이상으로, 제4 실시형태의 설명을 종료하고, 제5 실시형태에 대해 설명한다. 제5 실시형태에 대해서도, 제1 실시형태와 동등한 구성을 갖고 있기 때문에, 도 3을 제5 실시형태에서도 유용하고, 상위점에 대해서만 설명한다.
본 실시형태에서는, 우선, 도 9에 도시하는 제2 실시형태와 동일한 고속의 최대 상관치 탐색 처리가 실행된 후, 도 13에 도시하는 제3 실시형태와 동일하게, 탐색된 최대 상관치(Rmax)에 기초하여 비교 상관치(θ)(Rmax/N)가 결정되고, 고속의 고분해 조정 처리가 실행됨으로써, 비교 상관치(θ)를 갖는 제1 지연치(τ1) 및 제2 지연치(τ2)가 선택되며, 이들 제1 지연치(τ1)와 제2 지연치(τ2)의 중간치가 최적 상관치로 결정된다.
도 19는 고속의 고분해능 조정 처리의 일련의 처리의 흐름을 도시하는 흐름도이다.
우선, 현시점에서 가장 비교 상관치(θ)에 가까운 2개의 근사 상관치(Rmin1, Rmin2)의 초기치가 「∞」로 설정되고, 상관치의 허용치(α)가 소정치「αo」로 설정된다(도 19의 단계 S511).
계속해서, 미리 결정된 지연 변경폭(Y)이 마이너스의 값으로 설정되고, 제1 지연치(τ1)의 초기치가, 최대 상관치(Rmax)가 얻어지는 지연 설정치(τm)에 지연 변경폭(Y)을 더한 값으로 설정된다(도 19의 단계 S512). 즉, 제1 지연치(τ1)가, 지연 설정치(τm)보다도 지연치 변경폭(Y)만큼 작은 값으로 설정된다.
계속해서, 현시점의 제1 지연치(τ1)에 있어서의 제1 상관치(Rτ1)가 취득되고, 비교 상관치(θ)와 제1 상관치(Rτ1)와의 차분의 절대치(｜θ-Rτ1｜)와, 비교 상관치(θ)와 근사 상관치(Rmin1)와의 차분의 절대치(｜θ-Rmin1｜)가 비교된다. 비교 상관치(θ)와 제1 상관치(Rτ1)와의 차분의 절대치가, 비교 상관치(θ)와 근사 상관치(Rmin1)와의 차분의 절대치 이하인 경우(도 19의 단계 S513: Yes), 근사 상관치(Rmin1)보다도 현시점의 제1 상관치(Rτ1)쪽이 비교 상관치(θ)에 가깝기 때문에, 새로운 근사 상관치(Rmin1)로서 현시점의 제1 상관치(Rτ1)가 설정되고, 근사 상관치(Rmin1)가 얻어지는 지연치(τmin1)로서 제1 지연치(τ1)가 설정된다(도 19의 단계 S514).
또한, 비교 상관치(θ)와 현시점의 근사 상관치(Rmin1)와의 차분의 절대치(｜θ-Rmin1｜)가 허용치(α)보다도 큰 경우에는(도 19의 단계 S515: No), 근사 상관치(Rmin1)가 비교 상관치(θ)보다 큰 지, 즉, 근사 상관치(Rmin1)와 비교 상관치(θ)의 대소 관계가 역전되었는지의 여부가 판정된다. 이들의 대소 관계가 역전된 경우에는(도 19의 단계 S516: Yes), 지연치 변경폭(Y)이 1/L배(L은, 1보다 큰 정수)되고 부호가 변경되며(도 19의 단계 S517), 지연치 변경폭(Y)의 절대치가「1」보다 작아진 경우에는(도 19의 단계 S518: Yes), 지연 변경폭(Y)의 절대치가「1」로 설정된다(도 19의 단계 S519).
또한, 제1 상관치(Rτ1)가, 현재의 제1 상관치(Rτ1)에 지연치 변경폭(Y)을 더한 값으로 변경되고(도 19의 단계 S520), 비교 상관치(θ)와 새로운 제1 상관치(Rτ1)의 차분의 절대치(｜θ-Rτ1｜)와, 비교 상관치(θ)와 현시점의 근사 상관치(Rmin1)의 차분의 절대치(｜θ-Rmin1｜)가 비교된다(도 19의 단계 S513).
이상과 같은 처리는, 비교 상관치(θ)와 현시점의 근사 상관치(Rmin1)의 차분의 절대치(｜θ-Rmin1｜)가 허용치(α) 이하가 될 때까지 반복된다(도 19의 단계 S515: Yes).
본 실시형태의 고분해능 조정 처리에 의하면, 처음에는 지연치가 크게 변화되면서, 비교 상관치(θ)를 갖는 제1 지연치(τ1)가 탐색되어 가고, 제1 지연치(τ 1)의 상관치(Rτ1)가 비교 상관치(θ)를 넘은 경우에는, 지연치 변경폭(Y)이 1/N배되고 플러스 마이너스의 부호가 역전되며, 상관치(Rτ1)가 비교 상관치(θ)에 근접하도록 지연치가 조금씩 변화되면서 제1 지연치(τ1)가 탐색되어 간다.
제1 지연치(τ1)의 탐색이 종료되면, 제2 지연치(τ2)의 탐색이 개시된다.
우선, 지연 변경폭(Y)이 플러스의 값으로 설정되고, 제2 지연치(τ2)의 초기치가, 지연 설정치(τm)에 지연 변경폭(Y)을 더한 값으로 설정된다(도 19의 단계 S512). 즉, 제2 지연치(τ2)가, 지연 설정치(τm)보다도 지연치 변경폭(Y)만큼 큰 값으로 설정된다.
계속해서, 비교 상관치(θ)와 현시점의 제2 상관치(Rτ2)와의 차분의 절대치(｜θ-Rτ2｜)와, 비교 상관치(θ)와 근사 상관치(Rmin2)와의 차분의 절대치(｜θ-Rmin2｜)가 비교된다. 비교 상관치(θ)와 제2 상관치(Rτ2)의 차분의 절대치가, 비교 상관치(θ)와 근사 상관치(Rmin2)와의 차분의 절대치 이하인 경우(도 19의 단계 S522: Yes), 새로운 근사 상관치(Rmin2)로서 현시점의 제1 상관치(Rτ2)가 설정되고, 근사 상관치(Rmin2)가 얻어지는 지연치(τmin2)로서 제2 지연치(τ2)가 설정된다(도 19의 단계 S523).
또한, 비교 상관치(θ)와 현시점의 근사 상관치(Rmin2)와의 차분의 절대치(｜ θ-Rmin2｜)가 허용치(α)보다도 큰 경우에는(도 19의 단계 S524: No), 근사 상관치(Rmin2)와 비교 상관치(θ)의 대소 관계가 역전되었는지의 여부가 판정되고, 이들의 대소 관계가 역전된 경우에는(도 19의 단계 S525: Yes), 지연치 변경폭(Y)이 1/L배(L은, 1보다 큰 정수)되고 부호가 변경되며(도 19의 단계 S526), 지연치 변경폭(Y)의 절대치가 「1」보다 작아지는 경우에는(도 19의 단계 S527: Yes), 지연 변경폭(Y)의 절대치가 「1」로 설정된다(도 19의 단계 S528).
또한, 제2 상관치(Rτ2)가, 현재의 제2 상관치(Rτ2)에 지연치 변경폭(Y)을 더한 값으로 변경되고(도 19의 단계 S529), 비교 상관치(θ)와 현시점의 근사 상관치(Rmin2)와의 차분의 절대치(｜θ-Rmin2｜)가 허용치(α) 이하가 될 때까지 상기한 처리가 반복된다.
상관치(Rτ1, Rτ2)가 비교 상관치(θ)와 동등하게 되는 제1 지연치(τ2)(τmin1) 및 제2 지연치(τ2)(τmin2)가 탐색되면, 이들의 중간의 지연치가 최적 지연치로서 결정된다(도 14의 단계 S421).
여기서, 전술한 지연량 추정 장치의 기본 형태에 대해,
지연치 탐색부가, 상기 제1 지연치와 상기 제2 지연치의 각각에 대해, 상기 지연치에 있어서의 상관치와 비교 상관치의 대소를 판정하고 상기 지연치에 있어서의 상관치를 상기 비교 상관치에 접근시키는 방향으로, 상기 지연치를 제1 지연폭씩, 변경 후의 지연치에 있어서의 상관치와 상기 비교 상관치의 대소 관계가 역전 될 때까지 변화시키며, 상기 대소 관계가 역전된 경우에, 상기 지연치를, 상기 지연치에 있어서의 상관치를 상기 비교 상관치에 접근시키는 방향으로, 상기 제1 지연폭보다도 작은 제2 지연폭씩, 변경 후의 지연치에 있어서의 상관치와 상기 비교 상관치의 대소 관계가 역전될 때까지 변화시키고, 이것을 순차적으로 반복함으로써, 상기 제1 지연치에 있어서의 상관치와 상기 제2 지연치에 있어서의 상관치의 양쪽이 상기 비교 상관치에 일치하는 상기 제1 지연치와 상기 제2 지연치를 구하는 것이라고 하는 응용 형태는 바람직하다.
처음에는 크게 지연치를 변경하면서, 상관치가 비교 상관치와 동등하게 되는 제1 지연치 및 제2 지연치를 탐색하고, 상관치와 비교 상관치의 대소 관계가 역전되면 작게 지연치를 변경하면서 탐색을 계속함으로써, 모든 지연치에 대한 상관치를 비교 상관치와 비교하는 수고를 생략할 수 있어, 처리를 고속화할 수 있다.
도 1은 전력 증폭기 및 왜곡 보상 기구의 개략적인 기능 블록도.
도 2는 입력 신호에 대한 피드백 신호의 지연량과, 입력 신호와 피드백 신호의 상관치의 관계를 도시하는 도면.
도 3은 신호 송신 장치의 개략 구성도.
도 4는 최적 지연량의 산출 방법을 도시하는 개념도.
도 5는 최적 지연량을 산출하는 일련의 처리의 흐름을 도시하는 흐름도.
도 6은 최대 상관치 탐색 처리의 일련의 흐름을 도시하는 흐름도.
도 7은 고분해능 조정 처리에 있어서의 일련의 흐름을 도시하는 흐름도.
도 8은 제2 실시형태에 있어서, 최적 지연량을 산출하는 일련의 처리의 흐름을 도시하는 흐름도.
도 9는 제2 실시형태에 있어서의 최대 상관치 탐색 처리의 일련의 흐름을 도시하는 흐름도.
도 10은 제2 실시형태의 최대 상관치 탐색 처리를 도시하는 개념도.
도 11은 제2 실시형태의 고분해능 조정 처리에 있어서의 일련의 흐름을 도시하는 흐름도.
도 12는 제2 실시형태의 고분해 조정 처리를 도시하는 개념도.
도 13은 제3 실시형태에 있어서, 최적 지연량을 산출하는 일련의 처리의 흐름을 도시하는 흐름도.
도 14는 제3 실시형태에 있어서의 고분해능 조정 처리의 일련의 흐름을 도시 하는 흐름도.
도 15는 제3 실시형태에 있어서의 고분해능 조정 처리의 개념을 도시하는 도면.
도 16은 제4 실시형태에 있어서의 신호 송신 장치의 개략 구성도.
도 17은 입력 신호와 피드백 신호의 상관 연산식.
도 18은 제4 실시형태에 있어서 지연량을 추정하는 처리의 개념을 도시하는 도면.
도 19는 고속의 고분해능 조정 처리의 일련의 처리의 흐름을 도시하는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
100: 신호 송신 장치 110: 신호 생성부
120: 지연 추정부 130: 지연 조정부
140: 프리디스토션부 150: D/A 변환부
160: A/D 변환부 170: 신호 증폭기
180: 신호 송신부 190: 안테나

Claims (9)

  1. 입력 신호에 대한, 상기 입력 신호에 신호 처리를 실시하여 출력하는 신호 처리 장치로부터의 피드백 신호의 지연량을 추정하는 지연량 추정 장치에 있어서,
    입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 상기 지연 설정치보다도 큰 제2 지연치로서, 상관치가 서로 동등한 제1 지연치와 제2 지연치를 탐색하는 지연치 탐색부와,
    상기 지연치 탐색부에서의 탐색 종료 후의 제1 지연치(τ1)와 제2 지연치(τ2)의 중간 지연치[(τ1+τ2)/2]를, 상기 입력 신호에 대한 상기 피드백 신호의 지연량으로서 추정하는 지연 추정부
    를 포함하는 것을 특징으로 하는 지연량 추정 장치.
  2. 제1항에 있어서,
    입력 신호와 피드백 신호간에서 상관 연산을 행하여 상기 최대 상관치를 산출하는 최대 상관치 산출부를 포함하고,
    상기 지연치 탐색부는, 입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 상기 지연 설정치보다도 큰 제2 지연치로서, 상기 최대 상관치 산출부에서 산출된 최대 상관치에 기초하여 설정되는 비교 상관치를 갖는 제1 지연치와 제2 지연치를 탐색하는 것을 특징으로 하는 지연량 추정 장치.
  3. 제1항에 있어서,
    입력 신호의 평균 전력치를 산출하는 평균 전력치 산출부를 포함하고,
    상기 지연치 탐색부는, 입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 상기 지연 설정치보다도 큰 제2 지연치로서, 상기 평균 전력치 산출부에서 산출된 평균 전력치에 기초하여 설정되는 비교 상관치를 갖는 제1 지연치와 제2 지연치를 탐색하는 것을 특징으로 하는 지연량 추정 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 지연치 탐색부는,
    a) 상기 제1 지연치와 상기 제2 지연치 각각에 대해, 상기 지연치에 있어서의 상관치와 비교 상관치의 대소를 판정하고, 상기 지연치에 있어서의 상관치를 상기 비교 상관치에 접근시키는 방향으로, 상기 지연치를 제1 지연폭씩, 변경 후의 지연치에 있어서의 상관치와 상기 비교 상관치의 대소 관계가 역전될 때까지 변화시키는 처리를 행하고,
    b) 상기 대소 관계가 역전된 경우에, 상기 제1 지연폭을 보다 작은 지연폭으로 변경하는 처리를 행하고,
    c) 상기 a) 및 b)의 처리를 순차 반복함으로써, 상기 제1 지연치에 있어서의 상관치와 상기 제2 지연치에 있어서의 상관치의 양쪽이 상기 비교 상관치에 일치하는 상기 제1 지연치와 상기 제2 지연치를 구하는 것을 특징으로 하는 지연량 추정 장치.
  5. 제1항에 있어서,
    상기 제1 지연치(τ1)의 초기치인 제1 초기 지연치(τ10)와 상기 제2 지연치(τ2)의 초기치인 제2 초기 지연치(τ20)를 설정하는 초기 지연치 설정부를 포함하고,
    상기 지연치 탐색부는, 상기 초기 지연치 설정부에서 설정된 상기 제1 초기 지연치(τ10)와 상기 제2 초기 지연치(τ20)로부터 상기 제1 지연치(τ1)와 상기 제2 지연치(τ2) 중 한 쪽 이상의 지연치를 변화시켜, 상기 제1 지연치(τ1)에 있어서의 상관치와 상기 제2 지연치(τ2)에 있어서의 상관치가 서로 동등하게 되는 상기 제1 지연치(τ1)와 상기 제2 지연치(τ2)를 탐색하는 것을 특징으로 하는 지연량 추정 장치.
  6. 제5항에 있어서,
    입력 신호와 피드백 신호간에서 상관 연산을 행하여 상기 최대 상관치를 산출하는 최대 상관치 산출부를 포함하고,
    상기 초기 지연치 설정부는, 상기 제1 초기 지연치(τ10)와 상기 제2 초기 지연치(τ20) 중 한 쪽의 초기 지연치에 대해, 상기 최대 상관치 산출부에서 산출된 최대 상관치에 기초하여 설정되는 비교 상관치가 얻어지는 지연치를 상기 한 쪽의 초기 지연치로서 설정하며, 상기 최대 상관치가 얻어지는 지연 설정치로부터 상기 한 쪽의 초기 지연치까지의 지연폭과 동일한 지연폭만큼, 상기 지연 설정치로부터 상기 한 쪽의 초기 지연치와는 반대 방향으로 떨어진 지연치를 다른 쪽의 초기 지연치로서 설정하는 것을 특징으로 하는 지연량 추정 장치.
  7. 제5항 또는 제6항에 있어서,
    상기 지연치 탐색부는, 상기 제1 지연치(τ1)와 상기 제2 지연치(τ2)간의 지연치폭(τ2-τ1)을, 상기 초기 지연치 설정부에서 설정된 상기 제1 초기 지연치(τ10)와 상기 제2 초기 지연치(τ20)간의 지연치폭(τ20-τ10)으로 고정한 채로, 상기 제1 지연치와 상기 제2 지연치를 변화시켜, 상기 제1 지연치(τ1)에 있어서의 상관치와 상기 제2 지연치(τ2)에 있어서의 상관치가 서로 동등하게 되는 상기 제1 지연치(τ1)와 상기 제2 지연치(τ2)를 탐색하는 것을 특징으로 하는 지연량 추정 장치.
  8. 제7항에 있어서,
    상기 지연치 탐색부는,
    a) 상기 제1 지연치와 상기 제2 지연치의 양쪽을, 상기 제1 지연치에 있어서의 상관치와 상기 제2 지연치에 있어서의 상관치 중 값이 큰 쪽의 상관치의 값을 내리고 값이 작은 쪽의 상관치의 값을 올리는 방향으로, 제1 지연폭씩, 변경 후의, 제1 지연치에 있어서의 상관치와 제2 지연치에 있어서의 상관치의 대소 관계가 역전될 때까지 변화시키는 처리를 행하고,
    b) 상기 대소 관계가 역전된 경우에, 상기 제1 지연폭을 보다 작은 지연폭으로 변경하는 처리를 행하고,
    c) 상기 a) 및 b)의 처리를 순차 반복함으로써 상기 제1 지연치에 있어서의 상관치와 상기 제2 지연치에 있어서의 상관치가 서로 동등하게 되는 상기 제1 지연치와 상기 제2 지연치를 구하는 것을 특징으로 하는 지연량 추정 장치.
  9. 입력 신호를 증폭하는 증폭 회로와,
    상기 입력 신호로부터 얻어진 제1 신호와, 상기 증폭 회로의 출력 신호로부터 얻어진 제2 신호에 기초하여, 상기 증폭 회로로부터 왜곡이 저감된 출력 신호가 출력되도록 입력 신호를 보정하여 상기 증폭 회로에 공급하는 왜곡 보정 회로와,
    입력 신호에 대한, 상기 증폭 회로로부터의 피드백 신호의 지연량을 추정하는 지연 추정 회로와,
    상기 지연 추정 회로에서 추정된 지연량에 기초하여 상기 제1 신호를 지연시켜 상기 왜곡 보정 회로에 공급하는 지연 회로와,
    상기 증폭 회로에 의해 증폭된 신호를 송신하는 송신 회로
    를 포함하며,
    상기 지연 추정 회로는,
    입력 신호와 피드백 신호간의 최대 상관치가 얻어지는 지연치인 지연 설정치보다도 작은 제1 지연치와 상기 지연 설정치보다도 큰 제2 지연치로서, 상관치가 서로 동등한 제1 지연치와 제2 지연치를 탐색하는 지연치 탐색부와,
    상기 지연치 탐색부에서의 탐색 종료 후의 제1 지연치(τ1)와 제2 지연치(τ2)의 중간 지연치[(τ1+τ2)/2]를, 상기 입력 신호에 대한 상기 피드백 신호의 지연량으로서 추정하는 지연 추정부
    를 포함하는 것을 특징으로 하는 신호 송신 장치.
KR1020090068935A 2008-07-29 2009-07-28 지연량 추정 장치 및 신호 송신 장치 KR101049503B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008195068A JP5104623B2 (ja) 2008-07-29 2008-07-29 遅延量推定装置および信号送信装置
JPJP-P-2008-195068 2008-07-29

Publications (2)

Publication Number Publication Date
KR20100012840A KR20100012840A (ko) 2010-02-08
KR101049503B1 true KR101049503B1 (ko) 2011-07-15

Family

ID=41258403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090068935A KR101049503B1 (ko) 2008-07-29 2009-07-28 지연량 추정 장치 및 신호 송신 장치

Country Status (5)

Country Link
US (1) US8605815B2 (ko)
EP (1) EP2149991A3 (ko)
JP (1) JP5104623B2 (ko)
KR (1) KR101049503B1 (ko)
CN (1) CN101640925B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104623B2 (ja) * 2008-07-29 2012-12-19 富士通株式会社 遅延量推定装置および信号送信装置
CN104584501B (zh) * 2012-07-23 2019-07-12 大力系统有限公司 针对无线通信系统中的宽带数字预失真对准宽频率间隔信号的方法和系统
JP6015387B2 (ja) 2012-11-29 2016-10-26 富士通株式会社 遅延量推定装置、及び、遅延量推定方法
WO2014086008A1 (zh) 2012-12-05 2014-06-12 华为技术有限公司 一种数据处理的方法及装置
US8718178B1 (en) 2013-11-08 2014-05-06 Qualcomm Incorporated Selection of non-linear interference cancelation (NLIC) input
US9590668B1 (en) 2015-11-30 2017-03-07 NanoSemi Technologies Digital compensator
EP3523856A4 (en) 2016-10-07 2020-06-24 NanoSemi, Inc. DIGITAL BEAM ORIENTATION PREDISTORSION
EP3586439A4 (en) 2017-02-25 2021-01-06 NanoSemi, Inc. MULTI-BAND DIGITAL PRE-STORAGE DEVICE
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
US10931318B2 (en) * 2017-06-09 2021-02-23 Nanosemi, Inc. Subsampled linearization system
US10581470B2 (en) 2017-06-09 2020-03-03 Nanosemi, Inc. Linearization system
US11115067B2 (en) 2017-06-09 2021-09-07 Nanosemi, Inc. Multi-band linearization system
US11323188B2 (en) 2017-07-12 2022-05-03 Nanosemi, Inc. Monitoring systems and methods for radios implemented with digital predistortion
US11303251B2 (en) 2017-10-02 2022-04-12 Nanosemi, Inc. Digital predistortion adjustment based on determination of load condition characteristics
US10644657B1 (en) 2018-05-11 2020-05-05 Nanosemi, Inc. Multi-band digital compensator for a non-linear system
US10523159B2 (en) 2018-05-11 2019-12-31 Nanosemi, Inc. Digital compensator for a non-linear system
CN112640299A (zh) 2018-05-25 2021-04-09 纳诺塞米有限公司 变化操作条件下的数字预失真
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking
US10931238B2 (en) 2018-05-25 2021-02-23 Nanosemi, Inc. Linearization with envelope tracking or average power tracking
JP7080209B2 (ja) * 2019-11-21 2022-06-03 通研電気工業株式会社 シンボルタイミング生成器および受信機
US10992326B1 (en) 2020-05-19 2021-04-27 Nanosemi, Inc. Buffer management for adaptive digital predistortion

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414558B2 (ja) 1995-08-25 2003-06-09 沖電気工業株式会社 最大相関値タイミング推定回路及び受信装置
JP2001036429A (ja) * 1999-07-19 2001-02-09 Furuno Electric Co Ltd 擬似雑音符号位相検出装置
JP4014343B2 (ja) * 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
JP4326673B2 (ja) * 2000-06-06 2009-09-09 富士通株式会社 非線形歪補償装置を有する通信装置の起動方法
US7003051B2 (en) * 2001-10-16 2006-02-21 Intel Corporation Time delay estimation in a transmitter
US7313199B2 (en) * 2002-03-21 2007-12-25 Hypres, Inc. Power amplifier linearization
JP3874688B2 (ja) * 2002-03-29 2007-01-31 富士通株式会社 歪補償装置
US7551905B2 (en) * 2002-05-31 2009-06-23 Fujitsu Limited Distortion compensation apparatus
KR20050041481A (ko) * 2003-10-31 2005-05-04 삼성전자주식회사 아날로그 구적 변조 에러 보상 장치 및 방법
CN1938602B (zh) * 2004-04-08 2013-09-11 洛克达公司 不连贯脉冲沿相关
KR100724934B1 (ko) * 2004-05-11 2007-06-04 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
US7239671B2 (en) * 2004-07-09 2007-07-03 Powerwave Technologies, Inc. System and method for digital timing error correction in a communications system utilizing adaptive predistortion
JP4179418B2 (ja) * 2005-07-13 2008-11-12 京セラ株式会社 無線受信装置
JP2007256112A (ja) * 2006-03-23 2007-10-04 Seiko Epson Corp 測位装置、測位装置の制御方法、測位装置の制御プログラム、測位装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2007256110A (ja) * 2006-03-23 2007-10-04 Seiko Epson Corp 測位装置、測位装置の制御方法、測位装置の制御プログラム、測位装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP5104623B2 (ja) * 2008-07-29 2012-12-19 富士通株式会社 遅延量推定装置および信号送信装置

Also Published As

Publication number Publication date
KR20100012840A (ko) 2010-02-08
CN101640925B (zh) 2013-06-19
CN101640925A (zh) 2010-02-03
EP2149991A2 (en) 2010-02-03
EP2149991A3 (en) 2015-03-18
US20100026354A1 (en) 2010-02-04
JP5104623B2 (ja) 2012-12-19
JP2010034863A (ja) 2010-02-12
US8605815B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
KR101049503B1 (ko) 지연량 추정 장치 및 신호 송신 장치
JP5259093B2 (ja) Ｄｍｅ地上局装置
US9450621B2 (en) Digital predistortion processing method and system
US8494463B2 (en) Pre-distortion for a radio frequency power amplifier
KR101067099B1 (ko) 왜곡 보상 장치 및 방법
US8928403B2 (en) Envelope path processing for envelope tracking amplification stage
DE602007008570D1 (de) Verfahren und vorrichtung zur schätzung eines trägerfrequenzoffsets
EP2779555A1 (en) Method and apparatus for adjusting predistortion coefficients
US8253489B2 (en) Amplifier, transmitter, and method for compensating gain
JP2010278505A (ja) 無線送信装置
US20140266464A1 (en) Apparatus and Method for Asymmetrically Driven Partial Outphasing Power Amplifier
KR20100069454A (ko) 도허티 전력 증폭기의 성능 개선 방법 및 장치
JP5126364B2 (ja) 送信装置および調整値測定方法
CN109474551B (zh) 直流偏移校准电路
JP6307779B2 (ja) 補正装置、及び補正方法
KR101131746B1 (ko) 다중 경로를 갖는 알에프 송신기의 경로 오차 보상 장치 및 그 방법
CN102790978A (zh) 一种gsm系统中的信号校正方法及装置
KR100639388B1 (ko) 이동통신 단말기의 송신 전력 설정 장치 및 그 방법
CN110943701B (zh) 一种用于包络追踪功放的数字预失真方法和设备
WO2015076025A1 (ja) 歪補償装置、増幅装置及び無線通信装置
CN103023841B (zh) 一种直流偏移补偿方法及装置
WO2015011561A2 (ja) 増幅装置及び無線通信装置
KR100615820B1 (ko) 무선통신단말기의 송신 전력 주파수 보상 방법
JP5138458B2 (ja) プリディストータ
CN117939617A (zh) 一种基于lte-v2x的同步点计算方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee