JP5138458B2

JP5138458B2 - プリディストータ

Info

Publication number: JP5138458B2
Application number: JP2008127589A
Authority: JP
Inventors: 孝義佐々木; 孝基柴田; 拓也舩山
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2008-05-14
Filing date: 2008-05-14
Publication date: 2013-02-06
Anticipated expiration: 2028-05-14
Also published as: JP2009278380A

Description

本発明は、信号増幅器などの被補償回路からの出力信号の歪を補償するため、入力信号に予め加えるプリディストーション信号を生成するプリディストータに関するものである。

プリディストーション信号を多項式で生成するディジタルプリディストータは、被補償器の入出力信号を時間分割で一様に取り込み、取り込んだ入出力信号から設定された多項式の係数を計算してプリディストーション信号を生成する。このように、遅延タップを用いたプリディストーション信号を生成する多項式として、数式（１）のようなボルテラ多項式がある。ところが、ボルテラ多項式は項が無限に続くため多項式の係数についての計算量が増大する。そこで、計算量を削減するためにボルテラ多項式の中から所定の項のみを選別した多項式を作成し、この多項式からプリディストーション信号を生成することが知られている（例えば、特許文献１を参照。）。本明細書では、「ボルテラ多項式の中から所定の項のみを選別した多項式」を「選別多項式」と記載する。

特開２００７−２８２０６６号公報

プリディストータの補償能力を向上させる場合、選別多項式の項数を多くする必要がある。しかし、選別多項式の項数が多くなると計算負荷が著しく大きくなるため、係数を逐次更新させるアダプティブプリディストーションを考えた場合、ハードウエアに対する負担は大きくなるという課題があった。一方、選別多項式の項数を減らして計算負荷を少なくした場合、入力信号の状態やプリディストータが補償する被補償器の特性の変化により所定の補償能力を保つことが困難という課題があった。

そこで、本発明は、上記課題を解決するためになされたもので、プリディストーション信号を生成するための計算量を低減でき、入力信号の状態や被補償器の特性の変化にかかわらず、出力信号の歪を補償することができるプリディストータを提供することを目的とする。

前記目的を達成するために、本発明に係るプリディストータは、入力信号の状態を少なくとも２つに分類するとともに、選別多項式の係数をそれぞれの状態毎に用意し、入力信号の状態に応じて係数を使い分けることとした。

具体的には、本発明に係るプリディストータは、信号生成多項式からプリディストーション信号を発生させ、入力信号に前記プリディストーション信号を加算して被補償回路へ出力する信号発生回路と、前記入力信号からサンプリングされた参照信号を遅延させてサンプリング遅延信号を生成するサンプリング遅延信号生成器と、前記入力信号の状態が少なくとも２つの信号状態のいずれに属するかを前記入力信号のレベルに基づいて判断し、判断信号を生成する状態検出回路と、前記被補償回路が出力する出力信号、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号及び前記状態検出回路からの前記判断信号が入力され、前記信号生成多項式を前記信号発生回路に出力する制御回路と、を備えるプリディストータであって、前記制御回路は、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号で構成される選別多項式を有し、前記選別多項式の各項の係数を前記信号状態毎に保管し、前記状態検出回路からの前記判断信号に応じて前記選別多項式の各項の係数を切り替えて前記選別多項式を前記信号生成多項式とするとともに、前記信号状態毎に前記入力信号と前記出力信号とを比較して前記出力信号の歪が最小となるように前記選別多項式の各項の係数を最適化することを特徴とする。

状態検出回路は、入力信号のレベルをもとに入力信号の信号状態を判断する。また、制御回路は、選別多項式をひとつ保有し、入力信号の信号状態毎に選別多項式の係数を保有している。制御回路は、選別多項式の係数を入力信号の信号状態に適した係数に入れ替えることで、信号発生回路は、出力信号の歪を小さくすることができるプリディストーション信号を発生させることができる。このため、プリディストータは、項数が少ない選別多項式でも所定の補償能力を保つことができる。また、入力信号と出力信号とを比較し、係数の最適化を図ることで、被補償器の特性の変化にも追従して出力信号の歪を補償することができる。

従って、本発明に係るプリディストータは、プリディストーション信号を生成するための計算量を低減でき、入力信号の状態や被補償器の特性の変化にかかわらず、出力信号の歪を補償することができる。

前記目的を達成するために、本発明に係るプリディストータは、入力信号の状態を少なくとも２つに分類するとともに、入力信号の状態に応じた選別多項式及び選別多項式毎の係数を用意し、入力信号の状態に応じて選別多項式を使い分けることとした。

本発明に係るプリディストータは、信号生成多項式からプリディストーション信号を発生させ、入力信号に前記プリディストーション信号を加算して被補償回路へ出力する信号発生回路と、前記入力信号からサンプリングされた参照信号を遅延させてサンプリング遅延信号を生成するサンプリング遅延信号生成器と、前記入力信号の状態が少なくとも２つの信号状態のいずれに属するかを前記入力信号のレベルに基づいて判断し、判断信号を生成する状態検出回路と、前記被補償回路が出力する出力信号、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号及び前記状態検出回路からの前記判断信号が入力され、前記信号生成多項式を前記信号発生回路に出力する制御回路と、を備えるプリディストータであって、前記制御回路は、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号で構成される選別多項式を前記信号状態毎に有し、前記選別多項式の各項の係数を前記選別多項式毎に保管し、前記状態検出回路からの前記判断信号に応じて前記選別多項式を選択して前記信号生成多項式とするとともに、前記信号状態毎に前記入力信号と前記出力信号とを比較して前記出力信号の歪が最小となるように前記選別多項式の各項の係数を最適化することを特徴とする。

状態検出回路は、入力信号のレベルをもとに入力信号の信号状態を判断する。また、制御回路は、選別多項式を信号状態毎に保有し、さらに選別多項式毎にその係数を保有している。制御回路が入力信号の信号状態に適した選別多項式を選択することで、信号発生回路は、出力信号の歪を小さくすることができるプリディストーション信号を発生させることができる。このため、プリディストータは、項数が少ない選別多項式でも所定の補償能力を保つことができる。また、入力信号と出力信号とを比較し、係数の最適化を図ることで、被補償器の特性の変化にも追従して出力信号の歪を補償することができる。

前記目的を達成するために、本発明に係るプリディストータは、入力信号の状態を少なくとも２つに分類し、複数の選別多項式及び選別多項式毎の係数を保有しており、入力信号の状態に応じて選別多項式を使い分けることとした。

本発明に係るプリディストータは、信号生成多項式からプリディストーション信号を発生させ、入力信号に前記プリディストーション信号を加算して被補償回路へ出力する信号発生回路と、前記入力信号からサンプリングされた参照信号を遅延させてサンプリング遅延信号を生成するサンプリング遅延信号生成器と、前記入力信号の状態が少なくとも２つの信号状態のいずれに属するかを前記入力信号のレベルに基づいて判断し、判断信号を生成する状態検出回路と、前記被補償回路が出力する出力信号、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号及び前記状態検出回路からの前記判断信号が入力され、前記信号生成多項式を前記信号発生回路に出力する制御回路と、を備えるプリディストータであって、前記制御回路は、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号で構成される選別多項式を複数有し、前記選別多項式の各項の係数を前記選別多項式毎に保管し、前記信号状態毎に前記入力信号と前記出力信号とを比較し、前記選別多項式の中から前記出力信号の歪が最小となるような前記選別多項式を選択して前記信号生成多項式とするとともに、前記信号状態毎に前記入力信号と前記出力信号とを比較して前記出力信号の歪が最小となるように前記選別多項式の各項の係数を最適化することを特徴とする。

状態検出回路は、入力信号のレベルをもとに入力信号の信号状態を判断する。また、制御回路は、複数の選別多項式を保有し、さらに選別多項式毎にその係数を保有している。制御回路が入力信号の信号状態及び出力信号の状態に適した選別多項式を選択することで、信号発生回路は、出力信号の歪を小さくできるプリディストーション信号を発生させることができる。このため、プリディストータは、項数が少ない選別多項式でも所定の補償能力を保つことができる。また、入力信号と出力信号とを比較し、係数の最適化を図ることで、被補償器の特性の変化にも追従して出力信号の歪を補償することができる。

本発明に係るプリディストータの前記制御回路は、前記選別多項式の各項の係数を常時最適化してもよい。アダプティブプリディストーションを行うことで、選別多項式の係数を常時最適化することができる。

本発明は、プリディストーション信号を生成するための計算量を低減でき、入力信号の状態や被補償器の特性の変化にかかわらず、出力信号の歪を補償することができるプリディストータを提供することが可能である。

添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施の形態１）
図１は本実施形態のプリディストータ３０１の構成を説明するブロック図である。プリディストータ３０１は、信号生成多項式からプリディストーション信号を発生させ、入力信号Ａにプリディストーション信号を加算して被補償回路４０１へ出力する信号発生回路１１と、入力信号Ａからサンプリングされた参照信号Ｂを遅延させてサンプリング遅延信号Ｄを生成するサンプリング遅延信号生成器１２と、入力信号Ａの状態が少なくとも２つの信号状態のいずれに属するかを入力信号Ａのレベルに基づいて判断し、判断信号Ｃを生成する状態検出回路１３と、被補償回路４０１が出力する出力信号Ｆ、サンプリング遅延信号生成器１２からのサンプリング遅延信号Ｄ及び状態検出回路１３からの判断信号Ｃに基づき信号生成多項式Ｅを生成して信号発生回路１１に出力する制御回路１４と、を備える。例えば、被補償回路４０１は信号増幅器である。

状態検出回路１３は、入力信号Ａのレベルに基づいて信号状態を判断する。図２に入力信号Ａを模式化した図を示す。図２の縦軸は、例えば、入力信号Ａの電位を二乗した値とすることができる。ここでは、状態検出回路１３は入力信号Ａの状態を２つの信号状態に判断する例を説明する。信号状態が３以上の場合も同様である。状態検出回路１３は設定されているレベルＬに基づいて入力信号Ａが信号状態Ｒ１に属するか、信号状態Ｒ２に属するかを判断する。状態検出回路１３は判断した結果を判断信号Ｃとして出力する。

サンプリング遅延信号生成器１２は、入力信号Ａが参照信号Ｂとして入力され、参照信号Ｂを所定のサンプル数だけ遅延させてサンプリング遅延信号Ｄを生成する。

制御回路１４は、選別多項式を１つ記憶しており、選別多項式の各項の係数を信号状態毎に保管している。制御回路１４は、サンプリング遅延信号生成器１２からのサンプリング遅延信号Ｄが入力され、選別多項式に基づき信号生成多項式Ｅを生成する。このとき、制御回路１４は、状態検出回路１３からの判断信号Ｃに応じて選別多項式の各項の係数を切り替えるとともに、信号状態毎に入力信号Ａと出力信号Ｆとを比較して出力信号Ｆの歪が最小となるように選別多項式の各項の係数を最適化する。

作業者が予め制御回路１４に選別多項式を記憶させてもよい。また、制御回路１４は、選別多項式の係数を状態検出回路１３が判断する信号状態毎に保管している。選別多項式の係数は、それぞれの信号状態でプリディストータ３０１の補償能力が大きくなるような値としておく。選別多項式の係数は、作業者が予め制御回路１４に与えておいてもよい。例えば、状態検出回路１３が入力信号Ａを図２のように２つの信号状態に判断する場合、制御回路１４は、信号状態Ｒ１用の係数及び信号状態Ｒ２用の係数を保管している。制御回路１４は、判断信号Ｃに応じて選別多項式の係数を信号状態Ｒ１用又は信号状態Ｒ２用に置き換え、信号生成多項式Ｅを生成する。例えば、制御回路１４は、入力信号ＡがレベルＬより高くなった直後に選別多項式の係数を信号状態Ｒ１用に切り替え、入力信号ＡがレベルＬより低くなった直後に選別多項式の係数を信号状態Ｒ２用に切り替えてもよい。信号状態が３以上の場合も同様である。

さらに、制御回路１４は、出力信号Ｆが入力されており、入力信号Ａと出力信号Ｆとを比較して出力信号Ｆの歪が最小となるように選別多項式の各項の係数を最適化して更新する。最適化は、例えば最小二乗法や摂動法で行うことができる。図２のような場合であれば、最適化は信号状態Ｒ１用の係数及び信号状態Ｒ２用の係数のそれぞれに対して行われる。制御回路１４は、信号状態が切り替わった直後に最適化を行い、最適化を行った係数を選別多項式に適用してもよい。また、制御回路１４は、例えば、入力信号Ａが信号状態Ｒ１にある間に係数の最適化を行い、次に入力信号Ａが信号状態Ｒ２から信号状態Ｒ１に切り替わったときから最適化した係数を選別多項式に適用してもよい。また、制御回路１４は、選別多項式の各項の係数を常時最適化し、アダプティブプリディストーションを行ってもよい。

信号発生回路１１は、制御回路１４からの信号生成多項式に基づきプリディストーション信号を発生させる。このため、信号発生回路１１は、入力信号Ａの信号状態毎のプリディストーション信号を入力信号Ａに加算して被補償回路４０１へ出力する。このため、プリディストータ３０１は、選別多項式の項数を増加させなくとも被補償回路４０１の出力信号Ｆの歪を小さくすることができる。

（実施の形態２）
本実施形態のプリディストータ３０１の構成は図１のブロック図と同じである。実施の形態１と実施の形態２との違いは、実施形態２のプリディストータ３０１が信号状態毎に選別多項式を有しており、入力信号Ａの信号状態毎に選別多項式を切り替えて信号生成多項式Ｅとする点である。以下に、実施の形態１と異なる部分を説明する。

制御回路１４は、選別多項式を信号状態毎に記憶し、選別多項式の各項の係数を選別多項式毎に保管している。制御回路１４は、サンプリング遅延信号生成器１２からのサンプリング遅延信号Ｄが入力され、選別多項式に基づき信号生成多項式Ｅを生成する。このとき、制御回路１４は、状態検出回路１３からの判断信号Ｃに応じて選別多項式を選択して信号生成多項式Ｅを生成するとともに、信号状態毎に入力信号Ａと出力信号Ｆとを比較して出力信号Ｆの歪が最小となるように選別多項式の各項の係数を最適化する。

制御回路１４は、状態検出回路１３が入力信号Ａを判断する信号状態の数だけ予め選別多項式を記憶する。制御回路１４が記憶する選別多項式はそれぞれの信号状態で補償効果が大きくなる多項式が好ましい。作業者が予め制御回路１４に選別多項式を記憶させてもよい。例えば、図２のように状態検出回路１３が入力信号ＡについてレベルＬに基づき信号状態Ｒ１又は信号状態Ｒ２に判断する場合、制御回路１４は信号状態Ｒ１用の選別多項式と信号状態Ｒ２用の選別多項式の２つを記憶する。また、制御回路１４は、選別多項式の係数を記憶する選別多項式毎に保管している。制御回路１４は、判断信号Ｃに応じて選別多項式を信号状態Ｒ１用又は信号状態Ｒ２用に置き換え、信号生成多項式Ｅを生成する。例えば、入力信号ＡがレベルＬより高くなった直後に選別多項式を信号状態Ｒ１用に切り替え、入力信号ＡがレベルＬより低くなった直後に選別多項式を信号状態Ｒ２用に切り替えてもよい。信号状態が３以上の場合も同様である。

さらに、実施の形態１の説明と同様に、制御回路１４は、出力信号Ｆが入力されており、出力信号Ｆの歪が最小となるようにそれぞれの選別多項式について各項の係数を最適化して更新する。制御回路１４が行う最適化の方法や最適化の時期は実施の形態１の説明と同様である。

また、実施の形態１の説明と同様に、信号発生回路１１は入力信号Ａの信号状態毎のプリディストーション信号を入力信号Ａに加算する。従って、プリディストータ３０１は、選別多項式の項数を増加させなくとも被補償回路４０１の出力信号Ｆの歪を小さくすることができる。

（実施の形態３）
本実施形態のプリディストータ３０１の構成は図１のブロック図と同じである。実施の形態１と実施の形態３との違いは、実施形態３のプリディストータ３０１が複数の選別多項式を有しており、入力信号Ａの信号状態毎に複数の選別多項式の中から最適な選別多項式を選択して信号生成多項式Ｅとする点である。以下に、実施の形態１と異なる部分を説明する。

制御回路１４は、選別多項式を複数記憶し、選別多項式の各項の係数を選別多項式毎に保管している。制御回路１４は、サンプリング遅延信号生成器１２からのサンプリング遅延信号Ｄが入力され、選別多項式に基づき信号生成多項式Ｅを生成する。このとき、制御回路１４は、構成される信号状態毎に入力信号Ａと出力信号Ｆとを比較し、選別多項式の中から出力信号Ｆの歪が最小となるような選別多項式を選択して信号生成多項式Ｅを生成するとともに、信号状態毎に入力信号Ａと出力信号Ｆとを比較して出力信号Ｆの歪が最小となるように選別多項式の各項の係数を最適化する。

作業者が予め制御回路１４に選別多項式を記憶させてもよい。また、制御回路１４は、選別多項式の係数を記憶する選別多項式毎に保管している。制御回路１４は、出力信号Ｆが入力されており、入力信号Ａと出力信号Ｆとを比較して出力信号Ｆの歪が最小となるような選別多項式を選択する。例えば、制御回路１４は、最小二乗法や摂動法を用いて出力信号Ｆの歪が最小となるような選別多項式を選択する。例えば、図２のように状態検出回路１３が入力信号ＡについてレベルＬに基づき信号状態Ｒ１又は信号状態Ｒ２に判断する場合、それぞれの信号状態において出力信号Ｆの歪が最小となるような選別多項式を選択する。例えば、信号状態が切り替わった直後毎に選別多項式の選択を行ってもよい。このため、信号状態Ｒ１や信号状態Ｒ２で前回選択された選別多項式と異なる選別多項式が選択されることがある。

（実施例）
本発明に係るプリディストータの歪補償の効果を確認するために、入力信号と出力信号をもとに隣接チャネル漏洩電力比（ＡｄｊａｃｅｎｔＣｈａｎｎｅｌＬｅａｋａｇｅｐｏｗｅｒＲａｔｉｏ：ＡＣＬＲ）をシミュレーションした。その結果を図３に示す。

シミュレーション条件は次の通りである。被補償回路は非線形増幅器とした。被補償回路に、実施形態１のプリディストータを適用した場合及び実施形態２のプリディストータを適用した場合のシミュレーションを行った。また、比較のため、被補償回路への歪補償を行わない場合及び従来のプリディストータを適用した場合のシミュレーションも行った。状態検出回路は図２のようにレベルＬで入力信号を信号状態Ｒ１と信号状態Ｒ２の２つに判断する。ＦＦＴサンプル数を２５６サンプルとし、平均回数を６４０としている。また、選別多項式は数式（２）及び数式（３）を用意した。

数式（２）及び数式（３）において、ｙは出力信号、ｘは入力信号、ｎはサンプリングポイント、α及びβは係数である。

図３において、「補償無し」は比較データであり、プリディストータで補償しない場合のデータである。

「従来の方法１」は従来のプリディストータで歪補償した比較データであり、数式（２）の選別多項式とその係数を用いて補償した場合で、入力信号の信号状態で選別多項式やその係数の切り替えを行わなかったときのデータである。

「従来の方法２」は従来のプリディストータで歪補償した比較データであり、数式（３）の選別多項式とその係数を用いて補償した場合で、入力信号の信号状態で選別多項式やその係数の切り替えを行わなかったときのデータである。

「多項式係数を２分割１」はプリディストータで数式（２）の選別多項式を用い、実施の形態１で説明したように入力信号の信号状態で係数を入れ替えた場合のデータである。

「多項式係数を２分割２」はプリディストータで数式（３）の選別多項式を用い、実施の形態１で説明したように入力信号の信号状態で係数を入れ替えた場合のデータである。

「多項式を２分割」は実施の形態２で説明したように数式（２）及び数式（３）の選別多項式を用い、入力信号の信号状態で選別多項式を入れ替えた場合のデータである。

中心の信号ＳＣは３ＧＰＰ／ＷＣＤＭＡのＩＱ信号テストモデルの周波数スペクトラムであり、サイドの信号ＮＺは歪の周波数スペクトラムである。サイドの信号ＮＺの周波数スペクトラムを比較すると、「多項式係数を２分割１」、「多項式係数を２分割２」、「多項式を２分割」は、「補償無し」、「従来の方法１」、「従来の方法２」に比べてスペクトラムが小さくなっており、本発明に係るプリディストータは従来のプリディストータに比べて補償能力が大きいことがわかる。また、「多項式を２分割」は「多項式係数を２分割１」、「多項式係数を２分割２」よりさらにスペクトラムが小さくなっており、実施形態２で説明したプリディストータは補償能力がより大きいことがわかる。これより、実施の形態１や実施の形態２のプリディストータは従来のプリディストータより歪量を低減することができた。

本発明に係るプリディストータは、移動体通信基地局などに用いられる無線送信機の電力増幅器に適用することができる。

本発明に係るプリディストータの構成を説明するブロック図である。本発明に係るプリディストータの状態検出回路の機能を説明する図である。本発明に係るプリディストータの効果を説明する図である。

符号の説明

３０１：プレディストータ
１１：信号発生回路
１２：サンプリング遅延信号生成器
１３：状態検出回路
１４：制御回路
４０１：被補償回路
Ａ：入力信号
Ｂ：参照信号
Ｃ：判断信号
Ｄ：サンプリング遅延信号
Ｅ：信号生成多項式
Ｆ：出力信号
Ｌ：レベル
Ｒ１、Ｒ２：信号状態

Claims

信号生成多項式からプリディストーション信号を発生させ、入力信号に前記プリディストーション信号を加算して被補償回路へ出力する信号発生回路と、
前記入力信号からサンプリングされた参照信号を遅延させてサンプリング遅延信号を生成するサンプリング遅延信号生成器と、
前記入力信号の状態が少なくとも２つの信号状態のいずれに属するかを前記入力信号のレベルに基づいて判断し、判断信号を生成する状態検出回路と、
前記被補償回路が出力する出力信号、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号及び前記状態検出回路からの前記判断信号が入力され、前記信号生成多項式を前記信号発生回路に出力する制御回路と、
を備えるプリディストータであって、
前記制御回路は、ボルテラ多項式の項のうち有限数の項に前記サンプリング遅延信号生成器からの前記サンプリング遅延信号を用いて構成される選別多項式を有し、前記選別多項式の各項の係数を前記信号状態毎に保管し、前記状態検出回路からの前記判断信号に応じて前記選別多項式の各項の係数を切り替えて前記選別多項式を前記信号生成多項式とするとともに、前記信号状態毎に前記入力信号と前記出力信号とを比較して前記出力信号の歪が最小となるように前記選別多項式の各項の係数を最適化することを特徴とするプリディストータ。
信号生成多項式からプリディストーション信号を発生させ、入力信号に前記プリディストーション信号を加算して被補償回路へ出力する信号発生回路と、
前記入力信号からサンプリングされた参照信号を遅延させてサンプリング遅延信号を生成するサンプリング遅延信号生成器と、
前記入力信号の状態が少なくとも２つの信号状態のいずれに属するかを前記入力信号のレベルに基づいて判断し、判断信号を生成する状態検出回路と、
前記被補償回路が出力する出力信号、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号及び前記状態検出回路からの前記判断信号が入力され、前記信号生成多項式を前記信号発生回路に出力する制御回路と、
を備えるプリディストータであって、
前記制御回路は、ボルテラ多項式の項のうち有限数の項に前記サンプリング遅延信号生成器からの前記サンプリング遅延信号を用いて構成される選別多項式を前記信号状態毎に有し、前記選別多項式の各項の係数を前記選別多項式毎に保管し、前記状態検出回路からの前記判断信号に応じて前記選別多項式を選択して前記信号生成多項式とするとともに、前記信号状態毎に前記入力信号と前記出力信号とを比較して前記出力信号の歪が最小となるように前記選別多項式の各項の係数を最適化することを特徴とするプリディストータ。
信号生成多項式からプリディストーション信号を発生させ、入力信号に前記プリディストーション信号を加算して被補償回路へ出力する信号発生回路と、
前記入力信号からサンプリングされた参照信号を遅延させてサンプリング遅延信号を生成するサンプリング遅延信号生成器と、
前記入力信号の状態が少なくとも２つの信号状態のいずれに属するかを前記入力信号のレベルに基づいて判断し、判断信号を生成する状態検出回路と、
前記被補償回路が出力する出力信号、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号及び前記状態検出回路からの前記判断信号が入力され、前記信号生成多項式を前記信号発生回路に出力する制御回路と、
を備えるプリディストータであって、
前記制御回路は、ボルテラ多項式の項のうち有限数の項に前記サンプリング遅延信号生成器からの前記サンプリング遅延信号を用いて構成される選別多項式を複数有し、前記選別多項式の各項の係数を前記選別多項式毎に保管し、前記信号状態毎に前記入力信号と前記出力信号とを比較し、前記選別多項式の中から前記出力信号の歪が最小となるような前記選別多項式を選択して前記信号生成多項式とするとともに、前記信号状態毎に前記入力信号と前記出力信号とを比較して前記出力信号の歪が最小となるように前記選別多項式の各項の係数を最適化することを特徴とするプリディストータ。
前記制御回路は、前記選別多項式の各項の係数を常時最適化することを特徴とする請求項１から３に記載のいずれかのプリディストータ。