KR101037287B1 - 도금된 솔더의 보이딩 제거 방법 - Google Patents

도금된 솔더의 보이딩 제거 방법 Download PDF

Info

Publication number
KR101037287B1
KR101037287B1 KR1020057006148A KR20057006148A KR101037287B1 KR 101037287 B1 KR101037287 B1 KR 101037287B1 KR 1020057006148 A KR1020057006148 A KR 1020057006148A KR 20057006148 A KR20057006148 A KR 20057006148A KR 101037287 B1 KR101037287 B1 KR 101037287B1
Authority
KR
South Korea
Prior art keywords
solder
ubm
seed metallization
metallization
seed
Prior art date
Application number
KR1020057006148A
Other languages
English (en)
Other versions
KR20050062772A (ko
Inventor
오웬 페이
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050062772A publication Critical patent/KR20050062772A/ko
Application granted granted Critical
Publication of KR101037287B1 publication Critical patent/KR101037287B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/34—Alkaline compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

솔더를 도금하는 방법이 제공된다. 상기 방법에 따라, 그 위에 시드 메탈라이제이션을 갖는 다이가 제공된다. 시드 메탈라이제이션은 산 및 산화제를 포함하는 용액으로 마이크로에칭되고(85), 이로 인해 에칭된 시드 메칼라이제이션을 형성한다. 그 다음에 언더 범프 메탈라이제이션(UBM)이 에칭된 시드 메탈라이제이션에 전기도금되고(87), SnCu와 같은 무연 솔더 화합물이 UBM에 전기도금된다(91). 솔더를 리플로우시키는 방법이 또한 제공되고, 이는 솔더를 도금하는 방법과 결합하여 하용될 수 있다. 이 나중의 방법에 따라, 기판은 마이크로에칭(141)이 뒤따르는 시드 메탈라이제이션 에칭(137)을 받는다. 그 다음에, 솔더 플럭스는 기판에 분배되고(147), 솔더는 리플로우된다(149).
언더 범프 메탈라이제이션, 산, 산화제

Description

도금된 솔더의 보이딩 제거 방법{Method for eliminating voiding in plated solder}
본 발명은 일반적으로 솔더 조인트들(solder joint) 및 그 형성 방법들에 관한 것으로, 특히 솔더 도금(solder plating) 및 리플로우(reflow)를 위한 언더 범프 메탈라이제이션 층(under bump metallization layer)을 준비하기 위한 방법들에 관한 것이다.
다이(die)를 플립-칩 패키징(flip-chip packaging)에 부착하는데 사용하는 솔더 범프들은 공지의 기술이다. 도 1 및 도 2(도 2는 도 1의 영역(2)의 확대도임)는 플립 칩 애플리케이션들에서 사용되는 종래 기술의 솔더 조인트(10)의 한 타입을 예시한다. 도시된 바와 같이, 다이(die;11)가 그 위에 배치된 I/O 패드 또는 다이 패드(13)를 가지고 제공된다. 포토 폴리머 패시베이션 층(photo polymer passivation layer;17)이 충격으로부터 다이를 보호하기 위해 제공된다. 시드 메탈라이제이션(seed metallization;14)은 다이 패드상에 배치되고, 언더 범프 메탈라이제이션(UBM) 층(15)은 시드 메탈라이제이션 상에 배치된다. 솔더 볼(19)은 UBM 구조의 최상부에 형성되거나 또는 위치되고, 리플로우를 통해 아래 놓인 UBM과 본딩된다(즉, 솔더 화합물을 충분히 가열시킴으로써 액화함으로써). 솔더 볼은 다이와 인쇄 회로 기판(printed circuit board; PCB)(21) 또는 다른 디바이스간의 전기적이고 기계적인 연결을 형성하기 위해 사용된다.
현재, 기술 분야에서는, 다이 부착 오퍼레이션들에서 광범위하게 사용되어온 주석-납 솔더들을 무연 솔더들로 대체하려는 움직임이 있고, 이는 납-기반 솔더가 일으키는 건강 및 환경 문제점들로 인한 것이다. 사실, National Electronics Manufacturing Initiative(NEMI)는 여러 애플리케이션들에 대해 특정 무연 솔더들, 특히 주석-기반 무연 솔더들의 사용을 공식적으로 지지하고 있다. 따라서, 예컨대 NEMI는 오늘날 생산되는 PC 보드들의 대부분과 관련하여 사용되는 솔더 리플로우 오퍼레이션들에서의 SnAg3.9Cu0.6의 사용을 주장해 왔고, 웨이브 솔더링(wave soldering) 애플리케이션들에 대해 2개의 다른 무연 합금들인, SnCu0.7 및 SnAg3.5를 또한 추천하고 있다.
그러나, 이들 주석-기반 솔더들이 다수의 유익한 성질들을 가지면서도, 일부 약점들로부터 또한 피해를 받는다. 특히, 이들 물질들에 기초한 솔더 조인트들은 이론상의 고찰에 기초한 계획된 사용기간보다 현저히 짧은 사용주기를 갖는 것이 종종 발견된다. 다른 말로, 이들 물질들에 기초한 솔더 조인트들에 대한, 유닛 시간당 솔더 조인트 실패가 예상외로 크다는 것이 종종 발견된다.
따라서, 더 긴 사용기간을 보이는, 무연 솔더들(특히, 무연 주석-기반 솔더들)에 기초한 향상된 솔더 조인트들에 대한 본 기술 분야에서의 필요성이 존재한다. 또한, 이러한 솔더 조인트들을 달성하기 위한 방법에 대한 본 기술 분야에서의 필요성이 존재한다. 이들 및 다른 필요성들은 본원에서 기술된 방법론들에 의해 이루어진다.
일 양상에서, 다이에 솔더를 도금하는 방법이 제공된다. 상기 방법은 SnCu, SnAg, 및 SnAgCu와 같은 무연 솔더들과 함께 특히 유용하다. 상기 방법에 따라, 시드 메탈라이제이션을 위에 갖는 다이가 제공된다. 상기 시드 메탈라이제이션은 TiW의 제 1 층 및 구리의 제 2 층을 갖는 것이 바람직하고, 또한 시드 메탈라이제이션의 부분이 노출되는 적어도 하나의 어퍼쳐(aperture)를 생성하기 위해 패터닝(patterning)되는 포토레지스트를 그 위에 배치된 것이 또한 바람직하다. 노출된 시드 메탈라이제이션은 산(예컨대, 황산(sulfuric acid)과 같은) 및 산화제(예컨대, 과황산 나트륨(sodium persulfate)과 같은)을 포함하는 (바람직하게 희석된, 수용성의) 용액으로 에칭되고, 이로 인해 에칭된 시드 메탈라이제이션을 형성한다. 그 다음에, 구리를 바람직하게 포함하는 언더 범프 메탈라이제이션(UBM)은 에칭된 시드 메탈라이제이션에 전기도금된다. 그 다음에 웨이퍼는 탈이온화된 물로 바람직하게 린싱(rinse)되고, 솔더 화합물(무연인 것이 바람직한)은 UBM에 전기도금된다.
다른 양상에서, UBM을 에칭하는 방법이 제공된다. 상기 방법에 따라, 시드 메탈라이제이션, 시드 메탈라이제이션 상에 배치된 UBM, 및 UBM상에 배치된 무연 솔더 화합물을 갖는 다이가 제공된다. 그 다음에, 시드 메탈라이제이션은 에칭되고, 린싱될 수 있으며, UBM은 산 및 산화제를 포함하는 용액으로 에칭된다. 그 다음에, 솔더 플럭스(solder flux)는 다이에 분배되고, 솔더 화합물은 리플로우된다.
또 다른 양상에서, 솔더를 다이상에 도금하는 방법이 제공된다. 상기 방법에 따라, 그 위에 배치된 다이 패드를 갖는 다이가 제공된다. 시드 메탈라이제이션이 다이 패드위에 형성되고, 포토-한정가능 폴리머(photo-definable polymer)가 시드 메탈라이제이션 위에 배치된다. 포토-한정가능 폴리머가 시드 메탈라이제이션의 적어도 한 부분을 노출시키는 어퍼쳐를 생성하기 위해 패터닝되고 노출되며, 그 후 시드 메탈라이제이션의 노출된 부분이 산 및 산화제를 포함하는 용액으로 에칭된다. 그 다음에, 구리를 바람직하게 포함하는 UBM은 시드 메탈라이제이션의 에칭된 부분에 전기도금되고, (무연인 것이 바람직한) 솔더 화합물이 UBM에 전기도금된다.
여전히 다른 양상에서, 솔더 화합물을 전기도금하는 방법이 제공된다. 상기 방법에 따라, 그 위에 시드 메탈라이제이션이 배치된 기판이 제공된다. 그 다음에 시드 메탈라이제이션은 산 및 산화제를 포함하는 용액으로 에칭되고, 구리 UBM은 시드 메탈라이제이션에 전기도금된다.
본 발명의 이들 및 다른 양상들은 아래 더 상세히 기술된다.
도 1 및 도 2는 다이를 플립-칩 패키징에 솔더 범프들로 부착하기 위한 통상적으로 사용되는 절차를 예시하는 개략도.
도 3 및 도 4는 종래 기술의 도금 공정에 따라 도금된, 리플로우된 SnCu 솔더의 보이딩(voiding)의 존재를 도시하는 현미경으로 본 단면도.
도 5는 종래 기술의 방법론에 따라 도금된 솔더 범프들에서의 리플로우 후의 보이딩의 존재를 예시하는 정밀한 포커스의 x-레이의 평면도.
도 6은 본원의 설명에 따라 도금된 솔더 범프들에서의 리플로우 후의 보이딩의 부재를 예시하는 정밀한 포커스의 x-레이의 평면도.
도 7은 UBM의 측면들의 안좋은 웨팅(wetting)을 보이는, 솔더 리플로우 전에 종래 기술 시드 메탈라이제이션 에칭 공정으로 다루어진 무연 솔더 범프(구리 UBM 및 TiW/Cu 시드 메탈라이제이션으로)의 현미경으로 본 단면도.
도 8은 본원의 설명에 따라 시드 메탈라이제이션 에칭 공정으로 다루어진 무연 솔더 범프(구리 UBM 및 TiW/Cu 시드 메탈라이제이션으로)의 현미경으로 본 단면도.
도 9는 무연 솔더를 전기도금하는 종래 기술의 방법을 예시하는 흐름도.
도 10은 본원의 설명에 따라 무연 솔더를 전기도금하는 방법을 예시하는 흐름도.
도 11은 시드 메탈라이제이션 에칭을 위한 종래 기술의 방법을 예시하는 흐름도.
도 12는 본원의 설명에 따른 시드 메탈라이제이션 에칭을 위한 방법을 예시하는 흐름도.
도 13 내지 도 21은 솔더 조인트를 UBM으로 만드는 방법의 예시도들.
무연 솔더들과 특히 무연 주석-기반 솔더들에서 관찰된 예상외의 높은 솔더 조인트 실패가 적어도 2개의 인자들로 인한 것임이 이제 발견되었다. 무엇보다 먼저, 주석-기반 무연 솔더들은 리플로우 동안 종종 보이딩이 생기기 쉽다는 것이 발견되었다. 이러한 보이딩을 보이는 솔더 볼들의 예들은 도 3 및 도 4에 도시된다(보이딩은 도 3에서 검은점들로 나타나고, 도 4에서 반구로서 나타난다). 이 타입의 보이딩은 솔더 조인트들의 기계적인 무결성(mechanical integrity)을 심각하게 저하시키고, 따라서 열적 싸이클링(thermal cycling) 동안 솔더 조인트 실패를 야기하고 솔더 조인트의 사용기간을 감소시킨다. 이 보이딩은 솔더를 언더 범프 메탈라이제이션(UBM) 위에 도금하기 위해 사용되는 종래의 도금 공정들과 이제 링크된다. 이러한 종래의 도금 공정의 전형적인 예는 본원의 도 9에 예시된다.
무연 솔더 화합물들을 갖는 예상외의 높은 솔더 조인트 실패를 초래하는 제 2 인자는 이들 솔더 화합물들이 종래의 시드 메탈라이제이션 에칭 공정들 후의 종래의 리플로우 동안 언더 범프 메탈라이제이션(UBM)을 불완전하게 웨팅하는 경향이다. UBM이 구리 포스트의 형태일 때, 이 문제점은 도 7에 도시된 바와 같이 포스트의 측면들상에서 특히 두드러진다. 이 경향의 결과로서, 솔더-구리 인터페이스가 더 작은 영역에서 발생하고 따라서 힘을 줄이고 이로 인해 조인트의 사용기간은 감소된다.
상기 지적된 문제점들이 종래의 솔더 도금, 및 솔더 조인트들의 형성에서 전형적으로 사용되는 시드 메탈라이제이션 에칭 공정들에 대한 적절한 변경들을 통해 피할 수 있음이 이제 밝혀졌다. 특히, 상기 지적된 문제점들이 이들 공정들에서 마이크로에칭(microetching)(및, 솔더 도금의 경우, 드라잉 단계의 제거)의 선택적인 사용을 통해 극복될 수 있음이 발견되었다. 종래의 솔더 도금 및 시드 메탈라이제이션 에칭 공정들에 대한 이들 변경들은 아래 더 상세히 기술된다.
본원에서 기술된 방법들은 도 13 내지 도 21에 예시된 솔더 조인트를 UBM으로 만들기 위한 일반적인 방법의 맥락에서 이해될 수 있다. 도 13을 참조하여, 그 위에 주변 다이 패드들(203)을 갖는 다이(201)가 제공된다. 나중의 단계에서 소개될 올바른 배치 및 솔더 범프들의 피치(pitch)를 제공하기 위해, 메탈 다이 패드들 은 도 14에서 도시된 재분배된 다이 패드들(205)을 형성하기 위해 재분배된다.
도 15에서 도시된 바와 같이, 예컨대 스트레스 보상 층(stress compensation layer; SCL)일 수 있는 포토-한정 캡슐화 층(photo definable encapsulation layer)(207)이 다이 기판위에 코팅되고 패터닝되며, 그 후 TiW의 제 1 층 및 Cu의 제 2 층을 포함하는 시드 메탈라이제이션(211)이 결과물위에 도 16에 도시된 바와 같이 스퍼터링된다(sputter). 그 다음에, 포토레지스트 층(213)이 도 17에 도시된 시드 메탈라이제이션위에 코팅되고 패터닝되고, UBM(215)이 구리 용액으로 전기도금함으로써 노출된 시드 메탈라이제이션위에 도 18에 도시된 바와 같이 형성된다. 그 다음에 SnCu와 같은 솔더 층(217)이 도 19에 도시된 바와 같이 UBM에 전기도금된다.
도 20에 도시된 바와 같이, 그 다음에 용매(solvent)의 적용을 통해서 또는 다른 적절한 수단에 의해 포토레지스트가 벗겨진다. 그 다음에, 시드 메탈라이제이션은 각각의 다이 패드를 전기적으로 분리시키기 위해 도 21에 도시된 바와 같이 에칭된다. 시드 메탈라이제이션의 TiW 부분은 예컨대 과산화수소 용액으로 에칭되면서, 시드 메탈라이제이션의 Cu 부분은 예컨대 탄산 암모늄(ammonium carbonate), 수산화암모늄(ammonium hydroxide), 및 아염소산나트륨(sodium chlorite)의 희석된 수용성 용액(dilute aqueous solution)으로 에칭될 수 있다. 그 다음에, 솔더는 일련의 솔더 범프들(216)을 산출하기 위해 도 21에 도시된 바와 같이 리플로우된다. 그 다음에, 결과의 구조는 필요에 따라 클리닝될 수 있다.
도 9는 솔더 화합물을 UBM에 도금하기 위해 전형적으로 사용되는 종래의 공정을 예시한다. 상기 공정은 시드 메탈라이제이션의 형성 후, 그리고 시드 메탈라이제이션의 부분들을 선택적으로 노출시키기 위해 웨이퍼상에 포토레지스트가 피착되고 패터닝된 후에(예컨대, 도 17에 묘사된 타입의 기판이 형성된 후) 전형적으로 이용된다. 이 공정에서 사용된 시드 메탈라이제이션은 TiW의 제 1 층 및 Cu의 제 2 층을 일반적으로 포함한다. 전형적으로 대략 2000 옹스트롬 두께인 TiW 층은 다이 패드에 대한 UBM의 점착을 용이하게 하면서, 또한 Cu 장막으로 작용하며, 전형적으로 대략 5000 옹스트롬 두께인 Cu 층은 UBM 도금 오퍼레이션을 위한 충분한 도전성을 제공한다.
상기 공정은 전형적으로, 옥시즌 애싱(ashing)(51)으로 시작되고(즉 옥시즌 플라즈마에 의한 웨이퍼의 처리), 그 후 웨이퍼를 탈이온화된 물로 린싱한다(53). 이들 단계들은 칩상의 어떤 유기 불순물도 없애고, 따라서 시드 메탈라이제이션이 이후 전기도금 오퍼레이션들을 위해 충분하게 친수성이 있음(hydrophilic)을 확신한다.
그 다음에, 구리 포스트 형태의 UBM이 포토레지스트에 의해 노출된 시드 메탈라이제이션의 부분에 전기도금된다(55). 그 다음에, 웨이퍼는 탈이온화된 물로 린싱되고(57), 솔더 배쓰를 위한 준비로 드라잉된다(59). UBM의 형성과 솔더 도금의 개시간에 실질적인 간격이 있을 수 있으므로, 웨이퍼는 간격동안 축적되었을 수 있는 어떤 유기 불순물들도 없애기 위해 제 2 옥시즌 애싱 단계(61)를 전형적으로 받게되고, 여기서 불순물들은 웨이퍼의 웨팅 특성들에 해롭게 영향을 미치기 쉬울 수 있다. 그 다음에, 웨이퍼는 탈이온화된 물(63)로 린싱되고, SnCu와 같은 솔더 화합물은 UBM에 전기도금된다. 그 다음에, 포토레지스트가 웨이퍼로부터 벗겨지고, 웨이퍼는 시드 메탈라이제이션 에칭 및 솔더 리플로우를 통해 진행된다.
이전에 지적된 바와 같이, 전술한 공정 시퀀스가 SnCu, SnAg 및 SnAgCu와 같은 무연 솔더들을 구리 UBM들우로 전기도금하기 위해 사용되면, 실질적인 보이딩이 리플로우된 솔더에 발생할 수 있다. 도 9에 묘사된 방법론에 따라 도금된 리플로우된 SnCu 솔더 볼들내의 이러한 보이딩의 특정 예들(유사한 보이딩이 리플로우후의 SnAg 및 SnAgCu 솔더 볼들에서 관찰된다)이 도 3 및 도 4의 현미경으로 본 단면도로 예시되고, 여기서 보이드들은 솔더 범프내의 검게된 영역들로서 나타난다. 보이딩의 영향 범위는 이 전기도금 공정이 사용될 때, 광범위하게 퍼질 수 있다. 따라서, 도 5는 도 9의 방법론에 따라 도금된 일련의 솔더 범프들의 정밀한 포커스의 x-레이(평면도)를 묘사한다. 상기 x-레이에서, 보이딩은 솔더 범프들내에서 밝은 부분들로서 나타난다(즉, 보이드들이 없는 솔더 범프들은 완벽하게 검다). x-레이에서 완벽하게 보이는 22개의 솔더 범프들 중 12개는 실질적인 보이딩을 보인다(반 이상의).
도 10은 본 발명에 따른 도금 공정의 일 실시예를 예시한다. 도 9에서 묘사된 방법으로, 이 공정은 시드 메탈라이제이션이 형성된 후(그러나, 에칭되기 전에), 그리고 도금 마스크를 형성하기 위해 사용된 포토레지스트가 웨이퍼상에 피착되고 패터닝된 후에 전형적으로 사용된다.
도 10의 공정은 옥시즌 애싱(81)으로 시작되고, 그 후 웨이퍼는 린싱된다 (83)(전형적으로 탈이온화된 물에 의해). 그 다음에, 시드 메탈라이제이션의 노출된 부분들은 마이크로에칭되고(85)(마이크로에칭은, 예컨대 스테이빌라이저(stabilizer)로서 부가된 대략 0.01%의 황산 구리를 갖는, 탈이온화된 물에 1%의 황산 및 0.25%의 과황산 나트륨을 포함하는 용액에 의한 기판의 처리를 수용할 수 있다), 탈이온화된 물로 린싱되며(86), 그 후 UBM(구리를 포함하는 것이 바람직한)이 시드 메탈라이제이션의 새롭게 에칭된 표면에 전기도금된다(87). 그 다음에, 웨이퍼는 한번 더 린싱되고(89)(바람직하게 다시 탈이온화된 물로), 드라잉되지 않고, 솔더(SnCu와 같은 무연 솔더인 것이 바람직한)는 UBM에 즉시 전기도금된다(91). 그 다음에, 포토레지스트는 웨이퍼로부터 벗겨지고, 웨이퍼는 시드 메탈라이제이션 에칭 및 솔더 리플로우를 통해 진행된다.
도 10에 묘사된 방법은 도 9에 묘사된 방법과 일부 키 양상들에서 상이하다. 예컨대, 도 10에 묘사된 방법에서, 웨이퍼(및 특히, 시드 메탈라이제이션)는 UBM 도금 전에 마이크로에칭을 받는다. 공정의 이 시점에서의 마이크로에칭의 사용은 UBM과 시드 메탈라이제이션간의 점착을 상당히 향상시키면서 동시에 리플로우된 솔더의 보이딩을 감소시킨다고 발견되었다. 이론에 의해 속하길 바램이 없이, 마이크로에칭이 그렇지 않다면 보이딩의 원인이 될 시드 메탈라이제이션의 표면으로부터 메탈 옥사이드들을 효과적으로 없애면서, 동시에 UBM을 도금하기 위한 메탈(예컨대, 구리)의 새로운, 비산화층을 제공함으로써, UBM과 시드 메탈라이제이션간의 점착을 향상시킨다고 믿는다. 따라서, UBM 도금이 마이크로에칭 직후 실시되어서, 메탈 옥사이드들이 시드 메탈라이제이션의 표면상에 재형성될 기회가 없도록 하는 것이 바람직하다.
도 10의 방법은, 웨이퍼가 최종 린스후에 드라잉되지 않는다는 점에서 도 9에 묘사된 방법과 또한 상이하다. 그것보다, 솔더 도금(예컨대, SnCu를 사용하는)은 웨이퍼가 린싱된 직후 실시된다. 이론에 의해 속하길 바램이 없이, 드라잉 스텝을 피함으로써(및 특히, 웨이퍼가 드라잉되기 전에 도금 공정으로 진행함으로써) , 보이딩의 원인이 될 수 있는, 드라잉 동안의 메탈 옥사이드들의 형성이 방지된다고 믿는다.
도 10의 도금 공정이 무연 솔더를 구리 UBM에 도금하기 위해 사용된다면, 리플로우된 솔더 범프들내의 보이딩이 시각적으로 제거된다. 이 효과는 도 6의 정밀한 포커스의 x-레이에 의해 예시되고, 이는 도 10의 방법론에 따라 도금된 일련의 리플로우된 솔더 범프들을 취한 것이다. 보이는 바와 같이, x-레이에서 보이는 모든 11개의 솔더 범프들은 완벽하게 검고, 따라서 어떤 분간 가능한 보이딩의 완벽한 부재를 표시한다.
상기 지적된 바와 같이, 도 10에서 묘사된 방법에서, 솔더 도금은 UBM이 웨이퍼에 도금되고 웨이퍼가 린싱된 직후 실시되고, 따라서 종래 기술 방법으로부터의 전형적인 드라잉 스텝(도 9를 보라)이 제거된다. 그러나, 일부 환경들에서, 2개의 도금 공정들간에서 웨이퍼를 드라잉하는 것을 피하는 것이 불가능할 수도 있다(또는 웨이퍼가 드라잉되도록 허용하는). 예컨대, 도금 오퍼레이션들 둘 다를 동일한 위치에서, 또는 연속적인 공정의 부분들로서 실시하는 것이 불가능하다면 이러한 경우일 수 있다. 이러한 경우들에서, 도 10의 공정은 솔더 도금 전에 드라 잉된 웨이퍼를 마이크로에칭이 뒤따르는 옥시즌 애싱을 받음으로써 약간 변경될 수 있다. 이 변경된 공정이 리플로우된 솔더에서 일부 보이딩을 발생하도록 허용할 수 있어서, 도 10의 방법보다 바람직하지 않지만, 이 변경된 공정에 따라 만들어진 솔더 조인트내의 보이드들은 도 9에서 묘사된 타입의 종래 기술 공정들에서 전형적으로 발생하는 것들보다 전형적으로 작고, 따라서 일부 애플리케이션들에서 허용가능하다.
따라서, 본원의 설명들에 따라 달성될 수 있는 솔더 조인트 신뢰도의 향상들이 솔더 도금 공정에 선행된 공정 단계들로 다루어진다. 그러나, 솔더 조인트 신뢰도의 부가적인 향상들, 특히 무연 솔더들에 기초한 솔더 조인트들에 대해,이 솔더 플레이트 후, 솔더 리플로우 전에 발생하는 표준 시드 메탈라이제이션 에칭 공정들에 대한 변경들을 통해 가능하다. 표준 시드 메탈라이제이션 에칭 공정에 대한 이들 변경들은 그들 자체로 솔더 조인트 사용기간의 향상들을 초래하면서, 상술된 향상된 솔더 도금 공정들과 결합하여 사용되는 것이 바람직하다.
도 11은 시드 메탈라이제이션이 TiW상의 구리인, 시드 메탈라이제이션 에칭을 위해 사용된 종래 공정을 예시한다. 상기 공정은 도 9에서 기술된 타입과 같은 솔더 전기도금 공정 후, 그리고 포토레지스트가 벗겨진 후(예컨대, 도 20에 묘사된 타입의 구조 후)에 전형적으로 이용된다. 보이는 바와 같이, 공정의 시작에서, 웨이퍼가 탈이온화된 물로 린싱된다(101). 그 다음에, 시드 메탈라이제이션이 탄산 암모늄, 수산화암모늄, 및 아염소산나트륨의 희석된 수용성 용액을 사용하는 구리 에칭(103)을 받는다. 웨이퍼는 다시 탈이온화된 물로 린싱되고(105), 시드 메탈라이제이션은 과산화수소 수용액으로 TiW 에칭되며(107), 그 후 웨이퍼는 다시 탈이온화된 물로 린싱된다(109). 그 다음에 웨이퍼는 드라잉되고(111), 솔더 플럭스가 웨이퍼에 분배되고(113), 솔더가 리플로우된다(115). 그 다음에, 솔더 플럭스는 없애지고 웨이퍼는 드라잉된다.
이전에 지적된 바와 같이, 도 11의 공정 단계들이 뒤따른다면, 솔더는 리플로우 동안 구리 UBM을 완벽하게 웨팅하는데 종종 실패할 것이다. UBM이 구리 포스트의 형태라면, 도 7의 현미경으로 본 단면도에 의해 예시된 이 효과는 전형적으로 포스트의 측면들에서 가장 두드러질 것이다. 이론에 의해 속하길 바램이 없이, 무연 솔더는 선행한 과산화수소 TiW 에칭동안의 구리 옥사이드들의 두꺼운 층의 형성으로 인해 구리 UBM을 완벽하게 웨팅하지 않는다고 믿는다. 이 옥사이드 층은, 특히 UBM의 측면들상에서, 종종 솔더 플럭스에 의한 이후 처리에 의해 완벽하게 없애기에 두껍다. 이 옥사이드 층의 어떤 부분이라도 남는 결과로, UBM이 용해된 솔더에 의한 웨팅을 저항하도록 한다.
도 12는 본원의 설명에 따른 시드 메탈라이제이션 에칭 공정의 일 실시예를 예시한다. 도 11에 묘사된 방법으로, 이 공정은 솔더 전기도금(바람직하게 도 10의 방법에 따라) 후, 그리고 웨이퍼의 린싱(113)을 개시한 후에 전형적으로 이용된다. 이 공정의 여러 린싱 단계들에서, 웨이퍼는 탈이온화된 물로 린싱되는 것이 바람직하고, 공지된 클리너들 또는 용매들이 대신 사용될 수 있다.
그 다음에, 시드 메탈라이제이션이, 예컨대 탄산 암모늄, 수산화암모늄, 및 아염소산나트륨의 희석된 수용성 용액에 의한 처리를 수용할 수 있는 구리 에칭(133)을 받는다. 웨이퍼는 린싱되고(135), 시드 메탈라이제이션은 과산화수소 수용성 용액에 의한 것이 바람직한 TiW 에칭(137)을 받고, 그 후 웨이퍼는 한번 더 린싱된다(139). 그 다음에 웨이퍼는 마이크로에칭(141)을 받고, 그 후 한번 더 린싱된다(143). 그 다음에 웨이퍼는 드라잉되고(145), 솔더 플럭스가 도금된 솔더에 분배되며, 솔더는 리플로우된다(149). 그 다음에, 솔더 플럭스는 없애지고(151), 웨이퍼는 드라잉된다.
도 12에서 묘사된 방법은 TiW 에칭 및 이후 린싱 후에 마이크로에칭의 사용에서 도 11에서 묘사된 방법과 상이하다. 도 12의 시드 메탈라이제이션 에칭 공정이 솔더 리플로우 전에 사용될 때, 솔더는 도 8에 도시된 바와 같이 UBM을 완벽하게 웨팅한 것으로 발견된다(그 측면들을 포함하는). 이론에 의해 속하길 바램이 없이, 이는 UBM의 표면들, 특히 측면들로부터의 메탈 옥사이드들의 마이크로에칭에 의한 제거로부터의 결과인 것으로 믿고, 따라서 UBM의 표면들은 리플로우 동안 솔더 화합물에 의해 쉽게 웨팅된다. 결과로서, 솔더-구리 인터페이스의 표면 영역은 최대화되고, 솔더 조인트는 최적의 강도를 가지게 되며, 솔더 조인트의 사용기간은 최대화된다.
여러 해법들이 본원에서 기술된 방법들에 준하는 마이크로에칭을 수행하기 위해 사용될 수 있다. 용액은 산화제와 산의 수용액인 것이 바람직하고, 용액은 산화제와 산의 희석된 수용액인 것이 더 바람직하다. 마이크로에칭은 황산 내의 과황산나트륨의 희석된 수용성 용액인 것이 가장 바람직하고, 이는 이 용액이 구리가 다수의 제어가능한 수단에서 에칭되도록 허용하기 때문이다.
과황산나트륨의 사용이 본원에서 기술된 방법들에서 이용된 마이크로에칭 용액들에 바람직함에도, 여러 다른 산화제들이 본원에서 기술된 마이크로에칭 용액들에서 사용될 수 있다. 이들은 예컨대, 칼륨(potassium) 또는 과황산암모늄, 세륨 황산암모늄(cerric ammonium sulfate), 크로뮴산, 과산화수소, 아이오딘화칼륨(potassium iodide), 질산은, 아이오딘(iodine), 오존, 산소, 아산화질소, 및 염화제2철(ferric chloride)를 포함한다. 2개 이상의 이들 산화제들의 여러 조합들이 또한 사용될 수 있다.
유사하게, 황산의 사용이 본원에서 기술된 여러 방법들에서 이용된 마이크로에칭 용액들에 바람직함에도, 여러 다른 산들이 용액을 적합하게 산성으로 만들기 위해 또한 사용될 수 있다. 이들은 예컨대, 아세트산, 아디프산(adipic acid), 시트르산(citric acid), 폼산(formic acid), 젖산(lactic acid), 및 수산(oxalic acid)와 같은 유기산들, 및 질산(nitric acid), 염산(hydrochloric acid), 붕산(boric acid), 크로뮴산(chromic acid), 브롬화수소산, 사이안화수소산(hydrocyanic acid), 플루오린화수소산, 인산, 및 설폰산(sulfonic acid)와 같은 무기산들을 포함한다. 2개 이상의 이들 산들의 여러 조합들이 또한 사용될 수 있다.
본원에서 기술된 방법론들은 주석-납 솔더들(SnPb) 및 예컨대 SnPbAg, SnPbAgSb, 및 SnPbSb 솔더들과 같은 다른 납-기반 솔더들을 포함하는, 거의 어떤 타입의 솔더라도 수용하는 솔더 도금 및 시드 메탈라이제이션 에칭 오퍼레이션들에서 사용될 수 있다. 그러나, 이들 방법론들은 다수의 무연 솔더들에서 특히 많은 약점을 극복하기 위한 이들 방법론들의 능력으로 인해, 무연 솔더들과 결합하여 사용될 때 특히 유용하다. 본원에서 기술된 방법론들과 결합하여 사용돌 수 있는 무연 솔더들의 예들은, SnCu, SnAg, SnAgCu, SnBi, SnAgBi, SnCuNi,SnSb, 및 SnBiAgCu를 제한되지 않게 포함한다. 이들 솔더들 중, SnCu, SnAg, SnAgCu와의 본원에서 기술된 방법론들의 사용이 바람직하고, SnCu와의 이들 방법론들의 사용은 특히 바람직하다.
본원에서 공개된 솔더 전기도금 및 시드 메탈라이제이션 에칭 공정들은 구리 UBM들을 갖는 시스템들에 참조하여 기본적으로 기술되었다. 그러나, 이들 방법들의 각각은, 특히 니켈을 포함한 UBM들인, 다른 타입은 UBM들과 결합하여 또한 사용될 수 있고, 마이크로에칭으로서 희석된 니트릭 애시드를 사용하는 것이 바람직하다.
솔더를 다이에 전기도금하는 방법이 본원에서 제공된다. UBM 전기도금 전에 마이크로에칭을 이용하고, 종래 기술 공정들에서 전형적으로 발견되는, UBM 전기도금과 솔더 전기도금간의 드라잉 단계를 제거하는 상기 방법은, 무연 솔더 화합물들의 리플로우에 종종 수반되는 보이딩의 영향 범위를 감소시키고, 시드 메탈라이제이션과 UBM간에 더 강한 본딩을 확신한다고 발견된다. UBM을 에칭하는 방법이 또한 제공되고, 이는 이전 방법과 결합하거나 또는 단독으로 사용될 수 있다. 솔더 리플로우 전에 UBM의 마이크로에칭을 이용하는 이 방법은 UBM의 더 나은 웨팅을 촉 진한다고 발견되고, 이로 인해 더 큰 표면 영역에 미치고, 더 긴 평균 사용기간을 보이는 솔더 조인트를 초래한다.
본 발명의 상기 기술은 예시적인 것으로, 제한하도록 의도된 것이 아니다. 따라서, 여러 추가들, 대체들 및 변경들이 본 발명의 범위로부터 벗어나지 않고 상술된 실시예들에 대해 이루어질 수 있음이 인식된다. 따라서, 본 발명의 범위는 첨부된 청구항들을 참조하여 해석되어야 한다.

Claims (13)

  1. 솔더(solder)를 다이(die)에 도금하는 방법에 있어서,
    TiW를 포함하는 제1층과 구리를 포함하는 제2층을 포함하는 시드 메탈라이제이션(seed metallization;211)을 갖는 다이를 제공하는 단계;
    에칭된 시드 메탈라이제이션을 형성하기 위해, 상기 시드 메탈라이제이션(211)을 산(acid) 및 산화제(oxidizer)를 포함하는 용액으로 에칭하는 단계(137);
    언더 범프 메탈라이제이션(under bump metallization;UBM;215)을 상기 에칭된 시드 메탈라이제이션에 전기도금하는 단계(87)로서, 상기 UBM은 구리를 포함하는, 상기 전기도금 단계(87);
    무연 솔더(lead-free solder) 화합물(216)을 상기 UBM에 전기도금하는 단계(91); 및
    상기 다이를 과산화수소 용액을 포함하는 시드 메탈라이제이션 에칭에 노출하는 단계로서, 상기 에칭은 상기 시드 메탈라이제이션의 상기 에칭에 노출된 부분들을 본질적으로 완전히 제거하는 상기 노출단계를 포함하는, 도금 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 언더 범프 메탈라이제이션(UBM)을 에칭하는 방법에 있어서,
    시드 메탈라이제이션(211), 상기 시드 메탈라이제이션 상에 배치된 UBM(215), 및 상기 UBM 위에 배치된 무연 솔더 화합물(216)을 갖는 다이(201)를 제공하는 단계로서, 상기 시드 메탈라이제이션은 TiW와 구리를 포함하는 상기 다이 제공 단계;
    탄산암모늄, 수산화암모늄 및 아염소산나트륨의 수용성 혼합물을 포함하는 제1 용액으로 상기 시드 메탈라이제이션을 에칭하는 단계(137);
    과산화물을 포함하는 제2 용액으로 상기 시드 메탈라이제이션을 에칭하는 단계;
    상기 UBM을 산 및 산화제를 포함하는 희석된 용액으로 에칭하는 단계(141); 및
    상기 솔더 화합물을 리플로우하는 단계(149)를 포함하는, UBM 에칭 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 7 항에 있어서,
    상기 UBM은 구리를 포함하고, 상기 시드 메탈라이제이션은 TiW를 포함하는 제1층과 구리를 포함하는 제2층을 포함하는, UBM 에칭 방법.
  12. 제 7 항에 있어서,
    상기 UBM은 구리를 포함하고, 상기 용액은 상기 UBM의 표면으로부터 산화 구리를 제거하도록 이용되는, UBM 에칭 방법.
  13. 제 7 항에 있어서,
    상기 UBM은 황산과 과황산나트륨을 포함하는 희석된 수용액으로 에칭되는, UBM 에칭 방법.
KR1020057006148A 2002-10-09 2003-09-30 도금된 솔더의 보이딩 제거 방법 KR101037287B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/267,453 2002-10-09
US10/267,453 US6780751B2 (en) 2002-10-09 2002-10-09 Method for eliminating voiding in plated solder

Publications (2)

Publication Number Publication Date
KR20050062772A KR20050062772A (ko) 2005-06-27
KR101037287B1 true KR101037287B1 (ko) 2011-05-26

Family

ID=32068388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006148A KR101037287B1 (ko) 2002-10-09 2003-09-30 도금된 솔더의 보이딩 제거 방법

Country Status (8)

Country Link
US (1) US6780751B2 (ko)
EP (1) EP1552552A2 (ko)
JP (1) JP4866548B2 (ko)
KR (1) KR101037287B1 (ko)
CN (1) CN100342515C (ko)
AU (1) AU2003277128A1 (ko)
TW (1) TWI307533B (ko)
WO (1) WO2004034460A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018016723A1 (ko) * 2016-07-18 2018-01-25 엘비세미콘 주식회사 반도체 패키지 및 그 제조방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040112868A1 (en) * 2002-12-13 2004-06-17 Phipps Peter Beverley Powell Etchant solution for removing a thin metallic layer
JP4568719B2 (ja) * 2004-03-24 2010-10-27 コーア株式会社 電子部品
US20050245059A1 (en) * 2004-04-30 2005-11-03 Yuan Yuan Method for making an interconnect pad
TWI234248B (en) * 2004-09-06 2005-06-11 Advanced Semiconductor Eng Method for bonding flip chip on leadframe
TWI273639B (en) * 2005-10-13 2007-02-11 Advanced Semiconductor Eng Etchant and method for forming bumps
JP2007294899A (ja) * 2006-03-31 2007-11-08 Dowa Electronics Materials Co Ltd 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント
US7682961B2 (en) * 2006-06-08 2010-03-23 International Business Machines Corporation Methods of forming solder connections and structure thereof
US20080119056A1 (en) * 2006-11-16 2008-05-22 International Business Machines Corporation Method for improved copper layer etching of wafers with c4 connection structures
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
US7993971B2 (en) * 2007-12-28 2011-08-09 Freescale Semiconductor, Inc. Forming a 3-D semiconductor die structure with an intermetallic formation
KR100959606B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
US20100167466A1 (en) * 2008-12-31 2010-07-01 Ravikumar Adimula Semiconductor package substrate with metal bumps
JP2011023509A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置の製造方法、および、これに用いる半導体製造装置
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
CN103531529B (zh) * 2012-07-04 2016-02-03 颀邦科技股份有限公司 半导体工艺
CN103531491B (zh) * 2012-07-05 2017-04-12 颀邦科技股份有限公司 半导体工艺、半导体结构及其封装构造
KR102007780B1 (ko) 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
CN102915986B (zh) * 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9425064B2 (en) * 2012-12-18 2016-08-23 Maxim Integrated Products, Inc. Low-cost low-profile solder bump process for enabling ultra-thin wafer-level packaging (WLP) packages
EP2862959A1 (en) * 2013-10-21 2015-04-22 ATOTECH Deutschland GmbH Method of selectively treating copper in the presence of further metal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990068153A (ko) * 1998-01-30 1999-08-25 비센트 비.인그라시아 반도체 소자 상에 전도성 범프를 형성하는 방법
JP2000003925A (ja) 1998-06-16 2000-01-07 Nec Corp 半田バンプ用下地バリア膜を備えた半導体装置及びその製造方法
US6251501B1 (en) * 1999-03-29 2001-06-26 Delphi Technologies, Inc. Surface mount circuit device and solder bumping method therefor
US6555459B1 (en) * 1999-01-25 2003-04-29 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950623A (en) 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
US5162257A (en) 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
JPH06302607A (ja) * 1993-04-13 1994-10-28 Hitachi Ltd バンプ電極の形成方法およびそれを用いた半導体製造装置
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
WO2001063668A2 (en) * 2000-02-23 2001-08-30 Motorola, Inc., A Corporation Of The State Of Delaware Method of forming lead-free solder alloys by electrochemical deposition process
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990068153A (ko) * 1998-01-30 1999-08-25 비센트 비.인그라시아 반도체 소자 상에 전도성 범프를 형성하는 방법
JP2000003925A (ja) 1998-06-16 2000-01-07 Nec Corp 半田バンプ用下地バリア膜を備えた半導体装置及びその製造方法
US6555459B1 (en) * 1999-01-25 2003-04-29 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor device
US6251501B1 (en) * 1999-03-29 2001-06-26 Delphi Technologies, Inc. Surface mount circuit device and solder bumping method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018016723A1 (ko) * 2016-07-18 2018-01-25 엘비세미콘 주식회사 반도체 패키지 및 그 제조방법
US11127658B2 (en) 2016-07-18 2021-09-21 Lbsemicon Co., Ltd. Manufacturing method for reflowed solder balls and their under bump metallurgy structure
US11664297B2 (en) 2016-07-18 2023-05-30 Lbsemicon Co., Ltd. Manufacturing method for reflowed solder balls and their under bump metallurgy structure

Also Published As

Publication number Publication date
WO2004034460A3 (en) 2004-06-03
JP2006502582A (ja) 2006-01-19
EP1552552A2 (en) 2005-07-13
CN1689150A (zh) 2005-10-26
CN100342515C (zh) 2007-10-10
AU2003277128A1 (en) 2004-05-04
KR20050062772A (ko) 2005-06-27
US20040072416A1 (en) 2004-04-15
JP4866548B2 (ja) 2012-02-01
US6780751B2 (en) 2004-08-24
TWI307533B (en) 2009-03-11
WO2004034460A2 (en) 2004-04-22
TW200421495A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
KR101037287B1 (ko) 도금된 솔더의 보이딩 제거 방법
KR100636722B1 (ko) 반도체 장치 및 그 제조 방법
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
EP0815593B1 (en) Solder bump fabrication methods and structure including a titanium barrier layer
JP2001345336A (ja) 半導体装置の作製方法と、それに用いられる配線部材
JPWO2002062117A1 (ja) 電子部品の接合方法
US20030157438A1 (en) Bump forming process
KR20020060307A (ko) 솔더 범프의 형성 방법
JP2009231682A (ja) 半導体装置およびその製造方法
JP4703835B2 (ja) アンダーバンプメタル、半導体装置用バンプ、導電性ボール付半導体装置
JP2001352005A (ja) 配線基板および半導体装置
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
JP4157693B2 (ja) 半導体装置及びその製造方法
EP2416634A1 (en) Method to form solder deposits on substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee