KR101026041B1 - 도전성 비아 형성방법 - Google Patents

도전성 비아 형성방법 Download PDF

Info

Publication number
KR101026041B1
KR101026041B1 KR1020080085467A KR20080085467A KR101026041B1 KR 101026041 B1 KR101026041 B1 KR 101026041B1 KR 1020080085467 A KR1020080085467 A KR 1020080085467A KR 20080085467 A KR20080085467 A KR 20080085467A KR 101026041 B1 KR101026041 B1 KR 101026041B1
Authority
KR
South Korea
Prior art keywords
conductive paste
sheet
hole
conductive
magnetic field
Prior art date
Application number
KR1020080085467A
Other languages
English (en)
Other versions
KR20100026452A (ko
Inventor
김용석
오용수
장병규
이택정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080085467A priority Critical patent/KR101026041B1/ko
Publication of KR20100026452A publication Critical patent/KR20100026452A/ko
Application granted granted Critical
Publication of KR101026041B1 publication Critical patent/KR101026041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 도전성 비아 형성방법에 관한 것으로서, 본 발명의 일 실시 형태는 시트를 마련하여 상기 시트의 두께 방향으로 관통홀을 형성하는 단계와, 상기 관통홀에 자성 물질을 구비하는 도전성 페이스트를 상기 관통홀이 모두 충진되지 않는 범위에서 충진하는 단계 및 상기 도전성 페이스트가 자기력에 의해 이동되도록 상기 도전성 페이스트에 자기장을 인가하여 상기 관통홀에서 상기 도전성 페이스트가 충진되지 영역을 상기 도전성 페이스트로 충진하는 단계를 포함하는 도전성 비아 형성방법을 제공한다.
본 발명에 따르면, 충진 밀도가 향상된 도전성 비아 형성방법을 얻을 수도 있다. 도전성 비아의 충진 밀도가 향상됨에 따라, 이를 사용한 다층 기판의 전기적 특성은 향상되며 불량률은 저감될 수 있다.
도전성 비아, 비아홀, via, 자기장, 세라믹, 그린 시트

Description

도전성 비아 형성방법 {Method for forming conductive via}
본 발명은 도전성 비아 형성방법에 관한 것으로서, 더욱 상세하게는, 상대적으로 두꺼운 시트에서 충진 밀도가 향상될 수 있는 도전성 비아 형성방법에 관한 것이다.
일반적으로, 다층 세라믹 기판은 반도체 IC 칩과 같은 능동 소자와 캐패시터, 인덕터 및 저항과 같은 수동소자를 복합화한 부품으로 사용되거나, 또는 단순한 반도체 IC 패키지로 사용되고 있다. 구체적인 사용 예로서, PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등을 들 수 있다. 이러한 다층 세라믹 기판의 층 간의 전기적 연결을 위해서 일반적으로 도전성 비아 구조가 채용된다.
일반적으로, 도전성 비아를 형성하는 공정으로 세라믹 그린 시트의 관통홀에 도전성 페이스트를 인쇄하는 스크린 인쇄법이 이용되며, 세라믹 그린 시트의 두께가 얇은 경우에는 관통홀에 충진되는 도전성 페이스트의 밀도가 비교적 높다. 그러나, 세라믹 그린 시트의 두께가 상대적으로 두꺼운 경우에는 충진 밀도가 높지 않 다. 도 1은 종래 기술에 따른 도전성 비아 형성방법의 일 공정을 설명하기 위한 단면도이다. 도 1을 참조하면, 캐리어 시트(102)에 접합 된 세라믹 그린 시트(100)의 관통홀에 스퀴즈(111)를 사용하여 도전성 페이스트(101a, 101b, 101c)를 채워 넣을 경우, 도전성 페이스트(101a, 101b, 101c)는 상부 또는 하부에서 덜 채워지거나, 상부 및 하부 모두에서 덜 채워질 수 있다. 이러한 미충진 현상은 세라믹 그린 시트(100)의 두께가 두꺼워질수록 더욱 두드러지게 된다.
도 1에 도시된 바와 같이, 관통홀에 도전성 페이스트가 덜 충진 됨에 따라, 상기 세라믹 그린 시트(100)를 다층 세라믹 기판에 사용 시, 층간의 전기적 연결이 부실하여 불량을 야기할 수 있으며, 특히, 상대적으로 두꺼운 다층 세라믹 기판이 요구되는 프로브 기판에서는 이러한 문제가 더욱 커지게 된다. 따라서, 당 기술 분야에서는 다층 기판에서 층간의 전기적 연결을 제공하는 도전성 비아의 충진 밀도를 향상시킬 수 있는 방안이 요구된다.
본 발명의 일 목적은 충진 밀도가 향상된 도전성 비아 형성방법을 제공하는 데에 있다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,
시트를 마련하여 상기 시트의 두께 방향으로 관통홀을 형성하는 단계와, 상기 관통홀에 자성 물질을 구비하는 도전성 페이스트를 상기 관통홀이 모두 충진되지 않는 범위에서 충진하는 단계 및 상기 도전성 페이스트가 자기력에 의해 이동되도록 상기 도전성 페이스트에 자기장을 인가하여 상기 관통홀에서 상기 도전성 페이스트가 충진되지 영역을 상기 도전성 페이스트로 충진하는 단계를 포함하는 도전성 비아 형성방법을 제공한다.
본 발명의 실시 형태에 따르면, 상기 도전성 페이스트에 자기장을 인가하는 단계는 상기 관통홀의 상부 및 하부 중 적어도 하나에 자석을 배치하는 단계를 구비할 수 있으며, 상기 관통홀의 상부 및 하부 모두에 배치하는 것이 더욱 바람직하다. 이 경우, 상기 관통홀의 상부 및 하부에 각각 배치된 자석은 서로 다른 극성을 가질 수 있다.
본 발명의 실시 형태에 따르면, 상기 관통홀에서 상기 도전성 페이스트가 충진되지 않은 영역은 상기 도전성 페이스트의 상부 및 하부 중 적어도 하나에 형성 될 수 있다.
본 발명의 실시 형태에 따르면, 상기 도전성 페이스트에 자기장을 인가하는 단계는, 상기 관통홀에서 상기 도전성 페이스트가 충진되지 않은 영역에 초전도 물질을 형성하는 단계 및 상기 초전도 물질에 의해 자기장이 형성될 수 있는 온도로 상기 초전도 물질을 유지시키는 단계를 구비할 수 있다. 이 경우, 상기 초전도 물질에 의해 자기장이 형성될 수 있는 온도는 20 ~ 80K일 수 있다.
본 발명의 실시 형태에 따르면, 상기 도전성 페이스트는 Ag, Cu, Au, Ni, Ti 및 탄소나노튜브로 구성된 그룹으로부터 선택된 하나의 물질을 포함할 수 있다.
본 발명의 실시 형태에 따르면, 상기 시트는 자성 물질을 가질 수 있다.
본 발명의 실시 형태에 따르면, 상기 시트는 세라믹 시트일 수 있다.
본 발명의 실시 형태에 따르면, 상기 시트의 두께는 3 ~ 7㎜일 수 있다.
본 발명의 실시 형태에 따르면, 상기 도전성 페이스트에 자기장을 인가하는 단계 전에 상기 시트 및 상기 도전성 페이스트를 소성 하는 단계를 더 포함할 수 있다.
본 발명의 실시 형태에 따르면, 상기 도전성 페이스트에 자기장을 인가하는 단계 후에 상기 시트 및 상기 도전성 페이스트를 소성 하는 단계를 더 포함할 수 있다.
한편, 본 발명의 다른 실시 형태에 따르면,
시트를 마련하여 상기 시트의 두께 방향으로 관통홀을 형성하는 단계와, 상기 관통홀에 자성 물질을 구비하는 도전성 페이스트를 상기 관통홀이 모두 충진되지 않는 범위에서 충진하는 단계와, 상기 관통홀에서 상기 도전성 페이스트가 충진되지 영역에 도전성 폴리머, 탄소나노튜브 및 용매를 구비하는 복합재료를 형성하는 단계 및 상기 도전성 페이스트 및 복합재료에 자기장을 인가하는 단계를 포함하는 도전성 비아 형성방법을 제공한다.
본 발명에 따르면, 충진 밀도가 향상된 도전성 비아 형성방법을 얻을 수도 있다. 도전성 비아의 충진 밀도가 향상됨에 따라, 이를 사용한 다층 기판의 전기적 특성은 향상되며 불량률은 저감될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동 일한 요소이다.
도 2a 내지 2d와 도 3은 본 발명의 일 실시 형태에 따른 도전성 비아 형성방법을 나타내는 공정별 단면도이다. 우선, 도 2a에 도시된 바와 같이, 시트(200)를 마련하여 상기 시트(200)의 두께 방향으로 관통홀(H)을 형성한다. 상기 시트(200)는 세라믹 다층 기판 등에 사용되는 세라믹 그린 시트가 채용되며, 이 경우, 도시하지는 않았으나, 상기 시트(200)와 캐리어 필름이 접합 되어 있을 수 있다. 상기 시트(200)가 세라믹 그린 시트일 경우, 닥터 블레이드 공정 등을 사용하여 형성할 수 있으며, 구체적으로, 글라스와 세라믹 필러의 혼합물로 이루어진 슬러리를 캐리어 필름에 캐스팅하여 얻어질 수 있다. 예를 들면, 글라스 성분으로는 SiO2, B2O3, CaO, MgO 등을 포함할 수 있으며, 세라믹 필러는 알루미나(Al2O3) 혹은 Ba계, Bi계 세라믹이나 등을 원하는 유전 특성에 따라 적절히 사용할 수 있다.
특히, 본 실시 형태의 경우, 후술할 바와 같이, 상기 시트(200)가 자성을 갖는 세라믹이나 금속 등을 구비할 수도 있다. 다만, 상기 시트(200)는 세라믹 그린 시트로만 제한되는 것은 아니며, 도전성 비아가 요구되는 다양한 기판(PCB, 글라스, 실리콘 기판 등)을 사용할 수 있다. 한편, 상기 시트(200)의 두께(t)는 3 ~ 7㎜ 범위를 가질 수 있다. 이는 프로브 기판 등에 사용하기 위해 상대적으로 두꺼운 것으로서, 상기 시트(200)의 두께(t)가 두껍더라도 후술할 공정에 의해 관통홀(H) 에 충진 되는 도전성 비아의 밀도가 충분히 확보될 수 있다.
상기 관통홀(H)은 다층 기판에서 층간의 전기적 연결을 위한 도전성 비아를 형성하기 위한 것으로서, 도 2a에서는 설명의 편의를 위해 하나만 도시하였으나, 필요에 따라 적절한 개수로 형성될 수 있다. 상기 관통홀(H)을 형성하기 위해 CO2 레이저 등을 이용하거나 기계적 펀칭 수단을 이용할 수 있으며, 두 가지 수단을 모두 이용할 수도 있을 것이다. 레이저를 이용하여 관통홀(H)을 형성하는 경우, 도 2a에 도시된 것과는 달리 관통홀(H)의 단면의 폭이 하부로 갈수록 좁아지는 형상, 즉, 테이퍼(taper) 형상을 가질 수 있다.
다음으로, 도 2b에 도시된 바와 같이, 상기 시트(200)의 관통홀에 도전성 페이스트(201)를 충진한다. 본 단계의 경우, 상기 시트(200)의 관통홀을 제외한 영역에 마스크(210)을 형성한 후 스퀴즈(211)로 도전성 페이스트(201)를 인쇄함으로써 실행될 수 있다. 상기 시트(200)가 상대적으로 두꺼울 경우, 상기 도전성 페이스트(201)는 관통홀을 모두 충진하지 못하게 되어 미충진 영역이 생길 수 있다. 도 2b에서는 미충진 영역이 도전성 페이스트(201)의 상부에 형성되어 있으나, 공정 조건 등에 따라 미충진 영역은 다양하게 나타날 수 있다.
상기 도전성 페이스트(201)는 도전성 물질과 글라스가 혼합된 것으로서, 이 후 공정에서 소성 되어 도전성 비아가 될 수 있으며, 이와 달리, 후속 자기장 인가 공정 후에 상기 도전성 페이스트(201)를 소성 할 수도 있다. 이 경우, 상기 도전성 물질로는 Ag, Cu, Au, Ni, Ti, 탄소나노튜브 등을 사용할 수 있다. 본 실시 형태의 경우, 상기 도전성 페이스트(201)에는 도 2b에서 점으로 표기한 바와 같이 자성 물질이 포함되며, 이는, 상기 도전성 페이스트(201)에 자기장을 인가하여 미충진 영역을 충진 시키기 위한 것으로서, 상기 자성 물질로는 Fe, Ni, Co 등의 금속이나 자성을 갖는 세라믹 물질 등을 예로 들 수 있다.
다음으로, 상기 도전성 페이스트(201)에 자기장을 인가한다. 도 2c에 도시된 바와 같이, 자기장 인가를 위해 상기 도전성 페이스트(201)의 미충진 영역 상부에 자석(202)을 배치할 수 있다. 상기 자석(202)은 영구 자석이나 전자석 등 자기장을 인가할 수 있는 다양한 수단을 이용할 수 있으며, 후술할 바와 같이, 자석이 아닌 초전도 물질을 이용할 수도 있다. 자성 물질을 갖는 상기 도전성 페이스트(201)에 자기장이 인가됨에 따라 상기 자성 물질은 자기장의 방향을 따라 정렬하며, 상기 도전성 페이스트(201)에는 상기 자석(202)을 향하는 방향으로 응력(자기력)이 작용한다. 이에 따라, 상기 도전성 페이스트(201)는 관통홀의 미충진 영역에까지 충진될 수 있다. 즉, 관통홀 내부에서 상기 도전성 페이스트(201)는 고르게 분포될 수 있으며, 상기 도전성 페이스트(201)가 시트(200)의 관통홀에 모두 충진 상태는 도 2d에 도시되어 있다.
도전성 페이스트(201)가 충진된 상태의 시트(200)를 소성 하여 도전성 비아가 얻어질 수 있으며, 상기 시트(200)를 여러 장 적층한 후 소성 하여 다층 기판을 얻을 수도 있다. 이렇게 얻어진 다층 기판은 LTCC 기판 등으로 사용될 수 있으며, 도전성 비아의 충진 밀도가 향상되어 전기적 특성이 우수하다. 이 경우, 상술한 바와 같이, 상대적으로 두꺼운 프로브 기판 등에 사용할 경우 전기적 특성 향상 효과는 더욱 두드러질 수 있다.
한편, 본 실시 형태에서는 상기 자석(202)을 하나만 사용하였으나, 이와 달리, 2개의 자석을 배치할 수도 있다. 즉, 도 3에 도시된 바와 같이, 상기 도전성 페이스트(201)의 상부 및 하부에 각각 자석(202, 203)을 배치할 경우, 하부의 미충진 영역까지 제거될 수 있으며, 하부에 미충진 영역이 없었던 경우라도 도전성 페이스트(201)의 양 방향으로 응력을 작용시킴으로써 충진 밀도를 더욱 향상시킬 수 있다. 이를 위해, 상기 2개의 자석(202, 203)은 서로 다른 극성을 갖는 것이 바람직하다.
도 4a 내지 4c는 본 발명의 다른 실시 형태에 따른 도전성 비아 형성방법을 나타내는 공정별 단면도이다. 우선, 도 4a에 도시된 바와 같이, 시트(300)의 관통홀에 자성 물질을 구비하는 도전성 페이스트(301)를 상기 관통홀을 모두 충진하지는 않는 범위에서 충진한다. 이 경우, 상기 시트(300) 및 도전성 페이스트(301)는 도 2에서 설명한 것과 동일하다. 본 실시 형태의 경우, 이전 실시 형태와 자기장 인가 수단에 차이가 있다. 즉, 도 4b에 도시된 바와 같이, 상기 도전성 페이스트(301)가 미충진된 영역에 초전도 물질(302)을 형성한다.
상기 초전도 물질(302)은 Nb-Ti, Nb-Zr, Nb-Sn, V-Ga, Y-Ba-Cu-O 등의 금속 합금이나 세라믹 산화물을 슬러리 상태로 만들어 스크린 인쇄, 스퍼터링, 스프레이 등의 공정으로 형성될 수 있다. 이렇게 형성된 초전도 물질(302)을 초저온 상태, 예컨대, 20 ~ 80K의 온도 조건으로 유지시킬 경우, 자기장이 형성될 수 있으며, 이에 따라, 상기 도전성 페이스트(301)에 자기장이 인가되어, 도 4c에 도시된 바와 같이, 상기 도전성 페이스트(301)는 시트(300)의 관통홀에 모두 충진될 수 있다. 이 경우, 도전성 페이스트(301)에 의해 외부로 밀려난 초전도 물질(302)은 블로잉(blowing) 등의 적절한 공정으로 제거될 수 있다.
도 5a 및 5b는 본 발명의 또 다른 실시 형태에 따른 도전성 비아 형성방법을 나타내는 공정별 단면도이다. 본 실시 형태의 경우, 도 5a에 도시된 바와 같이, 시트(400)의 관통홀을 일부 미충진 하도록 도전성 페이스트(401)가 충진되며, 미충진 영역에는 상기 도전성 페이스트(401)에 복합재료(402)를 형성한다. 상기 복합재료(402)는 도전성 폴리머, 탄소나노튜브 및 용매를 구비하며, 자석(403, 404)이 그 상부 및 하부에 배치될 경우, 상기 도전성 페이스트(401)에 더욱 강한 자기장을 인가할 수 있다. 이 경우, 도 5b에 도시된 바와 같이, 상기 복합재료(402)는 도전성 비아 구조로 남아 있을 수 있으며, 상기 도전성 페이스트(401)는 작용되는 자기력 에 의해 상기 시트(400)의 관통홀에 골고루 분포될 수 있다. 한편, 상기 복합재료(402)는 상기 미충진 영역에만 형성되지 않고, 도전성 페이스트(401) 재료 자체로 형성할 수도 있다.
도 6은 도 3에서 변형된 실시 형태에 따른 도전성 비아 형성방법을 나타내는 단면도이다. 도 6을 참조하면, 본 실시 형태의 경우, 시트(500)의 관통홀을 일부 미충진하도록 자성 물질을 구비하는 도전성 페이스트(501)를 충진하며, 미충진된 영역이 없어지도록 상기 도전성 페이스트(501)에 자기장을 인가하기 위한 수단으로 자석(502, 503)을 배치하는 점에서, 도 3의 실시 형태와 동일하다. 도 3의 경우와 다른 점은 상기 시트(500)에 자성 물질이 포함된다는 점이다. 상기 시트(500)에 자성 물질이 포함될 경우, 상기 시트(500)도 자기장에 의한 영향을 받으며, 이에 의해, 상기 도전성 페이스트(501)에 자기력이 보다 고르게 작용할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 종래 기술에 따른 도전성 비아 형성방법의 일 공정을 설명하기 위한 단면도이다.
도 2a 내지 2d와 도 3은 본 발명의 일 실시 형태에 따른 도전성 비아 형성방법을 나타내는 공정별 단면도이다.
도 4a 내지 4c는 본 발명의 다른 실시 형태에 따른 도전성 비아 형성방법을 나타내는 공정별 단면도이다.
도 5a 및 5b는 본 발명의 또 다른 실시 형태에 따른 도전성 비아 형성방법을 나타내는 공정별 단면도이다.
도 6은 도 3에서 변형된 실시 형태에 따른 도전성 비아 형성방법을 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
200: 시트 201: 도전성 페이스트
202, 203: 자석 210: 마스크
211: 스퀴즈 302: 초전도 물질
402: 복합재료

Claims (14)

  1. 자성물질을 포함하는 시트를 마련하여 상기 시트의 두께 방향으로 관통홀을 형성하는 단계;
    상기 관통홀에 자성 물질을 포함하는 도전성 페이스트를 상기 관통홀이 모두 충진되지 않는 범위에서 충진하는 단계; 및
    상기 도전성 페이스트가 자기력에 의해 이동되도록 상기 시트에 자기장을 인가하여 상기 관통홀에서 상기 도전성 페이스트가 충진되지 않은 영역을 상기 도전성 페이스트로 충진하는 단계;
    를 포함하는 도전성 비아 형성방법.
  2. 제1항에 있어서,
    상기 도전성 페이스트에 자기장을 인가하는 단계는 상기 관통홀의 상부 및 하부 중 적어도 하나에 자석을 배치하는 단계를 구비하는 것을 특징으로 하는 도전성 비아 형성방법.
  3. 제2항에 있어서,
    상기 도전성 페이스트에 자기장을 인가하는 단계는 상기 관통홀의 상부 및 하부에 각각 자석을 배치하는 단계를 구비하는 것을 특징으로 하는 도전성 비아 형성방법.
  4. 제3항에 있어서,
    상기 관통홀의 상부 및 하부에 각각 배치된 자석은 서로 다른 극성을 갖는 것을 특징으로 하는 도전성 비아 형성방법.
  5. 제1항에 있어서,
    상기 관통홀에서 상기 도전성 페이스트가 충진되지 않은 영역은 상기 도전성 페이스트의 상부 및 하부 중 적어도 하나에 형성된 것을 특징으로 하는 도전성 비아 형성방법.
  6. 시트를 마련하여 상기 시트의 두께 방향으로 관통홀을 형성하는 단계;
    상기 관통홀에 자성 물질을 포함하는 도전성 페이스트를 상기 관통홀이 모두 충진되지 않는 범위에서 충진하는 단계;
    상기 관통홀에서 상기 도전성 페이스트가 충진되지 않은 영역에 초전도 물질을 형성하는 단계;
    상기 초전도 물질에 의해 자기장이 형성될 수 있는 온도로 상기 초전도 물질을 유지시키는 단계; 및
    상기 초전도 물질에 의해 형성된 자기장에 의하여 상기 도전성 페이스트가 이동하여 상기 관통홀에서 상기 도전성 페이스트가 충진되지 않은 영역을 상기 도전성 페이스트로 충진하는 단계;
    를 포함하는 것을 특징으로 하는 도전성 비아 형성방법.
  7. 제6항에 있어서,
    상기 초전도 물질에 의해 자기장이 형성될 수 있는 온도는 20 ~ 80K인 것을 특징으로 하는 도전성 비아 형성방법.
  8. 제1항에 있어서,
    상기 도전성 페이스트는 Ag, Cu, Au, Ni, Ti 및 탄소나노튜브로 구성된 그룹으로부터 선택된 하나의 물질을 포함하는 것을 특징으로 하는 도전성 비아 형성방법.
  9. 삭제
  10. 제1항에 있어서,
    상기 시트는 세라믹 시트인 것을 특징으로 하는 도전성 비아 형성방법.
  11. 제1항에 있어서,
    상기 시트의 두께는 3 ~ 7㎜ 인 것을 특징으로 하는 도전성 비아 형성방법.
  12. 제1항에 있어서,
    상기 도전성 페이스트에 자기장을 인가하는 단계 전에 상기 시트 및 상기 도전성 페이스트를 소성 하는 단계를 더 포함하는 것을 특징으로 하는 도전성 비아 형성방법.
  13. 제1항에 있어서,
    상기 도전성 페이스트에 자기장을 인가하는 단계 후에 상기 시트 및 상기 도전성 페이스트를 소성 하는 단계를 더 포함하는 것을 특징으로 하는 도전성 비아 형성방법.
  14. 시트를 마련하여 상기 시트의 두께 방향으로 관통홀을 형성하는 단계;
    상기 관통홀에 자성 물질을 구비하는 도전성 페이스트를 상기 관통홀이 모두 충진되지 않는 범위에서 충진하는 단계;
    상기 관통홀에서 상기 도전성 페이스트가 충진되지 않은 영역에 도전성 폴리머, 탄소나노튜브 및 용매를 구비하는 복합재료를 형성하는 단계; 및
    상기 도전성 페이스트 및 복합재료에 자기장을 인가하는 단계;
    를 포함하는 도전성 비아 형성방법.
KR1020080085467A 2008-08-29 2008-08-29 도전성 비아 형성방법 KR101026041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085467A KR101026041B1 (ko) 2008-08-29 2008-08-29 도전성 비아 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085467A KR101026041B1 (ko) 2008-08-29 2008-08-29 도전성 비아 형성방법

Publications (2)

Publication Number Publication Date
KR20100026452A KR20100026452A (ko) 2010-03-10
KR101026041B1 true KR101026041B1 (ko) 2011-03-30

Family

ID=42177782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085467A KR101026041B1 (ko) 2008-08-29 2008-08-29 도전성 비아 형성방법

Country Status (1)

Country Link
KR (1) KR101026041B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140027798A (ko) 2012-08-27 2014-03-07 에스케이하이닉스 주식회사 스크린 프린팅을 이용한 배선 형성방법
KR102152875B1 (ko) * 2014-02-05 2020-09-07 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR101964911B1 (ko) * 2017-08-23 2019-04-02 에스케이씨 주식회사 도전 자성 복합 시트 및 안테나 소자의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508610A (ja) * 1994-01-27 1996-09-10 ロックタイト（アイルランド）リミテッド ２つの導体セットの間に異方性電導性の通路及び結合体を提供する組成物と方法
JP2000252600A (ja) * 1999-02-26 2000-09-14 Jsr Corp 回路基板およびその製造方法
JP2002110442A (ja) * 2000-10-02 2002-04-12 Koa Corp 積層チップシートにおける導通孔形成方法、積層チップ部品の製造方法及び積層チップ部品
JP2005026304A (ja) 2003-06-30 2005-01-27 Tdk Corp インダクタ内蔵基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508610A (ja) * 1994-01-27 1996-09-10 ロックタイト（アイルランド）リミテッド ２つの導体セットの間に異方性電導性の通路及び結合体を提供する組成物と方法
JP2000252600A (ja) * 1999-02-26 2000-09-14 Jsr Corp 回路基板およびその製造方法
JP2002110442A (ja) * 2000-10-02 2002-04-12 Koa Corp 積層チップシートにおける導通孔形成方法、積層チップ部品の製造方法及び積層チップ部品
JP2005026304A (ja) 2003-06-30 2005-01-27 Tdk Corp インダクタ内蔵基板およびその製造方法

Also Published As

Publication number Publication date
KR20100026452A (ko) 2010-03-10

Similar Documents

Publication Publication Date Title
KR0153039B1 (ko) 회로기판 및 그 제조방법
JP2011009786A (ja) 多層配線基板及びその製造方法
US20060234021A1 (en) Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same
KR101026041B1 (ko) 도전성 비아 형성방법
JP2002520878A (ja) 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
JP2004172561A (ja) セラミック多層基板及びその製造方法
JP2007019495A (ja) 改良型の電極、内層、キャパシタ、電子デバイス、およびその作成方法
US8053682B2 (en) Multilayer ceramic substrate
US20090294167A1 (en) Multilayer wiring board
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP3554171B2 (ja) 回路基板の製造方法
JP2933463B2 (ja) セラミック多層配線基板及びその製造方法
KR20070081223A (ko) 안테나가 내장된 저온 동시소성 세라믹 다층기판
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP5397742B2 (ja) 多層セラミック基板および電子部品
JP4071908B2 (ja) 多層配線基板およびその製造方法
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법
KR100992273B1 (ko) 다층 세라믹 기판
JP2007329355A (ja) 突起状電極付き多層セラミック電子部品およびその製造方法
KR20050066372A (ko) 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법
JP2006032442A (ja) 多層基板及びその製造方法
JP3905991B2 (ja) ガラスセラミック配線基板
JP2006041241A (ja) セラミック配線基板
JP5046099B2 (ja) 多層セラミックス基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee