KR20050066372A - 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 - Google Patents

이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 Download PDF

Info

Publication number
KR20050066372A
KR20050066372A KR1020030097648A KR20030097648A KR20050066372A KR 20050066372 A KR20050066372 A KR 20050066372A KR 1020030097648 A KR1020030097648 A KR 1020030097648A KR 20030097648 A KR20030097648 A KR 20030097648A KR 20050066372 A KR20050066372 A KR 20050066372A
Authority
KR
South Korea
Prior art keywords
green sheet
dielectric
capacitor
conductive material
built
Prior art date
Application number
KR1020030097648A
Other languages
English (en)
Other versions
KR100566052B1 (ko
Inventor
박성대
유명재
강남기
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020030097648A priority Critical patent/KR100566052B1/ko
Publication of KR20050066372A publication Critical patent/KR20050066372A/ko
Application granted granted Critical
Publication of KR100566052B1 publication Critical patent/KR100566052B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법에 관한 것으로, 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율을 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고, 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써, 소자의 소형화가 가능한 효과가 있다.

Description

이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 {Built-in capacitor using dissimilar dielectrics and method of manufacturing the same}
본 발명은 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율를 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고, 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써, 소자의 소형화가 가능한 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법에 관한 것이다.
일반적으로, 저온 소성 다층 세라믹 회로 기판은 은, 금, 구리와 같은 낮은 융점을 가진 전도성 금속을 사용할 수 있는 장점을 가지고 있다.
또한, 저온 소성 다층 세라믹 회로 기판은 1000℃이하의 온도에서 소성되는 유리-세라믹 복합재를 주원료로 만들어져 낮은 열팽창계수를 가지며, 이는 실리콘(Si)이나 갈륨 비소(GaAs) 디바이스의 열팽창 계수와 유사한 값이기 때문에, 집적회로의 패키지 기판으로 사용이 가능하다.
또한, 저항, 캐패시터, 인덕터 등의 수동소자를 그린시트 적층 기술로 내장할 수 있는 장점을 가지고 있어, 납땜 작업이 불필요하므로 신뢰성이 우수하다.
특히, 내장형 세라믹 캐패시터는 저온 소성 세라믹 회로 기판용으로 제조되어, 고주파 모듈에 적용되고 있다.
이런, 고주파 모듈용 내장형 세라믹 캐패시터를 제조하기 위해서는, 먼저, 그린시트를 만들어야 한다.
그린시트는 유리-세라믹 복합재의 분말과 유기바인더, 용제, 분산제 등을 혼합하여 슬러리를 생성하고, 이 슬러리를 테이프 캐스터에 통과시켜, 성형 및 건조시킴으로써 만들어진다.
그 후, 상기 그린시트의 상부에 은과 금 등의 전도성 금속분말, 유기바인더, 용제와 유리재 분말 등을 혼합하여 제조된 전도성 페이스트를 스크린 인쇄한다.
여기서, 스크린 인쇄법은 패턴이 형성되어 있는 스크린 마스크 상부를 페이스트가 지나면서 패턴 부위로만 페이스트가 빠져나옴으로써, 원하는 전극 패턴을 그린시트 상부에 인쇄하는 방법이다.
이와 같이, 전도성 페이스트를 각각의 그린시트에 교번되도록 인쇄한 후, 각각의 그린시트를 적층하고 소성하면, 캐패시터가 내장된 세라믹 패키지 기판이 만들어진다.
물론, 각 그린시트들은 미리 천공되어 전도성 페이스트로 채워진 비아(Via)에 의해, 적층된 각각의 그린시트들이 전기적으로 연결될 수 있다.
이러한, 그린시트 자체를 유전층으로 이용하는 방법은 주로 저온소성 세라믹의 낮은 유전율을 이용하기 위한 것으로, 그린시트 상부에 전도성 페이스트로 인쇄된 두 개의 전극을 복수로 상호 교번되게 인쇄하여 원하는 용량만큼의 캐패시터를 만들 수 있다.
또한, 내장형 세라믹 캐패시터를 제조하는 두 번째 방법으로, 그린시트 상부에 유전체 페이스트를 이용하여 유전체층을 형성하는 방법이 있다.
이 방법은, 우선, 전도성 페이스트를 그린시트 상부에 인쇄하고, 건조시켜 하부전극을 형성한 다음, 상기 하부전극 상부에 유전체 페이스트를 인쇄한다.
이 때, 원하는 용량을 얻기 위해 유전체의 인쇄 두께 또는 횟수를 조절한다.
그 다음, 건조 후에, 상부 전극을 인쇄하면, 캐패시터 구조가 만들어지며, 인쇄가 완료된 시트를 다른 층의 그린시트와 함께 적층하여 내장시킨 후 소성하면 또 다른 형태의 내장형 캐패시터가 완성된다.
전술된 두 가지 내장형 캐패시터의 제조방법은 고정전용량의 캐패시터를 내장하기에 어려움이 있다.
먼저, 그린시트 자체를 이용하는 방법은 전극의 크기를 넓혀야 고정전용량의 캐패시터를 제조할 수 있기 때문에, 소자를 소형화시킬 수 없게 된다.
이에 대한 해결책으로, 고유전율을 가진 재료를 그린시트로 제작하여 이종 적층체를 구현하는 방법이 시도되고 있으나, 수축율 및 열팽창계수의 불일치에 의해 휨이나 소성밀도의 저하 등이 발생하여 안정된 특성을 얻기가 힘들다.
또한, 이종 유전체층을 효과적으로 활용하지 못하면 불필요한 영역의 손실이 많아진다.
그리고, 유전체 페이스트를 인쇄하는 방법은 스크린 인쇄의 특성상 위치별 두께편차를 가질 수밖에 없기 때문에, 전체 기판 내에서 특성편차가 크게 나타나는 단점을 가지고 있어, 최소의 허용편차를 요구하는 추세에 발맞추기 어렵다.
그리고, 유전체 두께의 조절을 위해 여러 번 인쇄를 함으로써, 적층된 소자내에서 캐패시터 부분이 상대적으로 두꺼워져, 소성 후 크랙이 발생하는 등의 우려가 있다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율을 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고, 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써, 소자의 소형화가 가능한 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 상호 이격된 복수개의 비아홀들이 형성되며, 비아홀들 내부 각각에 유전체막이 채워져 있으며, 상기 비아홀들 내부 각각에 채워진 유전체막 상부를 감싸는 상부전극이 형성된 제 1 그린시트와;
상기 제 1 그린시트의 상부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 도전성 물질과 전기적으로 연결되는 상부 전극패드가 상부에 형성되어 있는 제 2 그린시트와;
상기 제 1 그린시트의 유전체막 하부에 접촉되는 하부전극이 상부에 형성되어 있고, 상기 하부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 비아홀과 전기적으로 연결된 하부 전극패드가 하부에 형성되어 있는 제 3 그린시트로 구성되며,
상기 제 3 그린시트의 하부전극에 상기 제 1 그린시트의 유전체막이 접촉되고, 상기 제 1 그린시트의 상부전극에 상기 제 2 그린시트의 도전성물질이 접촉되도록, 상기 제 3 그린시트 상부에 제 1 그린시트와 제 2 그린시트가 순차적으로 적층되어 있으며,
상기 유전체막의 유전율과 제 1 그린시트의 유전율은 다른 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터가 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, 상호 이격된 복수개의 비아홀들이 형성되며, 비아홀들 내부 각각에 유전체막이 채워져 있고, 상기 비아홀들 내부 각각에 채워진 유전체막 상부를 감싸는 상부전극이 형성되어 있으며, 상기 유전체막의 유전율보다 작은 유전율을 갖는 제 1 그린시트를 형성하는 제 1 단계와;
상기 제 1 그린시트의 상부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있고, 상기 도전성 물질과 전기적으로 연결되는 상부 전극패드가 상부에 형성되어 있는 제 2 그린시트를 형성하는 제 2 단계와;
상기 제 1 그린시트의 유전체막 하부에 접촉되는 하부전극이 상부에 형성되어 있고, 상기 하부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 비아홀과 전기적으로 연결된 하부 전극패드가 하부에 형성되어 있는 제 3 그린시트를 형성하는 제 3 단계와;
상기 제 3 그린시트의 하부전극에 상기 제 1 그린시트의 유전체막이 접촉되고, 상기 제 1 그린시트의 상부전극에 상기 제 2 그린시트의 도전성물질이 접촉되도록, 상기 제 3 그린시트 상부에 제 1 그린시트와 제 2 그린시트를 순차적으로 적층시키는 제 4 단계와;
상기 제 4 단계 후에, 소성시키는 제 5 단계로 구성된 이종 유전체를 이용한 내장형 캐패시터의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 1a 내지 1d는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제조 공정도로서, 먼저, 상호 이격된 복수개의 비아홀들(101)이 형성되며, 비아홀들(101) 내부 각각에 유전체막(102)이 채워져 있으며, 상기 비아홀들(101) 내부 각각에 채워진 유전체막(102) 상부를 감싸는 상부전극(105)이 형성된 제 1 그린시트(100)를 형성한다.(도 1a)
여기서, 상기 유전체막(102)과 제 1 그린시트(100)의 유전율은 다르며, 이 때, 상기 유전체막(102)의 유전율이 상기 제 1 그린시트(100)의 유전율보다 큰 것이 바람직하다.
그리고, 도 1b에 도시된 바와 같이, 상기 상부전극(105)과 전기적으로 연결시키도록 내부에 도전성 물질(112)이 충진된 비아홀(111)이 형성되고, 상기 도전성 물질(112)과 전기적으로 연결되는 상부 전극패드(115)가 상부에 형성된 제 2 그린시트(110)를 형성한다.
여기서, 상기 도전성 물질(112)은 전도성 페이스트를 사용하는 것이 바람직하다.
그 다음, 상기 제 1 그린시트(100)의 유전체막(102) 하부에 접촉되는 하부전극(125)이 상부에 형성되며, 상기 하부전극(125)과 전기적으로 연결시키도록 내부에 도전성 물질(122)이 충진된 비아홀(121)이 형성되며, 상기 비아홀(121)과 전기적으로 연결된 하부 전극패드(127)가 하부에 형성된 제 3 그린시트(120)를 형성한다.(도 1c)
마지막으로, 도 1d에 도시된 바와 같이, 상기 제 3 그린시트(120)의 하부전극(125)에 상기 제 1 그린시트(100)의 유전체막(102)이 접촉되고, 상기 제 1 그린시트(100)의 상부전극(105)에 상기 제 2 그린시트(110)의 도전성물질이 접촉되도록, 상기 제 3 그린시트(120), 제 1 그린시트(100)와 제 2 그린시트(110)를 순차적으로 적층시켜, 800 ~ 900℃에서 소성하면, 본 발명에 따른 고정전용량의 내장형 캐패시터를 가지는 저온동시소성 세라믹 모듈이 제조된다.
여기서, 본 발명은 상기 제 1 내지 3 그린시트(100,110,120)의 유전율은 상기 유전체막(102)의 유전율보다 낮게 형성하는 것이며, 저유전율 그린시트와 고유전율 유전체막을 동시 소성하여, 고정전용량의 캐패시터를 제조할 수 있는 것이다.
그러므로, 전술된 제 1 내지 3 그린시트(100,110,120)는 저유전율 저온동시소성 세라믹 분말과 유기바인더, 용제, 분산제 등을 혼합하여 생성되는 슬러리를, 테이프 캐스터를 통과시켜 성형하고, 이를 건조하여 그린시트를 제조한다.
그리고, 상기 유전체막(102)은 고유전율 저온동시소성 분말을 페이스트 형태로 만들어서, 상기 비아홀에 충진시키고, 건조시키면 형성된다.
여기서, 고유전율 저온동시소성 분말은 저유전율 분말의 소성온도와 유사한 온도에서 소성이 완료되며, 소성 시작점은 저유전율 분말보다 조금 높되 최종 수축율은 유사한 재료를 사용하는 것이 바람직하다.
이렇게, 유전체막(102)을 형성하기 위해서는, 터피놀과 부틸 카비톨로 이루어진 용매, 에틸셀룰로오스 등의 바인더, 분산제, 레벨링제, 윤활제 등으로 구성되어 있는 비클(Vehicle)을 준비하고, 고유전율 저온동시소성 분말과 비클을 약 8:2의 비율로 혼합한 후, 3본 롤러를 이용하여 분산시킴으로써 고유전율 페이스트를 제조할 수 있다.
그리고, 상기 고유전율 페이스트는 비아홀에 채우기 위하여, 점도가 1000 ~ 2000 Pa.s인 것이 바람직하다.
도 2a 내지 2d는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 1 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도로서, 테이프(200) 상부에 저유전율 저온동시소성 세라믹 분말과 유기바인더, 용제, 분산제 등을 혼합하여 생성되는 슬러리를 캐스팅(Casting)하고, 건조시켜 제 1 그린시트(100)를 형성한다.(도 2a)
그 후, 상기 제 1 그린시트(100)와 테이프(200)를 관통하는 상호 이격된 복수개의 비아홀들(101)을 펀칭공정을 수행하여 형성한다.(도 2b)
여기서, 상기 비아홀들(101)의 지름(d1)은 100 ~ 500㎛가 바람직하고, 비아홀(101)의 사이 간격(d2)은 150 ~ 400㎛가 바람직하다.
그 다음, 상기 복수개의 비아홀들(101) 각각에, 상기 제 1 그린시트(100)의 유전율보다 높은 유전율을 갖는 저온동시소성 분말과 비클이 혼합된 페이스트를 충진하고 건조시켜, 상기 복수개의 비아홀들(101)에 채워진 유전체막(102)을 형성한다.(도 2c)
연이어, 상기 유전체막(102) 상부를 감싸도록, 상기 제 1 그린시트(100) 상부에 상부전극(105)을 형성한다.(도 2d)
마지막으로, 상기 제 1 그린시트(210)에서 테이프(200)를 제거한다.
도 3a 내지 3c는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 2 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도로서, 전술된 도 3a와 같은 방법으로 테이프(200) 상부에 형성된 제 2 그린시트(110)와 테이프(200)를 관통하는 비아홀(111)을 펀칭공정을 수행하여 형성한다.(도 3a)
그 다음, 상기 비아홀(111)에 도전성 물질(112)인 전도성 페이스트를 충진하고 건조시킨다.(도 3b)
그 후, 상기 전도성 페이스트가 충진된 비아홀(111) 상부를 감싸도록, 상기 제 2 그린시트(110) 상부에 상부 전극패드(115)를 형성한다.(도 3c)
연이어, 상기 제 2 그린시트(110)에서 테이프(200)를 제거한다.
도 4a 내지 4c는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 3 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도로서, 마찬가지로 도 3a와 같은 방법으로, 테이프(200) 상부에 형성된 제 3 그린시트(120)와 테이프(200)를 관통하는 비아홀(121)을 펀칭공정을 수행하여 형성한다.(도 4a)
그 다음, 상기 비아홀(121)에 도전성 물질(122)인 전도성 페이스트를 충진하고 건조시킨다.(도 4b)
연이어, 상기 전도성 페이스트가 충진된 비아홀(121) 상부를 감싸도록, 상기 제 3 그린시트(120) 상부에 하부 전극(125)을 형성하고, 상기 제 3 그린시트(120)에서 테이프(200)를 제거한 후, 상기 제 3 그린시트(120) 하부에 하부 전극 패드(127)를 형성한다.(도 4c)
따라서, 본 발명의 이종 유전체를 이용한 내장형 캐패시터는 상부 및 하부 전극(105,125) 사이에 존재하는 유전체는 상대적으로 낮은 유전율를 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 구성됨으로, 고정전용량의 내장형 캐패시터의 구현이 가능해진다.
여기서, 상부 및 하부 전극 사이에 존재하는 전체 유전체의 유전율(K)은 혼합법칙에 따라, 하기 식 (1)을 만족하여야 한다.
K = (Vlow X Klow) + (Vhigh X Khigh)------- (1)
이 때, 상기 Vlow는 소성후 상부 및 하부 전극 사이에 존재하는 저유전율 세라믹의 체적이고, Klow는 저유전율의 유전율이며, 상기 Vhigh는 소성후 상부 및 하부 전극 사이에 존재하는 고유전율 유전체막의 체적이고, Khigh는 고유전율 유전체막의 유전율이다.
상기 식 (1)을 이용하여, 원하는 정전용량의 캐패시터를 설계한 후, 본 발명의 제조 방법을 통하여 고정전용량의 캐패시터를 제조할 수 있다.
그리고, 본 발명의 이종 유전체를 이용한 내장형 캐패시터는 설계 정전용량에 따라 제 1 그린시트와 제 3 그린시트 사이에 제 1 그린시트의 유전체막과 대응되는 유전체막을 갖는 적어도 하나 이상의 그린시트를 적층하여 제조할 수도 있다.
따라서, 본 발명은 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써 소자의 소형화가 가능한 장점이 있다.
이상 상술한 바와 같이, 본 발명은 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율를 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써 소자의 소형화가 가능한 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1a 내지 1d는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제조 공정도
도 2a 내지 2d는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 1 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도
도 3a 내지 3c는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 2 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도
도 4a 내지 4c는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 3 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도
<도면의 주요부분에 대한 부호의 설명>
100,110,120 : 그린시트 101,121,111 : 비아홀
102 : 유전체막 105 : 상부전극
112,122 : 도전성 물질 115,127 : 전극패드
125 : 하부전극 200 : 테이프

Claims (9)

  1. 상호 이격된 복수개의 비아홀들이 형성되며, 비아홀들 내부 각각에 유전체막이 채워져 있으며, 상기 비아홀들 내부 각각에 채워진 유전체막 상부를 감싸는 상부전극이 형성된 제 1 그린시트와;
    상기 제 1 그린시트의 상부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 도전성 물질과 전기적으로 연결되는 상부 전극패드가 상부에 형성되어 있는 제 2 그린시트와;
    상기 제 1 그린시트의 유전체막 하부에 접촉되는 하부전극이 상부에 형성되어 있고, 상기 하부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 비아홀과 전기적으로 연결된 하부 전극패드가 하부에 형성되어 있는 제 3 그린시트로 구성되며,
    상기 제 3 그린시트의 하부전극에 상기 제 1 그린시트의 유전체막이 접촉되고, 상기 제 1 그린시트의 상부전극에 상기 제 2 그린시트의 도전성물질이 접촉되도록, 상기 제 3 그린시트 상부에 제 1 그린시트와 제 2 그린시트가 순차적으로 적층되어 있으며,
    상기 유전체막의 유전율과 제 1 그린시트의 유전율은 다른 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터.
  2. 제 1 항에 있어서,
    상기 제 1 그린시트에서,
    상기 각각의 비아홀들의 지름은 100 ~ 500㎛이며,
    상기 비아홀들의 사이 간격은 150 ~ 400㎛ 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터.
  3. 제 1 항에 있어서,
    상기 유전체막의 유전율은,
    상기 제 1 그린시트의 유전율보다 큰 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터.
  4. 상호 이격된 복수개의 비아홀들이 형성되며, 비아홀들 내부 각각에 유전체막이 채워져 있고, 상기 비아홀들 내부 각각에 채워진 유전체막 상부를 감싸는 상부전극이 형성되어 있으며, 상기 유전체막의 유전율보다 작은 유전율을 갖는 제 1 그린시트를 형성하는 제 1 단계와;
    상기 제 1 그린시트의 상부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있고, 상기 도전성 물질과 전기적으로 연결되는 상부 전극패드가 상부에 형성되어 있는 제 2 그린시트를 형성하는 제 2 단계와;
    상기 제 1 그린시트의 유전체막 하부에 접촉되는 하부전극이 상부에 형성되어 있고, 상기 하부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 비아홀과 전기적으로 연결된 하부 전극패드가 하부에 형성되어 있는 제 3 그린시트를 형성하는 제 3 단계와;
    상기 제 3 그린시트의 하부전극에 상기 제 1 그린시트의 유전체막이 접촉되고, 상기 제 1 그린시트의 상부전극에 상기 제 2 그린시트의 도전성물질이 접촉되도록, 상기 제 3 그린시트 상부에 제 1 그린시트와 제 2 그린시트를 순차적으로 적층시키는 제 4 단계와;
    상기 제 4 단계 후에, 소성시키는 제 5 단계로 구성된 이종 유전체를 이용한 내장형 캐패시터의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 단계는,
    테이프 상부에 저온동시소성 세라믹 분말과 유기바인더, 용제, 분산제 등을 혼합하여 생성되는 슬러리를 캐스팅(Casting)하고, 건조시켜 제 1 그린시트를 형성하는 단계와;
    상기 제 1 그린시트와 테이프를 관통하는 상호 이격된 복수개의 비아홀들을 펀칭공정을 수행하여 형성하는 단계와;
    상기 복수개의 비아홀들 각각에, 상기 제 1 그린시트의 유전율보다 높은 유전율을 갖는 저온동시소성 분말과 비클이 혼합된 페이스트를 충진하고 건조시켜, 상기 복수개의 비아홀들에 채워진 유전체막을 형성하는 단계와;
    상기 유전체막 상부를 감싸도록, 상기 제 1 그린시트 상부에 상부전극을 형성하는 단계와;
    상기 제 1 그린시트에서 테이프를 제거하는 단계로 이루어진 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터의 제조 방법.
  6. 제 5 항에 있어서,
    상기 복수개의 비아홀들에 충진시키는 페이스트의 점도는,
    1000 ~ 2000 Pa.s인 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터의 제조 방법.
  7. 제 4 항에 있어서,
    상기 제 2 단계는,
    테이프 상부에 저온동시소성 세라믹 분말과 유기바인더, 용제, 분산제 등을 혼합하여 생성되는 슬러리를 캐스팅(Casting)하고, 건조시켜 제 2 그린시트를 형성하는 단계와;
    상기 테이프 상부에 형성된 제 2 그린시트와 테이프를 관통하는 비아홀을 펀칭공정을 수행하여 형성하는 단계와;
    상기 비아홀에 도전성 물질인 전도성 페이스트를 충진하고 건조시켜, 상기 비아홀을 채우는 단계와;
    상기 도전성 물질이 채워진 비아홀 상부를 감싸도록, 상기 제 2 그린시트 상부에 상부 전극패드를 형성하는 단계와;
    연이어, 상기 제 2 그린시트에서 테이프를 제거하는 단계로 이루어진 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터의 제조 방법.
  8. 제 4 항에 있어서,
    테이프 상부에 저온동시소성 세라믹 분말과 유기바인더, 용제, 분산제 등을 혼합하여 생성되는 슬러리를 캐스팅(Casting)하고, 건조시켜 제 3 그린시트를 형성하는 단계와;
    상기 테이프 상부에 형성된 제 3 그린시트와 테이프를 관통하는 비아홀을 펀칭공정을 수행하여 형성하는 단계와;
    상기 비아홀에 도전성 물질인 전도성 페이스트를 충진하고 건조시켜, 상기 비아홀을 채우는 단계와;
    상기 도전성 물질이 채워진 비아홀 상부를 감싸도록, 상기 제 3 그린시트 상부에 하부 전극을 형성하고, 상기 제 3 그린시트에서 테이프를 제거한 후, 상기 제 3 그린시트 하부에 하부 전극 패드를 형성하는 단계로 이루어진 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터의 제조 방법.
  9. 제 4 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 5 단계의 소성온도는,
    800 ~ 900℃인 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터의 제조 방법.
KR1020030097648A 2003-12-26 2003-12-26 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 KR100566052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097648A KR100566052B1 (ko) 2003-12-26 2003-12-26 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097648A KR100566052B1 (ko) 2003-12-26 2003-12-26 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050066372A true KR20050066372A (ko) 2005-06-30
KR100566052B1 KR100566052B1 (ko) 2006-03-30

Family

ID=37257456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097648A KR100566052B1 (ko) 2003-12-26 2003-12-26 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100566052B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790695B1 (ko) * 2006-05-19 2008-01-02 삼성전기주식회사 전자부품 패키지용 세라믹 기판의 제조방법
KR100790694B1 (ko) * 2006-06-30 2008-01-02 삼성전기주식회사 캐패시터 내장형 ｌｔｃｃ 기판 제조방법
KR100811138B1 (ko) * 2001-11-13 2008-03-07 오리온피디피주식회사 저온소성세라믹기판을 이용한 다층회로기판의 제조방법과 이에 의해 제조된 다층회로기판
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811138B1 (ko) * 2001-11-13 2008-03-07 오리온피디피주식회사 저온소성세라믹기판을 이용한 다층회로기판의 제조방법과 이에 의해 제조된 다층회로기판
KR100790695B1 (ko) * 2006-05-19 2008-01-02 삼성전기주식회사 전자부품 패키지용 세라믹 기판의 제조방법
KR100790694B1 (ko) * 2006-06-30 2008-01-02 삼성전기주식회사 캐패시터 내장형 ｌｔｃｃ 기판 제조방법
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100566052B1 (ko) 2006-03-30

Similar Documents

Publication Publication Date Title
US6588097B2 (en) Method of manufacturing multilayered ceramic substrate and green ceramic laminate
US8499426B2 (en) Methods of making thin film capacitors
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
KR100972874B1 (ko) 최적화된 온도 특성을 갖는 집적 박막 커패시터를 포함하는장치 및 시스템
JP2002520878A (ja) 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
TW201342576A (zh) 一種具有貫穿孔電感的高頻元件
KR20090050664A (ko) 다층 세라믹 콘덴서의 제조 방법
JP2002015939A (ja) 積層型電子部品およびその製法
KR100956219B1 (ko) 확산 방지층을 갖는 저온동시소성 세라믹 기판 및 그 제조방법
KR100566052B1 (ko) 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법
JP3591437B2 (ja) 多層セラミック基板およびその製造方法ならびに電子装置
KR100607568B1 (ko) 이종 유전체를 이용한 다층기판 제조방법
JP2003304064A (ja) 空気層を内蔵したセラミック多層回路基板及びその製造方法
KR20070081223A (ko) 안테나가 내장된 저온 동시소성 세라믹 다층기판
KR100951264B1 (ko) 적층 세라믹 기판 제조방법
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JP3540941B2 (ja) 積層体およびその製造方法
KR100476027B1 (ko) 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법
KR100951265B1 (ko) 적층 세라믹 기판 제조방법
US20090117290A1 (en) Method of manufacturing non-shrinkage ceramic substrate
JP2001144438A (ja) 多層セラミック基板およびその製造方法
KR20090107780A (ko) 무수축 세라믹 기판의 제조방법
KR100872262B1 (ko) 버퍼층을 가지는 저온동시소성 세라믹 기판 및 그 제조방법
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee