KR101021178B1 - 반도체 소자의 절연막 및 그 형성 방법 - Google Patents

반도체 소자의 절연막 및 그 형성 방법 Download PDF

Info

Publication number
KR101021178B1
KR101021178B1 KR1020030096232A KR20030096232A KR101021178B1 KR 101021178 B1 KR101021178 B1 KR 101021178B1 KR 1020030096232 A KR1020030096232 A KR 1020030096232A KR 20030096232 A KR20030096232 A KR 20030096232A KR 101021178 B1 KR101021178 B1 KR 101021178B1
Authority
KR
South Korea
Prior art keywords
organic material
film
forming
fsg
semiconductor device
Prior art date
Application number
KR1020030096232A
Other languages
English (en)
Other versions
KR20050064658A (ko
Inventor
정승만
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030096232A priority Critical patent/KR101021178B1/ko
Publication of KR20050064658A publication Critical patent/KR20050064658A/ko
Application granted granted Critical
Publication of KR101021178B1 publication Critical patent/KR101021178B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 절연막 및 그 형성 방법에 관한 것으로, 기계적 강도가 우수한 FSG(Fluorine-doped Silicate Glass)막에 기공(Pore)을 형성함으로써, 기계적 강도가 낮아지는 것을 최소화하면서 유전율을 낮추어 공정의 신뢰성 및 소자의 전기적 특성을 향상시키고 후속 공정을 용이하게 실시할 수 있다.
FGS, 기공, 유전율, 기계적 강도

Description

반도체 소자의 절연막 및 그 형성 방법{Dieletric layer in a semiconductor device and method of forming the same}
도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : FSG막
103 : 유기물 104 : 기공
본 발명은 반도체 소자의 절연막 및 그 형성 방법에 관한 것으로, 특히 유전율을 낮추기 위한 반도체 소자의 절연막 및 그 형성 방법에 관한 것이다.
ULSI 기술이 발달함에 따라 RC 지연으로 인한 소자의 속도 저하가 문제점으 로 대두되고 있다. 이를 해결하기 위하여, 유전상수 값이 4.0 내지 4.2로 높은 SiO2막을 대체할 수 있는 물질이 요구되고 있다.
선폭이 0.13um인 반도체 소자의 제조 공정에서는 SiO2를 대체할 물질로, SiO2에 F(Fluorine)를 첨가하여 유전상수 값을 3.5 내지 3.9 정도 낮춘 물질을 사용하고 있다. 그러나, SiO2의 유전상수 값을 낮추기 위하여 F를 많이 첨가하게 되면, 후속 공정에서 HF이 발생하여 금속 배선이 산화되거나 확산 방지막과 반응하기 때문에 7% 이하의 범위에서 사용해야 한다. 따라서, 유전율을 낮추는데 한계가 있으며, 유전상수 값을 3.5 이하로 낮추는데 어려움이 있다.
이러한 이유로, 최근에는 SiOC 계통의 막이나, SOG(Spin On Glass)막 내부에 기공(Pore)을 형성하여 유전상수 값을 낮추는 연구가 진행되고 있다. 그러나, 이러한 막들은 FSG보다 막의 강도가 낮고 기계적인 물성이 취약한 단점이 있어서, 화학적 기계적 연막 공정 시 막이 붕괴되거나 와이어 본딩 시 크랙킹이 발생하는 문제점이 있다.
이에 대하여, 본 발명은 기계적 강도가 우수한 FSG(Fluorine-doped Silicate Glass)막에 기공(Pore)을 형성함으로써, 기계적 강도가 낮아지는 것을 최소화하면서 유전율을 낮추어 공정의 신뢰성 및 소자의 전기적 특성을 향상시키고 후속 공정을 용이하게 실시할 수 있는 반도체 소자의 절연막 형성방법을 제공함에 있다.
본 발명의 실시예에 따른 반도체 소자의 절연막은 반도체 기판 상에 형성된 FSG막, 및 FSG막 내에 형성된 다수의 기공들을 포함한다.
본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법은 반도체 기판 상에 유기물을 포함하는 FSG막을 형성하는 단계, 및 유기물을 배출시켜 유기물이 있던 자리를 기공으로 형성하는 단계를 포함한다.
상기에서, 유기물이 포함된 FSG막은 실리콘 소오스와, F 소오스와, 산소 소오스와, 유기물로 형성될 수 있다. 이때, 유기물이 포함된 FSG막 형성 시 SiH4와 SiF4가 실리콘 소오스와 F 소오스로 사용되고, N2O, CO2 또는 O2가 산소 소오스로 사용될 수 있다. 유기물로 CH4 또는 벤젠이 공급될 수 있다.
FSG막은 350℃ 내지 250℃의 온도에서 PE-CVD법으로 형성하는 것이 바람직하다.
기공은 열처리 공정에 의해 유기물이 제거되어 형성되며, 열처리 공정은 O2 분위기에서 350℃ 내지 450℃의 온도로 실시할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1b는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 기판(101) 상에 FSG(Fluorine-doped Silicate Glass)막(102)을 형성한다. 이때, FSG막(102) 내부에 유기물(103)이 포함되도록 FSG막(102)을 형성한다. 유기물(103)이 포함된 FSG막(102)은 여러 가지 방법으로 형성할 수 있으며, 그 중 하나의 실시예를 설명하면 다음과 같다.
먼저, FSG막(102)은 실리콘 소오스와 F 소오스로 형성할 수 있는데, 예를 들면, SiH4나 SiF4를 사용할 수 있다. 한편, 산소 소오스로 N2O, CO2 또는 O2를 사용할 수 있다. 여기에서, FSG막(102) 내에 유기물(103)을 포함시키기 위하여 FSG막(102)을 형성하는 과정에서 유기물을 함께 공급할 수 있다. 이때, 유기물로 CH4 또는 벤 젠을 공급할 수 있다.
상기의 소오스들과 유기물을 사용하여 PE-CVD법으로 FSG막(102)막을 형성하면, 유기물(103)이 포함된 FSG막(102)이 형성된다. 이때, 유기물(103)은 열에 매우 약하기 때문에, 종래의 400℃보다 낮은 350℃ 내지 250℃의 온도에서 PE-CVD법으로 FSG막(102)막을 형성하는 것이 바람직하다.
도 1b를 참조하면, FSG막(102) 내에 기공(104)을 형성한다. 기공(104)은 FSG막(102) 내에 포함된 유기물(도 1a의 103)을 제거하여 형성할 수 있다. FSG막(102) 내에 포함된 유기물(도 1a의 103)은 열처리 공정으로 제거할 수 있다. 예를 들면, O2 분위기에서 350℃ 내지 450℃의 온도로 열처리 공정을 실시하면, FSG막(102) 내에 포함되어 있던 유기물(도 1a의 103)이 증발하거나 작은 분자인 CH4, CO2, H2 O의 형태로 배출된다. 유기물(도 1a의 103)이 배출되면, 유기물(도 1a의 103)이 있던 자리에 기공(104)으로 형성된다.
이로써, 기공(104)이 포함된 FSG막(102)이 형성된다.
상술한 바와 같이, 본 발명은 기계적 강도가 우수한 FSG(Fluorine-doped Silicate Glass)막에 기공(Pore)을 형성함으로써, 기계적 강도가 낮아지는 것을 최소화하면서 유전율을 낮추어 공정의 신뢰성 및 소자의 전기적 특성을 향상시키고 후속 공정을 용이하게 실시할 수 있다.

Claims (8)

  1. 삭제
  2. 반도체 기판상에 유기물이 포함된 FSG막을 형성하되, 상기 FSG막은 350℃ 내지 250℃의 온도에서 PE-CVD법으로 형성하는 단계;
    O2 분위기 및 350℃ 내지 450℃의 온도에서의 열처리 공정을 통해 상기 FSG막에 포함된 유기물을 배출시켜 상기 유기물이 있던 자리를 기공으로 형성하는 단계를 포함하는 반도체 소자의 절연막 형성 방법.
  3. 제 2 항에 있어서,
    상기 유기물이 포함된 상기 FSG막은 실리콘 소오스와, F 소오스와, 산소 소오스와, 유기물로 형성하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  4. 제 3 항에 있어서,
    상기 유기물이 포함된 상기 FSG막 형성 시에 상기 실리콘 소오스로는 SiH4 또는 SiF4이 사용되고, 산소 소오스로는 N2O, CO2 또는 O2가 사용되는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  5. 제 3항에 있어서,
    상기 유기물은 CH4 또는 벤젠인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020030096232A 2003-12-24 2003-12-24 반도체 소자의 절연막 및 그 형성 방법 KR101021178B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030096232A KR101021178B1 (ko) 2003-12-24 2003-12-24 반도체 소자의 절연막 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096232A KR101021178B1 (ko) 2003-12-24 2003-12-24 반도체 소자의 절연막 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20050064658A KR20050064658A (ko) 2005-06-29
KR101021178B1 true KR101021178B1 (ko) 2011-03-15

Family

ID=37256229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096232A KR101021178B1 (ko) 2003-12-24 2003-12-24 반도체 소자의 절연막 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR101021178B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090144A (ko) * 2001-05-23 2002-11-30 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 낮은 유전 상수 물질 및 ｃｖｄ에 의한 처리 방법
KR100373215B1 (ko) * 2001-02-01 2003-02-25 주식회사 엘지화학 반도체 소자용 저 유전 절연재료의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373215B1 (ko) * 2001-02-01 2003-02-25 주식회사 엘지화학 반도체 소자용 저 유전 절연재료의 제조방법
KR20020090144A (ko) * 2001-05-23 2002-11-30 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 낮은 유전 상수 물질 및 ｃｖｄ에 의한 처리 방법

Also Published As

Publication number Publication date
KR20050064658A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
US7319274B2 (en) Methods for selective integration of airgaps and devices made by such methods
TWI425569B (zh) 多孔低ｋ值介電薄膜之紫外光輔助孔洞密封
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US20040214427A1 (en) Forming thin hard mask over air gap or porous dielectric
US6358839B1 (en) Solution to black diamond film delamination problem
KR20020025717A (ko) 에칭 방법
KR20010077813A (ko) 반도체 장치의 제조 방법
JP2009532866A (ja) 機械的特性が改善された多孔性低ｋ層を有するダマシン相互接続
JP4523351B2 (ja) 半導体装置の製造方法
KR101021178B1 (ko) 반도체 소자의 절연막 및 그 형성 방법
WO2015062331A1 (zh) 一种修复超低介电常数薄膜侧壁损伤的方法
JP4067357B2 (ja) エッチング方法
JP2001077192A (ja) 半導体装置およびその製造方法
JP2010034490A (ja) 半導体装置の製造方法
US9659765B2 (en) Enhancement of modulus and hardness for UV-cured ultra low-k dielectric films
WO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
TW420848B (en) Method of producing dual damascene structure
KR100774802B1 (ko) 이온주입공정에 의한 저 유전상수를 갖는 층간 절연막형성방법
JP2005142433A (ja) 半導体装置の製造方法
JP2008047821A (ja) 半導体装置の製造方法
JP2008085297A (ja) 半導体装置の製造方法
JP2007115863A (ja) 半導体装置の製造方法
KR101087508B1 (ko) 반도체 소자의 구리배선 형성방법
KR101081852B1 (ko) 반도체 소자 및 이의 금속 배선 형성 방법
KR100231725B1 (ko) 반도체 소자의 에스. 오. 지막 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 10