KR101009373B1 - 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막 - Google Patents

탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막 Download PDF

Info

Publication number
KR101009373B1
KR101009373B1 KR1020090049580A KR20090049580A KR101009373B1 KR 101009373 B1 KR101009373 B1 KR 101009373B1 KR 1020090049580 A KR1020090049580 A KR 1020090049580A KR 20090049580 A KR20090049580 A KR 20090049580A KR 101009373 B1 KR101009373 B1 KR 101009373B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
thick film
mixed powder
reactor
powder
Prior art date
Application number
KR1020090049580A
Other languages
English (en)
Other versions
KR20100130856A (ko
Inventor
여정구
조철희
안영수
이진석
변윤기
최성철
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Priority to KR1020090049580A priority Critical patent/KR101009373B1/ko
Publication of KR20100130856A publication Critical patent/KR20100130856A/ko
Application granted granted Critical
Publication of KR101009373B1 publication Critical patent/KR101009373B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막에 관한 것이다. 본 발명의 탄화규소 후막의 형성방법은, (S1) 이산화규소 분말과 카본블랙 분말을 혼합시켜 혼합분말체를 제조하는 단계: (S2) 상기 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성하는 단계; (S3) 상기 혼합분말층 위에 실리콘 기판을 위치시키는 단계; (S4) 상기 혼합분말층 및 실리콘 기판이 위치한 반응로 안을 진공처리하고, 아르곤 가스를 주입하면서 열처리하는 단계; 및 (S5) 상기 반응로를 냉각시키는 단계를 포함하는 것을 특징으로 한다. 본 발명의 탄화규소 후막의 형성방법에 따르면, 저가의 이산화규소 분말과 카본블랙 분말의 기상-기상 반응을 통해 1400℃ 이하의 저온 공정을 이용하므로 저렴한 비용으로 탄화규소 후막을 제조할 수 있다.
탄화규소, 후막, 이산화규소, 카본블랙, 실리콘 기판

Description

탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막{PREPARATION METHOD OF SILICON CARBIDE THICK FILM AND SILICON CARBIDE THICK FILM PREPARED USING THE METHOD}
본 발명은 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막, 이를 포함하는 분리막과 전기전자소자 기판에 관한 것으로, 매우 저렴한 비용으로 높은 열전도도의 탄화규소 후막을 제조할 수 있는 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막, 이를 포함하는 분리막과 전기전자소자 기판에 관한 것이다.
에너지, 산업전자, 정보통신, 광전자 및 극한전자 분야를 뒷받침하고 있는 실리콘(Si) 반도체 기술의 발전은 실리콘의 물리적 특성 제한으로 한계에 직면하고 있어 21세기를 이끌 대안이 필요한 실정이다. 차세대 반도체 소자 재료로서는 탄화규소(SiC), 질화갈륨(GaN), 질화알루미늄(AlN), 산화아연(ZnO) 등의 광대역 반도체 재료가 유망한 것으로 기대되고 있다.
특히, 탄화규소(SiC)는 1500℃ 이하에서 열적 안정성이 우수하고 산화성 분위기에서의 안정성도 뛰어나며, 약 300 W/mK 정도의 큰 열전도도를 갖고 있기 때문에, 고온에서 장시간 안정성이 요구되는 환경 하에서도 GaAs 또는 GaN와 같은 III-V족 화합물 반도체보다 훨씬 유용할 것으로 기대된다.
또한, 탄화규소는 비록 전자이동도가 실리콘에 비해 작으나, 밴드갭이 실리콘의 2-3배 정도이어서 동작 한계온도가 650℃이고, 따라서 동작 한계온도가 200℃ 이하인 실리콘에 비하여 동작 한계온도가 훨씬 높다는 장점이 있다. 특히 탄화규소의 높은 열전도율은 소자의 집적도를 향상시킬 수 있고, 소자의 방열로 인한 에너지 손실을 최소화할 수 있다. 현재, 탄화규소는 고온에서의 분리막, 산성 환경에서 동작하는 분리막, 자동차 또는 우주항공 등의 고온 집적회로, 내방사능 소자, III-V-IV-VI 연계소자, 초정밀 멤스(MEMS) 소자, 엑스레이 마스크, 자외선 탐지기, 발광소자(LED) 기판 등에 응용되고 있다.
탄화규소 반도체 소자를 제작하기 위해서 가장 중요한 공정은 탄화규소 막의 성장이다. 현재까지 탄화규소 막을 형성시키는 방법으로는 크게 두 부류가 있다. 첫번째 기술은 반응기체가 어떤 시스템 내에 도입되어 적절한 기판 위에 탄화규소 결정을 형성하는 화학기상성장(CVD; chemical vapor deposition)이다. 다른 기술은 승화기술(sublimation technique)이다. 일반적으로 승화기술은 출발물질(starting materials)로서 요구된 단결정의 특수한 폴리타입(polytype)보다는 고체 탄화규소물질을 사용하고 고체 탄화규소가 승화할 때까지 출발물질을 가열한다. 증발된 물질은 요구된 결정을 만들기 위해 응결과정에서 압축된다. 결정성장은 농축된 분자 나 입자를 나르는 유체, 즉 기체나 액체보다 종자(Seed)가 결정이 형성되는 표면이 약간 낮은 온도에 있을 때 촉진된다. 하지만 이러한 방법은 2000℃ 이상으로 가열 되어야만 가능하다.
그 외에 분자선속에피택시법(molecular beam epitaxy) 및 액상성장법(liquid phase epitaxy) 등에 의해 성장시킬 수 있다. 그러나 분자선속에피택시법은 고품위의 막을 성장시킬 수 있으나 성장속도가 낮아 응용에 제한이 있고, 액상성장법은 마이크로파이프와 전위 등의 결함을 줄일 수 있는 장점이 있으나 성장된 막의 표면이 거칠어 전자소자 적용에 제한이 있다.
상기 기존의 방법 모두 고가의 메틸렌트리클로로실레인(CH3SiCl3 MTS), 디메틸트리크로로실레인((CH3)2SiCl2 DTS), 에틸렌트리클로로실레인(C2H4SiCl3 ETS), 사염화규소(SiCl4) 등의 유기금속화합물 또는 복잡한 장치와 고온의 열처리를 요구하고 있어 제조공정의 고가로 인해 반도체 산업화에 제한적 요소로 작용한다.
최근 반도체 단위공정의 급속한 발달로 단결정 탄화규소 기판 뿐 아니라 다결정 및 비정질 탄화규소 기판으로도 최종 탄화규소 반도체 디바이스의 요구치에 적극 대응할 수 있게 되었다. 따라서, 본 발명은 열전도도가 우수한 베타형(3C)의 탄화규소 후막을 매우 저렴한 공정으로 저온 성장시키는 방법을 제공한다.
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 고 열전도도의 베타형 탄화규소 후막을 저렴한 비용으로 제조할 수 있는 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막, 이를 포함하는 분리막과 전기전자소자 기판을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명자들은 예의 연구를 거듭한 결과 이산화규소 분말과 카본블랙 분말을 반응로에서 가열하여 기상-기상 반응을 유도함으로써 열전도도가 우수한 탄화규소 후막을 제조할 수 있다는 것을 확인하고, 이를 통하여 본 발명을 완성하게 되었다.
본 발명은, (S1) 이산화규소 분말과 카본블랙 분말을 혼합시켜 혼합분말체를 제조하는 단계: (S2) 상기 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성하는 단계; (S3) 상기 혼합분말층 위에 실리콘 기판을 위치시키는 단계; (S4) 상기 혼합분말층 및 실리콘 기판이 위치한 반응로 안을 진공처리하고, 아르곤 가스를 주입하면서 열처리하는 단계; 및 (S5) 상기 반응로를 냉각시키는 단계를 포함하는 것을 특징으로 하는 탄화규소 후막의 형성방법을 제공한다.
상기 혼합분말체에서 이산화규소 분말 및 카본블랙 분말의 함량비는 각각 80 ~ 20 중량% 및 20 ~ 80 중량%로 조절되는 것이 바람직하다.
상기 (S1) 단계에서 상기 혼합분말체는 볼밀 공정을 이용하여 형성될 수 있 다.
상기 반응로는 중앙부분과 하단부분의 온도차로 인한 온도 구배가 있는 것이 바람직하다.
상기 (S4) 단계에서 열처리는 1250 ~ 1410℃의 온도에서 이루어지는 것이 바람직하다.
상기 (S4) 단계에서 아르곤 가스를 상기 반응로 안에 0.1 L/min 이상의 주입량으로 흘려주면서 열처리하는 것이 바람직하다.
상기 (S4) 단계에서 반응로 안을 10-3 Pa 이하로 진공처리 하는 것이 바람직하다.
상기 (S5) 단계는 자연냉각에 의해 이루어질 수 있다.
본 발명은 또한, 이산화규소 분말과 카본블랙 분말을 혼합시킨 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성한 후, 그 위에 실리콘 기판을 위치시킨 후 순차적인 진공처리, 열처리 및 냉각처리를 통하여 형성한 탄화규소 후막을 제공한다.
본 발명은 또한, 상기 본 발명의 탄화규소 후막을 포함하는 분리막과 전기전자소자 기판을 제공한다.
본 발명의 탄화규소 후막의 형성방법에 따르면, 저가의 이산화규소 분말과 카본블랙 분말의 기상-기상 반응을 통해 1400℃ 이하의 저온 공정을 이용하여 탄화규소 후막을 제조하므로 제조 공정 비용을 크게 절감할 수 있다. 또한, 본 발명의 탄화규소 후막의 형성방법에 따르면, 열전도도가 우수한 베타형(3C) 탄화규소 후막을 제조할 수 있으며, 고가의 금속화합물 가스나 종자(seed)를 필요로 하지 않을 뿐만 아니라, 촉매 없이 탄화규소 후막을 형성할 수 있다.
본 발명의 탄화규소 후막 형성방법을 이용하여 제조된 탄화규소 후막은 혹독한 환경에서의 분리막, 태양전지, LED용 기판 등의 전기전자소자 기판에 널리 활용될 수 있다.
이하, 본 발명을 상세하게 설명한다.
본 발명은, (S1) 이산화규소 분말과 카본블랙 분말을 혼합시켜 혼합분말체를 제조하는 단계: (S2) 상기 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성하는 단계; (S3) 상기 혼합분말층 위에 실리콘 기판을 위치시키는 단계; (S4) 상기 혼합분말층 및 실리콘 기판이 위치한 반응로 안을 진공처리하고, 아르곤 가스를 주입하면서 열처리하는 단계; 및 (S5) 상기 반응로를 냉각시키는 단계를 포함한다.
본 발명의 탄화규소 후막 형성방법에 따르면, 먼저 이산화규소 분말과 카본블랙 분말을 혼합시켜 혼합분말체를 제조한다.
상기 혼합분말체에서 이산화규소 분말 및 카본블랙 분말의 함량비는 각각 80 ~ 20 중량% 및 20 ~ 80 중량%인 것이 바람직하다. 이산화규소 분말의 함량이 상기 범위의 상한을 초과하는 경우나 미달하는 경우 이산화규소 분말과 카본블랙 분말의 물리적 접촉면적의 감소로 반응가스의 생성이 어려워 후막이 형성되지 않는 문제가 있어 바람직하지 못하다.
본 단계에서 상기 혼합분말체의 형성을 위해 볼밀 공정 등의 방법이 이용될 수 있다.
다음으로, 상기 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성하고, 상기 혼합분말층 위에 실리콘 기판을 위치시킨 후, 상기 혼합분말층 및 실리콘 기판이 위치한 반응로 안을 진공처리하고 아르곤 가스를 주입하면서 열처리한다.
본 단계에서 이산화규소 분말과 카본블랙 분말이 기상-기상 반응을 일으켜 실리콘 기판 위에 탄화규소 후막이 형성된다.
본 과정에서 이산화규소 분말과 카본블랙 분말이 어떤 과정을 거쳐 탄화규소 후막을 형성하는지 보다 구체적으로 살펴보면, 승온 중에 이산화규소와 카본블랙의 물리적 접촉면에서 아래의 (1) 식과 같은 반응을 통해 기상이 발생하고, (1) 식에서 발생한 SiO 기상과 (1), (2), (4) 식에서 발생한 CO 기상이 (3) 식과 같이 반응하여 탄화규소 후막이 실리콘 기판 위에 형성되게 된다.
(1) SiO2(s) + C(s) → SiO(g) + CO(g)
(2) SiO(g) + 2C(s) → SiC(s) + CO(g) (핵생성 반응)
(3) SiO(g) + 3CO(g) → SiC(s) + 2CO2(g) (성장 반응)
(4) 2C(s) + 2CO2(g) → 4CO(g)
전체 반응식(위 4가지 반응식을 합한 것)은 다음과 같다.
SiO2(s) + 3C → SiC(s) + 2CO(g)
본 발명에서는 (3) 반응을 적극 유도하여 막을 성장시키게 된다. 열탄화환원반응을 하면 탄화규소가 생성되지만 탄화규소가 분말, 휘스커, 막 등의 다양한 형태로 나누어진다. 따라서 본 발명에서는 그 중에서 막으로 탄화규소를 성장시키기 위해 온도 구배가 있는 반응로를 이용하게 된다. 온도 구배가 없으면 분말이나 휘스커 형태로 탄화규소가 형성되기 쉽다.
온도 구배를 갖는 반응로로서 중앙부분보다 하단부분이 온도가 낮은 박스형 전기로가 이용될 수 있으며, 이 경우 도 1에 도시된 바와 같이 혼합분말층(110)을 반응로(100)의 온도가 낮은 하단부분에 위치시키고, 그 위에 실리콘 기판(120)을 위치시킨다. 2종의 분말 접촉면에서 탄화규소를 만들기 위한 기상들이 발생하는데, 이 기상들이 특정위치(실리콘 웨이퍼 표면)에 안착하여 반응하기 위해서는 기상들이 존재하는 공간보다 열역학적으로 안정한 낮은 온도로 이동하여 반응하는 것을 유도하여야 한다. 상기한 박스형 전기로에서는 발생 기상들이 대류하여 전기로 전체에 퍼지게 된다.
물론 혼합분말체를 반응로의 중앙부분에 위치시키고 웨이퍼를 혼합분말체가 있는 중앙부분보다 온도가 낮은 하단 부분에 위치시켜도 막은 성장하지만 수율이 매우 낮아진다. 따라서, 더욱 높은 수율을 얻기 위해 혼합분말체 위에 웨이퍼를 위치시켜 발생하는 기상들의 손실을 최소화하기 위해 웨이퍼 밑에 혼합분말체를 위치시키는 것이다.
이런 원리는 박스형 전기로뿐만 아니라 튜브형 전기로에서도 적용될 수 있으므로 박스형, 튜브형 등 반응로의 종류와 관계없이 온도 구배가 있는 반응로라면 수율 극대화를 위해 활용될 수 있다.
열처리 시 열처리 온도는 1250 ~ 1410℃인 것이 바람직하다. 열처리 온도가 상기 범위의 상한을 초과하는 경우 실리콘 기판의 변형을 초래하는 문제가 있고, 하한에 미달하는 경우 혼합분말체에서 반응이 일어나지 않는 문제가 있어 바람직하지 못하다.
아르곤 가스를 반응로 안에 주입 시에 아르곤 가스의 주입량은 0.1 L/min 이상으로 하면서 열처리하는 것이 바람직하다. 아르곤 가스의 주입량이 0.1 L/min 미만인 경우 탄화규소 후막에 산소 등의 불순물 유입되는 문제가 발생할 수 있어 바람직하지 못하다.
본 단계에서 반응로 안은 10-3Pa 이하로 진공처리 하는 것이 바람직하다. 반 응로 안의 기압이 10-3Pa를 초과하는 경우 탄화규소 후막에 산소 등의 불순물 유입으로 바람직하지 못하다.
마지막으로, 상기 반응로를 자연냉각 등의 방법으로 냉각시킴으로써 탄화규소 후막을 얻을 수 있다.
위와 같은 본 발명의 탄화규소 후막 형성방법에 따르면, 열전도도가 우수한 베타형(3C) 탄화규소 후막을 제고가의 금속화합물 가스나 종자(seed) 또는 촉매 없이 형성할 수 있다. 또한, 저가의 이산화규소 분말과 카본블랙 분말의 기상-기상 반응을 통해 1400℃ 이하의 저온 공정을 이용하므로 저렴한 비용으로 탄화규소 후막을 제조할 수 있다.
본 발명의 탄화규소 후막 형성방법을 이용하여 제조된 탄화규소 후막은 혹독한 환경에서의 분리막, 태양전지, LED용 기판 등의 전기전자소자 기판에 널리 활용될 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
< 실시예 >
실시예 1
상업용 이산화규소(SiO2) 분말과 카본블랙을 무게비 50:50으로 칭량 후 건식 볼밀 공정으로 충분히 균일 혼합시켜 혼합분말체를 준비하였다. 로의 중앙부분과 하단부분의 온도차가 있는 일반 박스형 전기로를 이용하여 열처리를 행하였다. 중앙부분보다 온도가 낮은 하단부분에 혼합분말체를 가능한 표면적이 크도록 골고루 위치시킨 후, 특별한 표면처리 없이 상업용 실리콘 기판을 혼합분말체 위에 위치시켰다. 혼합분말체 및 실리콘 기판이 위치한 전기로 내를 10-3Pa 이하로 진공처리한 후 99.99% 이상의 아르곤 가스를 2L/min의 주입량으로 흘려주면서 가열하였다. 승온속도는 10℃/min이었고, 1400℃에서 2시간 이상 유지한 후 자연냉각시켰다. 완전히 냉각된 후 회수된 실리콘 기판의 표면에 회색빛의 막이 형성된 것을 육안으로 관찰할 수 있었다.
도 2는 실시예 1에 따라 형성된 탄화규소 막의 X선 회절분석법에 의한 상분석 결과를 나타낸 도면이다. 도 2를 통해 베타형(3C)의 탄화규소막이 성장된 것을 확인할 수 있다. 한편, 도 3은 실시예 1에 따라 실리콘 기판 위에 탄화규소 후막이 형성된 모습을 보여주는 사진이다. 도 3을 통해 실리콘 기판 위에 30 마이크론 이상의 탄화규소 후막이 성장된 것을 확인할 수 있다.
도 1은 본 발명의 탄화규소 후막의 형성방법 따라 반응로 안에 혼합분말층 및 실리콘 기판이 위치한 상태를 개략적으로 나타낸 도면이다.
도 2는 실시예 1에 따라 형성된 탄화규소 막의 X선 회절분석법에 의한 상분석 결과를 나타낸 도면이다.
도 3은 실시예 1에 따라 실리콘 기판 위에 탄화규소 후막이 형성된 모습을 보여주는 사진이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반응로 110 : 혼합분말층
120 : 실리콘 기판

Claims (11)

  1. (S1) 이산화규소 분말과 카본블랙 분말을 혼합시켜 혼합분말체를 제조하는 단계:
    (S2) 상기 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성하는 단계;
    (S3) 상기 혼합분말층 위에 실리콘 기판을 위치시키는 단계;
    (S4) 상기 혼합분말층 및 실리콘 기판이 위치한 반응로 안을 진공처리하고, 아르곤 가스를 주입하면서 열처리하는 단계; 및
    (S5) 상기 반응로를 냉각시키는 단계를 포함하는 것을 특징으로 하는 탄화규소 후막의 형성방법.
  2. 제1항에 있어서,
    상기 혼합분말체에서 이산화규소 분말 및 카본블랙 분말의 함량비는 각각 80 ~ 20 중량% 및 20 ~ 80 중량%인 것을 특징으로 하는 탄화규소 후막의 형성방법.
  3. 제1항에 있어서,
    상기 (S1) 단계에서 상기 혼합분말체를 볼밀 공정을 이용하여 형성하는 것을 특징으로 하는 탄화규소 후막의 형성방법.
  4. 제1항에 있어서,
    상기 반응로는 중앙부분과 하단부분의 온도차로 인한 온도 구배가 있는 것을 특징으로 하는 탄화규소 후막의 형성방법.
  5. 제1항에 있어서,
    상기 (S4) 단계에서 열처리는 1250 ~ 1410℃의 온도에서 이루어지는 것을 특징으로 하는 탄화규소 후막의 형성방법.
  6. 제1항에 있어서,
    상기 (S4) 단계에서 아르곤 가스를 상기 반응로 안에 0.1L/min 이상의 주입량으로 흘려주면서 열처리하는 것을 특징으로 하는 탄화규소 후막의 형성방법.
  7. 제1항에 있어서,
    상기 (S4) 단계에서 반응로 안을 10-3Pa 이하로 진공처리 하는 것을 특징으 로 하는 탄화규소 후막의 형성방법.
  8. 제1항에 있어서,
    상기 (S5) 단계는 자연냉각에 의하는 것을 특징으로 하는 탄화규소 후막의 형성방법.
  9. 이산화규소 분말과 카본블랙 분말을 혼합시킨 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성한 후, 그 위에 실리콘 기판을 위치시킨 후 순차적인 진공처리, 열처리 및 냉각처리를 통하여 형성한 탄화규소 후막.
  10. 이산화규소 분말과 카본블랙 분말을 혼합시킨 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성한 후, 그 위에 실리콘 기판을 위치시킨 후 순차적인 진공처리, 열처리 및 냉각처리를 통하여 형성한 탄화규소 후막을 포함하여 이루어진 전기전자소자 기판.
  11. 이산화규소 분말과 카본블랙 분말을 혼합시킨 혼합분말체를 반응로 바닥에 깔아 혼합분말층을 형성한 후, 그 위에 실리콘 기판을 위치시킨 후 순차적인 진공처리, 열처리 및 냉각처리를 통하여 형성한 탄화규소 후막을 포함하여 이루어진 분리막.
KR1020090049580A 2009-06-04 2009-06-04 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막 KR101009373B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090049580A KR101009373B1 (ko) 2009-06-04 2009-06-04 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090049580A KR101009373B1 (ko) 2009-06-04 2009-06-04 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막

Publications (2)

Publication Number Publication Date
KR20100130856A KR20100130856A (ko) 2010-12-14
KR101009373B1 true KR101009373B1 (ko) 2011-01-19

Family

ID=43507051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049580A KR101009373B1 (ko) 2009-06-04 2009-06-04 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막

Country Status (1)

Country Link
KR (1) KR101009373B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4624735A (en) 1979-07-09 1986-11-25 Toshiba Ceramics Co., Ltd. Constituent members of a semiconductor element-manufacturing apparatus and a reaction furnace for making said constituent members
US4702901A (en) 1986-03-12 1987-10-27 The United States Of America As Represented By The United States Department Of Energy Process for growing silicon carbide whiskers by undercooling
KR100471652B1 (ko) 2002-04-30 2005-03-08 한국과학기술연구원 반응결합 탄화규소 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4624735A (en) 1979-07-09 1986-11-25 Toshiba Ceramics Co., Ltd. Constituent members of a semiconductor element-manufacturing apparatus and a reaction furnace for making said constituent members
US4702901A (en) 1986-03-12 1987-10-27 The United States Of America As Represented By The United States Department Of Energy Process for growing silicon carbide whiskers by undercooling
KR100471652B1 (ko) 2002-04-30 2005-03-08 한국과학기술연구원 반응결합 탄화규소 제조방법

Also Published As

Publication number Publication date
KR20100130856A (ko) 2010-12-14

Similar Documents

Publication Publication Date Title
Galazka β-Ga2O3 for wide-bandgap electronics and optoelectronics
KR101666596B1 (ko) SiC 단결정 및 그 제조 방법
US7294324B2 (en) Low basal plane dislocation bulk grown SiC wafers
EP2044244B1 (en) Method of manufacturing substrates having improved carrier lifetimes
JP2005324994A (ja) SiC単結晶の成長方法およびそれにより成長したSiC単結晶
US4865659A (en) Heteroepitaxial growth of SiC on Si
TWI499698B (zh) 單結晶碳化矽液相磊晶成長用晶種料及單結晶碳化矽之液相磊晶成長方法
Chaudhry et al. Epitaxial growth of β–SiC on Si by low-temperature chemical vapor deposition
CN106169497A (zh) 碳化硅基板以及碳化硅基板的制造方法
KR101009373B1 (ko) 탄화규소 후막의 형성방법 및 이를 이용하여 형성된 탄화규소 후막
JP3657036B2 (ja) 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
Bockowski et al. Growth and Characterization of Bulk HVPE-GaN–Pathway to Highly Conductive and Semi-Insulating GaN Substrates
JPS6045159B2 (ja) 炭化珪素結晶層の製造方法
CN109179422A (zh) 一种大规模无定形硅颗粒的制备方法
KR20060094769A (ko) 대구경 탄화규소 단결정 성장 장치
Leone et al. Chloride-based CVD at high growth rates on 3” vicinal off-angles SiC wafers
JPH0364480B2 (ko)
JPS63139096A (ja) 炭化珪素単結晶の製造方法
KR20170017424A (ko) 탄화규소 분말, 이의 제조방법 및 탄화규소 단결정
JPS609658B2 (ja) 炭化珪素基板の製造方法
JP5793815B2 (ja) 単結晶炭化ケイ素液相エピタキシャル成長用シード材及び単結晶炭化ケイ素の液相エピタキシャル成長方法
JP5793813B2 (ja) 単結晶炭化ケイ素液相エピタキシャル成長用シード材及び単結晶炭化ケイ素の液相エピタキシャル成長方法
CN118306999A (zh) 一种气态单质碳合成碳化硅的制备方法
JP5793814B2 (ja) 単結晶炭化ケイ素液相エピタキシャル成長用シード材及び単結晶炭化ケイ素の液相エピタキシャル成長方法
JP5707612B2 (ja) 単結晶炭化ケイ素液相エピタキシャル成長用ユニット及び単結晶炭化ケイ素の液相エピタキシャル成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 10