KR101002762B1 - 금속 적층판 및 이의 제조 방법 - Google Patents

금속 적층판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101002762B1
KR101002762B1 KR1020060074777A KR20060074777A KR101002762B1 KR 101002762 B1 KR101002762 B1 KR 101002762B1 KR 1020060074777 A KR1020060074777 A KR 1020060074777A KR 20060074777 A KR20060074777 A KR 20060074777A KR 101002762 B1 KR101002762 B1 KR 101002762B1
Authority
KR
South Korea
Prior art keywords
thermal expansion
resin layer
polyimide resin
ppm
metal
Prior art date
Application number
KR1020060074777A
Other languages
English (en)
Other versions
KR20080013355A (ko
Inventor
김병남
송헌식
심정진
경유진
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020060074777A priority Critical patent/KR101002762B1/ko
Publication of KR20080013355A publication Critical patent/KR20080013355A/ko
Application granted granted Critical
Publication of KR101002762B1 publication Critical patent/KR101002762B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards

Landscapes

  • Laminated Bodies (AREA)

Abstract

본 발명은 금속층, 상기 금속층에 적층된 열팽창계수가 20ppm/℃ 이하인 저열팽창성 폴리이미드 수지층, 및 상기 저열팽창성 폴리이미드 수지층 상에 적층되는 열팽창계수가 20ppm/℃ 이상인 고열팽창성 폴리이미드 수지층을 포함하고, 상기 저열팽창성 폴리이미드 수지층의 MD(Machine Direction) 방향의 열팽창계수가 16 내지 19ppm/℃이고, TD(Transverse Direction) 방향의 열팽창계수가 17 내지 20ppm/℃인 것인 금속 적층판 및 이의 제조 방법을 제공한다.
금속적층판, 열팽창계수, 신축율

Description

금속 적층판 및 이의 제조 방법{METALLIC LAMINATE AND METHOD FOR PREPARING THEREOF}
도 1은 칩 실장시 위치어긋남이 발생하지 않은 양품 사진이다.
도 2는 칩 실장시 위치어긋남이 발생하지 않은 양품 사진이다.
도 3은 칩 실장시 위치어긋남이 발생한 사진이다.
도 4는 칩 실장시 위치어긋남이 발생한 사진이다.
본 발명은 금속 적층판 및 이의 제조방법에 관한 것으로, 특히 칩 실장시 범프 부분과 이너리드 간에 위치어긋남을 최소화할 수 있는 금속 적층판 및 이의 제조 방법에 관한 것이다.
최근 전자산업 기술 분야에서는 반도체 집적회로의 집적도의 급속한 발전과 소형 칩부품을 직접 탑재하는 표면실장기술의 발전에 따라, 전자제품의 경박단소화가 급속히 이루어지고 있어, 기존 경성 인쇄회로기판보다는 전자제품내의 공간 내에 설치작업이 용이한 연성 인쇄회로기판의 사용이 일반화되고 있다.
일반적으로 대형 LCD(liquid crystal display)에 쓰이는 인쇄회로기판용 금 속 적층판은 온도 변화에 대한 치수 안정성, 접착력 및 에칭 전후의 평면성 등에 있어서 신뢰성이 우수하고 내화학성 또한 우수한 특성이 요구된다.
또한 종래의 연성 인쇄회로(Flexible Printed Circuit)에 비해서 보다 높은 고밀도화가 요구되다 보니 좁은 선폭이 필요하게 되고 그러한 특성으로 인하여 동박은 두께가 얇아지고, 폴리이미드층은 두꺼워지는 구조 특성을 가진다.
이에 고밀도화에 따른 회로선폭이 40㎛ 이하의 피치(pitch)를 가지게 되면서 칩 실장시에 범프(Bump) 부분과 이너리드(Inner lead)간에 위치어긋남에 의한 불량이 발생하는 문제점이 대두되고 있다. 특히, 3층 기판인 경우 위치의 어긋남이 발생하면 접착제층으로 이너리드가 눌려 들어가는 현상이 발생하고, 치우침에 의하여 칩 실장시 약간의 위치 어긋남에도 인접간의 누전(leak) 또는 단락(short)이 발생할 수 있다.
본 발명의 목적은 칩 실장시 범프 부분과 이너리드 간에 위치어긋남을 최소화할 수 있는 금속 적층판 및 이의 제조 방법을 제공하는 것이다.
본 발명은 금속층, 상기 금속층에 적층된 열팽창계수가 20ppm/℃ 이하인 저열팽창성 폴리이미드 수지층, 및 상기 저열팽창성 폴리이미드 수지층 상에 적층되는 열팽창계수가 20ppm/℃ 이상인 고열팽창성 폴리이미드 수지층을 포함하고, 상기 저열팽창성 폴리이미드 수지층의 MD(Machine Direction) 방향의 열팽창계수가 16 내지 19ppm/℃이고, TD(Transverse Direction) 방향의 열팽창계수가 17 내지 20ppm/℃인 것인 금속 적층판을 제공한다.
본 발명은,
a) 금속층 상에 폴리이미드 전구체 용액을 이용하여 열팽창계수가 20ppm/℃ 이하이고, MD 방향의 열팽창계수가 16 내지 19ppm/℃이며, TD 방향의 열팽창계수가 17 내지 20ppm/℃인 저열팽창성 폴리이미드층을 형성하는 단계; 및
b) 상기 저열팽창성 폴리이미드층 상에 폴리이미드 전구체 용액을 이용하여 열팽창계수가 20ppm/℃ 이상인 고열팽창성 폴리이미드층을 형성하는 단계를 포함하는 금속 적층판의 제조 방법을 제공한다.
본 발명은, 상기 금속 적층판을 포함하는 인쇄회로기판을 제공한다.
이하 본 발명을 자세히 설명한다.
본 발명에 따른 금속 적층판은 금속층 상에 직접 적층된 폴리이미드 수지층의 열팽창계수가 20ppm/℃ 이하인 동시에, MD 방향의 열팽창계수가 16 내지 19ppm/℃이고, TD방향의 열팽창계수가 17 내지 20ppm/℃인 것을 특징으로 한다.
여기서, MD 방향이란 폴리이미드 수지층의 제조시 상기 폴리이미드 수지층을 제조하는 기계상에서의 운동방향(종방향)을 의미하고, TD 방향이란 그의 수직 방향(횡방향)을 의미한다.
본 발명에서는 상기 저열팽창성 폴리이미드 수지층의 MD 방향의 열팽창계수를 16 내지 19ppm/℃, TD 방향의 열팽창계수가 17 내지 20ppm/℃로 함으로써 칩 실장시 프로세스 윈도우를 최적화하여 범프부분과 이너리드간에 위치 어긋남을 최소화할 수 있고 이에 의해 인쇄 회로 기판의 고밀도화에 따른 이너리드간의 간격, 즉 40㎛ 이하의 미세피치(pitch)에서도 칩 실장이 가능하다.
또한 저열팽창성 폴리이미드 수지층과 고열팽창성 폴리이미드 수지층을 포함하는 폴리이미드 수지층의 신축율(Dimensional Stability)의 경우 Stage B(금속층 제거에 따른 금속 적층판의 수치 안정성)에서 MD 방향 및 TD 방향의 신축율 차이가 0.03% 이하이고, Stage C(열에 의한 금속 적층판의 수치 안정성)에서도 MD 방향 및 TD 방향의 신축율 차이가 0.03% 이하인 것이 바람직하다. 상기 MD, TD 방향의 신축율차가 0.03%를 초과하는 경우 칩 실장시 범프와 이너리드 간에 위치 어긋남이 발생하여 누전 또는 단락이 발생할 수 있다. 본 발명의 신축율은 IPC-FC-241C 규정집에 기재되어있는 신축율(Dimensional Stability) 측정방법에 의하여 측정하였다.
상기 IPC-FC-241C 규정집에 따른 Stage B의 측정방법은,
a) 본 발명의 폴리이미드 수지를 27㎝×29㎝로 절단하여 시편을 마련한 후 상기 시편의 모서리로부터 가로 방면으로 1.25㎝ 위치 및 세로 방면으로 1.25㎝의 위치에 선을 긋거나 구멍을 뚫어 왼쪽 윗부분부터 각각 A, B, C 및 D로 하는 단계;
b) 상기 마련된 시편을 23±2℃, 50±5%RH에서 24시간 동안 안정화한 후 A, B, C, D 각각의 거리를 측정하는 단계;
c) 상기에서 제조된 시편의 목표지점, 예컨대 중앙부분부터 13㎝×13㎝의 정사각형 부분을 제외하고 에칭한 후 씻어서 건조한다. 상기 시편을 23±2℃, 50±5%RH에서 24시간 동안 안정화한 후 A, B, C, D 각각의 거리를 측정하는 단계를 포함한다.
d) Stage C의 측정 방법도 상기 Stage B에서 사용한 시편을 150±2℃의 오븐 에서 30±2분간 방치하고 23±2℃, 50±5%RH에서 24시간동안 안정한 후 상기 A, B, C, D 각각의 거리를 측정하는 단계를 포함한다.
상기 측정값을 하기의 수학식 1에 대입하여 MD 방향 및 TD 방향의 신축율을 계산할 수 있다.
[수학식 1]
Figure 112006056728828-pat00001
Figure 112006056728828-pat00002
여기서, I는 b) 단계에서 측정한 값이고 F는 c) 단계 또는 d) 단계에서 측정한 값이다.
본 발명에 있어서 상기 저열팽창성 폴리이미드 수지층의 열팽창계수는 5 내지 20ppm/℃가 바람직하고, 고열팽창성 폴리이미드 수지층의 열팽창계수는 30 내지 50ppm/℃가 바람직하다.
본 발명에 있어서 상기 저열팽창성 폴리이미드 수지층과 상기 고열팽창성 폴리이미드 수지층 두께의 합은 30 내지 50㎛가 바람직하다.
본 발명의 저열팽창성 폴리이미드 수지층과 고열팽창성 폴리이미드 수지층은 폴리이미드 전구체 용액에 의하여 제조되며, 상기 폴리이미드 전구체 용액은 이무수물, 디아민 및 유기 용매가 혼합된 바니쉬 형태인 것이 바람직하다. 상기 이무수 물 및 디아민은 1:0.9 내지 1:1.1의 몰비로 혼합하는 것이 바람직하다.
상기 이무수물로는 구체적으로 PMDA(피로멜리틱 디안하이드라이드), BPDA(3,3',4,4'-바이페닐테트라카복실릭 디안하이드라이드) 및 BTDA(3,3',4,4' 벤조페논테트라카복실릭 디안하이드라이드)로 이루어진 군에서 선택되는 1종 이상이 사용될 수 있으나, 이에만 한정되는 것은 아니다.
상기 디아민으로는 구체적으로 p-PDA(p-페닐렌디아민), m-PDA(m-페닐렌디아민), 4,4'-ODA(4,4'-옥시디아닐린), 3,4'-ODA(3,4'-옥시디아닐린), TPE-R(1,3-비스(4-아미노페녹시)벤젠), BAPP(2,2-비스(4-[4-아미노페녹시]-페닐)프로판) 및 HAB(3,3'-디하이드록시-4,4'-디아미노바이페닐)으로 이루어진 군에서 선택되는 1종 이상이 사용될 수 있으나 이에만 한정되는 것은 아니다.
상기 유기 용매로는 N-메틸피롤리디논(NMP), N,N-디메틸아세트아미드(DMAc), 테트라히드로퓨란(THF), N,N-디메틸포름아미드(DMF), 디메틸설폭시드(DMSO), 시클로헥산, 아세토니트릴 및 이들의 혼합물로 이루어진 군으로부터 선택하여 사용할 수 있으나, 이에 한정되는 것은 아니다.
상기 폴리이미드 전구체는 전체 용액의 총중량에 대해 10 내지 30중량%인 것이 바람직하다. 상기 폴리 이미드 전구체가 10중량% 미만이면 불필요한 용매의 사용이 많아지고, 30중량%를 초과하는 경우에는 용액의 점도가 지나치게 높아져서 균일하게 도포하기 어려운 문제점이 있다.
본 발명은 필요에 따라 상기 화합물 이외의 다른 이무수물이나 디아민, 또는 다른 화합물을 소량 첨가하는 것도 가능하다.
또한, 도포나 경화를 용이하게 하기 위하여 또는 기타 물성을 향상시키기 위하여 소포제, 겔 방지제, 경화 촉진제 등과 같은 첨가제를 더 추가할 수 있다.
본 발명에서는 이무수물 및 디아민의 종류, 조성, 첨가제 등을 조절하여 폴리이미드수지층의 열팽창계수 및 신축율을 조절할 수 있다.
상기 금속층은 구리, 알루미늄, 철, 니켈, 은, 팔라듐, 크롬, 몰리브덴 및 텅스텐 또는 이들의 합금 등 다양한 금속으로 마련될 수 있으며 바람직하게는 구리이다.
본 발명은,
a) 금속층 상에 폴리이미드 전구체 용액을 이용하여 열팽창계수가 20ppm/℃ 이하이고, MD 방향의 열팽창계수가 16 내지 19ppm/℃이며, TD 방향의 열팽창계수가 17 내지 20ppm/℃인 저열팽창성 폴리이미드층을 형성하는 단계;
b) 상기 저열팽창성 폴리이미드 상에 폴리이미드 전구체 용액을 이용하여 열팽창계수가 20ppm/℃ 이상인 고열팽창성 폴리이미드층을 형성하는 단계
를 포함하는 금속 적층판의 제조 방법을 제공한다.
상기 폴리이미드 전구체 용액을 코팅시에는 다이 코터(die coater), 콤마 코터(comma coater), 리버스 콤마 코터(reverse comma coater), 그라비아 코터(gravure coater)등을 사용할 수 있고, 이 외에도 일반적으로 당 기술분야에서 사용되는 코팅기술을 사용해도 무방하다. 상기 코팅된 바니시의 건조는 오븐의 구조나 조건에 따라 다르지만, 보통 용매의 비점보다 낮은 온도인 50 내지 350℃, 보다 바람직하게는 80 내지 250℃에서 건조시킬 수 있다.
상기와 같이 금속층의 일단면에 폴리이미드 전구체를 코팅 및 건조시킨 후 경화시키는데, 이때 경화온도는 예컨대 약 390℃로 할 수 있다. 상기 경화는 질소 분위기나 진공하의 오븐에서 서서히 승온하여 경화시키거나, 질소 분위기에서 연속적으로 고온을 통과시켜 경화시킬 수 있다.
본 발명에서는 저열팽창성 폴리이미드 수지층을 형성하고 건조 및 경화한 후 고열팽창성 폴리이미드 수지층을 형성하고 건조 및 경화하는 방법을 사용할 수도 있고, 저열팽창성 폴리이미드 수지층과 고열팽창성 폴리이미드 수지층을 형성한 후 일괄적으로 건조 및 경화할 수 있고, 저열팽창성 폴리이미드 수지층을 형성하고 건조한 후, 그 위에 고열팽창성 폴리이미드층을 형성한 후 건조하고 일괄적으로 경화할 수도 있다.
또한, 본 발명은 상기 금속 적층판을 포함하는 인쇄회로기판을 제공한다.
또한, 본 발명은 상기 금속 적층판에 칩 실장하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.
상기 인쇄회로기판의 구성 및 제조 방법 중 금속 적층판을 제외하고는 당기술분야에 알려진 기술을 이용할 수 있다.
이하에서는 실시예를 통하여 본 발명에 대하여 보다 상세하게 설명한다. 그러나, 이하의 실시예는 본 발명을 예시하기 위한 것이며, 본 발명의 범위가 이들에 의하여 한정되는 것은 아니다.
[합성예 1]
N-메틸피롤리디논 162ml 에 p-PDA(phenylene diamine) 2.41g 과 4,4'- ODA(Oxydianiline) 4.47g 을 넣어 용해시킨 후 BPDA(biphenyltetracarboxylic dianhydride) 13.06g 을 첨가하고 24시간 동안 교반하여 중합시켰다. 이 때 중합 온도는 5℃로 하였다. 중합한 용액을 동박위에 90℃, 110℃, 140℃에서 차례대로 건조시킨 후 , 350℃ 까지 승온시켜 두께가 40㎛가 되는 필름을 제조하였다. 상기 필름을 10℃/분의 속도로 승온시키면서 TMA(Thermomechanical Analysis)를 이용하여 선팽창계수를 측정한 결과 100℃ 내지 200℃의 온도 범위에서 MD 방향의 평균 선팽창계수는 32ppm/℃이었고, TD 방향의 평균 열팽창계수는 33ppm/℃이었다.
[합성예 2-11]
하기 표 1에서와 같은 이무수물 및 디아민을 사용하여 합성예 1과 동일한 방법으로 폴리이미드 전구체 용액을 제조하였다.
　 이무수물(g) 디아민(g) 열팽창계수×10-6 (1/℃)
MD TD
합성예 1 BPDA PMDA BTDA p-PDA 4,4'-ODA 32 33
13.06 2.41 4.47
합성예 2 BPDA PMDA BTDA p-PDA ODA 16 17
14.39 5.05 0.49
합성예 3 BPDA PMDA BTDA p-PDA ODA 19 20
2.94 3.27 8.05 5.16 0.50
합성예 4 BPDA PMDA BTDA p-PDA ODA 18 18
2.90 2.15 9.52 5.35 　
합성예 5 BPDA PMDA BTDA p-PDA 4,4'-ODA 17 18
7.02 7.68 5.13 0.10
합성예 6 BPDA PMDA BTDA p-PDA ODA 18 18
6.50 　 7.10 3.30 3.00
합성예 7 BPDA PMDA BTDA p-PDA 4,4'-ODA 29 31
13.47 　 3.23 3.23
합성예 8 BPDA PMDA BTDA p-PDA 4,4'-ODA 13 15
13.18 0.54 0.80 5.41
[실시예 1]
동박에 합성예 2에서 제조한 폴리이미드 전구체 용액을 도포하는데 경화 후 두께가 하기 표 2에 나와 있는 것과 같이 하였다. 그 후에 90℃, 110℃, 140℃에서 차례대로 건조시키고, 상기 경화된 폴리이미드 전구체 용액에 접하도록 합성예 2에서 제조한 폴리이미드 전구체 용액을 동일한 방법으로 도포한 후 같은 방법으로 건조하고 350℃까지 올려 경화시킨 다음 전술한 바와 같이 신축율을 측정해 보았다. 칩 실장시 위치어긋남이 발생하는지를 확인해 결과, 칩 실장시 위치어긋남이 발생하지 않음을 도 1을 통하여 확인하였다.
[실시예 2-7]
하기 표 2에서 나타나 있는 바와 같은 폴리이미드 전구체 용액을 사용하여 실시예 1과 같은 방법으로 2층 동박 적층판을 제작한 후 아래와 같이 신축율을 측정해 보았다. 칩 실장시 위치어긋남이 발생하는지를 확인해 결과, 칩 실장시 위치어긋남이 발생하지 않음을 확인하였다.
　 1층 2층 신축율
　 액 두께(㎛) 액 두께(㎛) Stage B Stage C
실시예 1 합성예 2 32 합성예 1 8 MD +0.01 MD -0.03
TD +0.00 TD -0.05
실시예 2 합성예 2 30 합성예 7 10 MD +0.00 MD -0.03
TD +0.00 TD -0.04
실시예 3 합성예 3 35 합성예 7 5 MD +0.01 MD -0.04
TD +0.00 TD -0.06
실시예 4 합성예 4 31 합성예 1 9 MD +0.03 MD -0.02
TD +0.00 TD -0.05
실시예 5 합성예 5 33 합성예 7 7 MD +0.02 MD -0.03
TD +0.00 TD -0.04
실시예 6 합성예 6 31 합성예 1 9 MD -0.01 MD -0.05
TD +0.00 TD -0.04
실시예 7 합성예 6 33 합성예 8 7 MD +0.00 MD -0.03
TD +0.00 TD -0.04
[비교예 1]
동박에 합성예 1에서 제조한 폴리이미드 전구체 용액을 경화 후 두께가 10㎛ 되게 도포하였다. 그 후에 90℃, 110℃, 140℃에서 차례대로 건조시키고 상기 경화된 폴리이미드 전구체 용액에 접하도록 합성예 2에서 제조한 폴리이미드 전구체 용액을 동일한 방법으로 건조시킨 후에 두께가 30㎛가 되게 도포한 후 차례대로 건조하여 온도를 350℃까지 올려 그 박막을 경화시켰다. 이때 제조된 2층 동박 적층판을 제작한 후 신축율을 측정해 보았더니, Stage B에서는 MD 방향 신축율 +0.04, TD 방향 신축율 -0.01이었고, Stage C에서는 MD 방향 신축율 -0.04, TD 방향 신축율 -0.06으로 나왔으며, 칩 실장시 위치어긋남이 발생하는지를 확인해 결과, 위치어긋남이 발생함을 도 3을 통하여 확인하였다.
[비교예 2]
동박에 합성예 8에서 제조한 폴리이미드 전구체 용액을 경화 후 두께가 34㎛ 되게 도포하였다. 그 후에 90℃, 110℃, 140℃에서 차례대로 건조시키고 상기 경화된 폴리이미드 전구체 용액에 접하도록 합성예 1에서 제조한 폴리이미드 전구체 용액을 동일한 방법으로 경화 후 두께가 6㎛ 가 되게 도포한 후 건조하고 350℃까지 올려 그 박막을 경화시켰다. 이때 제조된 2층 동장 적층판의 경우, 신축율을 측정해 보았더니 Stage B에서의 MD 방향 신축율 +0.02, TD 방향 신축율 +0.03이었고, Stage C에서는 MD 방향 신축율 -0.01, TD 방향 신축율 -0.04로 나왔으며, 칩 실장시 위치어긋남이 발생하는지를 확인해 결과, 위치어긋남이 발생함을 도 4을 통하여 확인하였다.
이상 설명한 바와 같이, 본 발명에 따른 폴리이미드 수지층을 사용하면, COF(chip-on-film) 칩 실장시 프로세스 윈도우(Process Window)를 최적화하여 범프부분과 이너리드간에 위치 어긋남을 최소화하여 인쇄회로 기판의 고밀도화에 따른 이너리드간의 간격, 즉 40㎛ 이하의 미세피치(pitch)에서도 칩 실장이 가능하다.

Claims (13)

  1. 금속층, 상기 금속층에 적층된 열팽창계수가 20ppm/℃ 이하인 저열팽창성 폴리이미드 수지층과 상기 저열팽창성 폴리이미드 수지층 상에 적층되는 열팽창계수가 20ppm/℃ 이상인 고열팽창성 폴리이미드 수지층을 포함하고, 상기 저열팽창성 폴리이미드 수지층의 MD(Machine Direction) 방향의 열팽창계수가 16 내지 19ppm/℃이고, TD(Transverse Direction) 방향의 열팽창계수가 17 내지 20ppm/℃인 것인 금속 적층판.
  2. 청구항 1에 있어서, 상기 저열팽창성 폴리이미드 및 상기 고열팽창성 폴리이미드 수지층을 포함하는 폴리이미드 수지층의 Stage B(금속층 제거에 따른 금속 적층판의 수치 안정성)에서 MD 방향 및 TD 방향의 신축율 차가 0.03% 이하인 것인 금속 적층판.
  3. 청구항 1에 있어서, 상기 저열팽창성 폴리이미드 및 상기 고열팽창성 폴리이미드 수지층을 포함하는 폴리이미드 수지층의 Stage C(열에 의한 금속 적층판의 수치 안정성)에서 MD 방향 및 TD 방향의 신축율 차가 0.03% 이하인 것인 금속 적층판.
  4. 청구항 1에 있어서, 상기 저열팽창성 폴리이미드 수지층 및 상기 고열팽창성 폴리이미드 수지층을 포함하는 폴리이미드 수지층의 두께가 30 내지 50㎛인 금속 적층판.
  5. 청구항 1에 있어서, 상기 저열팽창성 폴리이미드 수지층 및 상기 고열팽창성 폴리이미드 수지층은 이무수물과 디아민을 1:0.9 내지 1:1.1의 몰비로 포함하는 폴리이미드 전구체 용액로부터 제조되는 금속 적층판.
  6. 청구항 5에 있어서, 상기 이무수물은 PMDA(피로멜리틱 디안하이드라이드), BPDA(3,3',4,4'-바이페닐테트라카복실릭 디안하이드라이드) 및 BTDA(3,3',4,4'-벤조페논테트라카복실릭 디안하이드라이드)로 이루어진 군에서 선택되는 1종 이상인 것인 금속 적층판.
  7. 청구항 5에 있어서, 상기 디아민은 p-PDA(p-페닐렌디아민), m-PDA(m-페닐렌디아민), 4,4'-ODA(4,4'-옥시디아닐린), 3,4'-ODA(3,4'-옥시디아닐린), TPE-R(1,3-비스(4-아미노페녹시)벤젠), BAPP(2,2-비스(4-[4-아미노페녹시]-페닐)프로판), HAB(3,3'-디하이드록시-4,4'-디아미노바이페닐)으로 이루어진 군에서 선택되는 1종 이상인 것인 금속 적층판.
  8. 청구항 5에 있어서, 상기 폴리이미드 전구체 용액은 폴리이미드 전구체 용액의 총 중량에 대해 폴리이미드 전구체를 10 내지 30 중량%를 포함하는 것인 금속 적층판.
  9. 청구항 5에 있어서, 상기 폴리이미드 전구체 용액는 소포제, 겔 방지제 및 경화 촉진제 중 적어도 하나를 추가로 포함하는 것인 금속 적층판.
  10. 청구항 1에 있어서, 상기 금속층이 구리, 알루미늄, 철, 니켈, 은, 팔라듐, 크롬, 몰리브덴 및 텅스텐 또는 이들의 합금 중에 선택되는 재료로 이루어진 것인 금속 적층판.
  11. a) 금속층 상에 저열팽창성 폴리이미드 전구체를 이용하여 열팽창계수가 20ppm/℃ 이하이고 MD 방향의 열팽창계수가 16 내지 19ppm/℃이며, TD 방향의 열팽창계수가 17 내지 20ppm/℃인 저열팽창성 폴리이미드층을 형성하는 단계; 및
    b) 상기 저열팽창성 폴리이미드 상에 고열팽창성 폴리이미드 전구체를 이용하여 열팽창계수가 20ppm/℃ 이상인 고열팽창성 폴리이미드층을 형성하는 단계
    를 포함하는 금속 적층판의 제조 방법.
  12. 금속층, 상기 금속층에 적층된 열팽창계수가 20ppm/℃ 이하인 저열팽창성 폴리이미드 수지층과 상기 저열팽창성 폴리이미드 수지층 상에 적층되는 열팽창계수가 20ppm/℃ 이상인 고열팽창성 폴리이미드 수지층을 포함하고, 상기 저열팽창성 폴리이미드 수지층의 MD 방향의 열팽창계수가 16 내지 19 ppm/℃이고, TD 방향의 열팽창계수가 17 내지 20ppm/℃인 것인 금속 적층판을 포함하는 인쇄회로기판.
  13. 금속층, 상기 금속층에 적층된 열팽창계수가 20ppm/℃ 이하인 저열팽창성 폴리이미드 수지층과 상기 저열팽창성 폴리이미드 수지층 상에 적층되는 열팽창계수가 20ppm/℃ 이상인 고열팽창성 폴리이미드 수지층을 포함하고, 상기 저열팽창성 폴리이미드 수지층의 MD 방향의 열팽창계수가 16 내지 19 ppm/℃이고, TD 방향의 열팽창계수가 17 내지 20ppm/℃인 것인 금속 적층판에 칩을 실장하는 단계를 포함하는 인쇄회로기판의 제조 방법.
KR1020060074777A 2006-08-08 2006-08-08 금속 적층판 및 이의 제조 방법 KR101002762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060074777A KR101002762B1 (ko) 2006-08-08 2006-08-08 금속 적층판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060074777A KR101002762B1 (ko) 2006-08-08 2006-08-08 금속 적층판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080013355A KR20080013355A (ko) 2008-02-13
KR101002762B1 true KR101002762B1 (ko) 2010-12-21

Family

ID=39341122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074777A KR101002762B1 (ko) 2006-08-08 2006-08-08 금속 적층판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101002762B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110042831A (ko) * 2009-10-20 2011-04-27 주식회사 두산 폴리아믹산 용액, 폴리이미드 수지 및 이를 이용한 연성 동박 적층판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264028A (ja) 1985-05-17 1986-11-21 Ube Ind Ltd 寸法安定なポリイミドフイルム及びその製法
JP2006051824A (ja) 1999-10-21 2006-02-23 Nippon Steel Chem Co Ltd 積層体及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264028A (ja) 1985-05-17 1986-11-21 Ube Ind Ltd 寸法安定なポリイミドフイルム及びその製法
JP2006051824A (ja) 1999-10-21 2006-02-23 Nippon Steel Chem Co Ltd 積層体及びその製造方法

Also Published As

Publication number Publication date
KR20080013355A (ko) 2008-02-13

Similar Documents

Publication Publication Date Title
KR100668948B1 (ko) 금속 적층판 및 그의 제조방법
KR100761644B1 (ko) 금속적층판 및 이의 제조방법
KR100657729B1 (ko) 적층체 및 그의 제조방법
KR101467179B1 (ko) 금속박적층체
TWI494214B (zh) 可撓性覆金屬層合物及其製造方法
JP6403460B2 (ja) 金属張積層体、回路基板及びポリイミド
KR101514221B1 (ko) 다층 폴리이미드 구조의 연성금속적층판 제조방법
JP2010090358A (ja) ポリイミド前駆体、その組成物及びポリイミド積層板
KR102635402B1 (ko) 폴리이미드 필름, 금속장 적층판 및 회로 기판
KR101002762B1 (ko) 금속 적층판 및 이의 제조 방법
KR100502177B1 (ko) 양면 금속 적층판 및 그의 제조방법
JP2008135759A (ja) ポリイミドベンゾオキサゾールフィルムを絶縁層として用いたプリント配線基板用ベース基板、多層プリント配線板
EP1667501A1 (en) Substrate for flexible printed wiring board and method for manufacturing same
KR102489446B1 (ko) 폴리이미드 필름 제조용 조성물 및 이를 사용하여 제조된 연성금속박적층체용 폴리이미드 필름
JP4721657B2 (ja) ポリイミドベンゾオキサゾールフィルム
CN106117556B (zh) 可溶性的聚酰胺酰亚胺树脂，以及从该树脂得到的柔性覆金属板和柔性印制电路板
KR20070090425A (ko) 금속적층판 및 그의 제조방법
KR101190500B1 (ko) 열가소성 폴리이미드 필름 및 그 용도
JP7156877B2 (ja) 金属張積層板及びパターン化金属張積層板
JP7247037B2 (ja) 金属張積層板及びパターン化金属張積層板
US20240191028A1 (en) Composition for manufacturing polyimide film and polyimide film for flexible metal clad laminate manufactured using the same
KR102543928B1 (ko) 금속장 적층판 및 회로 기판
KR102521460B1 (ko) 연성금속박적층체, 이를 포함하는 연성인쇄회로기판 및 폴리이미드 전구체 조성물
JP4731107B2 (ja) フレキシブル金属箔積層体
KR100502178B1 (ko) 양면 금속 적층판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8