KR100990655B1 - Ｐｃｂ용 랙의 재생방법 및 이를 이용한 ｐｃｂ 패턴의 도금방법 - Google Patents

Ｐｃｂ용 랙의 재생방법 및 이를 이용한 ｐｃｂ 패턴의 도금방법 Download PDF

Info

Publication number
KR100990655B1
KR100990655B1 KR1020100033460A KR20100033460A KR100990655B1 KR 100990655 B1 KR100990655 B1 KR 100990655B1 KR 1020100033460 A KR1020100033460 A KR 1020100033460A KR 20100033460 A KR20100033460 A KR 20100033460A KR 100990655 B1 KR100990655 B1 KR 100990655B1
Authority
KR
South Korea
Prior art keywords
plating layer
rack
pcb
plating
electroplating
Prior art date
Application number
KR1020100033460A
Other languages
English (en)
Inventor
김주석
Original Assignee
김주석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주석 filed Critical 김주석
Priority to KR1020100033460A priority Critical patent/KR100990655B1/ko
Application granted granted Critical
Publication of KR100990655B1 publication Critical patent/KR100990655B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/08—Rinsing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F5/00—Electrolytic stripping of metallic layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 PCB용 랙의 재생방법 및 이를 이용한 PCB 패턴의 도금방법에 관한 것으로서, 보다 상세하게는 표면에 Cu 도금층 및 상기 Cu 도금층 상에 Sn 도금층이 형성된 PCB용 랙을 양극, Sn 판을 음극에 설치하고 전해 전기도금하여 Sn 도금층을 제거하는 단계를 포함함으로써, 종래 질산을 이용한 구리 도금층 및 납/주석 도금층의 박리에 비해 폐기물 발생을 현저히 감소시킬 수 있고 특히 활용도가 높은 구리를 고순도로 회수할 수 있으며 PCB 패턴 도금 공정의 비용을 감소시킬 수 있는 PCB용 랙의 재생방법 및 이를 이용한 PCB 패턴의 도금방법에 관한 것이다.

Description

ＰＣＢ용 랙의 재생방법 및 이를 이용한 ＰＣＢ 패턴의 도금방법 {RECYCLING RACK FOR PRINTED CIRCUIT BOARD AND PLATING METHOD OF PRINTED CIRCUIT BOARD PATTERN USING THE SAME}
본 발명은 패턴부가 형성된 PCB의 전해 전기도금 공정 중 Cu 도금층 및 Sn 또는 Sn/Pb 도금층이 형성된 랙으로부터 Sn 또는 Sn/Pb 도금층을 연속적으로 제거할 수 있고, 고순도의 Cu 회수가 가능한 PCB용 랙의 재생방법과 이를 이용하여 PCB 패턴을 도금하는 방법에 관한 것이다.
인쇄회로기판(PCB, Printed Circuit Board)은 절연기판 위에 금속 회로가 광 화학적으로 형성되어 있는 구조로 되어 있는 것으로서 전자부품간의 전기회로를 형성할 뿐만 아니라 전자부품을 장착, 고정할 수 있게 해준다.
기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜카드 등과 같은 인쇄 회로기판이 생산되고 있다.
PCB는 반도체, 멀티미디어 기기, 통신기기, 각종 전자제품, 자동차 관련 산업의 시장 추이가 날로 확대됨에 따라 수요가 급속히 증가하고 있으므로 PCB 산업은 앞으로 크게 발전할 것으로 보인다.
PCB는 각종 소자를 조립하기 위하여 다양한 크기의 구멍을 천공한 후 구리도금을 수행하여 전도성을 부여한다. PCB의 구리도금 작업은 통상 2단계로 수행되는데, 1단계는 무전해 도금이고, 2단계는 전기도금이다.
PCB의 전기도금은 복수개의 PCB를 PCB 랙에 고정시키고 그 PCB 랙을 도금 전해액에 침지시켜 도금을 수행한다. PCB의 전기도금이 수행되면 PCB와 함께 이를 고정하는 PCB랙도 함께 구리도금이 진행된다.
또한 구리도금 후 회로형성 과정에서 회로를 보호하기 위해 Cu 도금층 상에 Sn/Pb 도금층 및 Sn 도금층이 수행되며, PCB랙 표면의 Cu 도금층도 Sn/Pb도금층 또는 Sn 도금층이 형성된다.
상기 PCB 랙은 재사용되어야 하므로 랙 표면에 형성된 Cu 도금층 및Sn/Pb 도금층 및 Sn 도금층을 제거하고 사용한다.
Cu 도금층 및 Sn/Pb 도금층과 Sn도금층의 제거는 이들이 형성된 PCB용 랙을 강산 용액(예, 질산 용액)에 침지시켜 제거한다. 이러한 Cu 도금층 및 Sn/Pb 도금층의 제거 작업은 PCB의 도금 원가를 상승시키는 요인이 되는 단점이 있다.
또한 Cu, Sn 및 Pb 이온이 함유된 폐 강산 용액은 폐기물로 그대로 버려지게 되어 질소물질 유발되어 환경오염을 야기하게 되며, 이를 처리하기 위해서는 별도의 폐기물 처리 공정이 요구되는 단점이 있다.
본 발명은 종래 금속(Cu, Sn, Sn/Pb) 함유 폐산용액의 발생 없이 PCB 랙을 재생할 수 있는 방법을 제공하는 데 그 목적이 있다.
또한 본 발명은 Cu 도금층 및 Sn 또는 Sn/Pb 도금층이 형성된 PCB 랙으로부터 고순도의 Cu, Sn 및 Sn/Pb를 회수할 수 있는 PCB용 랙의 재생방법을 제공하는 데 그 목적이 있다.
또한 본 발명은 PCB 패턴의 도금 공정 중, 랙으로부터 Sn 또는 Sn/Pb 도금층을 제거하는 공정을 연속적으로 수행할 수 있는 PCB 패턴의 도금방법을 제공하는 데 그 목적이 있다.
1. 표면에 Cu 도금층 및 상기 Cu 도금층 상에 Sn 도금층이 형성된 PCB용 랙을 양극, Sn 판을 음극에 설치하고 전해 전기도금하여 Sn 도금층을 제거하는 단계를 포함하는 PCB용 랙의 재생방법.
2. 위 1에 있어서, Sn 도금층은 Pb가 추가로 혼합 도금된 Sn/Pb 도금층인 PCB용 랙의 재생방법.
3. 위 2에 있어서, Sn/Pb 도금층은 Sn/Pb 판을 음극에 설치하고 전해 전기도금을 수행하는 것인 PCB용 랙의 재생방법.
4. 패턴부가 형성된 PCB와 이를 고정하는 랙을 전해 전기도금하여 Cu 도금층 및 Sn 도금층을 형성하는 단계; 및 상기 Cu 도금층 및 Sn 도금층이 형성된 랙을 PCB와 분리하는 단계를 포함하는 PCB 패턴의 도금방법에 있어서,
상기 랙은 Cu 도금층 및 Sn 도금층이 형성된 랙을 양극, Sn 판을 음극에 설치하고 전해 전기도금하여 Sn 도금층을 제거한 후 재사용된 것인 PCB 패턴의 도금방법.
5. 위 4에 있어서, Sn 도금층은 Pb가 추가로 혼합 도금된 Sn/Pb 도금층인 PCB 패턴의 도금방법.
6. 위 5에 있어서, Sn/Pb 도금층은 Sn 5-7 중량비이고 Pb가 3-5 중량비로 혼합 도금된 것인 PCB 패턴의 도금방법.
7. 위 5에 있어서, Sn/Pb 도금층은 Sn/Pb 판을 음극에 설치하고 전해 전기도금을 수행하는 것인 PCB 패턴의 도금방법.
8. 위 4에 있어서, Cu 도금층의 두께는 15 내지 30㎛이고, Sn 도금층의 두께는 5 내지 10㎛인 PCB 패턴의 도금방법.
9. 위 4에 있어서, 랙은 구리로 이루어진 것인 PCB 패턴의 도금방법.
10. 위 4에 있어서, Sn 도금층이 제거된 랙의 표면을 과황산암모늄(APS), 과황산나트륨 또는 황산/과산화수소 혼합용액으로 세척하는 단계를 추가로 포함하는 PCB 패턴의 도금방법.
본 발명에 따른 PCB용 랙의 재생방법은 고순도의 Cu를 회수할 수 있다.
또한 본 발명에 PCB용 랙의 재생방법은 종래 랙 재생 시 발생되는 금속(Cu, Sn, Pb) 함유 폐산용액을 발생시키지 않으며, 폐수처리가 용이하지 않은 질소(질산 랙 박리제)유입을 막을 수 있어 자연환경에 효과적이다.
또한 본 발명에 따른 PCB 패턴의 도금방법은 전도성이 높은 Cu를 랙으로 사용가능하여 제품의 품질을 향상시킬 수 있으며, Cu 금속을 100% 회수하여 재활용이 가능하므로 자원 손실을 막을 수 있다.
또한 본 발명에 따른 PCB 패턴의 도금방법은 PCB 도금 공정의 비용 감소에 효과적이다.
도 1은 본 발명에 따른 일례의 Cu 도금층 및 Sn 또는 Sn/Pb 도금층이 형성된 랙으로부터, Sn 또는 Sn/Pb 도금층을 제거하는 전해 전기도금 장치를 나타낸 것이고,
도 2는 본 발명에 따른 재생된 PCB용 랙을 이용한 PCB 패턴의 도금방법을 간략하게 나타낸 것이고,
도 3a는 본 발명에 따라 Sn 또는 Sn/Pb 도금층이 제거된 PCB용 랙의 SEM 사진을 나타낸 것이고,
도 3b는 본 발명에 따라 Sn 또는 Sn/Pb 도금층이 제거된 PCB용 랙의 EDS 성분 분석을 나타낸 것이다.
본 발명은 패턴부가 형성된 PCB의 전해 전기도금 공정 중 Cu 도금층 및 Sn 또는 Sn/Pb 도금층이 형성된 랙으로부터 Sn 또는 Sn/Pb 도금층을 연속적으로 제거할 수 있고, 고순도의 Cu 회수가 가능한 PCB용 랙의 재생방법과 이를 이용하여 PCB 패턴을 도금하는 방법에 관한 것이다.
이하 본 발명을 보다 상세하게 설명하면 다음과 같다.
본 발명에 따른 PCB용 랙의 재생방법은 표면에 Cu 도금층 및 상기 Cu 도금층 상에 Sn 도금층이 형성된 PCB용 랙을 양극, Sn 판을 음극에 설치하고 전해 전기도금하여 Sn 도금층을 제거하는 단계를 포함한다.
상기 Sn 도금층은 Pb가 추가로 혼합 도금된 Sn/Pb 도금층이 형성된 것일 수 있다. 이 경우 Sn/Pb 판을 음극에 설치하고 전해 전기도금을 수행한다.
또한 본 발명은 PCB 패턴의 도금 공정 시 상기 PCB용 랙의 재생방법을 도입하여 수행할 수 있다. 즉, 패턴의 도금을 수행한 랙의 Sn 또는 Sn/Pb 도금층을 주기적으로 제거하여 재생한 후 연속적으로 PCB 패턴의 전해 전기도금 공정에 재사용한다. 이 경우 랙 표면의 Cu 도금층의 두께는 계속 증가하게 되므로 산업분야에서 가치가 높은 Cu의 회수 양을 향상시킬 수 있다.
구체적으로 본 발명에 따른 PCB 패턴의 도금방법은 패턴부가 형성된 PCB와 이를 고정하는 랙을 전해 전기도금하여 Cu 도금층 및 Sn 도금층을 형성하는 단계; 및 상기 Cu 도금층 및 Sn 도금층이 형성된 랙을 PCB와 분리하는 단계를 포함하는 PCB 패턴의 도금방법에 있어서, 상기 랙은 Cu 도금층 및 Sn 도금층이 형성된 랙을 양극, Sn 판을 음극에 설치하고 전해 전기도금하여 Sn 도금층을 제거한 후 재사용한다.
본 발명에 따른 PCB 패턴의 도금방법을 도 2를 참고하여 단계별로 살펴보면 다음과 같다.
패턴부가 형성된 PCB와 이를 고정하는 랙을(S1) 전해 전기도금하여 Cu 도금층 및 Sn 도금층을 형성한다(S2).
PCB는 동막이 형성된 기판에 포토레지스트를 도포하고, 마스크를 이용하여 노광 및 현상한다. 이후에 동막을 에칭하고 포토레지스트를 제거한 다음 절연층을 형성하고, 노광 및 현상하여 PCB의 패턴부를 형성한다.
PCB용 랙은 그 형태를 특별히 한정하지는 않으며, 일례로 서로 다른 사이즈를 갖는 PCB를 복수개로 고정시키므로 4각형의 프레임에 수직으로 여러 개의 수직 랙이 설치될 수 있다.
랙은 당 분야에서 일반적으로 사용되는 소재로 제조될 수 있으며 특별히 한정하지는 않으며, 스테인레스 스틸(SUS), Cu 등이 사용될 수 있다.
랙의 소재가 Cu이면 PCB 전해 전기도금에 의해 형성된 Cu 도금층과 성분이 동일하므로 PCB용 랙으로 사용이 가능한 물성(두께 등) 범위내에서는 PCB 전해 전기도금 시 재사용하여 랙 표면에 다수개의 Cu 도금층을 형성할 수 있다. 이후에 PCB용 랙으로 사용이 불가능한 경우에는 상기 랙 자체(성분이 모두 Cu)를 재사용할 수 있다.
또한, Cu 소재의 랙은 전기전도도가 높아 PCB 패턴의 도금효과가 우수하므로 PCB 품질을 향상시킬 수 있다. 종래에는 Cu 소재의 우수성에도 불구하고, 랙의 재생문제 등으로 보편적으로 스테인레스 스틸 소재를 사용한다.
따라서, 본 발명은 Cu소재의 랙을 사용하여 PCB 품질을 향상시킬 뿐만 아니라 간단한 방법으로 Cu소재의 랙을 재생할 수 있으며, 재생에 의해 Cu를 회수하여 재활용할 수 있다.
또한, 랙의 소재가 스테인레스 스틸이면 PCB 전해 전기도금 시 재생하여 랙 표면에 다수개의 Cu 도금층을 형성한 후, 별도의 Cu 회수 공정을 이용하여 스테인레스 스틸로부터 구리를 회수한다.
일례로, 황산과 과수화수소의 혼합용액 또는 질산용액에 함침하여 스테인레스로부터 Cu를 용해시켜 액상의 Cu로 회수하는 방법이 있다.
또한 4각형의 프레임에 수직으로 설치된 여러 개의 수직 랙을 한꺼번에 전해 전기도금하거나, 프레임으로부터 랙을 별도로 분리하여 각각 전해 전기도금을 수행할 수 있다.
또한 PCB는 표면에 Cu를 도금한 후 회로형성 과정에서 회로를 보호하기 위해 Cu도금층 상에 Sn 또는 Sn/Pb 도금이 수행되어, PCB랙의 표면은 Cu 도금층 및 상기 Cu 도금층상에 Sn 또는 Sn/Pb 도금층이 형성된다.
통상 랙은 Cu 도금층의 두께가 15 내지 30㎛이고 Sn 도금층의 두께가 5 내지 10㎛ 정도를 유지한다.
상기 Sn 도금층은 Pb가 추가로 혼합 도금될 수 있다. 이때 Sn 및 Pb는 5-7 : 3-5 중량비로 혼합 도금하는 것이 바람직하다. 상기 혼합비를 벗어나는 경우에는 Cu 도금층의 산화방지 및 전자부품과의 결합력 강화 등의 역할 수행에 문제가 발생할 수 있다.
상기 Cu 도금층 및 Sn(또는 Sn/Pb) 도금층이 형성된 랙을 PCB와 분리한다(S3).
상기 분리된 랙을 양극, Sn 판을 음극에 설치하고 전해 전기도금하여 Sn 도금층을 제거한다(S4). 전해 전기도금법은 Cu 도금층의 표면 손상을 최소화하면서 Sn 도금층의 제거효율이 우수하여 효과적이다.
이때, 양극의 랙이 Sn와 Pb가 혼합된 Sn/Pb 도금층인 경우에는 음극에 Sn/Pb 판을 설치한다. Sn/Pb 판의 Sn와 Pb가 혼합비는 Sn/Pb 도금층의 혼합비와 유사범위를 유지하는 것이 바람직하다.
전해 전기도금은 당 분야에서 일반적으로 사용되는 방법 및 조건하에서 수행되며, 랙 표면에 형성된 Sn 도금층의 두께를 고려하여 적절히 조절하는 것이 가능하다.
또한, Sn/Pb 도금층인 경우에는 도금층의 두께 및 성분 구성을 동시에 고려하는 것이 바람직하다.
일례로 전해 전기도금의 시간은 420 내기 600초이고, 전류밀도는 0.5 내지 1A/dm2이고 온도는 20 내지 30℃이며, pH는 1 내지 4인 조건하에서 수행하는 것이 바람직하다.
또한, 상기 전해 전기도금에 사용되는 전해액은 특별히 한정하지는 않으나, Sn 도금층인 경우에는 Sn 함유 황산 용액을 사용할 수 있다. 바람직하기로는 취급 및 구입의 용이성, 반응효율 등의 면에서 황산, Sn(또는 Sn/Pb)및 물의 혼합용액을 사용하는 것이 좋다. 일례로 황산 100 내지 150g/L, Sn 5 내지 10g/L 및 물이 함유된 것을 사용할 수 있다.
Sn/Pb 도금층인 경우에는 Sn과 Pb이 함유된 유기산 용액을 사용할 수 있다. 일례로 메틸설포닉산, 에틸설포닉산 또는 벤질설포닉산 등의 유기산 100내지 150g/L, Sn 5 내지 10g/L, Pb 2 내지 5g/L 및 물이 함유된 것을 사용할 수 있다.
도 1은 본 발명에 따른 일례의 Cu 도금층 및 Sn 또는 Sn/Pb 도금층이 형성된 랙으로부터, Sn 또는 Sn/Pb 도금층을 제거하는 전해 전기도금 장치를 나타낸 것이다.
도 1과 같이 전해액(Sn, 또는 Sn과 Pb 함유 유기산 용액)에 PCB의 전해 전기도금 공정을 수행하여 Cu 도금층 및 Sn 또는 Sn/Pb 도금층이 형성된 PCB용 랙을 양극으로 하고 전해 전기도금하여 음극에서 Sn 또는 Sn/Pb을 석출한다. 이때, 음극은 Sn판 또는 Sn/Pb판을 배치한다.
상기 전해 전기도금으로 표면에 Cu 도금층이 형성된 랙을 재생한다(S5). 상기 재생된 랙은 패턴부가 형성된 PCB의 전해 전기도금 시 이를 고정하는 랙으로 재사용된다(S6).
또한, 본 발명은 Sn 또는 Sn/Pb 도금층이 제거된 랙의 표면을 과황산암모늄, 과황산나트륨 또는 황산/과산화수소 혼합용액으로 세척하는 단계를 추가로 포함할 수 있다.
이는 상기 전해 전기도금으로 제거되지 않고 Cu 도금층 상에 잔류하는 소량의 Sn 또는 Sn/Pb 성분 및 산화피막을 효과적으로 제거하는 역할을 한다.
도 3a는 본 발명에 따라 Sn/Pb 도금층이 제거되어 재생된 PCB용 랙의 SEM 사진이고, 도 3b는 상기 재생된 PCB용 랙 표면의 EDS 성분 분석을 나타낸 것으로, 랙 표면에 Sn/Pb 성분이 제거되어 Cu만이 남았음을 확인할 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예 1
4각형의 프레임에 수직으로 여러 개의 수직 랙이 설치된 PCB랙에 패턴부가 형성된 PCB를 고정하여 전해 전기 Cu도금 및 전해 전기 Sn/Pb도금을 순차적으로 수행하여 두께가 20㎛인 Cu 도금층 및 상기 Cu 도금층상에 두께가 7㎛인 Sn/Pb 도금층이 형성된 PCB용 랙을 준비하였다. PCB용 랙은 4각형의 프레임에 수직으로 설치된 여러 개의 수직 랙으로부터 1개의 랙을 분리하여 사용하였다. 수직 랙의 소재는 Cu인 것을 사용하였으며, Sn/Pb 도금층은 Sn와 Pb가 6 : 4의 중량비로 혼합된 것이다.
상기 PCB용 랙을 양극으로 하고 Sn/Pb판을 음극으로 설치하고 전해 전기도금을 수행하여 Cu 도금층상의 Sn/Pb 도금층이 제거된 PCB용 랙을 제조하였다(도 1). 이때 전해액은 유기산(메틸설포닉산) 120g/L, Sn 6g/L, Pb 3g/L 및 물이 혼합된 용액을 사용하였다.
전해 전기도금 시간은 500초이고, 전류밀도는 0.7A/dm2이고 온도는 25℃이며, pH는 2인 조건하에서 수행하였다.
상기 전해 전기도금 결과, 양극의 PCB용 랙으로부터 Sn/Pb 도금층이 제거되고, 음극에서는 Sn/Pb이 석출되었다. Sn/Pb 도금층이 제거된 PCB용 랙의 구리 도금층의 순도는 99.99%이었다.
실시예 2
상기 실시예 1과 동일하게 실시하되, Cu 도금층상의 Sn/Pb 도금층이 제거된 PCB용 랙을 APS 용액에 침지하였다.
그 결과 도 3a의 재생된 PCB용 랙의 SEM 사진과 도 3b의 EDS성분 분석과 같이 PCB용 랙의 Cu 도금층상에 Sn/Pb 성분이 제거되어 Cu 도금층의 순도는 100%가 되었음을 확인할 수 있었다.
실시예 3
상기 실시예 1과 동일하게 실시하되, 전해 전기Cu도금 및 전해 전기Sn도금을 순차적으로 수행하여 두께가 20㎛인 구리 도금층 및 상기 구리 도금층상에 두께가 7㎛인 Sn 도금층이 형성된 PCB용 랙을 준비하였다.
상기 PCB용 랙을 양극으로 하고 Sn판을 음극으로 설치하고 전해 전기도금을 수행하고, 전해액은 황산 120g/L, Sn 6g/L 및 물이 혼합된 용액을 사용하였다.
상기 전해 전기도금 결과, 양극의 PCB용 랙으로부터 Sn 도금층이 제거되고, 음극에서는 Sn이 석출되었다.
비교예
상기 실시예 1과 동일하게 실시하되, 구리 도금층 및 상기 구리 도금층상에 Sn/Pb 도금층이 형성된 PCB용 랙을 질산용액에 침지하여 구리 도금층 및 Sn/Pb 도금층을 산용액에 용해시켜 제거하였다.

Claims (10)

  1. 표면에 Cu 도금층 및 상기 Cu 도금층 상에 Sn 도금층이 형성된 PCB용 랙을 양극, Sn 판을 음극에 설치하고 전해 전기도금하여 Sn 도금층을 제거하는 단계; 및
    Sn 도금층이 제거된 랙의 표면을 과황산암모늄(APS), 과황산나트륨 또는 황산/과산화수소 혼합용액으로 세척하는 단계를 포함하는 PCB용 랙의 재생방법.
  2. 청구항 1에 있어서, Sn 도금층은 Pb가 추가로 혼합 도금된 Sn/Pb 도금층이고, Sn/Pb 판을 음극에 설치하고 전해 전기도금을 수행하는 것인 PCB용 랙의 재생방법.
  3. 삭제
  4. 패턴부가 형성된 PCB와 이를 고정하는 랙을 전해 전기도금하여 Cu 도금층 및 Sn 도금층을 형성하는 단계; 및 상기 Cu 도금층 및 Sn 도금층이 형성된 랙을 PCB와 분리하는 단계를 포함하는 PCB 패턴의 도금방법에 있어서,
    상기 랙은 Cu 도금층 및 Sn 도금층이 형성된 랙을 양극, Sn 판을 음극에 설치하고 전해 전기도금하여 Sn 도금층을 제거하는 단계; 및
    상기 Sn 도금층이 제거된 랙의 표면을 과황산암모늄(APS), 과황산나트륨 또는 황산/과산화수소 혼합용액으로 세척하는 단계를 수행하여 재사용된 것인 PCB 패턴의 도금방법.
  5. 청구항 4에 있어서, Sn 도금층은 Pb가 추가로 혼합 도금된 Sn/Pb 도금층이고, Sn/Pb 판을 음극에 설치하고 전해 전기도금을 수행하는 것인 PCB 패턴의 도금방법.
  6. 청구항 5에 있어서, Sn/Pb 도금층은 Sn 5-7 중량비이고 Pb가 3-5 중량비로 혼합 도금된 것인 PCB 패턴의 도금방법.
  7. 삭제
  8. 청구항 4에 있어서, Cu 도금층의 두께는 15 내지 30㎛이고, Sn 도금층의 두께는 5 내지 10㎛인 PCB 패턴의 도금방법.
  9. 청구항 4에 있어서, 랙은 구리로 이루어진 것인 PCB 패턴의 도금방법.
  10. 삭제
KR1020100033460A 2010-04-12 2010-04-12 Ｐｃｂ용 랙의 재생방법 및 이를 이용한 ｐｃｂ 패턴의 도금방법 KR100990655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100033460A KR100990655B1 (ko) 2010-04-12 2010-04-12 Ｐｃｂ용 랙의 재생방법 및 이를 이용한 ｐｃｂ 패턴의 도금방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100033460A KR100990655B1 (ko) 2010-04-12 2010-04-12 Ｐｃｂ용 랙의 재생방법 및 이를 이용한 ｐｃｂ 패턴의 도금방법

Publications (1)

Publication Number Publication Date
KR100990655B1 true KR100990655B1 (ko) 2010-10-29

Family

ID=43135965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100033460A KR100990655B1 (ko) 2010-04-12 2010-04-12 Ｐｃｂ용 랙의 재생방법 및 이를 이용한 ｐｃｂ 패턴의 도금방법

Country Status (1)

Country Link
KR (1) KR100990655B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109628934A (zh) * 2018-08-30 2019-04-16 上海昕沐化学科技有限公司 环保型褪锡液及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003171788A (ja) * 2001-12-03 2003-06-20 Furukawa Electric Co Ltd:The 被メッキ物から金属母材を分別回収する装置および前記分別回収方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003171788A (ja) * 2001-12-03 2003-06-20 Furukawa Electric Co Ltd:The 被メッキ物から金属母材を分別回収する装置および前記分別回収方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109628934A (zh) * 2018-08-30 2019-04-16 上海昕沐化学科技有限公司 环保型褪锡液及其制备方法
CN109628934B (zh) * 2018-08-30 2021-04-16 上海昕沐化学科技有限公司 环保型褪锡液及其制备方法

Similar Documents

Publication Publication Date Title
US5788830A (en) Electroplating process
CN103945648B (zh) 一种高频电路板生产工艺
CN110537396B (zh) 利用种子层的电路形成方法
CN108668452A (zh) 一种pcb精细线路电解蚀刻与铜回收关联技术
CN110602893B (zh) 一种图形电镀陪镀板可重复利用的图形电镀方法
CN101442885B (zh) 电路板导孔的制作方法
CN105676603A (zh) 印刷线路板去膜液及其配制方法和使用方法
CN109652828B (zh) 一种pcb板镀锡-退锡体系及应用方法
JPH04320088A (ja) プリント配線板の製造方法
KR102203044B1 (ko) 구리 및 구리 합금의 마이크로 에칭을 위한 조성물 및 방법
KR100990655B1 (ko) Ｐｃｂ용 랙의 재생방법 및 이를 이용한 ｐｃｂ 패턴의 도금방법
CN102548231B (zh) 电路板制作方法
JP2014534347A (ja) 銅および銅合金をエッチングするための水性組成物
CN117677078A (zh) 一种单面铝基板镀通孔制作方法
US5092967A (en) Process for forming printed circuits
US20130186764A1 (en) Low Etch Process for Direct Metallization
CN110359051B (zh) 线路板蚀刻废液循环再利用的方法
JP7145512B2 (ja) 電解銅めっき方法に用いられるダミー材の処理方法
CN105386100A (zh) 一种铁镍合金框架电镀铜和银的方法
US6436276B1 (en) Cathodic photoresist stripping process
JP6236824B2 (ja) プリント配線基板の製造方法
CN115125593B (zh) 一种螯合剂在pcb制备中的应用
JPH03214689A (ja) 印刷回路の製造のための減少された一群の工程及びこの工程を実施するための組成物
KR101250768B1 (ko) 전해탈지를 이용한 포토레지스트의 박리 방법
CN1014481B (zh) 热压镶嵌法制造印刷电路板

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee