KR100966359B1 - 낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법 - Google Patents

낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법 Download PDF

Info

Publication number
KR100966359B1
KR100966359B1 KR1020047007985A KR20047007985A KR100966359B1 KR 100966359 B1 KR100966359 B1 KR 100966359B1 KR 1020047007985 A KR1020047007985 A KR 1020047007985A KR 20047007985 A KR20047007985 A KR 20047007985A KR 100966359 B1 KR100966359 B1 KR 100966359B1
Authority
KR
South Korea
Prior art keywords
copper alloy
layer
conductive layer
copper
grain size
Prior art date
Application number
KR1020047007985A
Other languages
English (en)
Other versions
KR20040064287A (ko
Inventor
로파틴서지
베세르폴알.
왕핀-친코니
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20040064287A publication Critical patent/KR20040064287A/ko
Application granted granted Critical
Publication of KR100966359B1 publication Critical patent/KR100966359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

집적회로를 제조하는 방법은 비아 개구의 바닥 및 측면벽들을 따라 장벽층을 형성하는 단계와 비아를 형성하기 위해 비아 개구에 삼원구리합금 비아 재료를 제공하는 단계를 포함한다. 비아 개구는 삼원구리합금 비아 재료를 받고, 제1전도층 및 제2전도층을 전기적으로 연결하기 위해 구성된다. 삼원구리합금 비아 재료는 비아가 낮은 저항 및 스태프된 그레인 경계를 가진 증가된 그레인 크기를 가지도록 돕는다.
EM(electromigration), 삼원구리합금, 낮은 저항,

Description

낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법{METHOD OF USING TERNARY COPPER ALLOY TO OBTAIN A LOW RESISTANCE AND LARGE GRAIN SIZE INTERCONNECT}
본 발명은 일반적으로 집적회로 및 집적회로제조방법에 관한 것이다. 더욱 구체적으로, 본 발명은 낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법에 관한 것이다.
반도체 디바이스 또는 IC(integrated circuit)들은 예컨대 트랜지스터들과 같은 무수한 디바이스들을 포함할 수 있다. ULSI(ultra-large scale integrated)회로들은 CMOS(complementary metal oxide semiconductor) FET(field effect transistors)를 포함할 수 있다. IC상에 무수한 IC디바이스들을 제작하기 위한 공정들 및 통상적인 시스템들의 기능에도 불구하고, IC디바이스피쳐(feature)의 크기를 감소시키고, 그럼으로써 IC상의 디바이스들의 수를 증가시킬 필요성은 여전히 있다. 그럼에도 불구하고, IC들의 끊임없는 소형화를 어렵게 하는 많은 요소들이 존재한다. 예를 들어, 비아들(vias)(또는 각각의 전도 층들을 전기적으로 연결하기 위해 사용되는 집적회로층들사이의 경로들)의 크기가 감소될수록, 전기저항은 증가한다.
통상적인 집적회로들은 구조체들(예를 들어, 게이트, 드레인 영역들, 소스 영역들) 및 전도라인들을 연결하기 위해 비아들을 이용한다. 비아는 전형적으로 절연층을 거쳐서 확장되는 금속 플러그이다. 장벽 층은 금속의 확산 및 전자이주(elctromigration: EM)로부터 비아를 보호하기 위해 사용된다. 장벽층은 특징적으로 비아 금속에 관련된 저항성에 기여할 수 있다. EM은, 전도되는 전자들과 확산되는 금속원자들 간의 운동량 교환(momentum exchange)에 기인한 대량 수송(mass transfer)이다. EM은 집적회로에서 금속전도체들에게 점진적인 손상을 초래한다. 일반적으로, 이것은 매우 높은 전류밀도 및 100℃이상의 온도에서 금속에 두드러지게 나타난다.
집적회로제조자들은 장벽재료의 두께를 줄여 비아크기가 감소됨에 따라 비아의 저항을 줄이려고 한다. 하나의 통상적인 공정인, PVD(plasma vapor deposition)에 따르면, IC제조자들은 부정합 증착(non-conformed deposition)에 기인하여 비아의 바닥에 매우 얇은 장벽재료를 증착한다. 장벽재료의 두께는 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)공정들에 의해 줄게 된다. 이런 향상된 증착공정들은 고도로 일치된 장벽금속막들을 형성한다. 하지만, 장벽두께의 감소는 장벽으로의 구리(Cu)확산을 더욱 심화시키므로 EM에 대한 저항에 악영향을 미칠 수 있다.
도 1a 및 도 1b는 구리층(110), 구리 비아(120), 구리층(130), 절연층(dielectric layer)(150), 및 절연층(160)을 포함하는 집적회로 부분(100)의 개략적인 단면도이다. 비아(120)와 구리층(130)은 장벽층(140)에 의해 분리된다.
부분(100)은 또한 에칭정지층(174)에 의해 구리층(130)으로부터 분리된 절연층(142)을 포함한다. 절연층(142)은 산화물일 수 있고 에칭정지층(174)은 실리콘 질화물(SiN)일 수 있다. 에칭정지층(174)은 구리층(130)으로부터 절연층(142)으로의 구리 확산을 방지한다. 절연층(150)은 장벽층(152)에 의해 구리층(130)으로부터 분리될 수 있다. 유사하게, 절연층(160)은 장벽층(182)에 의해 구리층(110)으로부터 분리될 수 있다. 장벽층들(152 및 182)은 탄탈 질화물(TaN)이 될 수 있다. 에칭정지층들(172, 174, 176, 및 178)은 실리콘 질화물이 될 수 있다.
통상적인 공정들에 따르면, 장벽층(140)은 7nm 내지 25nm사이의 단면두께를 가질 수 있다. 장벽층(140)은 층들로부터 비아(120)로, 및 비아로부터 절연층(142)으로의 구리이온들의 확산을 막는다. 통상적인 장벽층들은 탄탈 질화물(TaN)을 포함할 수 있다.
도 1a는 구리층(110) 및 구리 비아(120)가 두개의 개별적인 단계들에서 증착되고 장벽부분(182)에 의해 분리되는 단일 다마신(damascene)공정에 따라 형성된 부분을 도시한다. 도 1b는 구리층(110) 및 구리 비아(120)가 하나의 단계 혹은 공정에서 증착되고 장벽에 의해 분리되지 않는 이중 다마신 공정에 따라 형성된 부분을 도시한다.
전술한 바와같이, 통상적인 시스템들은 비아(120)와 관련된 저항을 감소시키기 위해 장벽층(140)의 두께를 줄이려는 시도를 한다. 하지만, 두께의 이런 감소는 EM불능들의 원인이 될 수 있다. 도 2a 및 도 2b는 도 1a 및 도 1b를 참조하여 기술되고, 구리층(130)에 EM불능 또는 보이드(145)를 가진 부분(100)을 도시한다. 도 2a는 구리층(110) 및 구리 비아(120)가 두개의 개별적인 단계들 또는 공정들에서 형성되는 단일의 다마신공정(도 1a를 참조하여 기술됨)에 따라서 형성된 부분을 보여준다. 도 2b는 구리층(110) 및 구리 비아(120)가 한개의 단계 또는 공정에서 형성되는 이중다마신공정(도 1b를 참조하여 기술됨)에 따라 형성된 부분을 보여준다.
도 3a 및 도 3b는 구리비아층(120)으로부터의 구리확산에 기인한 비아(120)내의 EM불능 또는 보이드(155)를 가지는 부분(100)을 도시한다. 도 3a는 구리층(110) 및 구리 비아(120)가 두개의 개별적인 단계들 또는 공정들에서 형성되는 단일의 다마신공정(도 1a를 참조하여 기술됨)에 따라 형성된 부분를 보여준다. 도 3b는 구리층(110) 및 구리 비아(120)가 한개의 단계 또는 공정에서 형성되는 이중다마신공정(도 1b를 참조하여 기술됨)에 따라 형성된 부분를 보여준다.
EM불능들은 Silicon Processing for the VLSI Era, Lattice Press, Sunset Beach, California, Vol. 2(1990)의 p.264 - p.265에서, Ph.D Stanley Wolf에 의해 기술되었다. Dr. Wolf는 전도체 이온들의 운동에 있어서의 포지티브 발산(positived divergence)이 공극누적(accumulation of vacancies)을 일으켜 금속내에서 보이드가 형성됨을 설명한다. 이런 보이드들은 궁극적으로 전도라인의 개방회로 불능(open-circuit failure)을 초래하는 크기로 성장할 수 있다.
따라서, 낮은 저항을 가지면서도 비아에서의 EM 또는 라인 불능을 격지 않는 비아 또는 배선에 대한 필요성이 존재한다. 또한, 높은 EM 신뢰도를 위한 스태프된 그레인 경계(staffed grain boundaries)를 갖는 큰 그레인 크기의 배선을 형성하는 방법이 필요하다. 또한, 낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법이 필요하다.
예시적인 실시예는 집적회로를 제작하는 방법에 관한 것이다. 이런 방법은 비아 개구(aperture)의 측면벽들 및 바닥을 따라 장벽층을 형성하는 단계, 및 비아를 형성하기 위해 비아 개구에 삼원구리합금 비아 재료를 제공하는 단계를 포함할 수 있다. 비아 개구는 삼원구리합금 비아 재료를 수용하고, 제 1전도층 및 제 2전도층을 전기적으로 연결하도록 구성된다. 삼원구리합금 비아 재료는 비아가 낮은 저항 및 증대된 그레인 크기를 가지도록 하는데 기여한다.
또 다른 예시적인 실시예는 낮은 저항 및 큰 그레인 크기의 배선 또는 비아를 얻기 위해 삼원구리합금을 사용하는 방법에 관한 것이다. 이런 방법은 집적회로기판 상에 제1전도층을 제공하는 단계, 제1전도층으로부터 비아 개구를 분리하는 장벽을 형성하기 위해 제1전도층상에 위치된 비아 개구의 바닥 및 측면들에 컨퍼멀 층부(conformal layer section)를 제공하는 단계, 삼원구리합금 비아를 형성하기 위해 삼원구리합금 비아 재료로 비아 개구를 채우는 단계, 및 삼원구리합금 비아가 제1전도층을 제2전도층에 전기적으로 연결하도록, 삼원구리합금 비아상에 제2전도층을 제공하는 단계를 포함할 수 있다.
또 다른 예시적인 실시예는 집적회로에 비아를 형성하는 방법에 관한 것이다. 이런 방법은 제1전도층을 증착하는 단계, 제1전도층상에 에칭정지층을 증착하는 단계, 에칭정지층상에 절연층을 증착하는 단계, 절연층 및 에칭정지층에 개구를 형성하는 단계, 장벽층을 형성하기 위해 개구의 바닥 및 측면들에 장벽재료를 제공하는 단계, 삼원구리합금 비아를 형성하기 위해 삼원구리합금 비아 재료로 개구를 채우는 단계, 및 삼원구리합금 비아가 전기적으로 제1전도층 및 제2전도층을 연결하도록, 삼원구리합금 비아상에 제2전도층을 제공하는 단계를 포함할 수 있다.
바람직한 실시예들에서, 삼원구리합금 비아 재료(ternary copper alloy via material)는 Cu-X-Y을 포함하며, 여기서 X는 저항을 낮추는 특성을 가진 다양한 원소들 중의 어느 하나, 예컨대 아연(Zn), 은(Ag), 또는 주석(Sn)과 같은 원소일 수 있고, Y는 그레인 크기를 증가시키는 특성을 가진 다양한 원소들 중의 어느 하나, 예컨대 칼슘(Ca) 또는 크롬(Cr)과 같은 원소일 수 있다. 바람직하게 삼원구리합금 비아 재료는 CuAgCr, CuSnCa, CuZnCa, 또는 CuAgCa를 포함한다.
본 발명의 다른 주요한 특징 및 장점들은 이하의 도면들, 상세한 설명, 및 첨부된 청구항들을 검토할 때 당업자에게는 명백할 것이다.
예시적인 실시예들은 이후 첨부된 도면들과 관련하여 기술되며, 여기서 도면에서 유사한 요소들은 같은 참조 번호로 표시한다.
도 1a은 종래기술에 따라 제작된 집적회로의 단일 다마신부분을 나타낸 개략적인 단면도이다.
도 1b는 종래기술에 따라 제작된 집적회로의 이중 다마신부분을 나타낸 개략적인 단면도이다.
도 2a는 EM불능을 보여주는, 도 1a에 도시된 집적회로의 단일부분을 나타낸 개략적인 단면도이고;
도 2b는 EM불능을 보여주는, 도 1b에 도시된 집적회로의 이중부분을 나타낸 개략적인 단면도이다.
도 3a는 EM불능을 보여주는, 도 1a에 도시된 집적회로의 단일다마신부분을 나타낸 개략적인 단면도이다.
도 3b는 EM불능을 보여주는, 도 1b에 도시된 집적회로의 이중다마신부분을 나타낸 개략적인 단면도이다.
도 4는 예시적인 실시예에 따른 삼원구리합금 배선을 보여주는, 집적회로의 부분을 나타낸 개략적인 단면도이다.
도 5는 또 다른 예시적인 실시예에 따른 삼원구리합금 배선을 보여주는, 집적회로의 부분를 나타낸 상부 단면도이다.
도 6은 또 다른 예시적인 실시예에 따른 삼원구리합금 배선을 보여주는, 집적회로의 부분를 나타낸 개략적인 단면도이다.
도 7은 또 다른 예시적인 실시예에 따른 삼원구리합금 배선을 보여주는, 집적회로의 부분를 나타낸 개략적인 단면도이다.
도 4를 참조하면, 전도 비아층(410), 전도층 및 비아 부분(420), 전도층(430), 장벽층(440), 절연층(450), 및 절연층(460)을 포함하는 집적회로의 부분(400)을 나타낸 개략적인 단면도이다. 부분(400)는 바람직하게 무수한 트랜지스터들을 가진 ULSI회로의 부분이다. 부분(400)은 예컨대 실리콘웨이퍼와 같은 반도체웨이퍼상에서 IC의 일부분으로서 제조된다.
부분(400)은 또한 에칭정지층(474)에 의해 전도층(430)으로부터 분리된 절연층(442)을 포함한다. 예시적인 실시예에서, 절연층(442)은 산화물이고 에칭정지층(474)은 실리콘 질화물(Si3N4) 또는 다른 적합한 재료이다. 에칭정지층(474)은 전도층(430)으로부터 절연층(442)으로의 재료의 확산을 방지한다. 전도 비아층(410)은 예컨대, 구리 또는 또다른 금속과 같은 여타의 전도재료의 층이 될 수 있다.
절연층(450)은 장벽층(452)에 의해 구리층(430)으로부터 분리될 수 있다. 유사하게, 절연층(460)은 장벽층(482)에 의해 구리층(410)과 분리될 수 있다. 장벽층들(452 및 462)은 탄탈 질화물(TaN)일 수 있다. 에칭정지층들(472, 474, 476 및 478)은 실리콘 질화물(SiN)일 수 있다.
전도층 및 비아 부분(420)은 전도재료로 만들어 질 수 있고, 전도층(410) 및 전도층(430)을 전기적으로 연결하도록 작용한다. 전도층 및 비아 부분(420)은 삼원구리합금, 즉 Cu-X-Y를 포함할 수 있다. X는 낮은 저항의 특성을 가진 여타의 다양한 원소들, 예컨대 아연(Zn), 은(Ag), 또는 주석(Sn)일 수 있다. Y는 증가하는 그레인 크기의 특성을 가진 여타의 다양한 원소들, 예컨대 칼슘(Ca) 또는 크롬(Cr)일 수 있다.
유익하게, 비아 부분(420)의 삼원구리합금은 낮은 저항의 배선 또는 비아, 큰 그레인 크기의 배선, 및 스태프된 그레인 경계들을 제공한다. 결정 구조는 구리이온들의 운동성과 상충하기 때문에 큰 그레인 크기는 EM신뢰성을 촉진한다. 큰 그레인 크기는 또한 낮은 배선 저항을 제공한다. 그레인 경계에 걸친 Cu확산통로들의 감소 또는 제한때문에 스태프된 그레인 경계들은 EM 신뢰성을 증가시킨다.
전도층 및 비아 부분(420)의 재료는 ECD(elctrochemical deposition)- 무전해도금 및/또는 전기도금을 사용하여 증착될 수 있다. ECD를 위한 시드(seed)층은 ALD/CVD 및/또는 PVD(plasma vapor deposition)/IMP(ion metal plasma), SIP(self-ionizing plasma)에 의해 형성될 수 있다. 예를 들어, Cu-X-Y의 삼원구리합금은 Cu-Sn-Cr일 수 있고, 여기서 주석(Sn)은 1 원자%보다 작고 그리고 크롬(Cr)은 1 원자%보다 작다. 또 다른 예로서, Cu-X-Y는 Cu-Zn-Cr일 수 있고, 여기서 아연(Zn)은 1 원자%보다 작고 그리고 크롬(Cr)은 1 원자%보다 작다. Cu-Zn-Cr의 경우에, 감소된 저항은 1.8 - 2.2 μΩ㎝이고, 증가된 그레인 크기는 0.5 - 3㎛일 수 있다.
Cu-Zn-Cr합금증착를 위한 전기도금용액은 Cu이온원으로서 Cu염, Zn이온원으로서 Zn염, Cr이온원으로서 Cr염, 금속이온들을 위한 착화제, pH조정기, 및 유기첨가제를 포함할 수 있다. 합금막에서 Zn 및 Cr이 1 원자%보다 작은 Cu-Zn-Cr막들을 형성하기 위해 용액에서 금속이온들의 농도비율은 최적화된다. 착화제들(complexing agents)은 에틸렌디아민, 에틸렌디아민 테트라아세트산, 및 타르타르산(tartaric acid)의 군으로부터 선택될 수 있다. 유기첨가제들은 Cu-Zn-Cr을 충분히 완성하고 보이드들없이 전도성의 비아 층을 형성하기 위해, 비아/트랜치 영역에서 피쳐의 전개를 위해 바람직한 조건들을 제공하는, 폴리프로필렌 글리콜, 폴리에틸렌 글리콜 및 메르캅탄(mercaptan)이황화물의 군으로부터 선택된다.
재결정공정을 완성하기 위해 전기도금된 Cu-Zn-Cr층의 어닐링이 수행될 수 있으며, 결과적으로 그레인 크기가 증대되고, 저항이 낮아지게 된다.
CMP, 화학적 폴리싱 및/또는 전기적 폴리싱(electropolishing)은 그 다음의 절연층증착를 준비하기 위해 절연형성평면으로부터 장벽층 및 Cu-Zn-Cr을 제거하는데 사용될 수 있다.
전도층(430)은 비아 부분(420)에 근접한 장소에 위치한 구리층일 수 있다. 전도층(430)은 구리(Cu)를 포함하는 합금을 포함할 수 있다. 대안적인 실시예에서, 전도층(430)은 몇 개 층들의 적층(stack)이다.
장벽층(440)은 탄탈(Ta), 탄탈 질화물(TaN), 티탄 질화물(TiN), 티탄실리콘 질화물(TiSiN), 텅스텐 질화물(WNx), 또는 다른 적절한 재료일 수 있다. 예시적인 실시예에서, 장벽층(440)은 5 - 10 nm의 단면 두께를 갖는다. 또 다른 실시예에서, 장벽층(440)은 2 - 5 nm만큼 작은 치수를 가질수 있다.
부분(440)을 제조하는 예시적인 이중다마신방법에서, 전도층(430)이 증착되면, 에칭정지층(474)은 전도층(430)위에 증착되고 절연층(442)은 에칭정지층(442)상에 증착된다. 레지스트 층(resist layer)이 절연층(442)상에 증착되고, 비아 부분(420)의 형성에서 절연층(442) 및 에칭정지층(474)의 개구의 패턴닝 및 에칭단계에서 사용된다. 예시적이 실시예에서, 비아 및 트랜치 부분들이 두 개의 상이한 폭들을 가지는 곳에서, 두 개의 상이한 레지스트층들이 두 단계의 비아/트랜치 형성공정에서 사용될 수 있다. 전도층 및 비아 부분(420)에 비아/트랜치 재료를 증착하기 전에 레지스트층 또는 레지스트층들이 제거된다. 전도성의 비아층(410)은 전도층(420)에 전기적으로 연결되기 위해 형성된다.
도 5에서, 집적회로의 부분(500)은 삼원구리합금을 가지는 이중다마신 비아/트랜치 부분을 포함한다. 비아/트랜치 부분은 주석(Sn) 및 크롬(Cr)의 첨가에 기인한 증가된 그레인 크기들(520), 감소된 저항 및 스태프된 그레인 경계들(510)을 포함할 수 있다. 증가된 그레인 크기, 스태프된 그레인 경계(510) 및 감소된 저항으로, 비아/트랜치 부분은 EM신뢰성을 개선할 수 있다. 도 4에 관련하여 기술된 대로, 여러 가지 상이한 기술들이 낮은 저항의 원소들 및 증가된 그레인 크기의 원소들을 포함하도록 채용될 수 있다. 여러 가지 상이한 원소들 및 원소들의 조합이 또한 사용될 수 있다.
도 6은 집적회로(IC)의 이중다마신의 부분(600)을 나타낸 개략적인 단면도를 도시하며, 전도층(610), 비아/트랜치 부분(620), 전도층(630), 장벽층(640), 절연층(650), 및 절연층(660)을 포함한다. 부분(600)은 또한 에칭정지층(644)에 의해 전도층(630)으로부터 분리된 절연층(642)을 포함한다. 협소한 배선의 비아/트랜치 부분(420)의 피쳐에 비해서, 부분(600)은 폭넓은 배선의 피쳐를 가진 비아/트랜치 부분(620)을 제외하고는 도4를 참조하여 기술된 부분(400)과 유사하다.
절연층들은 CVD 또는 스핀-온(spin-on)기술에 의해 증착된 낮은 절연상수재료를 포함할 수 있다. 낮은 절연상수재료들은 k=1.5 - 3.5인 절연상수를 가질 수 있으며, 10%와 45%사이의 다공성을 가진 다공성재료를 포함할 수 있다. 공극의 크기는 1 내지 15nm의 치수를 가질 수 있다.
절연층(650)은 장벽층(652)에 의해 구리층(630)으로부터 분리될 수 있다. 유사하게, 절연층(660)은 장벽층(682)에 의해 구리 비아층(610)으로부터 분리될 수 있다. 장벽층들(652 및 682)은 탄탈 질화물(TaN)일 수 있다. 에칭정지층들(672, 674, 676, 및 678)은 실리콘 질화물(SiN)일 수 있다.
도 7은 집적회로의 단일다마신의 부분(700)을 나타낸 개략적인 단면도를 도시하며, 전도층(710), 비아 부분(720), 전도층(730), 장벽층(740), 절연층(750), 및 절연층(760)을 포함한다. 부분(700)은 또한 에칭정지층(744)에 의해 전도층(730)으로부터 분리된 절연층(742)을 포함한다.
유익하게, 비아들 또는 배선들의 형성에서 삼원구리합금의 사용은 개선된 신뢰도 및 성능을 제공할 수 있다. 예를 들어, EM신뢰도는 스태프된 그레인 경계에 기인하여 개선될 수 있다. 또한, EM은 증가된 그레인 크기로 인해 개선된다.
상술되고 도면에서 도시된 예시적인 실시예들이 현재는 바람직하지만, 이런 실시예들은 단지 예시로서 제공되었다는 점을 이해해야한다. 다른 실시예들은 예를 들면, 합금들에 상이한 원소들 및 구리합금들을 주입하는 상이한 방법들을 포함할 수 있다. 본 발명은 특정 실시예에 한정되지 않고, 첨부된 청구항의 범주 및 개념에 드는 여러가지 변형들, 합성들, 및 치환들로 확장된다.

Claims (10)

  1. 집적 회로(400)를 제조하는 방법으로서,
    비아 개구의 바닥 및 측벽들을 따라 장벽층(440)을 형성하는 단계와, 여기서 상기 비아 개구는 제1전도층(410) 및 제2전도층(430)을 전기적으로 연결하는 비아 재료를 수용하며; 그리고
    비아(420)를 형성하기 위해 상기 비아 개구 내에서 상기 장벽층 상에 삼원구리합금 비아 재료를 증착하는 단계를 포함하여 구성되며,
    상기 삼원구리합금 비아 재료는 상기 비아 개구를 완전히 채우고, 상기 삼원구리합금 비아 재료는,
    저항을 낮추는 특성을 가진 원소로서 아연(Zn), 은(Ag), 주석(Sn) 중 적어도 하나와; 그리고
    그레인 크기를 증가시키는 특성을 가진 적어도 하나의 원소를 포함하고, 상기 적어도 하나의 원소는 칼슘(Ca) 또는 크롬(Cr)을 포함하는 것을 특징으로 하는 집적 회로를 제조하는 방법.
  2. 배선 또는 비아를 형성하기 위해 삼원구리합금을 사용하는 방법으로서,
    집적 회로 기판 위에 제1전도층(430)을 제공하는 단계와;
    상기 제1전도층(430) 위에 위치하는 비아 개구를 상기 제1전도층(430)으로부터 분리시키는 장벽을 형성하는 장벽층(440)을, 상기 비아 개구의 바닥 및 측면들에 제공하는 단계와;
    상기 장벽층(440) 상에 삼원구리합금 비아(420)를 형성하기 위해 삼원구리합금 비아 재료로 상기 비아 개구를 완전히 채우는 단계와, 여기서 상기 삼원구리합금 비아 재료는, 그레인 크기를 증가시키는 특성을 가진 원소로서 크롬(Cr), 칼슘(Ca) 중 적어도 하나와, 그리고 저항을 낮추는 적어도 하나의 원소를 포함하고, 상기 적어도 하나의 원소는 아연(Zn), 은(Ag), 또는 주석(Sn)을 포함하며; 그리고
    상기 삼원구리합금 비아(420) 위에 제2전도층(410)을 제공하여, 상기 삼원구리합금 비아(420)가 상기 제1전도층(430)을 상기 제2전도층(410)에 전기적으로 연결하도록 하는 단계를 포함하는 것을 특징으로 하는 삼원구리합금을 사용하는 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 삼원구리합금의 저항을 낮추는 특성을 가진 원소는 상기 삼원구리합금 비아 재료의 제로(0) 퍼센트와 일(1) 퍼센트 사이에 있는 것을 특징으로 하는 집적 회로를 제조하는 방법.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 삼원구리합금의 그레인 크기를 증가시키는 특성을 가진 원소는 상기 삼원구리합금 비아 재료의 제로(0) 퍼센트와 일(1) 퍼센트 사이에 있는 것을 특징으로 하는 집적 회로를 제조하는 방법.
  9. 제1항에 있어서,
    상기 그레인 크기는 0.5 ㎛와 3.0 ㎛ 사이에 있는 것을 특징으로 하는 집적 회로를 제조하는 방법.
  10. 제1항에 있어서,
    상기 삼원구리합금 비아 재료는 CuAgCr, CuSnCa, CuZnCa, 또는 CuAgCa를 포함하는 것을 특징으로 하는 집적 회로를 제조하는 방법.
KR1020047007985A 2001-11-26 2002-10-11 낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법 KR100966359B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/994,395 2001-11-26
US09/994,395 US7696092B2 (en) 2001-11-26 2001-11-26 Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
PCT/US2002/032605 WO2003046979A2 (en) 2001-11-26 2002-10-11 Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect

Publications (2)

Publication Number Publication Date
KR20040064287A KR20040064287A (ko) 2004-07-16
KR100966359B1 true KR100966359B1 (ko) 2010-06-28

Family

ID=25540628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047007985A KR100966359B1 (ko) 2001-11-26 2002-10-11 낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법

Country Status (7)

Country Link
US (1) US7696092B2 (ko)
EP (1) EP1449247A2 (ko)
JP (1) JP4463555B2 (ko)
KR (1) KR100966359B1 (ko)
CN (1) CN1320630C (ko)
AU (1) AU2002335805A1 (ko)
WO (1) WO2003046979A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696092B2 (en) 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US7989338B2 (en) * 2005-06-15 2011-08-02 Globalfoundries Singapore Pte. Ltd. Grain boundary blocking for stress migration and electromigration improvement in CU interconnects
JP5234306B2 (ja) * 2006-10-18 2013-07-10 三菱マテリアル株式会社 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット
US8575019B2 (en) * 2010-09-30 2013-11-05 Institute of Microelectronics, Chinese Academy of Sciences Metal interconnection structure and method for forming metal interlayer via and metal interconnection line
WO2013099242A1 (en) * 2011-12-28 2013-07-04 Yazaki Corporation Ultrafine conductor material, ultrafine conductor, method for preparing ultrafine conductor, and ultrafine electrical wire
JP5987443B2 (ja) * 2012-04-19 2016-09-07 富士通株式会社 操作動作検出装置、操作動作検出方法、及びプログラム
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9431343B1 (en) 2015-03-11 2016-08-30 Samsung Electronics Co., Ltd. Stacked damascene structures for microelectronic devices
KR20220030455A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083124A (ko) * 1998-04-27 1999-11-25 포만 제프리 엘 상호 접속 구조 및 그 형성 방법
KR20010051074A (ko) * 1999-10-18 2001-06-25 루센트 테크놀러지스 인크 집적 회로 및 제조 방법

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908275A (en) * 1987-03-04 1990-03-13 Nippon Mining Co., Ltd. Film carrier and method of manufacturing same
JPH0750697B2 (ja) 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
US5224520A (en) 1990-11-19 1993-07-06 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Weaving bar prevention in a jet loom
US5243222A (en) * 1991-04-05 1993-09-07 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
JP2534434B2 (ja) 1992-04-30 1996-09-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 耐酸化性化合物およびその製造方法
KR960010056B1 (ko) 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5654245A (en) 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
US6285082B1 (en) * 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
EP0751567B1 (en) * 1995-06-27 2007-11-28 International Business Machines Corporation Copper alloys for chip interconnections and method of making
JP3296709B2 (ja) * 1995-07-10 2002-07-02 古河電気工業株式会社 電子機器用薄板銅合金およびその製造方法
US6268291B1 (en) 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
KR100243286B1 (ko) 1997-03-05 2000-03-02 윤종용 반도체 장치의 제조방법
US5770517A (en) 1997-03-21 1998-06-23 Advanced Micro Devices, Inc. Semiconductor fabrication employing copper plug formation within a contact area
US5969422A (en) 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6069068A (en) 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US5821168A (en) 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US5882738A (en) 1997-12-19 1999-03-16 Advanced Micro Devices, Inc. Apparatus and method to improve electromigration performance by use of amorphous barrier layer
US6344413B1 (en) 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6482734B1 (en) 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
KR100404649B1 (ko) 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
JP3955386B2 (ja) 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6015749A (en) 1998-05-04 2000-01-18 Taiwan Semiconductor Manufacturing Company Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US6461675B2 (en) 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6380083B1 (en) * 1998-08-28 2002-04-30 Agere Systems Guardian Corp. Process for semiconductor device fabrication having copper interconnects
US6144096A (en) 1998-10-05 2000-11-07 Advanced Micro Devices, Inc. Low resistivity semiconductor barrier layers and manufacturing method therefor
US6117770A (en) 1998-10-08 2000-09-12 Advanced Micro Devices, Inc. Method for implanting semiconductor conductive layers
KR100385042B1 (ko) 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6096648A (en) 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
KR100309642B1 (ko) 1999-01-29 2001-09-26 김영환 반도체장치의 콘택 형성방법
JP3910752B2 (ja) 1999-03-23 2007-04-25 株式会社東芝 半導体装置の製造方法
US6521532B1 (en) 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
EP1232525A2 (en) 1999-11-24 2002-08-21 Honeywell International, Inc. Conductive interconnection
CN1155057C (zh) * 1999-12-02 2004-06-23 国际商业机器公司 形成电子结构中铜导体的方法
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6225221B1 (en) 2000-02-10 2001-05-01 Chartered Semiconductor Manufacturing Ltd. Method to deposit a copper seed layer for dual damascene interconnects
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6410383B1 (en) 2000-03-16 2002-06-25 Sharp Laboratories Of America, Inc. Method of forming conducting diffusion barriers
US6426289B1 (en) 2000-03-24 2002-07-30 Micron Technology, Inc. Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US6423633B1 (en) 2000-04-10 2002-07-23 Vanguard International Semiconductor Corp. Method for manufacturing diffusion barrier layer
US6482740B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Method of growing electrical conductors by reducing metal oxide film with organic compound containing -OH, -CHO, or -COOH
US6749699B2 (en) * 2000-08-09 2004-06-15 Olin Corporation Silver containing copper alloy
JP2002075994A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6294463B1 (en) 2000-09-13 2001-09-25 Vanguard International Semiconductor Corp. Method for manufacturing diffusion barrier layer
US6977224B2 (en) 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
US6465867B1 (en) 2001-02-21 2002-10-15 Advanced Micro Devices, Inc. Amorphous and gradated barrier layer for integrated circuit interconnects
US6500749B1 (en) 2001-03-19 2002-12-31 Taiwan Semiconductor Manufacturing Company Method to improve copper via electromigration (EM) resistance
US6534865B1 (en) 2001-06-12 2003-03-18 Advanced Micro Devices, Inc. Method of enhanced fill of vias and trenches
US7696092B2 (en) 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083124A (ko) * 1998-04-27 1999-11-25 포만 제프리 엘 상호 접속 구조 및 그 형성 방법
KR20010051074A (ko) * 1999-10-18 2001-06-25 루센트 테크놀러지스 인크 집적 회로 및 제조 방법

Also Published As

Publication number Publication date
EP1449247A2 (en) 2004-08-25
CN1320630C (zh) 2007-06-06
US7696092B2 (en) 2010-04-13
KR20040064287A (ko) 2004-07-16
AU2002335805A1 (en) 2003-06-10
WO2003046979A3 (en) 2003-10-30
AU2002335805A8 (en) 2003-06-10
JP2005510875A (ja) 2005-04-21
US20040005773A1 (en) 2004-01-08
CN1592963A (zh) 2005-03-09
JP4463555B2 (ja) 2010-05-19
WO2003046979A2 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
US6703307B2 (en) Method of implantation after copper seed deposition
US6800554B2 (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6998342B2 (en) Electronic device manufacturing method
US6633085B1 (en) Method of selectively alloying interconnect regions by ion implantation
US8053894B2 (en) Surface treatment of metal interconnect lines
KR100966359B1 (ko) 낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법
KR20130133025A (ko) 적어도 하나의 전도성 요소를 형성하는 방법, 반도체 구조물을 형성하는 방법, 메모리 셀 및 관련된 반도체 구조물을 형성하는 방법
US6656834B1 (en) Method of selectively alloying interconnect regions by deposition process
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
US6861349B1 (en) Method of forming an adhesion layer with an element reactive with a barrier layer
CN116130411A (zh) 一种具备防止铜扩散结构的半导体制造方法
US6717266B1 (en) Use of an alloying element to form a stable oxide layer on the surface of metal features
US6979642B1 (en) Method of self-annealing conductive lines that separates grain size effects from alloy mobility
US7169706B2 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US6979903B1 (en) Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
WO2004030089A1 (en) Method of forming a copper interconnect with concentrated alloy atoms at copper-passivation interface

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee