KR100959974B1

KR100959974B1 - 방전 램프 점등기

Info

Publication number: KR100959974B1
Application number: KR1020080079918A
Authority: KR
Inventors: 겐고 기무라; 가즈시게 히라타; 재희 조; 도시히로 나카노
Original assignee: 산켄덴키 가부시키가이샤
Priority date: 2007-08-17
Filing date: 2008-08-14
Publication date: 2010-05-27
Also published as: TW200920185A; KR20090018584A; JP2009048836A; CN101370341A; US20090045757A1

Abstract

방전 램프 점등기는 전기 부하 내의 이상을 검출하는 이상 검출 회로(7)를 포함한다. 이상 검출 회로(7)는 제1 기준 전압(Vb1) 및 제2 기준 전압(Vb2)을 생성하는 기준 전압부(Ra1, Rb1, Ra2, Rb2), 제1 검출 전압(Vc1) 및 제2 검출 전압(Vc2)을 생성하는 검출 전압부(Rc1, Rd1, Rc2, Rd2), 제2 검출 전압(Vc2)이 제1 기준 전압(Vb1)과 미리 정해진 범위 외에 있을 때 전기 부하 내에 이상의 존재를 판정하는 제1 판정부(CP1), 및 제1 검출 전압(Vc1)이 제2 기준 전압(Vb2)과 미리 정해진 범위 외에 있을 때 전기 부하 내에 이상의 존재를 판정하는 제2 판정부(CP2)를 포함한다.

Description

방전 램프 점등기{DISCHARGE LAMP LIGHTER}

본 발명은 액정 디스플레이 장치 등, 특히, 냉음극 형광 램프를 사용하는 장치에서 사용되는 방전 램프를 점등하기 위한 방전 램프 점등기에 관한 것이다.

일본 특허 공개 번호 7-65972호는 방전 램프의 일단에서 교류 전압을 출력하고, 전기 부하의 이상 조건을 검출하는 이상 검출 회로를 포함하는 방전 램프 점등기를 개시한다.

방전 램프 점등기는 방전 램프의 램프 전류(또는 튜브 전류)에 기초한 쵸핑 전압을 출력하는 쵸퍼 회로, 쵸핑 전압에 기초하여 트랜스포머에 의해 부스트된 교류 전압을 발생하고, 점등하기 위해 방전 램프의 일단에 교류 전압을 인가하는 DC/AC 컨버터, 및 방전 램프에 흐르는 전류를 검출하기 위해 방전 램프의 타단에 접속된 램프 전류 검출기를 포함한다.

상기 구성된 방전 램프 점등기에서, 전기 부하는 이상을 가지고, 램프 전류 검출기로부터 쵸퍼 회로에 램프 전류가 돌아오지 않으면, 트랜지스터의 동작이 정지된다. 그 다음, 시정수 설정 회로에 의해 시간 지연(미리 정해진 시간만큼)이 행해진 채, 쵸퍼 회로를 향해 피드백 제어 IC의 전력 출력을 정지시키기 위해 아이 들 기간 제어기에 전압이 인가된다. 그 결과, DC/AC 컨버터의 트랜스포머에 고전압이 인가되지 않아서, 트랜스포머의 열발생을 방지한다.

그러나, 상기 서술된 방전 램프 점등기는, 방전 램프의 일단에 교류 전압을 출력하는 것만 가능한 회로일 뿐이다. 또한, 상기 공개 특허에서는, 버스트 디밍(burst dimming)시에 램프 점등기의 동작에 대한 설명은 없다.

상기 서술된 방전 램프 점등기에 버스트 디밍을 행할 것이 요구되면, 버스트 디밍 주기보다 충분히 더 긴 보호 회로(즉, 상기 시정수 설정 회로 및 아이들 기간 제어기)의 타이머 기간을 설정하는 것이 필요하다.

그러나, 상기 서술된 구성에서, 전기 부하가 실제로 이상을 가지면, 보호 회로는 타이머 기간에서 부분적으로 파손될 수 있는 것에 주의해야 한다.

상기 서술된 상황에서, 본 발명의 목적은 보호 회로의 타이머 주기가 버스트 디밍 주기보다 더 짧게 설정되도록 허용하고, 방전 램프의 안전하고 최적의 보호를 달성할 수 있는 방전 램프 점등기를 제공하는 것이다.

상기 서술된 문제를 해결하기 위해, 본 발명의 제1 구성에 따르면, 전기 부하의 이상을 검출하는 이상 검출 회로를 포함하고, 방전 램프의 양단에 전압을 출력하는 방전 램프 점등기가 제공되고,

이상 검출 회로는,

방전 램프의 일단에서 단자 전압을 정류 및 평활화한 결과 얻어진 전압을 제1 상수비로 나눠서 얻어지는 제1 기준 전압과, 방전 램프의 타단에서 다른 단자 전 압을 정류 및 평활화한 결과 얻어진 다른 전압을 제1 상수비로 나눠서 얻어지는 제2 기준 전압을 발생하는 기준 전압부;

방전 램프의 일단에서 단자 전압을 정류 및 평활화한 결과 얻어진 전압을 제2 상수비로 나눠서 얻어지는 제1 검출 전압과, 방전 램프의 타단에서 다른 단자 전압을 정류 및 평활화한 결과 얻어진 다른 전압을 제2 상수비로 나눠서 얻어지는 제2 검출 전압을 발생하는 검출 전압부;

상기 제2 검출 전압이 상기 제1 기준 전압에 대해 미리 정해진 범위 외에 있으면 전기 부하가 이상을 가지는 것으로 판정하는 제1 판정부; 및

상기 제1 검출 전압이 상기 제2 기준 전압에 대해 미리 정해진 범위 외에 있으면 전기 부하가 이상을 가지는 것으로 판정하는 제2 판정부를 포함한다.

본 발명의 제2 구성에 따르면, 전기 부하의 이상을 검출하는 이상 검출 회로를 포함하고, 다수(N: N

2)의 방전 램프의 각각의 일단에 전압을 출력하는 방전 램프 점등기가 또한 제공되고, 상기 이상 검출 회로는, 제1 방전 램프 ∼ 제 N 방전 램프와 같은 방전 램프의 시퀀스 정의로,

방전 램프의 각각의 일단에서 단자 전압을 정류 및 평활화한 결과 얻어진 전압을 제1 상수비로 나눠서 얻어지는 제1 기준 전압 ∼ 제N 기준 전압을 발생하는 기준 전압부; 방전 램프의 각각의 일단에서 단자 전압을 정류 및 평활화한 결과 얻어진 전압을 제2 상수비로 나눠서 얻어지는 제1 검출 전압 ∼ 제N 검출 전압을 발생하는 검출 전압부; 및

전기 부하가 이상이 있는지를 판정하는 다수(N)의 판정부를 포함하고,

각각의 판정부는,

제1 검출 전압 ∼ 제N 검출 전압으로부터 하나의 검출 전압을 선택하고, 제1 기준 전압 ∼ 제N 기준 전압으로부터 하나의 기준 전압을 또한 선택하고, 상기 선택된 검출 전압은 상기 선택된 기준 전압의 일련 번호와 다른 일련 번호를 갖고,

선택된 검출 전압을 선택된 기준 전압과 비교하고; 및

상기 선택된 검출 전압이 상기 선택된 기준 전압에 대해 미리 정해진 범위 외에 있으면 상기 전기 부하가 이상이 있다고 판정하도록 한다.

본 발명에 의하면, 보호 회로의 타이머 주기가 버스트 디밍 주기보다 더 짧게 설정되도록 허용하고, 방전 램프의 안전하고 최적의 보호를 달성할 수 있는 방전 램프 점등기를 얻을 수 있다.

도면을 참조하여, 본 발명의 각종 실시예를 아래에 상세하게 설명한다.

[제1 실시예]

도 1은 본 발명의 제1 실시예에 따르는 방전 램프 점등기의 구성을 나타내는 회로도이다. 실시예에서, 방전 램프 점등기는 대규모 액정 패널에 특히 사용된다. 방전 램프 점등기에서, 방전 램프(3)는 커넥터(5a)와 커넥터(5b)가 그 양단에 접속된다. 방전 램프 점등기는 트랜스포머(T1, T2)를 갖는 공진 회로, 및 직류를 대칭 교류 전류로 변환하기 위해 방전 램프(3)의 양단에 반대 형상으로 전압을 생성하기 위해 공진 회로에 전류를 인가하는 스위칭 소자(Qp1, Qn1, Qp2, Qn2)를 더 포함한 다. 방전 램프(3)는 냉음극 형광 램프(CCFL)에 의해 형성된다.

도 1에서, 상측 P채널 MOSFET Qp1(이후 "P-FET Qp1"이라고 칭한다)과 하측 N채널 MOSFET Qn1(이후 "N-FET Qn1"이라고 칭한다)로 구성된 직렬 회로가 직류원(Vin)과 접지 사이에 개재되어 있다.

또한, 커패시터(C3a)와 트랜스포머(T1)의 1차 권선(P1)을 갖는 직렬 회로가 P-FET Qp1과 N-FET Qn1 사이의 접속점과 접지(GND) 사이에 접속된다. P-FET Qp1은 그 소스에서 직류 원(Vin)이 공급된다. P-FET Qp1은 제어 회로(제어기)(1b)의 단자(DRV1)에 접속된 게이트를 갖는다. 한편, N-FET Qn1은 제어기(1b)의 단자(DRV2)에 접속된 게이트를 갖는다.

트랜스포머(T1)에서, 2차 권선(S1)은 커넥터(5a)를 통해 방전 램프(3)의 일극에 접속된 일단을 갖는다. 도면에서, Lr1은 트랜스포머(T1)의 누설 인턱턴스 성분을 나타낸다. 2차 권선(S1)의 타단은 다이오드(D1a)의 캐소드 및 다이오드(D2a)의 애노드에 접속된다. 다이오드(D1a, D2a) 및 저항(4a)은 2차 권선(S1)에 흐르는 전류(I1)를 검출하는 튜브 전류 검출 회로룰 구성하고, 제어기(1b)의 단자(FB1)와 저항(R3a)을 통해 에러 증폭기 내부의 1단자에 검출된 전류에 비례하는 전압을 또한 출력한다.

커패시터(C9a)와 커패시터(C4a)로 구성된 직렬 회로는 방전 램프(3)의 일단과 접지 사이에 개재된다. 커패시터(C9a)와 커패시터(C4a)의 사이의 접속점은 다이오드(D6a)의 캐소드 및 다이오드(D7a)의 애노드에 접속된다. 다이오드(D6a, D7a) 및 저항(R11a), C11a는 출력 전압(VL1)에 비례하는 전압을 검출하는 정류 및 평활 회로를 구성하고, 제어기(1b)의 단자(OVP1)에 검출된 전압을 또한 출력한다.

P채널 MOSFET Qp2(이후 "P-FET Qp2"이라고 칭한다)과 N채널 MOSFET Qn2(이후 "N-FET Qn2"이라고 칭한다)으로 구성된 직렬 회로가 직류원(Vin)과 접지 사이에 개재된다. 또한, 커패시터(C3b)와 트랜스포머(T2)의 1차 권선(P2)을 갖는 직렬 회로가 P-FET Qp2과 N-FET Qn2 사이의 접속점과 접지(GND) 사이에 접속된다. P-FET Qp2은 그 소스에서 직류 원(Vin)이 공급된다. P-FET Qp2은 제어기(1b)의 단자(DRV3)에 접속된 게이트를 갖는다. 한편, N-FET Qn2은 제어기(1b)의 단자(DRV4)에 접속된 게이트를 갖는다.

트랜스포머(T2)에서, 2차 권선(S2)은 방전 램프(3)의 타극에 접속된 일단을 갖는다. 도면에서, Lr2는 트랜스포머(T2)의 누설 인턱턴스 성분을 나타낸다. 2차 권선(S2)의 타단은 다이오드(D1b)의 캐소드 및 다이오드(D2b)의 애노드에 접속된다. 다이오드(D1a, D2a) 및 저항(R4b)은 2차 권선(S2)에 흐르는 전류(I2)를 검출하는 튜브 전류 검출 회로룰 구성하고, 제어기(1b)의 단자(FB2)와 저항(R3b)을 통해 에러 증폭기 내부의 1단자에 검출된 전류에 비례하는 전압을 또한 출력한다.

커패시터(C9b)와 커패시터(C4b)로 구성된 직렬 회로는 방전 램프(3)의 타단과 접지 사이에 개재된다. 커패시터(C9b)와 커패시터(C4b)의 사이의 접속점은 다이오드(D6b)의 캐소드 및 다이오드(D7b)의 애노드에 접속된다. 다이오드(D6b, D7b) 및 저항(R11b), C11b는 출력 전압(VL2)에 비례하는 전압을 검출하는 정류 및 평활 회로를 구성하고, 제어기(1b)의 단자(OVP2)에 검출된 전압을 또한 출력한다.

제어기(1b)는 트랜스포머(T1)의 2차 권선(S1)을 통해 흐르는 전류에 대응하 는 펄스폭의 제1 PWM 제어 신호에 의해 스위칭 소자(Qp1, Qn1)를 180도의 위상차로 제어하기 위한 제1 제어부(도시되지 않음)와, 트랜스포머(T2)의 2차 권선(S2)을 통해 흐르는 전류에 대응하는 펄스폭에서 스위칭 소자(Qp2, Qn2)를 180도의 위상차로 제어하기 위한 제2 제어부(도시되지 않음)를 포함한다.

제어기(1b)의 동작이 도 2를 참조하여 기술될 것이다. 제1 제어부는 단자(FB1)를 통해 입력되는 정류 및 평활 전압, 즉, 2차 권선(S1)을 통해 흐르는 전류에 대응하는 전압과 제1 임계 전압 간의 제1 오차 전압(FBOUT1)을 증폭하고, 제1 오차 전압(FBOUT1)을 삼각파 오실레이터(25)로부터 생성된 삼각파 신호(CF(C1))와 비교하여, 2차 권선(S1)을 통해 흐르는 전류에 대응하는 펄스폭을 갖는 PWM 제어 신호를 생성한다. 추가적으로, 제1 제어부는 PWM 제어 신호를 반전시키는 것에 의해 구동 신호(DRV1)를 생성하고 구동 신호(DRV1)를 스위칭 소자(Qp1)의 게이트에 출력한다.

제1 제어부는 제1 오차 전압(FBOUT1)을 삼각파 오실레이터(25)의 삼각 신호(CF(C1))를 상한과 하한 사이의 중간점에서 반전시키는 것에 의해 획득되는 반전 신호(CF(C1'))와 비교하여, 2차 권선(S1)을 통해 흐르는 전류에 대응하는 펄스폭을 갖는 PWM 제어 신호를 생성하고, PWM 제어 신호를 구동 신호(DRV2)로서 스위칭 소자(Qn1)의 게이트에 출력한다.

제2 제어부는 단자(FB2)를 통해 입력되는 정류 및 평활 전압, 즉, 2차 권선(S2)을 통해 흐르는 전류에 대응하는 전압과 제2 임계 전압 간의 제2 오차 전압(FBOUT2)을 증폭하고, 제2 오차 전압(FBOUT2)을 삼각파 오실레이터(25)로부터 생 성된 삼각파 신호(CF(C1))와 비교하여, 2차 권선(S2)을 통해 흐르는 전류에 대응하는 펄스폭을 갖는 PWM 제어 신호를 생성한다. 추가적으로, 제1 제어부는 PWM 제어 신호를 반전시키는 것에 의해 구동 신호(DRV3)를 생성하여 구동 신호(DRV3)를 스위칭 소자(Qp2)의 게이트에 출력한다.

제2 제어부는 제2 오차 전압(FBOUT2)을 삼각파 오실레이터(25)의 삼각 신호(CF(C1))를 상한과 하한 사이의 중간점에서 반전시키는 것에 의해 획득되는 반전 신호(CF(C1'))와 비교하여, 2차 권선(S2)을 통해 흐르는 전류에 대응하는 펄스폭을 갖는 PWM 제어 신호를 생성하고, PWM 제어 신호를 구동 신호(DRV4)로서 스위칭 소자(Qn2)의 게이트에 출력한다.

다음에, P-FET(Qp1)과 N-FET(Qn1)은 구동 신호(DRV1, DRV2)에 의해 교호로 턴온/턴오프되고, 유사하게, P-FET(Qp2)과 N-FET(Qn2)도 구동 신호(DRV3, DRV4)에 의해 교호로 턴온/턴오프된다. 삼각파 신호(CF(C1))의 파형에 기초하여, 스위칭 온/오프 동작은 제1 및 제2 오차 전압의 피드백 제어에 근거하여 동일 주파수와 동일 위상으로 실행된다. 이러한 식으로, 방전 램프(3)에 역상 전력이 공급되고, 방전 램프(3)를 통해 흐르는 전류가 미리 정해진 값으로 제어된다.

도 3은 제1 실시예의 방전 램프 점등기의 버스트 디밍의 동작 파형도이다. 방전 램프 점등기에 있어서, 저주파 오실레이터의 커패시터(C2)가 단자(CB)에 접속되며 제어기(1b)의 전류 미러 회로(도시되지 않음)에 의해 정전류 판정 저항(R1)으로 선택적으로 성립되는 전류(I1)로 충전/방전됨으로써, 저주파 삼각파 신호(CB(C2))가 생성된다. 삼각파 신호(CB(C2))는 상승 시에 하강 시와 동일한 경사 를 갖는다.

제어기(1b)는 단자(CB)의 커패시터(C2)의 전압을 단자(BURST)에 입력되는 전압과 비교한다. 단자(BURST)에서의 전압이 커패시터(C2)의 전압보다 더 낮으면(즉, 버스트 디밍 시의 OFF 기간: t1∼t2), 방전 램프(3)로의 전력 공급을 짜내는 방향으로 제1 및 제2 오차 전압(FBOUT1, FBOUT2)을 변경하도록 단자(FB1, FB2)로부터 전류가 흐를 수 있게 허용된다. 따라서, 그 출력은 단속적으로(intermittently) 진동하여 방전 램프(3)로의 전력 공급을 감소시키고, 버스트 디밍을 달성한다. 제어기(1b)에 있어서는, 버스트 디밍 삼각파 오실레이터(26)가 제1 제어부와 제2 제어부가 동시에 버스트 디밍할 시에 전력 공급을 단속하기 위한 버스트 디밍 신호를 출력한다.

(이상 검출 회로)

다음에, 제1 실시예의 하나의 특징으로서 이상 검출 회로가 이하에 기술될 것이다. 도 1에 있어서, 이상 검출 회로(7)는 방전 램프(3)의 일단에서의 단자 전압을 타단에서의 다른 단자 전압과 비교하는 것에 의해 방전 램프(3)의 이상을 검출하도록 구비된다.

기호 "Cs1"과 "Cs2"는 패널과 프레임 접지 사이의 각 부유 용량(stray capacitance)을 나타낸다. 방전 램프(3)의 일측 상에, 커패시터(C9a)와 커패시터(C4a) 사이의 중간점이 다이오드(Da1)의 애노드에 접속된다. 다이오드(Da1)에 있어서는, 그 캐소드가 커패시터(Ca1)의 일단, 저항(Ra1)의 일단, 및 저항(Rc1)의 일단에 접속된다. 커패시터(Ca1)의 타단은 접지에 접속된다. 저항(Ra1)의 타단은 저항(Rb1)의 일단에 접속되고, 저항(Rb1)의 타단이 접지에 접속된다. 저항(Rc1)의 타단은 저항(Rd1)의 일단에 접속되고, 저항(Rd1)의 타단이 접지에 접속된다.

저항(Ra1)과 저항(Rb1) 사이의 접속점에서의 분압 전압은 저항(Ra1)과 저항(Rb1)에 의해 커패시터(Ca1)의 양단 전압을 분압하는 것에 의해서 획득되는 전압에 대응한다. 이 분압 전압은, 제1 기준 전압(Vb1)으로서, 비교기(CP1)의 양(+)의 입력 단자에 출력된다. 유사하게, 저항(Rc1)과 저항(Rd1) 사이의 접속점에서의 분압 전압은 저항(Rc1)과 저항(Rd1)에 의해 커패시터(Ca1)의 양단 전압을 분압하는 것에 의해서 획득되는 전압에 대응한다. 이 분압 전압은, 제1 검출 전압(Vc1)으로서, 비교기(CP2)의 음(-)의 입력 단자에 출력된다.

방전 램프(3)의 타측 상에, 커패시터(C9b)와 커패시터(C4b) 사이의 중간점이 다이오드(Da2)의 애노드에 접속된다. 다이오드(Da2)에 있어서는, 그 캐소드가 커패시터(Ca2)의 일단, 저항(Ra2)의 일단, 및 저항(Rc2)의 일단에 접속된다. 커패시터(Ca2)의 타단은 접지에 접속된다. 저항(Ra2)의 타단은 저항(Rb2)의 일단에 접속되고, 저항(Rb2)의 타단이 접지에 접속된다. 저항(Rc2)의 타단은 저항(Rd2)의 일단에 접속되고, 저항(Rd2)의 타단이 접지에 접속된다.

저항(Ra2)과 저항(Rb2) 사이의 접속점에서의 분압 전압은 저항(Ra2)과 저항(Rb2)에 의해 커패시터(Ca2)의 양단 전압을 분압하는 것에 의해서 획득되는 전압에 대응한다. 이 분압 전압은, 제2 기준 전압(Vb2)으로서, 비교기(CP2)의 양(+)의 입력 단자에 출력된다. 유사하게, 저항(Rc2)과 저항(Rd2) 사이의 접속점에서의 분압 전압은 저항(Rc2)과 저항(Rd2)에 의해 커패시터(Ca2)의 양단 전압(Va2)을 분압 하는 것에 의해서 획득되는 전압에 대응한다. 이 분압 전압은, 제1 검출 전압(Vc2)으로서, 비교기(CP1)의 음(-)의 입력 단자에 출력된다.

저항(Ra1, Rb1, Ra2, Rb2), 제1 기준 전압(Vb1), 및 제2 기준 전압(Vb2) 모두가 본 발명의 기준 전압 부분을 구성한다. 한편, 저항(Rc1, Rd1, Rc2, Rd2), 제1 검출 전압(Vc1), 및 제2 검출 전압(Vc2) 모두가 본 발명의 검출 전압 부분을 구성한다.

오픈 컬렉터(open collector) 타입인 비교기(CP1)(본 발명의 제1 판정부)는 저항(Ra1)과 저항(Rb1) 사이의 접속점에서의 제1 기준 전압(Vb1)을 저항(Rc2)과 저항(Rd2) 사이의 접속점에서의 제2 검출 전압과 비교한다. 제2 검출 전압(Vc2)이 제1 기준 전압(Vb1)에 관하여 미리 정해진 범위 외이면, 비교기(CP1)가 방전 램프(3)이 이상 상태에 있는 것으로 판정하고 더 나아가 판정 결과를 제어기(1b)의 단자(PRO)에 출력한다.

그 또한 오픈 컬렉터 타입인 비교기(CP2)(본 발명의 제2 판정부)는 저항(Ra2)과 저항(Rb2) 사이의 접속점에서의 제2 기준 전압(Vb2)을 저항(Rc1)과 저항(Rd1) 사이의 접속점에서의 제1 검출 전압(Vc1)과 비교한다. 제1 검출 전압(Vc1)이 제2 기준 전압(Vb2)에 관하여 미리 정해진 범위 외이면, 비교기(CP2)가 방전 램프(3)이 이상 상태에 있는 것으로 판정하고 더 나아가 판정 결과를 제어기(1b)의 단자(PRO)에 출력한다.

저항(Re)과 저항(Rf)으로 구성된 직렬 회로는 전력 공급 전압(REG)과 접지 사이에 접속된다. 저항(Re)과 저항(Rf) 사이의 접속점은 비교기(CP1)의 출력 단자 와 비교기(CP2)의 출력 단자에 접속된다.

다음, 상기 구성된 이상 검출 회로(7)의 동작이 하기에 기술될 것이다. 저항의 각 상수에 대해서, Ra1 = Ra2, Rb1 = Rb2, Rc1 = Rc2, 및 Rd1 = Rd2의 관계가 성립된다. 커패시터의 각 상수에 대해서, C9a = C9b 및 C4a = C4b의 관계가 성립된다.

먼저, 다이오드(Da1)는 커패시터(C9a)와 커패시터(C4a)에 의해 전압(VL1)의 분압 전압이 인가되는 애노드를 갖는다. 이 분압 전압은 다이오드(Da1)와 커패시터(Ca1)에 의해 정류 및 평활화되어, 커패시터(Ca1)의 양단에서 전압(Va1)을 실현한다. 제1 기준 전압(Vb1)은 저항(Ra1, Rb1)에 의해 전압(Va1)을 분압하는 것에 의해 획득되는 전압이다. 제1 검출 전압(Vc1)은 저항(Rc1, Rd1)에 의해 전압(Va1)을 분압하는 것에 의해 획득되는 전압이다.

다이오드(Da2)는 커패시터(C9b)와 커패시터(C4b)에 의해 전압(VL2)의 분압 전압이 인가되는 애노드를 갖는다. 이 분압 전압은 다이오드(Da2)와 커패시터(Ca2)에 의해 정류 및 평활화되어, 커패시터(Ca2)의 양단에서 전압(Va2)을 실현한다. 제2 기준 전압(Vb2)은 저항(Ra2, Rb2)에 의해 전압(Va2)을 분압하는 것에 의해 획득되는 전압이다. 제2 검출 전압(Vc2)은 저항(Rc2, Rd2)에 의해 전압(Va2)을 분압하는 것에 의해 획득되는 전압이다.

따라서, 전기 부하가 이상이 없으면, 전압(VL1)과 전압(VL2)은, 전자가 후자와 180도만큼의 위상차가 있을지라도, 실제 값의 점에서 실제적으로 서로 동등하다. 따라서, 제1 기준 전압(Vb1), 제2 기준 전압(Vb2), 제1 검출 전압(Vc1), 및 제2 검출 전압(Vc2) 간에는, Vb1 ≒ Vb2 및 Vc1 ≒ Vc2의 후속 관계가 성립된다. 또한, 전기 부하에 이상이 없는 경우에, Vb1 ≒ Vb2의 값보다 Vc1 ≒ Vc2의 값이, 예컨대 후자 값의 10%만큼, 더 작아지게 되는 것도 성립된다.

전기 부하가 이상이 없는 경우, Vb1 > Vc2 및 Vb2 > Vc1의 후속 부등식이 성립된다. 따라서, 비교기(CP1)과 비교기(CP2)가 H(high)-레벨의 출력을 함께 생성한다. 그 결과, (보호) 단자(PRO)에서의 전압은 저항(Re, Rf)에 의해 전력 공급 전압(REG)을 분압하는 것에 의한 전압에 동등해지게 된다, 즉, 단자(PRO)에 접속된 인사이드 윈도우(inside window) 비교기의 입력 전압이 H-레벨 전압도 아니고 L(low)-레벨 전압도 아닌 입력 전압을 갖는다. 그 결과로, 방전 램프(3)에 전력을 출력하는 것을 유지하도록 보호 회로가 동작되지 않는다.

한편, 전기 부하가 이상 상태에 있으면, 전압(VL1)과 전압(VL2) 사이의 퍼텐셜에 차이가 발생된다. 예를 들어, 전압(VL1)이 전압(VL2)보다 더 높으면, 단자(PRO)에서의 전압이 L-레벨이 되도록, 비교기(CP1)가 H-레벨 신호를 출력하고, 비교기(CP2)가 L-레벨 신호를 출력한다.

다른 한편, 만약 전압(VL2)이 전압(VL1)보다 더 높다면, 비교기(CP1)는 L-레벨 신호를 출력하는 반면, 비교기(CP2)는 H-레벨 신호를 출력하여, 단자(PRO)에서의 전압은 L-레벨이 된다.

제어기(1b)에서, 그러므로, 타이머 회로(23)에서 설정된 미리 정해진 기간(즉, 타이머 기간)이 지난 후, 출력 셧다운 회로가 활성화되어, 방전 램프(3)로의 전압(전력)의 출력을 정지시킨다. 미리 정해진 기간은 제어기(1b)의 단자(CT)에 접속된 커패시터(C8)에 의존함을 주목해야 한다.

제 1 실시예에 따라, 방전 램프(3)의 한 단자 전압을 다른 단자 전압과 비교함으로써, 전압(Vb1, Vb2, Vc1, Vc2) 모두가 버스트 디밍(burst dimming) 시 OFF 기간 동안에 동일한 비율로 저하되기 때문에, 전기 부하의 이상을 잘못 검출할 가능성은 없다. 그 결과, 보호 회로에서 버스트 디밍 사이클보다 더 짧은 상기 타이머 기간을 설정할 수 있어서, 방전 램프(3)의 안전하고 최적인 보호를 달성할 수 있다.

이렇게, 간단한 구조를 통해, 예컨대, 방전 램프(3)의 일단와 패널의 프레임 접지 사이의 단락 회로, 커넥터(5a)나 커넥터(5b)의 단선, 방전 램프(3)의 하나의 개방 단부 등과 같은 전기 부하에서 발생하는 폭넓은 이상을 검출할 수 있다.

즉, 만약 램프(3)의 한 단자 전압과 다른 단자 전압 사이에서 전위차만이 발생한다면, 본 발명의 방전 램프 라이터는, 예컨대 유리관의 깨짐, 이상 글로 방전(즉, 느린 누전(slow leakage)), 주변 장비로의 아크 방전 및 방전 램프(3)의 수명이 다되었을 때(in final days)에 발생할 수 있는 패턴과 같은 전기 부하의 이상 상태 모두를 검출할 수 있다.

전기 부하로서 방전 램프에 대해, 이것은 항상 냉음극 형광 램프 이지는 않으며, 그러므로, EEFL(External Electrode Fluorescent Lamp)와 같은 다른 방전 램프가 본 발명의 방전 램프를 구성할 수 있다. 대안적으로, 커패시터가 전기 부하를 위해 냉음극 형광 램프의 한 단자에 직렬로 접속되는 등가의 EEEL 부하가 채택될 수 있다.

[제 2 실시예]

도 4는, 본 발명의 제 2 실시예에 따라 방전 램프 라이터의 구성을 도시하는 회로도이다. 이 실시예의 방전 램프 라이터는, 복수의 병렬 접속된 방전 램프(3a, 3b, 3c,...)가 커넥터(5a)와 커넥터(5b) 사이에 삽입된다는 점에서 제 1 실시예의 이전의 라이터와 다르다.

제 2 실시예의 방전 램프 라이터에서, 만약 전기 부하가, 양의 임피던스 특징을 각각 보이는 방전 램프에 의해 형성된다면, 복수의 방전 램프(3a, 3b, 3c,...)가 병렬로 접속되는 배열을 신호 방전 램프로 구성된 전기 부하로서 고려하여, 제 1 실시예의 방전 램프 라이터와 유사한 동작 및 효과를 실현할 수 있다.

[제 3 실시예]

도 5a는, 본 발명의 제 3 실시예에 따라 방전 램프 라이터의 일부분을 도시하는 부분 회로도이다. 도 5b는, 제 3 실시예의 방전 램프 라이터의 나머지 부분을 도시하는 부분 회로도이다. 도 6은 제 3 실시예의 방전 램프 라이터의 이상 검출 회로의 주요한 구성을 도시하는 회로도이다.

도 5a에서, P-FET Qp1 및 N-FET Qn1로 구성된 직렬 회로는 직류-전류원(Vin)과 접지 사이에 삽입된다. 나아가, P-FET Qp1과 N-FET Qn1 사이의 접속점은 커패시터(C3a)를 통해 공진 회로의 트랜스포머(T1)의 1차 권선(P1)에 접속된다. 트랜스포머(T1)의 2차 권선(S1)은 커넥터(5a)를 통해 방전 램프(3a)의 일단에 접속된다.

P-FET Qp1과 N-FET Qn1 사이의 접속점은 커패시터(C3b)를 통해 공진 회로의 트랜스포머(T2)의 1차 권선(P2)에 접속된다. 트랜스포머(T2)의 2차 권선(S2)은 커넥터(5b)를 통해 방전 램프(3b)의 일단에 접속된다.

P-FET Qp1과 N-FET Qn1 사이의 접속점은 커패시터(C3c)를 통해 공진 회로의 트랜스포머(T3)의 1차 권선(P3)에 접속된다. 트랜스포머(T3)의 2차 권선(S3)은 커넥터(5c)를 통해 방전 램프(3c)의 일단에 접속된다. 방전 램프(3a, 3b, 3c)의 타단은 접지에 접속된다.

P-FET Qp1에는 그 소스에서 직류원(Vin)이 공급된다. P-FET Qp1은 그 게이트가 제어기(1b)의 단자(DRV1)에 접속된다. 반면, N-FET Qn1은 그 게이트가 제어기(1b)의 단자(DRV2)에 접속된다.

도 5a 및 5b에서, Lr1, Lr2 및 Lr3는 트랜스포머(T1, T2 및 T3)의 각 누설 인덕턴스 성분을 나타낸다.

트랜스포머(T1)의 2차 권선(S1)의 타단은 다이오드(D1a)의 캐소드 및 다이오드(D2a)의 애노드에 접속된다. 다이오드(D1a 및 D2a) 및 저항(4a)은 관-전류 검출 회로를 구성하며, 이 회로는 2차 권선(S1)에 흐르는 전류(I1)를 검출하고, 또한 저항(R3a, r1) 및 제어기(1b)의 단자(FB1)를 통해 내부 에러 증폭기의 한 단자에 검출된 전류에 비례하는 전압을 출력한다.

커패시터(C9a) 및 커패시터(C4a)로 구성된 직렬 회로가 방전 램프(3)의 일단와 접지 사이에 삽입된다. 커패시터(C9a)와 커패시터(C4a) 사이의 접속점은 다이오드(D6a)의 캐소드와 다이오드(D7a)의 양극에 접속된다. 다이오드(D6a 및 D7a)와 저항(R11a 및 C11a)은, 출력 전압(VL1)에 비례하는 전압을 검출하고, 또한 제어 기(1b)의 단자(OVP1)에 검출된 전압을 출력하는 정류-및-평활 회로를 구성한다.

트랜스포머(T2)의 2차 권선(S2)의 타단은 다이오드(D1b)의 캐소드과 다이오드(D2b)의 애노드에 접속된다. 다이오드(D1a 및 D2a)와 저항(R4b)은 관-전류 검출 회로를 구성하며, 이 회로는 2차 권선(S2)에 흐르는 전류(I2)를 검출하고, 또한 저항(R3b, r1) 및 제어기(1b)의 단자(FB1)를 통해 내부 에러 증폭기의 한 단자에 검출된 전류에 비례하는 전압을 출력한다.

커패시터(C9b) 및 커패시터(C4b)로 구성된 직렬 회로가 방전 램프(3)의 일단와 접지 사이에 삽입된다. 커패시터(C9b)와 커패시터(C4b) 사이의 접속점은 다이오드(D6b)의 캐소드와 다이오드(D7b)의 애노드에 접속된다. 다이오드(D6a 및 D7b)와 저항(R11 및 C11)은, 출력 전압(VL2)에 비례하는 전압을 검출하고, 또한 제어기(1b)의 단자(OVP1)에 검출된 전압을 출력하는 정류-및-평활 회로를 구성한다.

트랜스포머(T2)의 2차 권선(S3)의 타단은 다이오드(D1c)의 캐소드와 다이오드(D2c)의 애노드에 접속된다. 다이오드(D1c 및 D2c)와 저항(R4c)은 관-전류 검출 회로를 구성하며, 이 회로는 2차 권선(S3)에 흐르는 전류(I3)를 검출하고, 또한 저항(R3c, r1) 및 제어기(1b)의 단자(FB1)를 통해 내부 에러 증폭기의 한 단자에 검출된 전류에 비례하는 전압을 출력한다.

커패시터(C9c) 및 커패시터(C4c)로 구성된 직렬 회로가 방전 램프(3)의 일단와 접지 사이에 삽입된다. 커패시터(C9c)와 커패시터(C4c) 사이의 접속점은 다이오드(D6c)의 캐소드과 다이오드(D7c)의 애노드에 접속된다. 다이오드(D6c 및 D7c)와 저항(R11 및 C11)은, 출력 전압(VL3)에 비례하는 전압을 검출하고, 또한 제어 기(1b)의 단자(OVP1)에 검출된 전압을 출력하는 정류-및-평활 회로를 구성한다.

전류(I1 내지 I3)로 구성된 결합된 전류는 내부 에러 증폭기의 한 단자에서 출력된다. 나아가, 검출된 전압(VL1 내지 VL3)에서, 가장 높은 전압 신호가 제어기(1b)의 단자(OVP1)에 출력된다.

(이상 검출 회로)

다음으로, 제 3 실시예의 한 특성인 이상 검출 회로가 후술될 것이다. 도 5b에서, 이상 검출 회로(7a)는, 램프(3)의 일단에서의 단자 전압을 타단에서의 다른 단자 전압과 비교함으로써, 방전 램프(3)의 이상을 검출하도록 적응된다.

표현, "Cs1", "Cs2" 및 "Cs3"은 패널과 프레임 접지 사이의 각각의 부유 커패시턴스를 나타낸다. 방전 램프(3a)의 한 측면 상에서, 커패시터(C9a)와 커패시터(C4a) 사이의 중간점은 다이오드(Da1)의 애노드에 접속된다. 다이오드(Da1)에서, 그 캐소드는 커패시터(Ca1)의 일단, 저항(Ra1)의 일단, 저항(Rc1)의 일단에 접속된다. 커패시터(Ca1)의 타단은 접지에 접속된다. 저항(Ra1)의 타단은 저항(Rb1)의 일단에 접속되는 반면, 저항(Rb1)의 타단은 접지에 접속된다. 저항(Rc1)의 타단은 저항(Rd1)의 일단에 접속되는 반면, 저항(Rd1)의 타단은 접지에 접속된다.

저항(Ra1)과 저항(Rb1) 사이의 접속점에서 분압 전압은, 저항(Ra1)과 저항(Rb1)에 의해 커패시터(Ca1)의 양단부 전압을 분압함으로써 얻은 전압에 대응한다. 이 분압 전압은 제 1 기준 전압(Vb1)으로서 커패시터(CP1)의 양(+)의 입력 단자에 출력된다. 유사하게, 저항(Rc1)과 저항(Rd1) 사이의 접속점에서의 분압 전압 은, 저항(Rc1)과 저항(Rd1)에 의해 커패시터(Ca1)의 양단부 전압을 분압함으로써 얻은 전압에 대응한다. 이 분압 전압은 제 1 검출 전압(Vc1)으로서 커패시터(CP2)의 음(-)의 입력 단자에 출력된다.

방전 램프(3b)의 한 측면 상에서, 커패시터(C9b)와 커패시터(C4b) 사이의 중간점은 다이오드(Da2)의 애노드에 접속된다. 다이오드(Da2)에서, 그 캐소드는 커패시터(Ca2)의 일단, 저항(Ra2)의 일단, 저항(Rc2)의 일단에 접속된다. 커패시터(Ca2)의 타단은 접지에 접속된다. 저항(Ra2)의 타단은 저항(Rb2)의 일단에 접속되는 반면에, 저항(Rb2)의 타단은 접지에 접속된다. 저항(Rc2)의 타단은 저항(Rd2)의 일단에 접속되는 반면, 저항(Rd2)의 타단은 접지에 접속된다.

저항(Ra2)과 저항(Rb2) 사이의 접속점에서의 분압 전압은, 저항(Ra2)과 저항(Rb2)에 의해 커패시터(Ca2)의 양단부 전압을 분압함으로써 얻은 전압에 대응한다. 이 분압 전압은 제 2 기준 전압(Vb2)으로서 비교기(CP2)의 양(+)의 입력 단자에 출력된다. 유사하게, 저항(Rc2)과 저항(Rd2) 사이의 접속점에서의 분압 전압은, 저항(Rc2)과 저항(Rd2)에 의해 커패시터(Ca2)의 양단부 전압(Va2)을 분압함으로써 얻은 전압에 대응한다. 이 분압 전압은 제 2 검출 전압(Vc2)으로서 비교기(CP3)의 음(-)의 입력 단자에 출력된다.

방전 램프(3c)의 한 측면 상에서, 커패시터(C9c)와 커패시터(C4c) 사이의 중간점은 다이오드(Da3)의 애노드에 접속된다. 다이오드(Da3)에서, 그 캐소드는 커패시터(Ca3)의 일단, 저항(Ra3)의 일단, 저항(Rc3)의 일단에 접속된다. 커패시터(Ca3)의 타단은 접지에 접속된다. 저항(Ra3)의 타단은 저항(Rb3)의 일단에 접속 되는 반면에, 저항(Rb3)의 타단은 접지에 접속된다. 저항(Rc3)의 타단은 저항(Rd3)의 일단에 접속되는 반면, 저항(Rd3)의 타단은 접지에 접속된다.

저항(Ra3)과 저항(Rb3) 사이의 접속점에서의 분압 전압은, 저항(Ra3)과 저항(Rb3)에 의해 커패시터(Ca3)의 양단부 전압을 분압함으로써 얻은 전압에 대응한다. 이 분압 전압은 제 3 기준 전압(Vb3)으로서 비교기(CP3)의 양(+)의 입력 단자에 출력된다. 유사하게, 저항(Rc2)과 저항(Rd2) 사이의 접속점에서의 분압 전압은, 저항(Rc2)과 저항(Rd2)에 의해 커패시터(Ca2)의 양단부 전압(Va2)을 분압함으로써 얻은 전압에 대응한다. 이 분압 전압은 제 3 검출 전압(Vc3)으로서 비교기(CP1)의 음(-)의 입력 단자에 출력된다.

모든 저항들(Ra1, Rb1, Ra2, Rb2, Ra3, Rb3), 제1 기준 전압(Vb1), 제2 기준 전압(Vb2) 및 제3 기준 전압(Vb3)은 본 발명의 기준 전압부를 구성한다. 한편, 모든 저항들(Rc1, Rd1, Rc2, Rd2, Rc3, Rd3), 제1 검출 전압(Vc1), 제2 검출 전압(Vc2) 및 제3 검출 전압(Vc3)은 본 발명의 검출 전압부를 구성한다.

오픈 컬렉터의 하나의 타입인 비교기(CP1)(본 발명의 제1 판정부)는 저항(Ra1)과 저항(Rb1) 간의 접속점에서의 제1 기준 전압(Vb1)과, 저항(Rc3)과 저항(Rd3) 간의 접속점에서의 제3 검출 전압(Vc3)을 비교한다. 제3 검출 전압(Vc3)이 제1 기준 전압(Vb1)에 대해 미리 정해진 범위 외에 있으면, 비교기(CP1)는 방전 램프(3a) 또는 방전 램프(3c) 중 하나가 이상 상태에 있다고 판정하고, 판정 결과를 제어기(1b)의 단자 PRO에 또한 출력한다.

또한 오픈 컬렉터의 하나의 타입인 비교기(CP2)(본 발명의 제2 판정부)는 저 항(Ra2)과 저항(Rb2) 간의 접속점에서의 제2 기준 전압(Vb2)과, 저항(Rc1)과 저항(Rd1) 간의 접속점에서의 제1 검출 전압(Vc1)을 비교한다. 제1 검출 전압(Vc1)이 제2 기준 전압(Vb2)에 대해 미리 정해진 범위 외에 있으면, 비교기(CP2)는 방전 램프(3a) 또는 방전 램프(3b) 중 하나가 이상 상태에 있다고 판정하고, 판정 결과를 제어기(1b)의 단자 PRO에 또한 출력한다.

또한 오픈 컬렉터의 하나의 타입인 비교기(CP3)(본 발명의 제3 판정부)는 저항(Ra3)과 저항(Rb3) 간의 접속점에서의 제3 기준 전압(Vb3)과, 저항(Rc2)과 저항(Rd2) 간의 접속점에서의 제2 검출 전압(Vc2)을 비교한다. 제2 검출 전압(Vc2)이 제3 기준 전압(Vb3)에 대해 미리 정해진 범위 외에 있으면, 비교기(CP2)는 방전 램프(3b) 또는 방전 램프(3c) 중 하나가 이상 상태에 있다고 판정하고, 판정 결과를 제어기(1b)의 단자 PRO에 또한 출력한다.

저항(Re) 및 저항(Rf)으로 구성된 직렬 회로가 전원 전압(REG)와 그라운드 사이에 접속된다. 저항(Re)과 저항(Rf) 간의 접속점이 비교기(CP1)의 출력 단자, 비교기(CP2)의 출력 단자 및 비교기(CP3)의 출력 단자에 접속된다.

이 실시예에서는, 아래와 같이 설정된 관계가 있다고 가정한다: Ra1/Rb1 = Ra2/Rb2 = Ra3/Rb3 > Rc1/Rd1 = Rc2/Rd2 = Rc3/Rd3 및 C9a/C4a = C9b/C4b = C9c/C4c.

비교기(CP1∼CP3)의 각각의 출력 단자는 도 6에 도시된 바와 같이, p, q 및 r로 각각 표시되고, 비교기(CP1∼CP3)의 각각은 H-레벨 신호나 L-레벨 신호 중 하나를 출력한다고 가정한다. 또한, 도 6에 도시된 구조에서는, 방전 램프(3a∼3c) 는 냉음극 형광 램프(즉, CCFL1, CCFL2 및 CCFL3)를 각각 포함한다.

CCFL1∼CCFL3의 모두가 동작할 때, 비교기(CP1∼CP3)의 출력은 공통으로 H-레벨을 표시한다. 반대로, CCFL1의 전압이 낮아지면, 비교기(CP1)의 출력만 L-레벨을 나타낸다. CCFL2의 전압이 낮아지면, 비교기(CP2)의 출력만 L-레벨을 나타낸다. CCFL3의 전압이 낮아지면, 비교기(CP3)의 출력만 L-레벨을 나타낸다.

2개의 냉음극 형광 램프가 동시에 전압이 낮아지게 되면, 관련 램프들과 관련된 2개의 전압을 비교하는 비교기로의 입력이 램프의 각각의 감소하는 레벨에 의존하여 변화한다고 생각된다.

그러나, 그 경우에도, 다른 비교기는 L-레벨 신호를 출력한다. 예를 들어, CCFL1 및 CCFL2의 전압이 함께 떨어지면, CP1의 출력은 L-레벨이 된다. 2개의 냉음극 형광 램프가 동시에 낮아지게 되는 조건 하에서(예를 들면, CCFL1과 CCFL2의 전압이 함께 떨어지는 상항에서), CCFL2의 저하가 전압 디바이더의 저항비를 초과하도록 CCFL1의 저하보다 더 커지면, CP2의 출력이 L-레벨이 된다.

따라서, 3개의 방전 램프의 모두가 이상 조건이 될 가능성이 극도로 낮음에 주목하라. 그러나, 만약 있다면, 전위차가 CCFL1∼CCFL3의 전압 간에 생성되는 한, 1∼CP3의 어느 하나가 L-레벨 신호를 출력할 것이다. 따라서, 그러한 경우, 방전 램프의 안전하고 최적의 보호를 달성하는 것이 가능하다.

제3 실시예에서, 상기 언급한 바와 같이, 이상 검출 회로(7a)에 3개의 기준 전압부(Ra1, Rb1, Ra2, Rb2, Ra3, Rb3), 3개의 검출 전압부(Rc1, Rd1, Rc2, Rd2, Rc3, Rd3) 및 3개의 방전 램프(3a∼3c)에 대응하는 3개의 비교기(CP1∼CP3)가 제공 된다. 그러나, 이 실시예에 제한되지 않고, 방전 램프의 수는 2개 이상이 되어야 한다. 그러면, 방전 램프만큼 많은 기준 전압부, 방전 램프만큼 많은 검출 전압부 및 방전 램프만큼 많은 비교기를 제공하기만 하면, 제3 실시예에서와 동일한 동작 및 효과가 달성된다.

마지막으로, 이상의 설명은 단지 개시된 방전 램프 점등기의 3개의 실시예일 뿐, 다양한 변경 및 변형이 본 발명의 내용 내에서 이루어질 수 있음을 당업자는 이해할 것이다.

이 출원은, 전체 내용이 참고로 여기에 통합되어 있는 2007년 8월 17일에 출원된 일본 특허 출원 2007-212831호를 기초로 한다.

도 1은 본 발명의 제1 실시예에 따르는 방전 램프 점등기의 구성을 나타내는 회로도이다.

도 2는 제1 실시예의 방전 램프 점등기의 각각의 스위칭 소자의 구동 신호의 동작 파형을 나타내는 도면이다.

도 3은 제1 실시예의 방전 램프 점등기의 버스트 디밍의 동작 파형도이다.

도 4는 본 발명의 제2 실시예에 따르는 방전 램프 점등기의 구성을 나타내는 회로도이다.

도 5a는 본 발명의 제3 실시예에 따르는 방전 램프 점등기의 일부를 나타내는 부분 회로도이고, 도 5b는 제3 실시예에 따르는 방전 램프 점등기의 나머지 부분을 나타내는 부분 회로도이다.

도 6은 제3 실시예의 방전 램프 점등기의 이상 검출 회로의 주요 구성을 나타내는 회로도이다.

Claims

방전 램프의 양단에 전압을 출력하는 방전 램프 점등기로서,

방전 램프 내의 이상을 검출하는 이상 검출 회로를 포함하고, 상기 이상 검출 회로는,

상기 방전 램프의 일단에서의 단자 전압을 정류 및 평활화한 결과 얻어진 전압을 제1 상수비로 나눠서 얻어지는 제1 기준 전압과, 상기 방전 램프의 타단에서의 다른 단자 전압을 정류 및 평활화한 결과 얻어진 다른 전압을 상기 제1 상수비로 나눠서 얻어지는 제2 기준 전압을 생성하는 기준 전압부;

상기 방전 램프의 일단에서의 상기 단자 전압을 정류 및 평활화한 결과 얻어진 상기 전압을 제2 상수비로 나눠서 얻어지는 제1 검출 전압과, 상기 방전 램프의 상기 타단에서의 상기 다른 단자 전압을 정류 및 평활화한 결과 얻어진 상기 다른 전압을 상기 제2 상수비로 나눠서 얻어지는 제2 검출 전압을 생성하는 검출 전압부;

상기 제2 검출 전압이 상기 제1 기준 전압에 대해 미리 정해진 범위 외에 있을 때 상기 방전 램프가 이상이 있다고 판정하는 제1 판정부; 및

상기 제1 검출 전압이 상기 제2 기준 전압에 대해 상기 미리 정해진 범위 외에 있을 때 상기 방전 램프가 이상이 있다고 판정하는 제2 판정부를 포함하는, 방전 램프 점등기.
청구항 1에 있어서, 상기 방전 램프의 양단부에 반대 위상의 전압이 출력되는, 방전 램프 점등기.
청구항 1에 있어서, 상기 제1 판정부 및 상기 제2 판정부는 오픈 컬렉터 타입 비교기를 각각 포함하는, 방전 램프 점등기.
청구항 1에 있어서, 상기 방전 램프는 냉음극 형광 램프인, 방전 램프 점등기.
청구항 1에 있어서, 상기 방전 램프는 외부 전극 형광 램프인, 방전 램프 점등기.
다수(N: N
2)의 방전 램프의 각각의 일단에 전압을 출력하는 방전 램프 점등기로서,

방전 램프 내의 이상을 검출하는 이상 검출 회로를 포함하고, 상기 이상 검출 회로는, 제1 방전 램프∼제N 방전 램프와 같이 상기 방전 램프를 순서를 붙여 정의했을 때,

상기 방전 램프의 각각의 일단에서의 단자 전압을 정류 및 평활화한 결과 얻어진 전압을 제1 상수비로 나눠서 얻어지는 제1 기준 전압∼제N 기준 전압을 생성하는 기준 전압부;

상기 방전 램프의 각각의 일단에서의 상기 단자 전압을 정류 및 평활화한 결과 얻어진 상기 전압을 제2 상수비로 나눠서 얻어지는 제1 검출 전압∼제N 검출 전압을 생성하는 검출 전압부; 및

상기 방전 램프가 이상이 있는지를 판정하는 상기 방전 램프와 같은 수(N)의 판정부를 포함하며,

상기 판정부의 각각은

상기 제1 검출 전압∼제N 검출 전압으로부터 하나의 검출 전압과 또한 상기 제1 기준 전압∼제N 기준 전압으로부터 하나의 기준 전압을 선택하고, 상기 선택된 검출 전압은 상기 선택된 기준 전압의 일련 번호와 상이한 일련 번호를 가지며;

상기 선택된 검출 전압을 상기 선택된 기준 전압과 비교하고;

상기 선택된 검출 전압이 상기 선택된 기준 전압에 대해 미리 정해진 범위 외에 있을 때 상기 방전 램프가 이상이 있다고 판정하는, 방전 램프 점등기.
청구항 6에 있어서, 상기 다수의 판정부는 오픈 컬렉터 타입 비교기를 각각 포함하는, 방전 램프 점등기.
청구항 6에 있어서, 상기 방전 램프는 냉음극 형광 램프인, 방전 램프 점등기.
청구항 6에 있어서, 상기 방전 램프는 외부 전극 형광 램프인, 방전 램프 점등기.