KR20080085680A - 방전 램프 점등 장치 및 반도체 집적 회로 - Google Patents

Abstract

방전 램프 점등 장치는, 삼각파 발진기, 삼각 신호 및 기준 전압과 변압기의 이차 권선을 통해 흐르는 제1 전류에 대응하는 전압 사이의 오차 전압을 비교하고, 약 180도의 위상차 및 제1 전류에 대응하는 펄스 폭으로 스위칭 소자(Qp1 및 Qn1)를 턴 온/오프하는 제1 PWM 제어 신호를 생성하는 제1 제어부, 및 삼각 신호 및 기준 전압과 변압기(T2)의 이차 권선(S2)을 통해 흐르는 제2 전류에 대응하는 전압 사이의 오차 전압을 비교하고, 제1 PWM 제어 신호와 동기화하여 약 180도의 위상차 및 제2 전류에 대응하는 펄스 폭으로 스위칭 소자(Qp2 및 Qn2)를 턴 온/오프하는 제어부를 포함한다.

Description

방전 램프 점등 장치 및 반도체 집적 회로{DISCHARGE LAMP LIGHTING APPARATUS AND SEMICONDUCTOR INTEGRATED CIRCUIT}

본 발명은, 예를 들면 액정 디스플레이 장치에 이용되는 냉음극 형광 램프와 같은 방전 램프를 턴 온 하는 방전 램프 점등 장치 및 반도체 집적 회로에 관한 것이다.

도 1은 관련 기술에 따른 방전 램프 점등 장치를 나타내는 회로도이다. 도 1에서는, DC 전원(Vin) 및 공통 전위(예를 들면, 그라운드) 사이에서 스위칭 소자(Q11 내지 Q14)가 브릿지 연결된다. 스위칭 소자(Q12 및 Q14)는 n-형 MOSFET이고, 스위칭 소자(Q11 및 Q13)은 p-형 MOSFET이다. 브릿지 연결된 스위칭 소자(Q11 내지 Q14)로부터의 출력은 캐패시터(C31)를 통해 변압기(T1)의 일차 권선(P1)에, 그리고 캐패시터(C32)를 통해 변압기(T2)의 일차 권선(P2)에 연결된다.

변압기(T1)의 이차 권선(S1)의 제1단은 냉음극 형광 램프(32)(이하 "방전 램프"라 한다)의 제1전극에 연결된다. 이차 권선(S1)의 제2단은 저항(R31)을 통해 공통 전위에 연결된다. 방전 램프(32)의 제2전극은 변압기(T2)의 이차 권선(S2)의 제1단에 연결되고, 이차 권선(S2)의 제2단은 저항(R32)을 통해 공통 전위에 연결된다.

오차 증폭기(33)는 다이오드(D31 또는 D33)의 전압을 기준 전압과 비교하고 오차 전압을 PWM 비교기(35)로 출력한다. PWM 비교기(35)는 오차 증폭기(33)의 오차 전압을 삼각파 생성기(34)의 삼각 신호와 비교하고 그 펄스 폭이 오차 전압에 대응하는 펄스 신호를 생성한다. 주파수 분할기(36)는 PWM 비교기(35)로부터의 펄스 신호의 주파수를 분할하고 각 펄스에 대한 두 개의 구동 신호를 구동기(37 및 38)에 각각 출력한다. 구동기(37)는 스위칭 소자(Q11)에 주파수 분할기(36)로부터의 신호를, 스위칭 소자(Q12)에 주파수 분할기(36)로부터의 신호의 역신호를 공급한다. 구동기(38)는 스위칭 소자(Q13)에 주파수 분할기(36)로부터의 신호를, 스위칭 소자(Q14)에 주파수 분할기(36)로부터의 신호의 역신호를 공급한다.

그 결과, 저항(R31 및 R32)에 의해 검출된 전압에 따라 스위칭 소자(Q11 및 Q14)가 동시에 ON인 기간과 스위칭 소자(Q12 및 13)가 동시에 ON인 기간이 결정된다. 스위칭 소자(Q11 및 Q12) 또는 스위칭 소자(Q13 및 Q14)는 절대 동시에 턴온되지 않는다. 스위칭 소자(Q11 및 Q14)가 동시에 ON인 기간 및 스위칭 소자(Q12 및 Q13)가 동시에 ON인 기간은 번갈아 일어난다.

도 1의 방전 램프 점등 장치의 동작을 설명한다. 스위칭 소자(Q11 및 Q14)가 턴온되면, DC 전원(Vin)은 Q11, C31, P1, Q14, 및 공통 전위를 따른 경로를 통해 전류를 흐르게 하여, 캐패시터(C31) 및 일차 권선(P1)에 전압을 인가한다. 그 결과, 캐패시터(C31) 및 일차 권선(P1)의 인덕턴스는 공진하여 정현파(sinusoidal) 전류를 형성한다. 스위칭 소자(Q11 및 Q14)가 턴온되면, DC 전원(Vin)은 Q11, C32, P2, Q14, 및 공통 전위를 따른 경로를 통해 전류를 흐르게 하여, 캐패시터(C32) 및 일차 권선(P2)에 전압을 인가한다. 그 결과, 캐패시터(C32) 및 일차 권선(P2)의 인덕턴스는 공진하여 정현파 전류를 형성한다.

이차 권선(S1 및 S2)은 방전 램프(32)를 턴온하기에 충분한 고전압을 생성하도록 감겨져 있다. 즉, 이차 권선(S1 및 S2)은 반대 위상을 갖는 정현파 파장의 고전압(VL1 및 VL2) 을 생성한다. 그 결과, 이차 측은 S1, 32, S2, R32, R31, 및 S1을 따른 경로를 통해 전류를 흐르게 하여, 방전 램프(32)를 턴온한다. 저항(R32)은 방전 램프(32)를 통해 흐르는 전류에 비례하는 전압을 생성한다. 이 전압은 다이오드(D33)를 통해 오차 증폭기(33)로 공급된다. 저항(R31)은 다이오드(D31)를 역으로 바이어스하고 다이오드(D31)를 턴오프하는 전압을 생성하며, 그 후에 전압을 공급하지 않는다.

스위칭 소자(Q12 및 Q13)가 턴온되면, DC 전원(Vin)은 Q13, P1, C31, Q12, 및 공통 전위를 따른 경로를 통해 전류를 흐르게 하여, 캐패시터(C31) 및 일차 권선(P1)에 전압을 역으로 인가한다. 그 결과, 이차 권선(S1)은 반대 위상을 갖는 정현파 파장의 고전압을 생성한다. 또한, DC 전원(Vin)은 Q13, P2, C32, Q12, 및 공통 전위를 통해 전류를 흐르게 하여, 캐패시터(C32) 및 일차 권선(P2)에 전압을 정상적으로 인가한다. 그 결과, 이차 권선(S2)은 정상 위상을 갖는 정현파 파장의 고전압을 생성한다. 이차 측은 S2, 32, S1, R31, R32, 및 S2를 따르는 경로를 통해 전류를 흐르게 하여, 방전 램프(32)를 턴온한다. 저항(R31)은 방전 램프(32)를 흐르는 전류에 비례하는 전압을 생성한다. 이 전압은 다이오드(D31)를 통해 오차 증폭기(33)로 공급된다. 저항(R32)은 다이오드(D33)를 역으로 바이어스하고 다이오드(D33)를 턴오프하는 전압을 생성하여, 그 후에 전압을 공급하지 않는다.

결과적으로, 오차 증폭기(33)는, 저항(R31 및 R32)에 의해 생성된 전압을 교대로 결합하여 형성된 전류 검출 신호를 제공한다. 전류 검출 신호에 따라, PWM 비교기(35)는 펄스 신호를 생성하여 스위칭 소자(Q11 내지 Q14)를 턴온/오프함으로써 방전 램프(32)로 흐르는 전류를 일정값으로 제어한다. 저항(R31 및 R32)은, 방전 램프(32)의 각 측에 배치된 변압기(T1 및 T2)의 이차 권선(S1 및 S2)의 저전압 측을 흐르는 전류를 검출하고, 방전 램프(32)의 각 측에 배치된 스위칭 소자(Q11 내지 Q14)는 동일한 펄스 폭으로 PWM 제어되어 방전 램프(32)의 각 측에 대해 반대 위상의 전압을 생성한다.

또다른 관련 기술은 일본 무심사 특허출원 공개공보 제2003-17287호에 개시되어 있다. 이 관련 기술은 냉음극 방전 램프 점등을 위한 지락(ground fault) 보호 기능을 갖는 전원 장치로서, 누설 전류로 인한 기능불량을 방지할 수 있다. 이 장치는 센터 탭(center tap)을 갖는 이차 권선을 제공한다. 누설 전류가 발생하면 센터 탭의 전위가 공통 전위에 비례하여 변화한다는 사실에 근거하여, 이 장치는 누설 전류가 있는지 여부를 검출하고, 누설 전류가 있으면 인버터를 중지한다.

도 1에 나타난 장치는, 방전 램프(32)를 흐르는 전류를 소정 값으로 제어하기 위해 동일 실효값(파고값;wave height value)을 갖는 전압이 방전 램프(32)의 각 측 상에 반대 위상으로 생성되도록 방전 램프(32)의 각 측 상의 주변 캐패시턴스 요소(Cs1 및 Cs2)가 상호 거의 동일할 때에만 방전 램프(32)를 정상적으로 점등할 수 있다.

방전 램프(32)의 주변 캐패시턴스 요소가 서로 다른 경우에는, 관련 기술에서는 방전 램프(32)를 정상적으로 점등할 수 없다. 예를 들면, 주변 캐패시턴스(Cs2)가 증가하면, 주변 캐패시턴스(Cs2)에 관계된 충전/방전 전류가 증가하고 공진 포인트가 감소하여, 전류(TI2') 및 전압(VL2)이 증가한다. 따라서, 전압(Vd2)이 증가하여 PWM 제어의 ON 펄스 폭을 좁게 한다. 결과적으로, 전류(TI1')이 감소하여 방전 램프(32)를 흐르는 전류(IL)을 감소시킨다.

또한, 변압기(T1)에 의해 공급되는 전력량은 감소하여 변압기(T1)의 출력 전압(VL1)을 감소시킨다. 주변 캐패시턴스(Cs2)에서의 증가가 크면, 방전 램프(32)의 양단에서 생성되는 전압은 방전 램프(32)를 턴온 상태로 유지시킬 수 없게 된다. 결과적으로, 양광주(positive column)로부터의 광 방출이 멈추고, 전압(VL2)을 수용하는 전극만이 일면 영동 상태(one-side phoresis state)로 희미하게 광을 방출한다.

유사하게, 일본 무심사 특허출원 공개공보 제2003-17287호에 개시된 장치는, 방전 램프 주위의 주변 캐패시턴스 값들이 서로 다른 경우에 방전 램프의 ON 상태를 안정적으로 유지하는 것이 불가능하다.

본 발명은, 방전 램프가 서로 다른 주변 캐패시턴스 값을 수반하는 경우에도 방전 램프를 안정적으로 턴온할 수 있는 방전 램프 점등 장치 및 반도체 집적 회로를 제공한다.

본 발명의 제1 양상은, 직류를 양-음 대칭의 교류로 변환하여 전력을 방전 램프에 공급하는 방전 램프 점등 장치를 제공한다.

이 장치는 제1 변압기, 제1 변압기의 일차 및 이차 권선 중 하나 이상에 연결된 제1 캐패시터, 및 상기 방전 램프의 제1 단에 연결된 출력단을 포함하는 제1 공진 회로; DC 전원의 양단에 연결되고 상기 제1 변압기의 일차 권선 및 상기 제1 캐패시터를 통해 전류를 흐르게 하는 제1 및 제2 스위칭 소자; 제2 변압기, 제2 변압기의 일차 및 이차 권선 중 하나 이상에 연결된 제2 캐패시터, 및 상기 방전 램프의 제2 단에 연결된 출력단을 포함하고, 상기 제1 공진 회로에 의해 공급된 교류의 위상과 반대의 위상을 갖는 교류를 출력하는 제2 공진 회로; DC 전원의 양단에 연결되고 상기 제2 변압기의 이차 권선 및 상기 제2 캐패시터를 통해 전류를 흐르게 하는 제3 및 제4 스위칭 소자; 삼각 신호를 생성하는 발진기; 상기 발진기로부터의 삼각 신호 및 제1 기준 전압과 상기 제1 변압기의 이차 권선을 흐르는 제1 전류에 대응하는 전압 사이의 오차 전압에 따라 제1 PWM 제어 신호를 생성하는 제1 제어부로서, 상기 제1 PWM 제어 신호는 상기 제1 전류에 대응하는 펄스 폭 및 약 180도의 위상차로 상기 제1 및 제2 스위칭 소자를 턴 온/오프하는데 이용되는, 제1 제어부; 및 상기 제1 PWM 제어 신호에 동기화하여, 제2 기준 전압과 상기 제2 변압기의 이차 권선을 흐르는 제2 전류에 대응하는 전압 사이의 오차 전압 및 상기 발진기로부터의 삼각 신호에 따라, 상기 제2 전류에 대응하는 펄스 폭 및 약 180도의 위상차로 상기 제3 및 제4 스위칭 소자를 턴 온/오프하는 제2 제어부를 포함한다. 방전 램프 점등 장치는 방전 램프의 양단에 인가되는 반대 위상의 교류를 생성하도록 PWM 제어 동작을 개별적으로 수행한다.

본 발명의 제2 양상은, 방전 램프에 전력을 공급하는 복수의 스위칭 소자를 제어하는 반도체 집적 회로로서, 상기 스위칭 소자는 DC 전원의 양단에 연결되고 제1 변압기의 일차 권선 및 제1 캐패시터를 통해 전류를 흐르게 하는 제1 및 제2 스위칭 소자, 및 DC 전원의 양단에 연결되고 제2 변압기의 일차 권선 및 제2 캐패시터를 통해 전류를 흐르게 하는 제3 및 제4 스위칭 소자를 포함한다. 반도체 집적 회로는, 삼각 신호를 생성하는 발진기; 상기 발진기로부터의 삼각 신호 및 제1 기준 전압과 상기 제1 변압기의 이차 권선을 흐르는 제1 전류에 대응하는 전압 사이의 오차 전압에 따라 제1 PWM 제어 신호를 생성하는 제1 제어부로서, 상기 제1 PWM 제어 신호는 상기 제1 전류에 대응하는 펄스 폭 및 약 180도의 위상차로 상기 제1 및 제2 스위칭 소자를 턴 온/오프하는데 이용되는, 제1 제어부; 및 상기 제1 PWM 제어 신호에 동기화하여, 제2 기준 전압과 상기 제2 변압기의 이차 권선을 흐르는 제2 전류에 대응하는 전압 사이의 오차 전압 및 상기 발진기로부터의 삼각 신호에 따라, 상기 제2 전류에 대응하는 펄스 폭 및 거의 180도의 위상차로 상기 제3 및 제4 스위칭 소자를 턴 온/오프하는 제2 제어부를 포함한다.

본 발명에 의하면, 방전 램프가 서로 다른 주변 캐패시턴스 값을 수반하는 경우에도 방전 램프를 안정적으로 턴온할 수 있는 방전 램프 점등 장치 및 반도체 집적 회로를 제공할 수 있다.

본 발명의 실시형태에 따른 반전 램프 점등 장치 및 반도체 집적 회로를 이하 도면을 참조하여 상세히 설명한다.

제1 실시형태

도 2는 본 발명의 제1 실시형태에 따른 방전 램프 점등 장치를 나타내는 회로도이고, 도 3a는 도 2에 나타난 장치의 제어 회로로서 동작하는 반도체 집적 회로를 부분적으로 나타내는 회로도이며, 도 3b는 반도체 집적 회로의 나머지 부분을 나타내는 회로도이다. 도 3a에 나타난 "a" 내지 "i"의 부호는, 도 3b에 나타난 "a" 내지 "i"의 부호에 대응하며, 동일한 부호에 의해 도시된 점은 서로 연결되어 있다.

제1 실시형태에 따른 방전 램프 점등 장치는, 방전 램프(3)의 대향하는 측에, 공진 회로(27), 변압기(T1 및 T2), 공진 회로(28), 및 스위칭 소자(Qp1, Qn1, Qp2, 및 Qn2)를 배치한다. 이 스위칭 소자는 공진 회로 및 변압기에 전류를 흐르게 하여, 방전 램프(3)의 양단에 반대 위상의 전압을 생성한다. 즉, 이 장치 는 직류를 양-음 대칭의 교류로 변환한다. 더 정확하게는, 제1 제어부는, 변압기(T1)의 제2 권선을 통해 흐르는 전류에 대응하는 펄스 폭 및 180도의 위상차를 갖는 제1 PWM 제어 신호에 따라 스위칭 소자(Qp1 및 Qn1)를 제어한다. 제2 제어부는, 변압기(T2)의 제2 권선(S2)을 통해 흐르는 전류에 대응하는 펄스 폭 및 180도의 위상차를 갖는 제1 PWM 제어 신호와 동기화하여 스위칭 소자(Qp2 및 Qn2)를 제어한다. 제1 및 제2 제어부는 방전 램프(3)의 각 측에 배치되어, 방전 램프(3) 주위의 주변 캐패시턴스 값이 서로 다른 경우에도 개별적으로 PWM 제어를 수행하고 방전 램프(3)를 안정적으로 턴온한다.

도 2에서, DC 전원(Vin)과 그라운드 사이에는, 하이-사이드(high side) p-형 MOSFET(Qp1)(이하 p-형 FET(Qp1)이라 한다) 및 로우-사이드 n-형 MOSFET(Qn1)(이하 n-형 FET(Qn1)이라 한다)을 포함하는 직렬 회로가 연결된다. p- 및 n-형 FET(Qp1 및 Qn1)의 연결점과 그라운드(GND) 사이에는, 캐패시터(C3a) 및 변압기(T1)의 일차 권선(P1)을 포함하는 직렬 회로가 연결된다. p-형 FET(Qp1)의 소스는 DC 전원(Vin)에 연결되고 그 게이트는 제어 회로(1b)의 단자(DRV1)에 연결된다. n-형 FET(Qn1)의 게이트는 제어 회로(1b)의 단자(DRV2)에 연결된다.

변압기(T1)의 이차 권선(S1)의 제1 단은 방전 램프(3)의 제1 단에 연결된다. 변압기(T1)는 누설 인덕턴스 요소(Lr1)를 포함한다. 변압기(T1)의 이차 권선(S1)의 제2 단은 다이오드(D1a)의 캐소드 및 다이오드(D2a)의 어노드에 연결된다. 다이오드(D1a 및 D2a) 및 저항(R4a)은 램프 전류 검출기처럼 동작하여 이차 권선(S1)을 통해 흐르는 전류(TI1)를 검출하고, 검출된 전류에 비례하는 전압을 제어 회로(1b)의 단자(FB1) 및 저항(R3a)을 통해 오차 증폭기(15a)의 음극 단자로 출력한다.

방전 램프(3)의 제1 단과 그라운드 사이에는, 캐패시터(C9a 및 C4a)를 포함하는 직렬 회로가 연결된다. 캐패시터(C9a 및 C4a)의 연결점은 다이오드(D6a)의 캐소드 및 다이오드(D7a)의 어노드에 연결된다. 다이오드(D6a 및 D7a), 저항(R11a), 및 캐패시터(C11a)는 정류-평활(rectify-smooth) 회로로서 동작하여 출력 전압(VL1)에 비례하는 전압을 검출하며 검출된 전압을 제어 회로(1b)의 단자(OVP1)로 출력한다.

DC 전원(Vin)과 그라운드 사이에는, p- 및 n-형 FET(Qp2 및 Qn2)을 포함하는 직렬 회로가 연결된다. p- 및 n-형 FET(Qp2 및 Qn2)의 연결점과 그라운드 사이에는, 캐패시터(C3b)와 변압기(T2)의 일차 권선(P2)을 포함하는 직렬 회로가 연결된다. p-형 FET(Qp2)의 소스는 DC 전원(Vin)에 연결되고 그 게이트는 제어 회로(1b)의 단자(DRV3)에 연결된다. n-형 FET(Qn2)의 게이트는 제어 회로(1b)의 단자(DRV4)에 연결된다.

변압기(T2)의 이차 권선(S2)의 제1 단은 방전 램프(3)의 제2 단에 연결된다. 변압기(T2)는 누설 인덕턴스 요소(Lr2)를 포함한다. 변압기(T2)의 이차 권선(S2)의 제2 단은 다이오드(D1b)의 캐소드 및 다이오드(D2b)의 어노드에 연결된다. 다이오드(D1b 및 D2b) 및 저항(R4b)은 램프 전류 검출기처럼 동작하여 이차 권선(S2)을 통해 흐르는 전류(TI2)를 검출하고, 검출된 전류에 비례하는 전압을 저항(R3b) 및 제어 회로(1b)의 단자(FB2)를 통해 오차 증폭기(15b)의 음극 단자로 출력한다.

방전 램프(3)의 제2 단과 그라운드 사이에는 캐패시터(C9b 및 C4b)를 포함하는 직렬 회로가 연결된다. 캐패시터(C9b 및 C4b)의 연결점은 다이오드(D6b)의 캐소드와 다이오드(D7b)의 어노드에 연결된다. 다이오드(D6b 및 D7b), 저항(R11b), 및 캐패시터(C11b)는 정류-평활 회로처럼 동작하여 출력 전압(VL2)에 비례하는 전압을 검출하고, 검출된 전압을 제어 회로(1b)의 단자(OVP2)로 출력한다.

제어 회로(1b)는 제1 및 제2 제어부를 포함한다. 제1 제어부는, 변압기(T1)의 이차 권선(S1)을 통해 흐르는 전류에 대응하는 펄스 폭 및 180도의 위상차를 갖는 제1 PWM 제어 신호에 따라 스위칭 소자(Qp1 및 Qn1)을 제어한다. 제2 제어부는, 변압기(T2)의 이차 권선(S2)을 통해 흐르는 전류에 대응하는 펄스 폭 및 180도의 위상차를 갖는 제1 PWM 제어 신호와 동기화하여, 스위칭 소자(Qp2 및 Qn2)를 제어한다.

제1 제어부는 오차 전압 증폭기(15a), PWM 비교기(COMP1-2 및 COMP2-2), 논리 회로(75a 및 76a), 및 인버터(77)를 포함한다. 오차 전압 증폭기(15a)는 기준 전압과 단자(FB1)를 통해 공급된 정류-및-평활된 전압, 즉 이차 권선(S1)을 통해 흐르는 전류에 대응하는 전압 사이의 오차 전압을 증폭시키고 증폭된 전압을 출력한다. PWM 비교기(COMP1-2)는 오차 전압 증폭기(15a)의 오차 전압을 삼각파 생성기(12)의 삼각 신호와 비교하고, 이차 권선(S1)을 통해 흐르는 전류에 대응하는 펄스 폭을 갖는 PWM 제어 신호를 생성한다. 인버터(77)는, 논리 회로(75a)를 통해 제공된 PWM 제어 신호를 역으로(invert) 하고, 역신호를 구동기(82a)를 통해 스위칭 소자(Qp1)의 게이트로 출력한다. PWM 비교기(COMP2-2)는, 삼각 신호의 상한값 및 하한값의 중간점에서 삼각파 생성기(12)의 삼각 신호를 역으로 함으로써 형성된 역 신호와 오차 전압 증폭기(15a)의 오차 전압을 비교하고, 이차 권선(S1)을 통해 흐르는 전류에 대응하는 펄스 폭을 갖는 PWM 제어 신호를 생성한다. 논리 회로(76a)는 구동기(83a)를 통해 스위칭 소자(Qn1)의 게이트로 PWM 제어 신호를 출력한다.

제2 제어부는 오차 전압 증폭기(15b), PWM 비교기(COMP3-2 및 COMP4-2), 논리 회로(75b 및 76b), 및 인버터(78)를 포함한다. 오차 전압 증폭기(15b)는, 기준 전압과 단자(FB2)를 통해 공급된 정류-및-평활된 전압, 즉, 이차 권선(S2)을 통해 흐르는 전류에 대응하는 전압 사이의 오차 전압을 증폭하고, 증폭된 오차 전압을 출력한다. PWM 비교기(COMP3-2)는 오차 전압 증폭기(15b)의 오차 전압과 삼각파 생성기(12)의 삼각 신호를 비교하고, 이차 권선(S2)를 통해 흐르는 전류에 대응하는 펄스 폭을 갖는 PWM 제어 신호를 생성한다. 인버터(78)는 논리 회로(75b)를 통해 제공된 제어 신호를 역으로 하고, 역신호를 구동기(82b)를 통해 스위칭 소자(Qp2)의 게이트로 출력한다. PWM 비교기(COMP4-2)는, 삼각 신호의 상한값 및 하한값의 중간점에서 삼각파 생성기(12)의 삼각 신호를 역으로 함으로써 형성된 역 신호와 오차 전압 증폭기(15b)의 오차 전압을 비교하고, 이차 권선(S2)을 통해 흐르는 전류에 대응하는 펄스 폭을 갖는 PWM 제어 신호를 생성한다. 논리 회로(76b)는 구동기(83b)를 통해 PWM 제어 신호를 스위칭 소자(Qn2)의 게이트로 출력한다.

도 2에 나타난 방전 램프(3)의 주변 캐패시턴스(Cs2)가 증가하면, 주변 캐패시턴스(Cs2)에 관련된 충전/방전 전류가 증가하고 공진점이 감소하여, 전류(TI2) 및 전압(VL2)을 증가시킨다. 이에 의하여 단자(FB2)를 통해 오차 증폭기(15b)로 전달되는 전압(Vd2)이 증가한다. 결과적으로, 제2 제어부는 스위칭 소자(Qp2 및 Qn2)로의 PWM 제어 신호의 ON 펄스 폭을 좁힌다.

그리고 나서, 전류(TI1)는 작아져 전압(Vd1)을 감소시키고, 단자(FB1)를 통해 오차 증폭기(15a)로 전달된다. 그리고 나서, 제1 제어부는, 스위칭 소자(Qp1 및 Qn1)로의 PWM 제어 신호의 ON 펄스 폭을 넓힘으로써 전압(Vd1)을 소정의 값으로 돌려놓는다. 결과적으로, 주변 캐패시턴스(Cs2)가 증가하더라도 방전 램프(3)를 흐르는 전류는 변하지 않는다.

변압기(T1)는 계속적으로 전류(TI1)에 대응하는 전력을 공급하고, 따라서 변압기(T1)의 출력 전압(VL1)은 감소를 보이지 않는다. 주변 캐패시턴스(Cs2)가 크게 증가하더라도, 즉, 방전 램프(3) 주위의 주변 캐패시턴스 값이 서로 크게 다르더라도, 방전 램프(3)를 정상적으로 턴온하는 전압이 방전 램프(3)의 양단에서 생성된다. 결과적으로, 방전 램프(3)는 안정적으로 턴온된다.

제어 회로의 상세

제어 회로(1b)의 상세를 설명한다. 제어 회로(1b)는 전류 미러(mirror) 회로(11 및 70), 오차 증폭기(15a 및 15b), 개시-정지 회로(21), 소프트 개시 회로(22), 타이머 회로(23), 출력 셧다운 회로(24), 삼각파 발진기(25), 버스트 디밍 삼각파 발진기(26), PWM 비교기(COM1-1 내지 COMP4-4), 논리 회로(75a 내지 76b), 인버터(77 및 78), 그리고 구동기(82a 내지 83b)를 포함한다.

개시-정지 회로(21)에서는, 비교기(53)는 단자(Vcc)로부터 전압을 수신하고 비교기(52)는 단자(ENA)로부터 전압을 수신한다. 단자(Vcc 및 ENA)로부터의 전압이 소정의 개시 전압을 초과하면, AND 회로(54)가 내부 레귤레이터(regulator)(55)를 개시하기 위해 고레벨 출력을 공급한다. 그 결과, 단자(REG)로부터의 전압이 여러 부분으로 공급된다.

단자(ENA)로부터의 전압이 소정의 개시 전압 이하이면, AND 회로(54)는 단자(Vcc)로부터의 전압을 차단하고 내부 레귤레이터(55)는 스탠바이 기간동안 제어 회로(IC)(1b)에 의해 소모되는 전류를 거의 0으로 만든다.

내부 레귤레이터(55)가 동작하면, 제어 회로(1b)의 여러 부분이 동작하기 시작한다. 이 동작을 상세히 설명한다.

정상 상태(steady state)에서는, 단자(RI)에 연결된 전류 미러 회로(11) 및 정전류 결정 저항(R1)이 선택적으로 전류(I1)를 설정한다. 또한, 단자(RS)에 연결된 전류 미러 회로(70) 및 정전류 결정 저항(R2)이 선택적으로 전류(I2)를 설정한다. 이 전류(I1 및 I2)의 합은 단자(CF)에 연결된 발진기 캐패시터(C1)를 충전/방전하여, 그 등락이 동일한 경사를 갖는 삼각 신호를 생성한다.

방전 램프(3)를 통해 흐르는 전류는 저항(R4a 및 R4b)에 의해 전압으로 변환되어, 단자(FB1 및 FB2)에 각각 인가된다. 전류가 방전 램프(3)를 통과하기 시작하면 단자(FB1 및 FB2)에서의 전압은 증가한다. 이 전압이, 오차 증폭기(15a 및 15b)의 (소스 전압(REG)을 저항(R5 및 R6)으로 분배함으로써 제공되는) 기준 전압보다 낮게 설정된 전압(VCD1 및 VCD2)를 초과하면, 비교기(68a 및 68b)는 저레벨 출력을 제공한다. 이 때, 단자(OVP1 및 OVP2)에서의 전압이 OVP 비교기(81a 및 81b)의 기준 전압(VOVP1-2 및 VOVP2-2) 이하이면, OR 회로(69)가 저레벨 출력을 제공한다.

그리고 나서, 전류 미러 회로(70)에 의해 공급되는 전류(I2)는 차단되고 캐패시터(C1)가 전류(I1)로만 충전/방전된다. 즉, 전류가 정상적으로 방전 램프(3)를 흐를 때까지, 전압은 정상 상태 발진 주파수보다 낮은 발진 주파수로 방전 램프(3)에 인가되어, 각 공진 회로의 이득을 증가시고 각 출력 전압을 높인다. 동시에, 부하로서의 패널의 근접 효과가 방전 램프(3)의 발광 특성을 향상시킨다.

제1 제어부의 PWM 제어에 이용되는 발진 주파수 및 제2 제어부의 PWM 제어에 이용되는 발진 주파수는 턴온 오차를 방지하기 위해 동시에 변환된다.

삼각 신호(C1)는 각 PWM 비교기(COMP1-1, COMP1-2, COMP1-3, COMP1-4, COMP3-1, COMP3-2, COMP3-3, 및 COMP3-4) 각각의 음극 단자로 공급된다. 삼각 신호의 상한값 및 하한값의 중간값에 대해서 삼각 신호(CF(C1))를 역으로 함으로써 제공되는 역 신호(C1')는 PWM 비교기(COMP2-1, COMP2-2, COMP2-3, COMP2-4. COMP4-1, COMP4-2, COMP4-3, 및 COMP4-4) 각각의 음극 단자로 공급된다.

전압(REG)이 상승한 직후에, 단자(SS)에 연결된 소프트 개시 캐패시터(C7)는 정전류로 충전되며, 따라서, 캐패시터(C7)의 전압은 서서히 증가한다. 단자(SS)에서의 캐패시터(C7)의 전압은 PWM 비교기(COMP1-3, COMP2-3, COMP3-3, 및 COMP4-3) 각각의 양극 단자로 공급된다. 이 PWM 비교기 각각은 양극 및 음극 단자에서의 전압을 서로 비교하고 비교 결과에 따른 펄스 전압을 출력한다.

단자(FB1)는 오차 증폭기(15a)의 음극 단자에 연결되고, 오차 증폭기(15a)의 출력은 단자(FBOUT1)에 연결되며, 이 단자는 PWM 비교기(COMP1-2 및 COMP2-2) 각각의 양극 단자에 연결된다. 이 PWM 비교기 각각은 양극 및 음극 단자에서의 전압을 서로 비교하고 비교 결과에 따른 펄스 전압을 출력한다.

단자(FB2)는 오차 증폭기(15b)의 음극 단자에 연결된다. 오차 증폭기(15b)의 출력은 단자(FBOUT2)에 연결되며, 이 단자는 PWM 비교기(COMP3-2 및 COMP4-2) 각각의 양극 입력 단자에 연결된다. 이 PWM 비교기 각각은 양극 및 음극 입력 단자에서의 전압을 서로 비교하고 비교 결과에 따른 펄스 전압을 출력한다. 도 4는 삼각파 발진기(12)에 의해 제공되는 삼각 신호(CF(C1)), 클럭 신호(CK), 및 스위칭 소자를 구동하기 위한 신호(DRV1 내지 DRV4)의 파형을 나타낸다. 단자(FB1 및 FBOUT1) 사이의 캐패시터(C5a)는 오차 증폭기(15a)에 대한 상(phase) 보상을 수행한다. 단자(FB2 및 FBOUT2) 사이의 캐패시터(C5b)는 오차 증폭기(15b)에 대한 상 보상을 수행한다.

방전 램프 점등 장치의 출력 전압은 캐패시터(C9a 및 C4a)에 의해 분배되고, 정류되고 평활되며, 단자(OVP1)로 공급된다. 방전 램프 점등 장치의 또 다른 출력 전압은 캐패시터(C9b 및 C4b)에 의해 분배되고, 정류되고 평활되며, 단자(OVP2)로 공급된다.

단자(OVP1)에 인가되는 전압은 증폭기(80a)에 의해 증폭되고, 증폭된 전압은 PWM 비교기(COMP1-4 및 COMP2-4) 각각의 양극 단자로 공급된다. 이 PWM 비교기 각각은 양극 및 음극 입력 단자에서의 전압을 서로 비교하고 비교 결과에 따른 펄스 전압을 출력한다. 단자(OVP2)에 인가된 전압은 증폭기(80b)에 의해 증폭되고 증폭된 전압은 PWM 비교기(COMP3-4 및 COMP4-4) 각각의 양극 단자로 공급된다. 이 PWM 비교기 각각은 양극 및 음극 입력 단자에서의 전압을 서로 비교하고 비교 결과에 따른 펄스 전압을 출력한다.

PWM 비교기(COMP1-1, COMP2-1, COMP3-1, 및 COMP4-1)는 각각 최대 ON 듀티를 결정하기 위한 비교기이다. 이 비교기 각각의 양극 입력 단자는, 삼각 신호(CF(C1))의 상한 전압 및 삼각 신호의 상한값 및 하한값의 중간점에서 삼각 신호(CF(C1))를 역으로 함으로써 제공되는 역신호(CF(C1'))의 상한 전압보다 약간 낮도록 설정되는 최대 듀티 전압(MAX_DUTY)을 수신한다. 이 PWM 비교기 각각은 양극 및 음극 입력 단자에서의 전압을 서로 비교하고 비교 결과에 따른 펄스 전압을 출력한다.

PWM 비교기(COMP1-1, COMP1-2, COMP1-3, 및 COMP1-4)로부터의 출력 펄스 전압 사이에서, 논리 회로(75a)는 가장 짧은 펄스 폭을 갖는 하나를 선택하고, 선택된 출력 펄스 전압을 삼각 신호(CF(C1))의 상승 기간동안에만 인버터(77) 및 구동기(82a)를 통해 단자(DRV)로 전송한다. PWM 비교기(COMP2-1, COMP2-2, COMP2-3, 및 COMP2-4)로부터의 출력 펄스 전압 사이에서, 논리 회로(76a)는 가장 짧은 펄스 폭을 갖는 하나를 선택하고, 선택된 출력 펄스 전압을 역신호(C1')의 상승 기간동안에만 구동기(83a)를 통해 단자(DRV2)로 전송한다.

PWM 비교기(COMP3-1, COMP3-2, COMP3-3, 및 COMP3-4)의 출력 펄스 전압 사이에서, 논리 회로(75b)는 가장 짧은 펄스 폭을 갖는 하나를 선택하고, 선택된 출력 펄스 전압을 삼각 신호(CF(C1))의 상승 기간동안에만 인버터(78) 및 구동기(82b)를 통해 단자(DRV3)로 전송한다. PWM 비교기(COMP4-1, COMP4-2, COMP4-3, 및 COMP4-4)의 출력 펄스 전압 사이에서, 논리 회로(76b)는 가장 짧은 펄스 폭을 갖는 하나를 선택하고, 선택된 출력 펄스 전압을 역 신호(C1')의 상승 기간동안에만 구동기(83b)를 통해 단자(DRV4)로 전송한다.

상술한 동작은 p- 및 n-형 FET(Qp1 및 Qn1)을 교대로 턴온/턴오프하고, 또한, p- 및 n-형 FET(Qp2 및 Qn2)를 교대로 턴온/턴오프한다. 이러한 스위칭 동작은, 오차 증폭기(15a 및 15b)의 피드백 제어에 의해 결정되는 펄스 폭, 동일 주파수, 및 동일 위상으로 삼각 신호(CF(C1))의 파형에 따라 수행된다. 이에 의해, 제어된 값의 전류와 반대 위상의 전력이 방전 램프(3)로 공급된다. 방전 램프 점등 장치의 출력이 개방되어 있는 경우, 단자(OVP1 및 OVP2)에서의 전압은 증가한다. 단자(OVP1 및 OVP2)에서의 전압이 증폭기(80a 및 80b)의 기준 전압(VOVP1-1 및 VOVP2-1)에 도달하면, 증폭기(80a 및 80b)의 피드백 제어는 방전 램프 점등 장치의 개방 출력 전압을 소정의 값으로 제어한다.

또한, 방전 램프 점등 장치의 출력이 개방되고, 단자(OVP1 또는 OVP2)에서의 전압이, 전압(VOVP1-1 및 VOVP2-1)보다 약간 낮도록 설정된 비교기(81a 및 81b)의 기준 전압(VOVP1-2 및 VOVP2-2)의 대응하는 하나를 초과하면, 비교기(81a 및 81b)의 그 대응하는 하나는 OR 회로(67d)에 고레벨 출력을 제공한다. 그러면, OR 회로(59)는 고레벨 출력을 제공하여 전류 드레인 회로(58)가 전류를 흐르게 한다. 결과적으로, 단자(CT)에 연결된 타이머 캐패시터(C8)가 충전되고, 따라서, 캐패시 터(C8)의 전압이 서서히 증가한다.

방전 램프(3)에 아무 전류도 흐르지 않으면, 단자 FB(FB1, FB2)에서의 전압 각각은 0이 되어 오차 증폭기(15a 및 15b)의 출력이 증가한다. 단자(FBOUT; FBOUT1, FBOUT2)에서의 전압이 전압값 (VLFB; VLFB1, VLFB2)을 초과하면, OR 회로(67c 및 59) 각각은 고레벨 출력을 제공하여, 전류 드레인 회로(58)가 전류를 흐르게 한다. 결과적으로, 단자(CT)에 연결된 타이머 캐패시터(C8)는 정전류로 충전되고, 따라서, 캐패시터(C8)의 전압은 서서히 증가한다.

단자(PRO)는, 선택적 애플리케이션과 결합하여, 변압기(T)에 흐르는 과도한 전류 및 방전 램프 점등 장치의 낮은 출력 전압과 같은 이상 상태를 검출할 수 있는 윈도우 비교기(71 및 72)에 연결된다. 단자(PRO)에서의 전압이 윈도우 비교기(71 및 72) 중 어느 하나의 임계값을 초과하면, 단자(CT)에 연결된 타이머 캐패시터(C8)는 전류 드레인 회로(58)를 통해 정전류로 충전되고, 따라서, 캐패시터(C8)의 전압은 서서히 증가한다.

단자(CT)에서의 전압이 증폭기(57)에 대해 설정된 임계값을 초과하면, 증폭기(57)는 래치 회로에 고레벨 출력을 제공하여, 제어 회로(1b)의 출력(DRV1 및 DRV2)이 래치 모드에서 셧다운되도록 한다. 타이머의 동작 동안 이상 상태가 정상 상태로 돌아오면, 타이머 캐패시터(C8)의 충전은 리셋된다. 단자(Vcc)에서의 전압이 래치 해방(release) 전압 이하가 되면, 증폭기(51)는 래치 회로(56)에 고레벨 출력을 제공하여 래치 모드를 해방시킨다.

단자(LATCH)는 정상 동작 동안 고레벨 상태에 있고, 제어 회로(1b)가 래치모 드로 들어가면 저레벨 상태가 되어, 다른 제어 회로 및 시스템에 저레벨 상태, 즉 이상 상태를 통지한다.

버스트 디밍 동작을 설명한다. 도 5는 제1 실시형태에 따른 방전 램프 점등 장치에 의해 수행되는 버스트 디밍 동작에 관한 파형을 나타내는 도면이다. 단자(RI)에 연결된 정전류 결정 저항(R1)에 근거하여, 전류 미러 회로(11)는 선택적으로 전류(I1)를 설정한다. 전류(I1)에 따라서, 단자(CB)에 연결된 저주파수-발진 캐패시터(C2)가 충전 및 방전되어, 상승각 및 하강각이 서로 동일한 저주파 삼각 신호를 생성한다.

버스트 디밍 비교기(63)는 단자(CB)에서의 캐패시터(C2)의 전압을 단자(BURST)에서의 입력 전압과 비교하고, 단자(BURST)에서의 전압이 캐패시터(C2)의 전압보다 낮으면, 저레벨 출력을 n-형 FET(Q2)의 게이트로 출력한다. n-형 FET(Q2)가 OFF이기 때문에, 전류는 REG, CC1, D5a, Q4a, R3a, R4a, 및 그라운드를 따라 연장하는 경로를 통해 흐른다. 또한, 전류는 REG, CC1, D5b, Q4b, R3b, R4b, 및 그라운드를 따라 연장하는 경로를 통과한다. 이에 의해 전류는 단자(FB1 및 FB2) 밖으로 흘러, 오차 증폭기(15a 및 15b)의 음극 단자에서의 전압을, 오차 증폭기(15a 및 15b)의 양극 단자에서의 전압보다 약간 높고 클램프 회로(19)에 의해 결정되는 전압으로 설정된다. 결과적으로, 오차 증폭기(15a 및 15b)의 출력(FBOUT1 및 FBOUT2)은 방전 램프(3)로 공급되는 전력을 감소시키도록 동작한다.

동시에, 제너 다이오드(ZD1a 및 ZD1b)는 오차 층폭기(15a 및 15b)의 출력(FBOUT1 및 FBOUT2)을 클램프하여, 출력(FBOUT1 및 FBOUT2)이 삼각 신호의 하 한값 아래로 감소하지 못하도록 한다. PWM 비교기(COMP1-2, COMP2-2, COMP3-2, 및 COMP4-2)는 매우 짧은 PWM 제어 신호를 제공하도록 준비된 스탠바이 상태에 있다. 논리 회로(75a, 76a, 75b, 및 76b)는 PWM 제어 신호를 차단하여 발진 출력을 중지시킨다. 결과적으로, 단자(BURST)에서의 전압이 캐패시터(C2)의 상한 및 하한값을 초과하는 펄스 신호이거나 캐패시터(C2)의 상한 및 하한값 내의 DC 전압인 경우에, 펄스 전류가 단자(FB1 및 FB2)로부터 공급되고, 발진이 간헐적으로 발생하여 전력을 감소시키며, 따라서 버스트 디밍 동작이 수행된다.

버스트 디밍 동작의 ON 기간이 개시할 때, 오차 증폭기(15a 및 15b)는, 단자(FB1, FB2, FBOUT1, 및 FBOUT2) 사이에서의 저항(R3a, R3b, R4a, 및 R4b) 및 캐패시터(C5a 및 C5b)와 결합하여 집적 회로로서 동작하여, 오차 증폭기(15a 및 15b)의 출력 전압이 서서히 증가할 수 있다. 결과적으로, 방전 램프(3)의 전압 및 전류가 서서히 증가한다. 이에 따라, 방전 램프(3)는 소프트 개시 동작으로부터 빠르게 턴온될 수 있어 방전 램프(3)에 대한 과도한 스트레스를 방지한다.

단자(ADIM)는 오차 증폭기(15a 및 15b)의 양극 단자에 연결된다. 단자(ADIM)에 공급되는 변하기 쉬운 전압을 이용하여, 오차 증폭기(15a 및 15b)의 기준 전압은 상하 방향으로 변하기 쉬워, 전류 디밍의 범위를 넓게 만든다.

단자(UVLO)는 히스테레시스(hysteresis) 비교기(61)에 연결된다. 단자(UVLO)에서의 전압이 소정의 전압 이하이면, 히스테레시스 비교기(61)는 n-형 FET(Q5)을 턴온하여 증폭기(57)가 저레벨 신호를 래치 회로(56)로 출력하여 래치 회로(56)로의 신호를 차단하도록 할 수 있다. 동시에, 단자(SS)는 로우로 설정되 어 제어 회로(1b)의 출력을 컷오프한다. 단자(UVLO)에서의 전압이 소정의 전압을 초과하면, 래치 회로(56)로의 신호 및 단자(SS)를 로우로 설정하기 위한 신호는 방출되고 제어 회로(1b)의 출력은 소프트 개시 동작으로부터 재개된다. 방전 램프 점등 장치로 공급되는 입력 소스 전압에 비례하는 전압을 단자(UVLO)에 인가함으로써, 방전 램프 점등 장치에 공급되는 입력 소스 전압에 대해 부족전압 록아웃(undervoltage lockout) 동작이 수행될 수 있다.

단자(FSYNC)는 외부 동기화 신호 입력 단자이며 주파수 동기화 회로(73)에 연결된다. 삼각 신호(CF(C1))는 주파수 동기화 회로(73)로부터의 펄스 신호의 주파수로 발진한다. 단자(BSYNC)는 외부 동기화 신호 입력 단자이며 주파수 동기화 회로(66)에 연결된다. 삼각 신호(CB(C2))는 주파수 동기화 회로(66)로부터의 펄스 신호의 주파수로 발진한다. 단자 (PGND; PGND1, PGND2)는 출력 구동기(82a, 82b, 83a, 및 83b)를 접지하기 위한 것이다. 단자(CGND)는 출력 구동기(82a 내지 83b) 이외의 제어 회로(1b)의 부분들을 접지하기 위한 것이다.

제1 및 제2 제어부는 개시-정지 회로(21), 소프트 개시 회로(22), 출력 셧다운 회로(24), 및 버스트 디밍 삼각파 발진기(25)를 공유한다. 반전 램프 점등 장치의 동작을 개시할 때, 개시-정지 회로(21) 및 소프트 개시 회로(22)는 동시에 그리고 서서히, 제1 및 제2 제어부에 전력을 증가시켜 공급한다. 방전 램프 점등 장치의 동작이 정지할 때, 개시-정지 회로(21)는 동시에 제1 및 제2 제어부로의 전력 공급을 정지한다. 버스트 디밍 동작을 수행할 때, 버스트 디밍 삼각파 발진기(25)는 동시에 제1 및 제2 제어부에 버스트 디밍 신호를 제공하여 방전 램프(3)로 간헐 적으로 전력을 공급한다. 이상이 검출되면, 출력 셧다운 회로(24)는 동시에 제1 및 제2 제어부로의 전력 공급을 정지한다. 이러한 방식으로, 방전 램프(3)의 양단에서의 반대-위상 전압 사이에 시간 지연을 초래하지 않고 제어가 수행될 수 있다.

제2 실시형태

도 6a는, 본 발명의 제2 실시형태에 따른 방전 램프 점등 장치의 제어 회로로서 동작하는 반도체 집적 회로를 부분적으로 나타내는 회로도이고, 도 6b는 반도체 집적 회로의 나머지 부분을 나타내는 회로도이다. 도 6a에 나타난 부호 "a" 내지 "j"는 도 6b에 나타난 부호 "a" 내지 "j"에 대응하며, 동일한 부호에 의해 도시된 점은 서로 연결되어 있다. 도 7은 제2 실시형태에 따른 방전 램프 점등 장치를 나타내는 회로도이다.

도 6a 및 6b에서, 버스트 비교기(63)는, 단자(BURST)에 공급된 전압과, 캐패시터(C2)의 전압에 따라 저주파수 삼각파 발진기(65)에 의해 생성된 삼각 신호(CB(C2))를 비교한다. 단자(BURST)에 인가된 전압이 삼각 신호(CB(C2)) 이하이면, 버스트 비교기(64)는 n-형 FET(Q2a)에 저레벨 출력을 제공하여 FET(Q2a)을 턴오프하고 단자(FB1)으로부터의 전류를 통과시킨다.

버스트 비교기(63b)는 삼각파 인버팅 회로(63a)의 신호(C2')를 단자(BURST)에 공급된 전압과 비교한다. 단자(BURST)에 인가된 전압이 신호(C2') 이하이면, 버스트 비교기(63b)는 n-형 FET(Q2b)에 저레벨 출력을 제공하여 FET(Q2b)을 턴오프하고 단자(FB2)로부터의 전류를 통과시킨다. 삼각파 인버팅 회로(63a)는 본 발명 에 따른 버스트 디밍 모드 스위칭 유닛에 대응한다. 단자(OBUR)로부터 삼각파 인버팅 회로(63a)로 어떤 스위칭 신호도 공급되지 않으면, 신호(C2')는 신호(CB(C2))와 동일해질 것이다. 버스트 비교기(63 및 63b)는 본 발명에 따른 제1 버스트 디밍 모드 회로에 대응하며 오차 증폭기(15a 및 15b)에 동일한 위상의 버스트 디밍 신호를 제공한다.

단자(OBUR)로부터 삼각파 인버팅 회로(63a)로 스위칭 신호가 공급되면, 삼각파 인버팅 회로(63a)는 버스트 비교기(63b)의 음극 단자에, 삼각 신호의 상한 및 하한값의 중간점에 대하여 삼각파 발진기(65)로부터의 삼각 신호를 역으로 함으로써 형성된, 역신호(C2')를 제공한다. 버스트 비교기(63b)는 삼각파 인버팅 회로(63a)의 역신호(C2')를 단자(BURST)로부터 공급된 전압과 비교하고, 비교 결과를 n-형 FET(Q2b)에 제공한다. 버스트 비교기(63b)는 본 발명에 따른 제2 버스트 디밍 모드 회로에 대응하며, 오차 증폭기(15a 및 15b)에 180도의 위상차를 갖는 버스트 디밍 신호를 제공한다.

도 7에서, 방전 램프 점등 장치는 방전 램프(3)의 각 단에 반대 위상의 전압을 생성하여, 방전 램프(3)를 턴온한다. 버스트 디밍 동작을 수행하기 위해, 동상의(inphase) 간헐적인 발진이 방전 램프(3)의 양단에 인가되어야 한다. 이를 위해, 삼각파 인버팅 회로(63a)의 삼각 신호가 역으로 되어 CB(C2')가 CB(C2)와 동일해지지 않도록, 단자(OBUR)로부터의 스위칭 신호는 로우로 설정된다. 결과적으로, 동상의 버스트 디밍 신호는 오차 증폭기(15a 및 15b)로 공급되어 동상의 버스트 디밍 동작을 수행한다. 도 8은, 제2 실시형태에 따른 방전 램프 점등 장치에 의해 수행되는 동상의 버스트 디밍 동작에 관한 파형을 나타낸다.

도 9는 본 발명의 제2 실시형태의 변형 형태에 따른 방전 램프 점등 장치를 나타내는 회로도이다. 도 9에서, 방전 램프(3a 및 3b)는 병렬로 배치되어 있다. 방전 램프(3a)의 일 단은 변압기(T1)의 이차 권선(S1)의 일 단에 연결되고 방전 램프(3a)의 타 단은, 다이오드(D1a 및 D2a) 및 저항(R4a)을 포함하는 램프 전류 검출기 및 저항(R3a)을 통해 단자(FB1)에 연결된다.

방전 램프(3b)의 일 단은 변압기(T2)의 이차 권선의 일 단에 연결되고, 방전 램프(3b)의 타 단은, 다이오드(D1b 및 D2b) 및 저항(R4b)을 포함하는 램프 전류 검출기 및 저항(R3b)을 통해 단자(Fb2)에 연결된다.

도 9에 나타난 장치의 다른 부분은 도 7에 나타난 것과 동일하며, 따라서 상세하게 설명하지 않는다.

180도의 위상차로 병렬 방전 램프(3a 및3b)의 버스트 디밍 동작을 수행하기 위해, 단자(OBUR)로부터의 스위칭 신호는 높게(high) 된다. 그리고 나서, 삼각파 인버팅 회로(63a)는 삼각 신호의 상한 및 하한값의 중간점에서의 삼각 신호(CB(C2))를 역으로 하고, 버스트 비교기(63b)에 역신호를 제공한다. 따라서, 버스트 비교기(63b)는 오차 증폭기(15a 및 15b)에 180도의 위상차를 갖는 버스트 디밍 신호를 공급하여 180도 위상차의 버스트 디밍 동작을 수행한다. 도 10은 제2 실시형태의 변형 형태에 따른 180도 위상차의 버스트 디밍 동작에 관한 파형을 나타낸다.

상술한 바와 같이, 본 발명에 따른 방전 램프 점등 장치 및 반도체 집적 회 로는 제1 내지 제4 스위칭 소자를 방전 램프의 각 측에 배치한다. 이 스위칭 소자들은 발진기를 공유한다. 제1 제어부는, 제1 변압기의 이차 권선을 통과하는 전류에 대응하는 펄스 폭 및 180도의 위상차를 갖는 제1 PWM 제어 신호에 따라, 제1 및 제2 스위칭 소자를 제어한다. 제2 제어부는, 제2 변압기의 이차 권선을 통과하는 전류에 대응하는 펄스 폭 및 180도의 위상차를 갖는 제1 PWM 제어 신호에 동기화하여, 제3 및 제4 스위칭 소자를 제어한다. 제1 및 제2 제어부는 방전 램프의 반대측에 배치되고 개별적으로 방전 램프에 대한 PWM 제어를 수행하여, 방전 램프 주위의 주변 캐패시터 값이 서로 다른 경우에도 안정적으로 방전 램프를 턴온한다.

본 출원은 2007년 3월 20일에 출원된 일본 특허 출원 제2007-072093호에 대한 우선권의 이익을 주장하며, 그 모든 내용이 참조로서 본 명세서에 편입된다. 본 발명의 특정 실시형태가 참조를 위해 설명되었지만, 본 발명은 상술한 실시형태에 한정되지 않는다. 상술한 실시형태의 변형 및 변경은 본 기술 분야의 견지에서 당업자에 의해 가능할 것이다. 본 발명의 범위는 후술하는 청구항과 관련하여 정의된다.

도 1은 관련 기술에 따른 방전 램프 점등 장치를 보여주는 회로도이다.

도 2는 본 발명의 제1 실시형태에 따른 방전 램프 점등 장치를 나타내는 회로도이다.

도 3a 및 3b는 제1 실시형태에 따른 장치의 제어 회로로 동작하는 반도체 집적 회로를 나타내는 회로도이다.

도 4는 제1 실시형태의 장치에 배열된 구동 스위칭 소자에 대한 신호의 동작 파장을 나타내는 도면이다.

도 5는 제1 실시형태의 장치에 의해 수행되는 버스트 디밍(burst dimming) 동작에 관련된 파장을 나타내는 도면이다.

도 6a 및 도 6b는, 본 발명의 제2 실시형태에 따른 방전 램프 점등 장치의 제어 회로로서 동작하는 반도체 집적 회로를 나타내는 회로도이다.

도 7은 제2 실시형태의 장치를 나타내는 회로도이다.

도 8은 제2 실시형태의 장치에 의해 수행되는 버스트 디밍 동작에 관련된 파장을 나타내는 도면이다.

도 9는 제2 실시형태의 변형 형태에 따른 방전 램프 점등 장치를 나타내는 회로도이다.

도 10은 제2 실시형태의 변형 형태에 따른, 180도 위상차를 갖는 버스트 디밍 동작의 파장을 나타내는 도면이다.

Claims (14)

1. 직류를 양-음 대칭의 교류로 변환하여 전력을 방전 램프에 공급하는 방전 램프 점등 장치로서,

   제1 변압기, 제1 변압기의 일차 및 이차 권선 중 하나 이상에 연결된 제1 캐패시터, 및 상기 방전 램프의 제1 단에 연결된 출력단을 포함하는 제1 공진 회로;

   DC 전원의 양단에 연결되고 상기 제1 변압기의 일차 권선 및 상기 제1 캐패시터를 통해 전류를 흐르게 하는 제1 및 제2 스위칭 소자;

   제2 변압기, 제2 변압기의 일차 및 이차 권선 중 하나 이상에 연결된 제2 캐패시터, 및 상기 방전 램프의 제2 단에 연결된 출력단을 포함하고, 상기 제1 공진 회로에 의해 공급되는 교류의 위상과 반대의 위상을 갖는 교류를 출력하는 제2 공진 회로;

   DC 전원의 양단에 연결되고 상기 제2 변압기의 일차 권선 및 상기 제2 캐패시터를 통해 전류를 흐르게 하는 제3 및 제4 스위칭 소자;

   삼각 신호를 생성하는 발진기;

   상기 발진기의 삼각 신호 및 제1 기준 전압과 상기 제1 변압기의 이차 권선을 통해 흐르는 제1 전류에 대응하는 전압 사이의 오차 전압에 따라 제1 PWM 제어 신호를 생성하는 제1 제어부로서, 상기 제1 PWM 제어 신호는 상기 제1 전류에 대응하는 펄스 폭 및 약 180도의 위상차로 상기 제1 및 제2 스위칭 소자를 턴 온/오프하는 데 이용되는, 제1 제어부; 및

   상기 제1 PWM 제어 신호에 동기화하여, 제2 기준 전압과 상기 제2 변압기의 이차 권선을 통해 흐르는 제2 전류에 대응하는 전압 사이의 오차 전압 및 상기 발진기의 삼각 신호에 따라, 상기 제2 전류에 대응하는 펄스 폭 및 약 180도의 위상차로 상기 제3 및 제4 스위칭 소자를 턴 온/오프하는 제2 제어부를 포함하며,

   PWM 제어 동작은, 상기 방전 램프의 양단에 인가되는 반대 위상의 교류를 생성하도록 개별적으로 수행되는, 방전 램프 점등 장치.
2. 청구항 1에 있어서,

   상기 제1 및 제2 제어부에 의해 공유되는 개시-정지 회로, 소프트 개시 회로, 출력 차단 회로, 및 버스트 디밍 삼각파 발진기를 더 포함하며,

   상기 방전 램프 점등 장치의 동작을 개시할 때, 상기 개시-정지 회로 및 소프트 개시 회로는 상기 방전 램프로 공급되는 전력량을 서서히 증가시키는 동작을 수행하고 상기 제1 및 제2 제어부로 전력을 공급하며;

   상기 방전 램프 점등 장치의 동작을 정지할 때, 상기 개시-정지 회로는 상기 제1 및 제2 제어부로 공급되는 전력을 정지시키며;

   상기 방전 램프 점등 장치의 버스트 디밍 동작시에, 상기 버스트 디밍 삼각파 발진기는 상기 제1 및 제2 제어부에 버스트 디밍 신호를 제공하여 상기 방전 램프에 전력이 간헐적으로 공급되도록 하며;

   상기 출력 차단 회로는 이상이 검출되면 상기 제1 및 제2 제어부로의 전력 공급을 중지하는, 방전 램프 점등 장치.
3. 청구항 1에 있어서,

   상기 제1 변압기의 이차 권선을 통해 흐르는 제1 전류 및 상기 제2 변압기의 이차 권선을 통해 흐르는 제2 전류를 검출하는 전류 검출기; 및

   상기 전류 검출기에 의해 검출된 상기 제1 및 제2 전류가 각각의 소정의 값 이상이면, 제1 발진 주파수로 상기 발진기의 발진 주파수를 설정하고, 상기 제1 및 제2 전류 중 어느 하나가 대응하는 소정의 값보다 낮으면, 상기 제1 발진 주파수보다 큰 제2 발진 주파수로 상기 발진기의 발진 주파수를 설정하는 스위칭 유닛을 더 포함하는, 방전 램프 점등 장치.
4. 청구항 2에 있어서,

   상기 제1 변압기의 이차 권선을 통해 흐르는 상기 제1 전류 및 상기 제2 변압기의 이차 권선을 통해 흐르는 제2 전류를 검출하는 전류 검출기; 및

   상기 전류 검출기에 의해 검출된 상기 제1 및 제2 전류가 각각의 소정의 값 이상이면, 제1 발진 주파수로 상기 발진기의 발진 주파수를 설정하고, 상기 제1 및 제2 전류 중 어느 하나가 대응하는 소정의 값보다 낮으면, 상기 제1 발진 주파수보다 큰 제2 발진 주파수로 상기 발진기의 발진 주파수를 설정하는 스위칭 유닛을 더 포함하는, 방전 램프 점등 장치.
5. 청구항 1에 있어서,

   상기 제1 변압기의 이차 권선의 제1 전압 및 상기 제2 변압기의 이차 권선의 제2 전압을 검출하는 전압 검출기;

   상기 제1 전류 및 제2 전류를 검출하는 전류 검출기; 및

   상기 제1 및 제2 전류가 각각의 소정의 전류 이상이고 상기 제1 및 제2 전압이 각각의 소정의 전압보다 낮으면, 제1 발진 주파수로 상기 발진기의 발진 주파수를 설정하고, 상기 제1 및 제2 전류 중 어느 하나가 대응하는 소정의 전류보다 낮거나 상기 제1 및 제2 전압 중 어느 하나가 대응하는 소정의 전압 이상이면, 상기 제1 발진 주파수보다 큰 제2 발진 주파수로 상기 발진기의 발진 주파수를 설정하는 스위칭 유닛을 더 포함하는, 방전 램프 점등 장치.
6. 청구항 2에 있어서,

   상기 제1 변압기의 이차 권선의 제1 전압 및 상기 제2 변압기의 이차 권선의 제2 전압을 검출하는 전압 검출기;

   상기 제1 전류 및 제2 전류를 검출하는 전류 검출기; 및

   상기 제1 및 제2 전류가 각각의 소정의 전류 이상이고 상기 제1 및 제2 전압이 각각의 소정의 전압보다 낮으면, 제1 발진 주파수로 상기 발진기의 발진 주파수를 설정하고, 상기 제1 및 제2 전류 중 어느 하나가 대응하는 소정의 전류보다 낮거나 상기 제1 및 제2 전압 중 어느 하나가 대응하는 소정의 전압 이상이면, 상기 제1 발진 주파수보다 큰 제2 발진 주파수로 상기 발진기의 발진 주파수를 설정하는 스위칭 유닛을 더 포함하는, 방전 램프 점등 장치.
7. 방전 램프에 전력을 공급하는 복수의 스위칭 소자를 제어하는 반도체 집적 회로로서, 상기 스위칭 소자는 DC 전원의 양단에 연결되고 제1 변압기의 일차 권선 및 제1 캐패시터를 통해 전류를 흐르게 하는 제1 및 제2 스위칭 소자, 및 DC 전원의 양단에 연결되고 제2 변압기의 일차 권선 및 제2 캐패시터를 통해 전류를 흐르게 하는 제3 및 제4 스위칭 소자를 포함하며,

   상기 반도체 집적 회로는,

   삼각 신호를 생성하는 발진기;

   제1 기준 전압과 상기 제1 변압기의 이차 권선을 통해 흐르는 제1 전류에 대응하는 전압 사이의 오차 전압 및 상기 발진기의 삼각 신호에 따라 제1 PWM 제어 신호를 생성하는 제1 제어부로서, 상기 제1 PWM 제어 신호는 상기 제1 전류에 대응하는 펄스 폭 및 약 180도의 위상차로 상기 제1 및 제2 스위칭 소자를 턴 온/오프하는 데 이용되는, 제1 제어부; 및

   상기 제1 PWM 제어 신호에 동기화하여, 제2 기준 전압과 상기 제2 변압기의 이차 권선을 통해 흐르는 제2 전류에 대응하는 전압 사이의 오차 전압 및 상기 발진기의 삼각 신호에 따라, 상기 제2 전류에 대응하는 펄스 폭 및 대략 180도의 위상차로 상기 제3 및 제4 스위칭 소자를 턴 온/오프하는 제2 제어부를 포함하는, 반도체 집적 회로.
8. 청구항 7에 있어서,

   상기 제1 및 제2 제어부에 의해 공유되는 개시-정지 회로, 소프트 개시 회로, 출력 차단 회로, 및 버스트 디밍 삼각파 발진기를 더 포함하며,

   방전 램프 점등 장치의 동작을 개시할 때, 상기 개시-정지 회로 및 소프트 개시 회로는 상기 방전 램프로 공급되는 전력량을 서서히 증가시키는 동작을 수행하고 상기 제1 및 제2 제어부로 전력을 공급하며;

   상기 방전 램프 점등 장치의 동작을 정지할 때, 상기 개시-정지 회로는 상기 제1 및 제2 제어부로 공급되는 전력을 정지시키며;

   상기 방전 램프 점등 장치의 버스트 디밍 동작시에, 상기 버스트 디밍 삼각파 발진기는 상기 제1 및 제2 제어부에 버스트 디밍 신호를 제공하여 상기 방전 램프에 전력이 간헐적으로 공급되도록 하며;

   상기 출력 차단 회로는 이상이 검출되면 상기 제1 및 제2 제어부로의 전력 공급을 중지하는, 반도체 집적 회로.
9. 청구항 7에 있어서,

   상기 방전 램프의 제1 단에 연결된 상기 제1 변압기의 이차 권선을 통해 흐르는 제1 전류 및 상기 방전 램프의 제2 단에 연결된 상기 제2 변압기의 이차 권선을 통해 흐르는 제2 전류가 각각의 소정의 값 이상이면, 제1 발진 주파수로 상기 발진기의 발진 주파수를 설정하고, 상기 제1 및 제2 전류 중 어느 하나가 대응하는 소정의 값보다 낮으면, 상기 제1 발진 주파수보다 큰 제2 발진 주파수로 상기 발진기의 발진 주파수를 설정하는 스위칭 유닛을 더 포함하는, 반도체 집적 회로.
10. 청구항 8에 있어서,

    상기 방전 램프의 제1 단에 연결된 상기 제1 변압기의 이차 권선을 통해 흐르는 제1 전류 및 상기 방전 램프의 제2 단에 연결된 상기 제2 변압기의 이차 권선을 통해 흐르는 제2 전류가 각각의 소정의 값 이상이면, 제1 발진 주파수로 상기 발진기의 발진 주파수를 설정하고, 상기 제1 및 제2 전류 중 어느 하나가 대응하는 소정의 값보다 낮으면, 상기 제1 발진 주파수보다 큰 제2 발진 주파수로 상기 발진기의 발진 주파수를 설정하는 스위칭 유닛을 더 포함하는, 반도체 집적 회로.
11. 청구항 7에 있어서,

    상기 방전 램프의 제1 단에 연결된 상기 제1 변압기의 이차 권선을 통해 흐르는 제1 전류 및 상기 방전 램프의 제2 단에 연결된 상기 제2 변압기의 이차 권선을 통해 흐르는 제2 전류가 각각의 소정의 값 이상이고, 상기 제1 변압기의 이차 권선의 제1 전압과 상기 제2 변압기의 이차 권선의 제2 전압이 각각의 소정의 전압보다 낮으면, 제1 발진 주파수로 상기 발진기의 발진 주파수를 설정하고, 상기 제1 및 제2 전류 중 어느 하나가 대응하는 소정의 값보다 낮고, 상기 제1 및 제2 전압 중 어느 하나가 대응하는 소정의 값 이상이면, 상기 제1 발진 주파수보다 큰 제2 발진 주파수로 상기 발진기의 발진 주파수를 설정하는 스위칭 유닛을 더 포함하는, 반도체 집적 회로.
12. 청구항 8에 있어서,

    상기 방전 램프의 제1 단에 연결된 상기 제1 변압기의 이차 권선을 통해 흐르는 제1 전류 및 상기 방전 램프의 제2 단에 연결된 상기 제2 변압기의 이차 권선을 통해 흐르는 제2 전류가 각각의 소정의 값 이상이고, 상기 제1 변압기의 이차 권선의 제1 전압과 상기 제2 변압기의 이차 권선의 제2 전압이 각각의 소정의 전압보다 낮으면, 제1 발진 주파수로 상기 발진기의 발진 주파수를 설정하고, 상기 제1 및 제2 전류 중 어느 하나가 대응하는 소정의 값보다 낮고, 상기 제1 및 제2 전압 중 어느 하나가 대응하는 소정의 값 이상이면, 상기 제1 발진 주파수보다 큰 제2 발진 주파수로 상기 발진기의 발진 주파수를 설정하는 스위칭 유닛을 더 포함하는, 반도체 집적 회로.
13. 청구항 7에 있어서,

    상기 제1 및 제2 제어부에 동일한 위상의 버스트 디밍 신호를 제공하는 제1 버스트 디밍 모드 회로로서, 상기 버스트 디밍 신호는 상기 방전 램프에 간헐적으로 전력을 공급하는 데 이용되는, 제1 버스트 디밍 모드 회로;

    상기 제1 및 제2 제어부에 180도의 위상차를 갖는 버스트 디밍 신호를 제공하는 제2 버스트 디밍 모드 회로로서, 상기 버스트 디밍 신호는 상기 방전 램프에 간헐적으로 전력을 공급하는 데 이용되는, 제2 버스트 디밍 모드 회로; 및

    스위칭 신호에 따라 상기 제1 및 제2 버스트 디밍 모드 회로를 하나로부터 다른 것으로 스위칭하는 버스트 모드 스위칭 유닛을 더 포함하는, 반도체 집적 회 로.
14. 청구항 8에 있어서,

    상기 제1 및 제2 제어부에 동일한 위상의 버스트 디밍 신호를 제공하는 제1 버스트 디밍 모드 회로로서, 상기 버스트 디밍 신호는 상기 방전 램프에 간헐적으로 전력을 공급하는 데 이용되는, 제1 버스트 디밍 모드 회로;

    상기 제1 및 제2 제어부에 180도의 위상차를 갖는 버스트 디밍 신호를 제공하는 제2 버스트 디밍 모드 회로로서, 상기 버스트 디밍 신호는 상기 방전 램프에 간헐적으로 전력을 공급하는 데 이용되는, 제2 버스트 디밍 모드 회로; 및

    스위칭 신호에 따라 상기 제1 및 제2 버스트 디밍 모드 회로를 하나로부터 다른 것으로 스위칭하는 버스트 모드 스위칭 유닛을 더 포함하는, 반도체 집적 회로.

Images