KR100932315B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100932315B1
KR100932315B1 KR1020070013702A KR20070013702A KR100932315B1 KR 100932315 B1 KR100932315 B1 KR 100932315B1 KR 1020070013702 A KR1020070013702 A KR 1020070013702A KR 20070013702 A KR20070013702 A KR 20070013702A KR 100932315 B1 KR100932315 B1 KR 100932315B1
Authority
KR
South Korea
Prior art keywords
forming
metal wiring
film
reflection film
etching process
Prior art date
Application number
KR1020070013702A
Other languages
English (en)
Other versions
KR20080074498A (ko
Inventor
안명규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070013702A priority Critical patent/KR100932315B1/ko
Publication of KR20080074498A publication Critical patent/KR20080074498A/ko
Application granted granted Critical
Publication of KR100932315B1 publication Critical patent/KR100932315B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 반도체 기판의 상부에 콘택홀을 포함하는 제1 절연막을 형성하는 단계와, 도전성 물질을 이용하여 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그를 포함하는 반도체 기판의 전체 구조 상부에 식각 정지막, 제2 절연막, 하드 마스크 및 반사 방지막을 형성하는 단계와, 상기 하드 마스크 대비 상기 반사 방지막에 대해 높은 선택비를 갖는 식각 공정으로 상기 반사 방지막 패턴을 형성하되, 상기 콘택 플러그와 대응되는 부분이 제거되는 단계와, 상기 반사 방지막 패턴을 이용하여 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계와, 상기 하드 마스크 패턴을 이용하여 상기 제2 절연막 및 상기 식각 정지막을 식각하여 상기 콘택 플러그의 일부를 노출시키는 단계 및 상기 콘택 플러그 상부에 도전성 물질을 형성하여 금속 배선을 형성하는 단계를 포함하기 때문에, 콘택 플러그 상부에 금속 배선 패턴의 잔류물이 남지 않도록 하여 콘택 플러그와 금속 배선 사이의 저항을 최소화할 수 있다.
금속 배선, 콘택 플러그, 다마신 공정

Description

반도체 소자의 금속 배선 형성 방법{Method of forming metal line of semiconductor devices}
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
102 : 반도체 기판 104 : 제1 식각 정지막
106 : 제1 절연막 108 : 콘택 플러그
110 : 제2 식각 정지막 112 : 제2 절연막
114 : 아몰퍼스 카본막 116 : SiON막
118 : 반사 방지막 120 : 포토 레지스트 패턴
122 : 금속 배선
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 콘택 플러그 상부에 금속 배선 패턴을 형성할 때 잔류물이 생성되는 것을 방지하기 위한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 소자 중 플래시 메모리(flash memory)는 전원이 차단되었을 때 데이터를 보관할 수 있는 불휘발성 메모리 중의 하나이다. 플래시 메모리는 전기적으로 프로그램(program)과 소거(erase)가 가능하며 일정 주기로 데이터(data)를 재작성하는 리프레쉬(refresh) 기능이 필요 없는 특징이 있다. 이러한 플래시 메모리 소자는 셀의 구조 및 동작 조건에 의해서 크게 NOR 플래시 메모리와 NAND 플래시 메모리로 나뉜다. NOR 플래시 메모리는 복수의 워드 라인(word line)이 병렬로 연결되어 임의의 주소에 대한 프로그램 및 소거가 가능하여 고속의 동작을 요구하는 응용분야에 주로 사용되고 있다. 반면 NAND 플래시 메모리는 복수의 메모리 셀 트랜지스터(memory cell transistor)가 직렬로 연결되어 한 개의 스트링(string)을 구성하고, 한 개의 스트링이 소스(source) 및 드레인(drain) 영역에 연결되어 있는 구조로서 고집적 데이터 보관 응용 분야에서 주로 사용된다.
한편, 플래시 메모리를 제조할 때에는 다수의 소스 및 드레인 영역과 금속 배선들을 연결하는 콘택 플러그(contact plug)를 형성하는 것이 필요하다. 그런데 플래시 메모리가 점차 고집적화됨에 따라 이러한 콘택 플러그와 금속 배선을 미세하게 형성하면서도 최소한의 저항을 갖도록 형성하는 기술이 중요하게 대두되고 있다.
본 발명은 다마신(damascene) 공정을 이용하여 콘택 플러그 상부에 금속 배선을 형성할 때, 콘택 플러그 상부에 금속 배선 패턴의 잔류물이 남지 않도록 하여 콘택 플러그와 금속 배선 사이의 저항을 최소화할 수 있다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, 반도체 기판의 상부에 콘택홀을 포함하는 제1 절연막을 형성하는 단계와, 도전성 물질을 이용하여 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그를 포함하는 반도체 기판의 전체 구조 상부에 식각 정지막, 제2 절연막, 하드 마스크 및 반사 방지막을 형성하는 단계와, 상기 하드 마스크 대비 상기 반사 방지막에 대해 높은 선택비를 갖는 식각 공정으로 상기 반사 방지막 패턴을 형성하되, 상기 콘택 플러그와 대응되는 부분이 제거되는 단계와, 상기 반사 방지막 패턴을 이용하여 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계와, 상기 하드 마스크 패턴을 이용하여 상기 제2 절연막 및 상기 식각 정지막을 식각하여 상기 콘택 플러그의 일부를 노출시키는 단계 및 상기 콘택 플러그 상부에 도전성 물질을 형성하여 금속 배선을 형성하는 단계를 포함할 수 있다.
상기 반사 방지막 패턴은 플라즈마를 이용하는 건식 식각 공정으로 형성할 수 있다. 상기 건식 식각 공정은 H2를 5% 내지 95%로 혼합한 N2와 H2의 혼합가스를 주 식각 가스로 사용할 수 있다. 상기 건식 식각 공정은 N2를 5% 내지 95%로 혼합한 O2와 N2의 혼합 가스를 주 식각 가스로 사용할 수 있다. 상기 건식 식각 공정은 O2를 5% 내지 95%로 혼합한 Ar와 O2의 혼합 가스를 주 식각 가스로 사용할 수 있다 상기 건식 식각 공정은 CH4, C2H2, N2, H2, O2 의 가스를 단독으로 사용하거나 두 개 이상을 사용하여 혼합한 혼합 가스를 주 식각 가스로 사용할 수 있다. 상기 건식 식각 공정은 상기 주 식각 가스에 CO, HBr, CF4, CHF3, CH2F2, CH3F, C2F6, C3F8, C4F8의 가스를 단독으로 또는 두 개 이상을 혼합한 혼합 가스를 1% 내지 90% 첨가하여 사용할 수 있다. 상기 건식 식각 공정은 상기 반사 방지막의 두께보다 상기 반사 방지막 두께의 50% 내지 200%를 더 식각하는 과도 식각으로 형성할 수 있다. 상기 건식 식각 공정은 10mT 내지 500mT의 압력과 -50℃ 내지 40℃의 정전 척 온도 및 10W 내지 500W의 바이어스 파워로 실시할 수 있다. 상기 건식 식각 공정은 CCP(Capacitively Coupled Plasma) 타입 또는 ICP(Inductively Coupled Plasma) 타입 또는 마이크로웨이브 플라즈마(Microwave Plasma) 타입의 식각 장비를 이용하여 실시할 수 있다.
상기 하드 마스크는 아몰퍼스 카본막과 SiON막이 순차적으로 적층된 적층막으로 형성할 수 있다. 상기 SiON막 대비 상기 반사 방지막에 대해 5 내지 200의 선택비를 갖는 식각 공정으로 상기 반사 방지막 패턴을 형성할 수 있다. 상지 반사 방지막은 유기 BARC막으로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 1a를 참조하면, 통상의 공정을 통해 트랜지스터나 플래시 메모리 셀, 소오스 및 드레인 영역과 같은 여러 요소(도시하지 않음)가 형성된 반도체 기판(102) 상에 제1 식각 정지막(104), 제1 절연막(106)을 형성한다. 여기서, 제1 식각 정지막(104)은 자기 정렬 콘택(Self Align Contact; SAC) 공정 시 사용되는 질화막으로 형성할 수 있고 제1 절연막(106)은 산화막으로 형성할 수 있다. 이어서, 콘택홀을 형성할 부분이 오픈되도록 제1 절연막(106) 상부에 및 하드 마스크 패턴(hard mask pattern; 도시하지 않음)을 형성한 후, 상기 하드 마스크를 식각 마스크로 이용하는 식각 공정을 실시하여 제1 절연막(106)에 콘택홀을 형성한다. 이때 콘택홀은 반도체 기판(102)에 형성된 소스 및 드레인 영역(도시하지 않음)을 개방하도록 형성되는 것이 바람직하다. 그리고, 콘택홀을 통해 플러그 이온 주입(plug ion implant)을 실시한 후 고온의 열처리 공정을 수행한다.
이어서, 콘택홀을 포함하는 전체 구조 상부에 전도성 물질, 예를 들면 텅스텐(W)을 이용한 금속막을 형성하여 콘택홀을 전도성 물질로 매립한다. 그리고 전도성 물질의 상부에 대해 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 방법과 같은 평탄화 공정을 실시하여 콘택홀에만 전도성 물질이 남도록 한다. 이로써 소스 및 드레인 영역과 연결되는 콘택 플러그(108)를 형성한다. 이때 평탄화 공정 중에 콘택 플러그 상부의 중심부가 주변부보다 더욱 연마되는 디싱(dishing) 현상이 발생하여 콘택 플러그 상부가 오목하게 형성된다.
도 1b를 참조하면, 다마신 공정으로 콘택 플러그(108)와 연결되는 금속 배선을 형성하기 위하여, 먼저 콘택 플러그(108)를 포함하는 반도체 기판(102) 상에 제2 식각 정지막(110), 제2 절연막(112), 하드 마스크 및 반사 방지막(118)을 형성한다. 하드 마스크는 아몰퍼스 카본막(114) 및 SiON막(116)이 순차적으로 적층된 적층막으로 형성하는 것이 바람직하며 반사 방지막(118)은 스텝 커버리지(step coverage)가 우수한 유기(organic) BARC막으로 형성하는 것이 바람직하다.
이때, 콘택 플러그(108) 상부의 오목한 형상을 따라 제2 식각 정지막(110), 제2 절연막(112), 아몰퍼스 카본막(114) 및 SiON막(116)이 적층되어 형성된다. 반면에, 반사 방지막(118)은 우수한 스텝 커버리지로 인하여 하부의 오목한 형상에 대응되는 부분의 두께가 더욱 두껍게 형성된다.
이후에, 콘택 플러그(108)와 대응되는 부분이 오픈되도록 반사 방지막(118) 상부에 포토 레지스트 패턴(photo resist pattern; 120)을 형성한다.
도 1c를 참조하면, 포토 레지스트 패턴(120)을 마스크로 이용하는 식각 공정을 실시하여 반사 방지막(118)만을 선택적으로 제거하여 패터닝한다. 이러한 식각 공정은 SiON막(116) 대비 반사 방지막(118)에 대해 5 내지 200의 고선택비를 갖는 식각 공정으로 실시하며, 이를 위하여 플라즈마를 이용하는 건식 식각 공정으로 실시하는 것이 바람직하다. 이때 사용되는 주 식각 가스는 H2를 5% 내지 95%로 혼합한 N2와 H2의 혼합가스를 사용할 수 있다. 또는 주 식각 가스는 N2를 5% 내지 95%로 혼합한 O2와 N2의 혼합 가스를 사용할 수 있다. 또는 주 식각 가스는 O2를 5% 내지 95%로 혼합한 Ar와 O2의 혼합 가스를 사용할 수 있다. 또는 주 식각 가스는 CH4, C2H2, N2, H2, O2 의 가스를 단독으로 사용하거나 두 개 이상을 사용하여 혼합한 혼합 가스를 사용할 수 있다. 한편, 상기 주 식각 가스에 CO, HBr, CF4, CHF3, CH2F2, CH3F, C2F6, C3F8, C4F8의 가스를 단독으로 또는 두 개 이상을 혼합한 혼합 가스를 첨가하여 사용될 수 있으며, 주 식각 가스에 첨가되는 양은 1% 내지 90% 이다.
한편, 반사 방지막(118)을 제거하는 식각 공정은 반사 방지막(118)의 두께보다 반사 방지막(118) 두께의 50% 내지 200%를 더 식각하는 과도 식각으로 실시할 수 있다. 이때, 과도 식각으로 인하여 발생할 수 있는 스트라이에이션(striation)을 방지하기 위하여, 상기 식각 공정은 10mT 내지 500mT의 압력과 -50℃ 내지 40℃의 정전 척(Electrode Static Chuck; ESC) 온도 및 10W 내지 500W의 바이어스 파워(bias power) 조건에서 실시하는 것이 바람직하다. 또한, 반사 방지막(118)을 제거하는 식각 공정은 CCP(Capacitively Coupled Plasma) 타입 또는 ICP(Inductively Coupled Plasma) 타입 또는 마이크로웨이브 플라즈마(Microwave Plasma) 타입의 식각 장비를 이용하여 실시하는 것이 바람직하다.
도 1d를 참조하면, 포토 레지스트 패턴(120)과 전술한 공정으로 형성된 반사 방지막(118) 패턴을 마스크로 이용하는 식각 공정으로 SiON막(116)을 선택적으로 제거하여 패터닝한다. 이때 SiON막(116)은 과도 식각될 수 있다.
도 1e를 참조하면, 포토 레지스트 패턴(120; 도 1d 참조)과 전술한 공정으로 형성된 반사 방지막(118; 도 1d 참조) 패턴 및 SiON막(116) 패턴을 마스크로 이용하는 식각 공정으로 아몰퍼스 카본막(114)을 선택적으로 제거하여 패터닝한다. 이때 포토 레지스트 패턴(120)과 반사 방지막(118)이 제거될 수 있다.
도 1f를 참조하면, 전술한 공정으로 형성된 SiON막(116; 도 1e 참조) 패턴과 아몰퍼스 카본막(114) 패턴을 마스크로 이용하는 식각 공정으로 제2 절연막(112)과 제2 식각 정지막(110)을 선택적으로 제거하여 패터닝한다. 이로써 콘택 플러그(108)의 상부가 노출된다. 이때 SiON막(116)이 제거될 수 있다.
도 1g를 참조하면, 콘택 플러그(108)를 포함하는 전체 구조 상부에 도전성 물질을 형성하여 콘택 플러그(108)와 연결되는 금속 배선(122)을 형성한다.
종래에 다마신 공정을 이용하여 금속 배선 패턴을 형성할 때에는, 반사 방지막을 제거할 때 하부에 있는 SiON막도 인-시투(in-situ)로 제거하였다. 그러면 콘택 플러그 상부의 오목한 형상에 대응되는 반사 방지막의 두께가 두껍기 때문에, 이 부분에는 제거되지 못한 반사 방지막과 SiON막이 잔류물로 남게 된다. 이후에 계속해서 하부에 형성된 막에 대한 식각 공정을 실시하여 패턴을 형성하게 되면, 상기 잔류물로 인하여 식각 공정이 방해받게 되어 콘택 플러그 상부에는 미처 제거되지 못한 절연막 및 식각 정지막이 남게 된다. 이러한 상태에서 다마신 패턴에 도전 물질을 형성하여 금속 배선을 형성하게 되면 콘택 플러그와 금속 배선 사이에 저항이 증가하게 되어 소거 페일(erase fail) 문제가 발생될 수 있다. 또한 상기 잔류물이 형성되지 않도록 과도 식각을 충분히 할 경우 플라즈마 데미지(plasma damage) 증가로 스트라이에이션이 발생할 수 있다.
하지만 본 발명에 따르면, 반사 방지막(118)에 대해 고선택비를 갖는 식각 공정을 실시하여 반사 방지막(118)만을 제거하기 때문에, 하부의 오목한 형상으로 인해 두껍게 형성된 부분의 반사 방지막(118)도 충분히 제거될 수 있다. 이에 따라 콘택 플러그(108)와 금속 배선(122) 사이에 잔류물이 존재하지 않는다.
본 발명에 따르면, 다마신 공정을 이용하여 콘택 플러그 상부에 금속 배선을 형성할 때, 콘택 플러그 상부에 금속 배선 패턴의 잔류물이 남지 않도록 하여 콘택 플러그와 금속 배선 사이의 저항을 최소화할 수 있다. 이로써 소거 페일 현상을 방지할 수 있어 보다 신뢰성있는 반도체 소자의 제조가 가능하다.

Claims (13)

  1. 반도체 기판의 상부에 콘택홀을 포함하는 제1 절연막을 형성하는 단계;
    도전성 물질을 이용하여 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계;
    상기 콘택 플러그를 포함하는 반도체 기판의 전체 구조 상부에 식각 정지막, 제2 절연막, 하드 마스크 및 반사 방지막을 형성하는 단계;
    상기 하드 마스크 대비 상기 반사 방지막에 대해 높은 선택비를 갖는 식각 공정으로 상기 반사 방지막 패턴을 형성하되, 상기 콘택 플러그와 대응되는 부분이 제거되는 단계;
    상기 반사 방지막 패턴을 이용하여 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계;
    상기 하드 마스크 패턴을 이용하여 상기 제2 절연막 및 상기 식각 정지막을 식각하여 상기 콘택 플러그의 일부를 노출시키는 단계; 및
    상기 콘택 플러그 상부에 도전성 물질을 형성하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에 있어서,
    상기 반사 방지막 패턴은 플라즈마를 이용하는 건식 식각 공정으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  3. 제2항에 있어서,
    상기 건식 식각 공정은 H2를 5% 내지 95%로 혼합한 N2와 H2의 혼합가스를 주 식각 가스로 사용하는 반도체 소자의 금속 배선 형성 방법.
  4. 제2항에 있어서,
    상기 건식 식각 공정은 N2를 5% 내지 95%로 혼합한 O2와 N2의 혼합 가스를 주 식각 가스로 사용하는 반도체 소자의 금속 배선 형성 방법.
  5. 제2항에 있어서,
    상기 건식 식각 공정은 O2를 5% 내지 95%로 혼합한 Ar와 O2의 혼합 가스를 주 식각 가스로 사용하는 반도체 소자의 금속 배선 형성 방법.
  6. 제2항에 있어서,
    상기 건식 식각 공정은 CH4, C2H2, N2, H2, O2의 가스를 단독으로 사용하거나 두 개 이상을 사용하여 혼합한 혼합 가스를 주 식각 가스로 사용하는 반도체 소자의 금속 배선 형성 방법.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 건식 식각 공정은 상기 주 식각 가스에 CO, HBr, CF4, CHF3, CH2F2, CH3F, C2F6, C3F8, C4F8의 가스를 단독으로 또는 두 개 이상을 혼합한 혼합 가스를 1% 내지 90% 첨가하여 사용하는 반도체 소자의 금속 배선 형성 방법.
  8. 제2항에 있어서,
    상기 건식 식각 공정은 상기 반사 방지막 두께보다 상기 반사 방지막 두께의 50% 내지 200%를 더 식각하는 과도 식각으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  9. 제2항에 있어서,
    상기 건식 식각 공정은 10mT 내지 500mT의 압력과 -50℃ 내지 40℃의 정전 척 온도 및 10W 내지 500W의 바이어스 파워로 실시하는 반도체 소자의 금속 배선 형성 방법.
  10. 제2항에 있어서,
    상기 건식 식각 공정은 CCP(Capacitively Coupled Plasma) 타입 또는 ICP(Inductively Coupled Plasma) 타입 또는 마이크로웨이브 플라즈마(Microwave Plasma) 타입의 식각 장비를 이용하여 실시하는 반도체 소자의 금속 배선 형성 방법.
  11. 제1항에 있어서,
    상기 하드 마스크는 아몰퍼스 카본막과 SiON막이 순차적으로 적층된 적층막으로 형성되는 반도체 소자의 금속 배선 형성 방법.
  12. 제11항에 있어서,
    상기 SiON막 대비 상기 반사 방지막에 대해 5 내지 200의 선택비를 갖는 식각 공정으로 상기 반사 방지막 패턴을 형성하는 반도체 소자의 금속 배선 형성 방법.
  13. 제1항에 있어서,
    상지 반사 방지막은 유기 BARC막으로 형성하는 반도체 소자의 금속 배선 형 성 방법.
KR1020070013702A 2007-02-09 2007-02-09 반도체 소자의 금속 배선 형성 방법 KR100932315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070013702A KR100932315B1 (ko) 2007-02-09 2007-02-09 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013702A KR100932315B1 (ko) 2007-02-09 2007-02-09 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20080074498A KR20080074498A (ko) 2008-08-13
KR100932315B1 true KR100932315B1 (ko) 2009-12-16

Family

ID=39883819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013702A KR100932315B1 (ko) 2007-02-09 2007-02-09 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100932315B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652149B2 (en) * 2020-08-13 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Common rail contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030029835A1 (en) * 2001-03-20 2003-02-13 Oranna Yauw Method of etching organic antireflection coating (ARC) layers
US20040079726A1 (en) * 2002-07-03 2004-04-29 Advanced Micro Devices, Inc. Method of using an amorphous carbon layer for improved reticle fabrication
US20050191840A1 (en) * 2004-02-27 2005-09-01 Bang-Chein Ho Method of forming a dual damascene structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030029835A1 (en) * 2001-03-20 2003-02-13 Oranna Yauw Method of etching organic antireflection coating (ARC) layers
US20040079726A1 (en) * 2002-07-03 2004-04-29 Advanced Micro Devices, Inc. Method of using an amorphous carbon layer for improved reticle fabrication
US20050191840A1 (en) * 2004-02-27 2005-09-01 Bang-Chein Ho Method of forming a dual damascene structure

Also Published As

Publication number Publication date
KR20080074498A (ko) 2008-08-13

Similar Documents

Publication Publication Date Title
US20060141766A1 (en) Method of manufacturing semiconductor device
KR20080061518A (ko) 반도체 소자의 게이트 형성 방법
KR100965030B1 (ko) 반도체 소자 및 반도체 소자의 콘택 플러그 형성 방법
US7262122B2 (en) Method of forming metal line in semiconductor memory device
KR100919342B1 (ko) 반도체 소자의 제조 방법
KR100650857B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP5090667B2 (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
US20080003799A1 (en) Method for forming contact plug in semiconductor device
KR100932315B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100875054B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR101038378B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20080002057A (ko) 플래시 메모리 소자의 콘택 플러그 형성 방법
JP2008091909A (ja) 半導体素子のコンタクトプラグ形成方法
KR100933836B1 (ko) 반도체 소자의 콘택 플러그 및 그의 형성 방법
KR20080060361A (ko) Ｍａｎｏｓ 구조의 반도체 소자 제조방법
JP2007150239A (ja) フラッシュメモリ素子のゲート形成方法
KR20080098802A (ko) 반도체 소자의 금속 배선 형성 방법
KR100612566B1 (ko) 플래시 메모리 소자의 제조 방법
KR20090043156A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100822600B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20070076625A (ko) 반도체 소자의 제조 방법
KR20080084186A (ko) 반도체 소자의 콘택홀 형성 방법
KR20080030252A (ko) 플래시 메모리 소자의 제조방법
KR20040053438A (ko) 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
KR20060058577A (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee