KR20080098802A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20080098802A
KR20080098802A KR1020070044126A KR20070044126A KR20080098802A KR 20080098802 A KR20080098802 A KR 20080098802A KR 1020070044126 A KR1020070044126 A KR 1020070044126A KR 20070044126 A KR20070044126 A KR 20070044126A KR 20080098802 A KR20080098802 A KR 20080098802A
Authority
KR
South Korea
Prior art keywords
forming
etch stop
contact plug
insulating film
sccm
Prior art date
Application number
KR1020070044126A
Other languages
English (en)
Inventor
권기흥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070044126A priority Critical patent/KR20080098802A/ko
Publication of KR20080098802A publication Critical patent/KR20080098802A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 반도체 기판 상부에 제1 절연막, 식각 정지막 및 제2 절연막을 형성하는 단계와, 상기 제2 절연막, 상기 식각 정지막 및 상기 제1 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀에 콘택 플러그를 형성하는 단계와, 상기 제2 절연막을 패터닝하여 트렌치를 형성하는 단계 및 상기 트렌치에 도전 물질을 형성하여 금속 배선을 형성하는 단계를 포함하기 때문에, 콘택 플러그 상부에 금속 배선을 형성할 때 콘택 플러그 상부에 잔류물이 생성되지 않는다.
디싱, 금속 배선, 콘택 플러그, 트렌치

Description

반도체 소자의 금속 배선 형성 방법{Method of forming metal line of semiconductor devices}
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
102 : 반도체 기판 104 : 제1 절연막
106 : 식각 정지막 108 : 제2 절연막
110 : 콘택 플러그 112 : 하드 마스크
114 : 포토 레지스트 패턴 116 : 금속 배선
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 콘택 플러그 상부에 금속 배선을 형성할 때 콘택 플러그와 금속 배선 사이에 잔류물이 생성되는 것을 방지하기 위한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 소자 중 플래시 메모리(flash memory)는 전원이 차단되었을 때 데이터를 보관할 수 있는 불휘발성 메모리 중의 하나이다. 플래시 메모리는 전기적으로 프로그램(program)과 소거(erase)가 가능하며 일정 주기로 데이터(data)를 재작성하는 리프레쉬(refresh) 기능이 필요 없는 특징이 있다. 이러한 플래시 메모리 소자는 셀의 구조 및 동작 조건에 의해서 크게 NOR 플래시 메모리와 NAND 플래시 메모리로 나뉜다. NOR 플래시 메모리는 복수의 워드 라인(word line)이 병렬로 연결되어 임의의 주소에 대한 프로그램 및 소거가 가능하여 고속의 동작을 요구하는 응용분야에 주로 사용되고 있다. 반면 NAND 플래시 메모리는 복수의 메모리 셀 트랜지스터(memory cell transistor)가 직렬로 연결되어 한 개의 스트링(string)을 구성하고, 한 개의 스트링이 소스(source) 및 드레인(drain) 영역에 연결되어 있는 구조로서 고집적 데이터 보관 응용 분야에서 주로 사용된다.
한편, 플래시 메모리를 제조할 때에는 다수의 소스 및 드레인 영역과 금속 배선들을 연결하는 콘택 플러그(contact plug)를 형성하는 것이 필요하다. 그런데 플래시 메모리가 점차 고집적화됨에 따라 이러한 콘택 플러그와 금속 배선을 미세하게 형성하면서도 최소한의 저항을 갖도록 형성하는 기술이 중요하게 대두되고 있다.
본 발명은 콘택 플러그 상부에 금속 배선을 형성할 때, 콘택 플러그 상부에 잔류물이 남지 않도록 하여 콘택 플러그와 금속 배선 사이에 잔류물이 생성되는 것을 방지하여 콘택 플러그와 금속 배선 사이의 저항을 최소화할 수 있다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, 반도체 기판 상부에 제1 절연막, 식각 정지막 및 제2 절연막을 형성하는 단계와, 상기 제2 절연막, 상기 식각 정지막 및 상기 제1 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀에 콘택 플러그를 형성하는 단계와, 상기 제2 절연막을 패터닝하여 트렌치를 형성하는 단계 및 상기 트렌치에 도전 물질을 형성하여 금속 배선을 형성하는 단계를 포함할 수 있다.
상기 콘택홀을 형성할 때 상기 제2 절연막, 상기 식각 정지막 및 상기 제1 절연막의 식각 선택비가 1:1인 조건으로 식각 공정을 실시할 수 있다. 이때, 식각 공정은 0~50mTorr의 압력에서 5~20sccm 유량의 C4F8 가스, 5~20sccm 유량의 C4F6 가스 및 100~300 sccm 유량의 Ar 가스를 공급하여 실시할 수 있다. 상기 트렌치를 형성할 때에는 상기 제1 절연막과 상기 제2 절연막의 식각 선택비는 상기 콘택 플러그와 상기 식각 정지막의 식각 선택비보다 높은 조건으로 식각 공정을 실시할 수 있다. 이때, 식각 공정은 0~200mTorr의 압력에서, 5~20sccm 유량의 C4F8 가스, 5~10sccm 유량의 O2 가스, 300~800sccm 유량의 Ar 가스를 공급하여 실시할 수 있다.
상기 트렌치를 형성한 후 노출된 상기 식각 정지막을 제거하는 단계를 더욱 포함할 수 있다. 상기 노출된 식각 정지막을 제거할 때, 상기 식각 정지막의 식각 선택비는 상기 콘택 플러그의 식각 선택비보다 높은 조건으로 식각 공정을 실시할 수 있다. 상기 노출된 식각 정지막을 제거할 때 사용되는 Ar가스의 유량은 0~100sccm일 수 있다. 상기 노출된 식각 정지막은 인시투로 제거할 수 있다. 상기 콘택 플러그를 형성하는 단계는, 상기 콘택홀을 포함하는 상기 제2 절연막 상부에 도전 물질을 형성하는 단계 및 상기 도전 물질에 대해 평탄화 공정을 실시하는 단계를 더욱 포함할 수 있다. 상기 제1 절연막과 상기 제2 절연막은 산화막으로 형성할 수 있다. 상기 식각 정지막은 질화막으로 형성할 수 있다. 상기 콘택 플러그는 폴리 실리콘으로 형성할 수 있다. 상기 금속 배선은 텅스텐으로 형성할 수 있다. 상기 도전 물질은 상기 콘택 플러그 중 디싱 현상이 발생된 상기 콘택 플러그 상에도 형성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다. 특히, 도 1a 내지 도 1d에서 A로 표시된 영역은 반도체 소자 중 콘택 플러그와 금속 배선이 형성되는 영역을 나타내고, B로 표시된 영역은 반도체 소자 중 콘택 플러그는 형성되지 않고 금속 배선만 형성 되는 영역을 나타낸 것이다.
도 1a를 참조하면, 통상의 공정을 통해 트랜지스터나 플래시 메모리 셀, 소스 및 드레인 영역과 같은 여러 요소(도시하지 않음)가 형성된 반도체 기판(102) 상에 제1 절연막(104), 식각 정지막(106) 및 제2 절연막(108)을 형성한다. 여기서, 제1 절연막(104)과 제2 절연막(108)은 산화막으로 형성할 수 있다. 또한, 식각 정지막(106)은 자기 정렬 콘택(Self Align Contact; SAC) 공정 시 사용되는 질화막으로 형성할 수 있다.
그리고, 콘택홀을 형성할 부분이 오픈되도록 제2 절연막(108) 상부에 하드 마스크 패턴(hard mask pattern; 도시하지 않음)을 형성한 후, 상기 하드 마스크를 식각 마스크로 이용하는 식각 공정을 실시하여 제2 절연막(108), 식각 정지막(106) 및 제1 절연막(104)에 콘택홀을 형성한다. 이때, 콘택홀을 형성하는 식각 공정은 질화막과 산화막의 선택비가 1:1인 식각 조건으로 실시하는 것이 바람직하다. 이를 위하여, 0~50mTorr의 저압에서, 5~20sccm 유량의 C4F8 가스, 5~20sccm 우량의 C4F6 가스 및 100~300 sccm 유량의 Ar 가스를 공급하여 식각 공정을 실시할 수 있다. 또한, 콘택홀은 반도체 기판(102)에 형성된 소스 및 드레인 영역(도시하지 않음)을 개방하도록 형성되는 것이 바람직하다. 이어서, 콘택홀을 통해 플러그 이온 주입(plug ion implant)을 실시한 후 고온의 열처리 공정을 수행한다.
또한, 콘택홀을 포함하는 전체 구조 상부에 전도성 물질, 예를 들면 폴리 실리콘막을 형성하여 콘택홀을 전도성 물질로 매립한다. 그리고 전도성 물질의 상부 에 대해 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 방법과 같은 평탄화 공정을 실시하여 콘택홀에만 전도성 물질이 남도록 한다. 이로써 소스 및 드레인 영역(도시하지 않음)과 연결되는 콘택 플러그(110)를 형성한다. 이때 평탄화 공정 중에 콘택 플러그(110) 상부의 중심부가 주변부보다 더욱 연마되는 디싱(dishing) 현상이 발생하여 콘택 플러그(110) 상부가 오목하게 형성된다. 한편, 제2 절연막(108)이 형성되는 두께를 조절하여 콘택 플러그(110) 상부의 오목한 부분은 식각 정지막(106)보다 위에 위치하도록 하는 것이 바람직하다.
도 1b를 참조하면, 콘택 플러그(110)와 연결되는 금속 배선을 형성하기 위하여, 먼저 콘택 플러그(110)를 포함하는 반도체 기판(102) 상에 하드 마스크(112)를 형성한다. 이때, 하드 마스크(112)는 콘택 플러그(110) 상부의 오목한 형상을 따라 형성된다. 그리고, 후속하는 공정에서 금속 배선이 형성되는 부분이 오픈되도록 하드 마스크(112) 상부에 포토 레지스트 패턴(photo resist pattern; 114)을 형성한다.
도 1c를 참조하면, 포토 레지스트 패턴(114; 도 1b 참조)을 식각 마스크로 이용하는 식각 공정을 실시하여 하드 마스크(112; 도 1b 참조)를 패터닝한다. 그리고, 패터닝된 하드 마스크(112)를 식각 마스크로 이용하는 식각 공정을 실시하여 제2 절연막(108)을 패터닝하여 트렌치를 형성한다. 제2 절연막(108)을 패터닝하여 트렌치를 형성하는 식각 공정은, 산화막이 질화막과 폴리 실리콘보다 식각 선택비가 높아서 산화막이 질화막과 폴리 실리콘에 비해 더욱 식각되는 조건으로 실시하 는 것이 바람직하다. 이를 위하여, 0~200mTorr의 압력에서, 5~20sccm 유량의 C4F8 가스, 5~10sccm 유량의 O2 가스, 300~800sccm 유량의 Ar 가스를 공급하여 식각 공정을 실시할 수 있다
이에 따라 A 영역에서는 콘택 플러그(110)가 에치 스탑퍼(etch stopper)로써 역할을 하고 B 영역에서는 식각 정지막(106)이 에치 스탑퍼로써 역할을 할 수 있다. 이로써, A영역에서는 콘택 플러그(110)의 상부가 노출되고 B영역에서는 식각 정지막(106)의 일부가 노출된다. 이어서, B영역에서 노출된 식각 정지막(106)을 제거한다. B영역에서 노출된 식각 정지막(106)은 인시투(in-situ)로 제거하는 것이 바람직하며, 특히 콘택 플러그(110)가 손상되는 것을 최소화하기 위하여 폴리 실리콘 대비 질화막의 식각 선택비가 높은 식각 조건으로 식각 공정을 실시한다. 이를 위하여, 식각 정지막(106)을 제거하는데 사용되는 Ar 가스의 유량을 0~100sccm으로 최소화한다. 이후에, 포토 레지스트 패턴(114)과 하드 마스크(112)를 제거한다.
도 1d를 참조하면, 전술한 공정으로 제2 절연막(108)에 형성된 트렌치에 도전성 물질, 예를 들면 텅스텐으로 매립하여 콘택 플러그(110)와 연결되는 금속 배선(116)을 형성한다.
한편, 콘택 플러그와 접하는 금속 배선을 형성하기 위하여 식각 정지막을 콘택 플러그의 상부에 형성할 수도 있다. 즉, 제1 절연막에 콘택 플러그를 형성한 뒤 콘택 플러그를 포함하는 전체 구조 상부에 식각 정지막, 제2 절연막을 형성한다. 그리고, 제2 절연막을 패터닝하여 트렌치를 형성하고 트렌치를 매립하여 금속 배선 을 형성할 수도 있다. 하지만, 이 경우 콘택 플러그 상부의 오목한 형상을 따라 식각 정지막이 형성되기 때문에, 제2 절연막에 트렌치를 형성할 때 콘택 플러그 상부에 식각 정지막이 잔류할 수 있다. 이렇게 콘택 플러그와 금속 배선 사이에 잔류하는 식각 정지막은 반도체 소자를 구동할 때 결함으로 작용하여 반도체 소자의 성능에 악영향을 미치게 된다.
하지만, 본 발명의 실시예에 따르면, 콘택 플러그의 오목한 상부에 잔류하는 식각 정지막이 없기 때문에 금속 배선과 콘택 플러그 사이에 식각 정지막이 잔류하지 않는다.
본 발명의 반도체 소자의 금속 배선 형성 방법에 따르면, 콘택 플러그 상부에 금속 배선을 형성할 때 콘택 플러그 상부에 잔류물이 생성되지 않기 때문에, 콘택 플러그와 금속 배선 사이에 잔류물이 생성되는 것을 방지할 수 있다. 이에 따라, 콘택 플러그와 금속 배선 사이의 저항을 최소화할 수 있다.

Claims (15)

  1. 반도체 기판 상부에 제1 절연막, 식각 정지막 및 제2 절연막을 형성하는 단계;
    상기 제2 절연막, 상기 식각 정지막 및 상기 제1 절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀에 콘택 플러그를 형성하는 단계;
    상기 제2 절연막을 패터닝하여 트렌치를 형성하는 단계; 및
    상기 트렌치에 도전 물질을 형성하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에 있어서,
    상기 콘택홀을 형성할 때 상기 제2 절연막, 상기 식각 정지막 및 상기 제1 절연막의 식각 선택비가 1:1인 조건으로 식각 공정을 실시하는 반도체 소자의 금속 배선 형성 방법.
  3. 제1항에 있어서,
    상기 트렌치를 형성할 때에는 상기 제1 절연막과 상기 제2 절연막의 식각 선 택비는 상기 콘택 플러그와 상기 식각 정지막의 식각 선택비보다 높은 조건으로 식각 공정을 실시하는 반도체 소자의 금속 배선 형성 방법.
  4. 제1항에 있어서,
    상기 트렌치를 형성한 후 노출된 상기 식각 정지막을 제거하는 단계를 더욱 포함하는 반도체 소자의 금속 배선 형성 방법.
  5. 제4항에 있어서,
    상기 노출된 식각 정지막을 제거할 때, 상기 식각 정지막의 식각 선택비는 상기 콘택 플러그의 식각 선택비보다 높은 조건으로 식각 공정을 실시하는 반도체 소자의 금속 배선 형성 방법.
  6. 제4항에 있어서,
    상기 노출된 식각 정지막을 제거할 때 사용되는 Ar 가스의 유량은 0~100sccm인 반도체 소자의 금속 배선 형성 방법.
  7. 제4항에 있어서,
    상기 노출된 식각 정지막은 인시투로 제거하는 반도체 소자의 금속 배선 형성 방법.
  8. 제1항에 있어서, 상기 콘택 플러그를 형성하는 단계는,
    상기 콘택홀을 포함하는 상기 제2 절연막 상부에 도전 물질을 형성하는 단계; 및
    상기 도전 물질에 대해 평탄화 공정을 실시하는 단계를 더욱 포함하는 반도체 소자의 금속 배선 형성 방법.
  9. 제1항에 있어서,
    상기 제1 절연막과 상기 제2 절연막은 산화막으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  10. 제1항에 있어서,
    상기 식각 정지막은 질화막으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  11. 제1항에 있어서,
    상기 콘택 플러그는 폴리 실리콘으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  12. 제1항에 있어서,
    상기 금속 배선은 텅스텐으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  13. 제1항에 있어서,
    상기 도전 물질은 상기 콘택 플러그 중 디싱 현상이 발생된 상기 콘택 플러그 상에도 형성되는 반도체 소자의 금속 배선 형성 방법.
  14. 제2항에 있어서,
    상기 식각 공정은, 0~50mTorr의 압력에서 5~20sccm 유량의 C4F8 가스, 5~20sccm 유량의 C4F6 가스 및 100~300 sccm 유량의 Ar 가스를 공급하여 실시하는 반도체 소자의 금속 배선 형성 방법.
  15. 제3항에 있어서,
    상기 식각 공정은 0~200mTorr의 압력에서, 5~20sccm 유량의 C4F8 가스, 5~10sccm 유량의 O2 가스, 300~800sccm 유량의 Ar 가스를 공급하여 실시하는 반도체 소자의 금속 배선 형성 방법.
KR1020070044126A 2007-05-07 2007-05-07 반도체 소자의 금속 배선 형성 방법 KR20080098802A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070044126A KR20080098802A (ko) 2007-05-07 2007-05-07 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044126A KR20080098802A (ko) 2007-05-07 2007-05-07 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20080098802A true KR20080098802A (ko) 2008-11-12

Family

ID=40286035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044126A KR20080098802A (ko) 2007-05-07 2007-05-07 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20080098802A (ko)

Similar Documents

Publication Publication Date Title
KR100632634B1 (ko) 플래시 메모리 소자 및 그 제조 방법
CN107180832B (zh) 闪存结构及其形成方法
US7851350B2 (en) Semiconductor device and method of forming contact plug of semiconductor device
US20090315096A1 (en) Non-volatile memory and method of manufacturing the same
JP2005175420A (ja) Ｎａｎｄフラッシュ素子の製造方法
US20070148864A1 (en) Method of manufacturing flash memory device
KR100875054B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100932315B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20080098802A (ko) 반도체 소자의 금속 배선 형성 방법
KR100972704B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20070059324A (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
KR20090074332A (ko) 반도체 소자의 제조 방법
KR101038378B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100478502B1 (ko) 플래쉬 메모리의 플로팅게이트 형성 방법
KR100933836B1 (ko) 반도체 소자의 콘택 플러그 및 그의 형성 방법
KR100805009B1 (ko) 반도체 소자의 제조 방법
KR100822600B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100939409B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR20090043156A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20080084186A (ko) 반도체 소자의 콘택홀 형성 방법
KR100853477B1 (ko) 반도체 소자 제조방법
KR100875659B1 (ko) 반도체 소자의 콘택 형성방법
KR20060007176A (ko) 비휘발성 메모리 소자의 제조방법
KR100772677B1 (ko) 반도체 소자의 제조방법
KR20070099980A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid