KR100910744B1 - 와이어 본딩 방법 - Google Patents

와이어 본딩 방법 Download PDF

Info

Publication number
KR100910744B1
KR100910744B1 KR1020070099757A KR20070099757A KR100910744B1 KR 100910744 B1 KR100910744 B1 KR 100910744B1 KR 1020070099757 A KR1020070099757 A KR 1020070099757A KR 20070099757 A KR20070099757 A KR 20070099757A KR 100910744 B1 KR100910744 B1 KR 100910744B1
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor chip
wire
wire bonding
image
Prior art date
Application number
KR1020070099757A
Other languages
English (en)
Other versions
KR20080087631A (ko
Inventor
겐지 스가와라
용 첸
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20080087631A publication Critical patent/KR20080087631A/ko
Application granted granted Critical
Publication of KR100910744B1 publication Critical patent/KR100910744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

와이어 본딩 작업의 고속화를 도모할 수 있음과 아울러, 보다 한층의 와이어 본딩 정밀도의 향상을 도모할 수 있다.
본딩 센터(50)로 반송(20)된 반도체 칩(2A)의 본딩점 화상 읽기(21)를 행하고, 본딩점 위치 인식 처리(22)를 행한 후, 보정된 본딩점에 와이어 본딩(24)하고, 반도체 칩(2A)에 대한 본딩 후의 화상 읽기(25)를 행하고, 다음 반도체 칩(2B)을 본딩 센터(50)로 반송(30)하고, 반도체 칩(2B)의 본딩점 화상 읽기(31)를 행하고, 본딩점 위치 인식 처리(32)를 행한 후, 보정된 본딩점에 와이어 본딩(34)하는 이 본딩 중에 반도체 칩(2A)의 본딩 후 화상 위치 어긋남의 인식 처리(26)를 행한다.
와이어 본딩 장치, 반도체 칩, 화상 읽기, 캐필러리 촬상 장치, 본딩점,와이어 본딩 방법, 본딩 센터

Description

와이어 본딩 방법{WIRE BONDING METHOD}
본 발명은 반도체 장치의 본딩점 위치를 광학적으로 인식하여 본딩점 위치에 와이어를 접속하는 와이어 본딩 방법에 관한 것이다.
종래의 와이어 본딩 방법을 도 3 내지 도 5에 의해 설명한다. 도 3에 도시한 바와 같이, 리드 프레임(1)에 반도체 칩(2)이 부착된 시료(3)는, 도 4에 도시한 와이어 본딩 장치(10)에 의해 반도체 칩(2)의 패드(P1, P2…)와 리드 프레임(1)의 리드부(L1, L2…)에 와이어(4)를 와이어 본딩 방법에 의해 접속한다.
이러한 와이어 본딩 방법에 있어서는, 일반적으로, 먼저 촬상 장치(11)에 의해 반도체 칩(2) 상의 적어도 2개의 정점 및 리드 프레임(1) 상의 적어도 2개의 정점의 정규의 위치로부터의 어긋남을 검출하여, 이 검출값에 기초하여 미리 기억된 본딩 좌표를 연산부에서 수정한다. 이 촬상 장치(11)에 의한 검출의 경우에는, 촬상 장치(11)의 중심축(11a)이 측정점의 바로 위에 위치하도록 X축 모터(12) 및 Y축 모터(13)가 구동된다. 상기한 바와 같이 본딩 좌표가 수정된 후, 캐필러리(15)가 XY축 방향 및 Z축 방향으로 이동시켜지고, 캐필러리(15)에 삽입 관통된 와이어(4)를 반도체 칩(2)의 패드(P1, P2…)와 리드 프레임(1)의 리드부(L1, L2…)에 와이어 본딩한다.
이 경우, 촬상 장치(11)의 중심축(11a)과 캐필러리(15)의 중심축(15a)은 거리(W)만큼 오프셋되어 있으므로, 촬상 장치(11)에 의해 정점의 어긋남을 검출하여 본딩 좌표를 수정한 후, X축 모터(12) 및 Y축 모터(13)에 의해 XY 테이블(16)이 오프셋량(W)만큼 이동시켜지고, 캐필러리(15)가 시료(3)의 제1 본딩의 상방에 위치시켜진다. 그 후, X축 모터(12) 및 Y축 모터(13)에 의한 XY 테이블(16)의 XY축 방향의 이동과, Z축 모터(14)에 의한 캐필러리 암(17)의 상하 이동(또는 요동)에 의한 캐필러리(15)의 Z축 방향의 이동에 의해, 상기 수정된 본딩 좌표에 와이어(4)가 와이어 본딩된다. 도 4에 있어서, 캐필러리 암(17)은 본딩 헤드(18)에 요동이 자유롭게 설치되고, 촬상 장치(11)는 촬상 장치 유지 암(19)을 통하여 본딩 헤드(18)에 고정되어 있다. 또한, Xw는 오프셋량(W)의 X축 성분, Yw는 오프셋량(W)의 Y축 성분을 나타낸다.
상기한 와이어 본딩 방법은, 본딩점의 위치 화상 읽기 및 본딩점 위치 인식 처리이다. 그러나, 와이어 본딩 장치(10)는 그 발열원에 의한 주위 온도 변화나 동작 발열 등에 의해, 캐필러리 암(17)의 열팽창과 촬상 장치(11)를 유지하는 촬상 장치 유지 암(19)의 열팽창에 차이가 생겨 촬상 장치(11)의 중심축(11a)과 캐필러리(15)의 중심축(15a) 간 오프셋량(W)이 변동한다. 이 변동에 의한 오차분이 본딩 위치 어긋남으로서 나타난다. 이 본딩 위치 어긋남의 검출은, 일반적으로 패드(P1, P2…)에 본딩된 볼(압착 볼이라고 함)의 중심 위치 또는 어긋남을 촬상 장치(11)에 의해 검출하는 것이 행해지고 있다.
종래, 상기한 본딩점의 위치 인식 처리와, 본딩 후의 화상 인식 처리를 채택하여 도입한 와이어 본딩 방법은, 도 5의 흐름도의 공정에 의해 행해진다. 리드 프레임(1)의 선두의 반도체 칩(2A)이 본딩 센터(촬상 장치(11)의 중심축(11a))으로 반송(20)되어 위치 결정되면, 촬상 장치(11)에 의해 반도체 칩(2)의 본딩점 화상 읽기(21)가 이루어진다. 그리고, 촬상 장치(11)에서 촬상한 화상과 본딩점 화상을 비교하고, 반도체 칩(2)의 본딩점의 위치 어긋남량을 산출하는 본딩점 위치 인식 처리(22)가 행해진다. 이 본딩점 위치 인식 처리(22)가 인식 종료(23)하면, 보정된 본딩점에 와이어 본딩(24)이 행해진다. 다음, 반도체 칩(2A)에 대한 본딩 후의 압착 볼 화상 읽기(25)가 행해지고, 본딩 화상 위치 어긋남의 인식 처리(26)가 행해진다. 이 인식 처리(26)가 인식 종료(27)되고, 위치 어긋남이 있는 경우에는 상기한 오프셋량(W)이 보정된다.
다음, 다음 반도체 칩(2B)이 본딩 센터(촬상 장치(11)의 중심축(11a))로 반송(30)되고, 상기한 반도체 칩(2A)과 동일하게 처리된다. 즉, 반도체 칩(2B)의 본딩점 화상 읽기(31), 본딩점 위치 인식 처리(32), 인식 종료(33) 후에 반도체 칩(2B)에 대한 와이어 본딩(34)이 행해진다. 다음, 반도체 칩(2B)에 대한 본딩 후의 압착 볼의 화상 읽기(35), 본딩 화상 위치 어긋남의 인식 처리(36)가 행해진다. 이 인식 처리(36)가 인식 종료(37)되고, 위치 어긋남이 있는 경우에는 상기한 오프셋량(W)이 보정된다. 이러한 종류의 와이어 본딩 방법으로서, 예컨대 특허 문헌 1 및 2를 들 수 있다. 또한, 특허 문헌 2는 도 5에 2점 쇄선으로 나타낸 바와 같이, 반도체 칩(2B, 2C)의 반송(30, 40)은 본딩점 위치 인식 처리(22, 32)와 평행하게 행하여 와이어 본딩 작업의 고속화를 도모하고 있다.
[특허 문헌 1] 일본 특허 공개 평 8-31863호(특허 제3235008호) 공보
[특허 문헌 2] 일본 특허 공개 평 9-306939호(특허 제3560731호) 공보
또한 와이어 본딩 작업의 고속화를 도모한 것으로서, 예컨대 특허 문헌 3을 들 수 있다. 특허 문헌 3은, 캐필러리와 카메라(촬상 장치)를 갖는 조명 장치 간 오프셋량은 반도체 칩의 피치의 정수배로 되어 있다. 이와 같이 캐필러리와 촬상장치 간 오프셋량을 반도체 칩의 피치의 정수배로 하기 위하여, 촬상 장치는 본딩 헤드에 X 방향으로 이동이 자유롭게 부착되어 있다. 따라서, 예컨대 오프셋이 반도체 칩의 피치와 동일한 경우에는, 두 번째의 반도체 칩에의 와이어 본딩 동작 중에 이미 와이어 본딩된 첫 번째의 반도체 칩의 화상 읽기 및 화상 인식 처리를 행하고 있다.
[특허 문헌 3] 일본 특허 공개 평 9-36164호 공보
예컨대 차량 탑재용 반도체 장치에 있어서는, 생산 공정의 신뢰성 향상을 위하여 와이어 본딩 후의 압착 볼의 전수 검사는 필수적이다. 그러나, 도 5에 도시한 방법으로 반도체 칩(2A)의 와이어 본딩 후 화상 인식 처리(26)를 행하면, 하나의 와이어에 0.05초 소요된다고 하면, 240개의 와이어에서는 12초가 필요해져 생산성이 나쁘다.
이에 대하여 특허 문헌 3은, 다음 반도체 칩에의 와이어 본딩 중에 와이어 본딩이 완료된 반도체 칩의 와이어 본딩 후 화상 인식 처리를 행하므로, 낭비되는 시간을 대폭 삭감할 수 있고, 생산성의 향상을 도모할 수 있다. 그러나, 와이어 본딩 후의 화상 읽기는 와이어 본딩이 종료하고 다음 반도체 칩을 본딩 센터로 반송하고, 즉 와이어 본딩이 종료한 반도체 칩은 정수 피치 반송한 위치에서 행하게 된다. 이와 같이 와이어 본딩 위치와 와이어 본딩 후의 화상 읽기 위치(스테이지)가 다르므로 다음과 같은 문제가 있었다.
첫째, 와이어 본딩 위치에서 와이어 본딩된 반도체 칩가 화상 읽기 위치로 반송된 경우, 상기 서로 다른 두 곳의 위치 결정 위치(스테이션)에 마이크론 오더로 완전히 동일한 상태로 하기는 불가능하며, 리드 프레임을 양 위치에서 완전히 동일한 상태로 위치 결정할 수는 없다. 따라서, 와이어 본딩 위치(스테이션)와 다른 위치에서의 위치 결정 상태의 반도체 칩을 측정하고, 그 결과로 상기한 오프셋량을 보정(캐필러리측으로 피드백)하여도, 적정한 오프셋량이 아니기 때문에 정확 한 와이어 본딩을 할 수 없다.
둘째, 검출 조건도 와이어 본딩 위치와 화상 읽기 위치에서는 온도, 조명 등이 미묘하게 다르다. 또한 와이어 본딩 후에 반도체 칩을 반송한 후에 와이어 본딩 후의 화상 읽기를 행하므로, 시간적인 경시 변화에 의해서도 검출 조건이 미묘하게 다르다. 이와 같이 검출 조건이 다름으로써 상기 첫째와 마찬가지로, 그 결과로 상기한 오프셋량을 보정(캐필러리측으로 피드백)하여도 적정한 오프셋량이 아니기 때문에 정확한 와이어 본딩을 할 수 없다.
본 발명의 과제는, 와이어 본딩 작업의 고속화를 도모할 수 있음과 아울러, 보다 한층의 와이어 본딩 정밀도의 향상을 도모할 수 있는 와이어 본딩 방법을 제공하는 데 있다.
상기 과제를 해결하기 위한 본 발명의 청구항 1은, 와이어가 삽입 관통된 캐필러리와, 이 캐필러리와 오프셋되어 배열 설치된 촬상 장치를 구비한 와이어 본딩 장치에 의해, 본딩 센터로 반송된 반도체 칩의 본딩점 화상을 촬상 장치로 읽어들이고, 그 본딩점 위치 어긋남을 산출하는 본딩점 위치 인식 처리를 행한 후, 보정된 본딩점에 와이어 본딩하고, 이 반도체 칩에 대한 본딩 후의 화상 읽기를 행하고, 그 후에 본딩 후 화상 위치 어긋남의 인식 처리를 행하고, 화상 위치 어긋남이 있는 경우에는 상기 오프셋량을 보정하여 와이어 본딩을 행하는 와이어 본딩 방법에 있어서,
상기 본딩 후 화상 위치 어긋남의 인식 처리는, 상기한 반도체 칩에 대한 본 딩 후의 화상 읽기 후에 다음 반도체 칩을 본딩 센터로 반송하고, 이 반도체 칩의 본딩점 화상을 촬상 장치로 읽어들이고, 그 본딩점 위치 어긋남을 산출하는 본딩점 위치 인식 처리를 행한 후, 보정된 본딩점에 와이어 본딩하는 이 와이어 본딩 중에 행하는 것을 특징으로 한다.
반도체 칩에의 와이어 본딩 후에 그 위치에서 와이어 본딩 후의 화상 읽기를 행하므로, 화상 읽기 정밀도의 저하는 발생하지 않는다. 또한 반도체 칩의 와이어 본딩 후 화상 인식 처리를 다음 반도체 칩에의 와이어 본딩의 공정 중에 행하므로, 와이어 본딩 작업의 고속화를 도모할 수 있다.
본 발명의 와이어 본딩 방법의 일 실시 형태를 도 1 및 도 2에 의해 설명한다. 또한, 도 3 내지 도 5와 동일 또는 해당 부재 및 부분에는 동일한 부호를 붙여 설명한다. 도 1의 공정과 종래 예의 도 5의 공정을 비교하면 알 수 있는 바와 같이, 도 5의 종래 예는 반도체 칩(2A, 2B…)의 와이어 본딩 후의 화상 읽기(25, 35…) 후에 본딩 후 화상 인식 처리(26, 36…)를 하고 있다. 본 실시 형태는, 도 1에 도시한 바와 같이, 반도체 칩(2A, 2B…)의 와이어 본딩 후의 화상 읽기(25, 35…) 후에는 본딩 후 화상 인식 처리(26, 36…)는 하고 있지 않으며, 반도체 칩(2B, 2C…)에의 와이어 본딩(34, 44…) 중에 본딩 후 화상 인식 처리(26, 36…)를 행하고 있다.
이하, 도 1 및 도 2에 의해 도 3 및 도 4를 참조하면서 설명한다. 리드 프 레임(1)의 선두의 반도체 칩(2A)이 본딩 센터(50)(도 2(a) 참조)(촬상 장치(11)의 중심축(11a))로 반송(20)되어 위치 결정되면, 촬상 장치(11)에 의해 반도체 칩(2)의 본딩점 화상 읽기(21)가 이루어진다. 그리고, 촬상 장치(11)에서 촬상한 화상과 본딩점 화상을 비교하고, 반도체 칩(2)의 본딩점의 위치 어긋남량을 산출하는 본딩점 위치 인식 처리(22)가 행해진다. 이 본딩점 위치 인식 처리(22)가 인식 종료(23)하면, 보정된 본딩점에 와이어 본딩(24)(도 2(b) 참조)이 행해진다. 다음, 반도체 칩(2A)에 대한 본딩 후의 압착 볼의 화상 읽기(25)가 행해진다. 이상은 종래 예(도 5)와 동일한 공정이다.
다음에, 다음 반도체 칩(2B)이 본딩 센터(50)(도 2(c) 참조)(촬상 장치(11)의 중심축(11a))로 반송(30)되고, 상기한 반도체 칩(2A)과 동일하게 처리된다. 즉, 반도체 칩(2B)의 본딩점 화상 읽기(31), 본딩점 위치 인식 처리(32), 인식 종료(33) 후에 반도체 칩(2B)에 대한 와이어 본딩(34)(도 2(d) 참조)이 행해진다. 본 실시 형태에 있어서는, 와이어 본딩 위치(본딩 센터(50))에서 반도체 칩(2A)의 와이어 본딩 후의 화상 읽기(25)를 행한 데이터의 처리, 즉 반도체 칩(2A)의 와이어 본딩 후 화상 인식 처리(26)를 반도체 칩(2B)에의 와이어 본딩(34)과 동시에 행한다. 이 인식 처리(26)가 인식 종료(27)하고, 위치 어긋남이 있는 경우에는 상기한 오프셋량(W)이 보정된다. 다음, 반도체 칩(2B)에 대한 본딩 후의 압착 볼의 화상 읽기(35)가 행해진다.
계속하여 다음 반도체 칩(2C)이 본딩 센터(50)(도 2(e) 참조)(촬상 장치(11)의 중심축(11a))로 반송(40)되고, 상기한 반도체 칩(2A, 2B)과 동일하게 처리된다. 즉, 반도체 칩(2C)의 본딩점 화상 읽기(41), 본딩점 위치 인식 처리(42), 인식 종료(43) 후에 반도체 칩(2C)에 대한 와이어 본딩(44)(도 2(f) 참조)이 행해진다. 본 실시 형태에 있어서는, 상기와 마찬가지로, 와이어 본딩 위치(본딩 센터(50))에서 반도체 칩(2B)의 와이어 본딩 후의 화상 읽기(35)를 행한 데이터의 처리, 즉 반도체 칩(2B)의 와이어 본딩 후 화상 인식 처리(36)를 반도체 칩(2C)에의 와이어 본딩(44)과 동시에 행한다. 이 인식 처리(36)가 인식 종료(37)하고, 위치 어긋남이 있는 경우에는 상기한 오프셋량(W)이 보정된다. 다음, 반도체 칩(2C)에 대한 본딩 후의 압착 볼의 화상 읽기(45)가 행해진다.
이와 같이 반도체 칩(2A, 2B…)에의 와이어 본딩(24, 34…) 후에 그 위치에서 와이어 본딩 후의 화상 읽기(25, 35…)를 행한다. 따라서, 특허 문헌 3에 의한 문제점으로 든 제1 및 제2 문제점은 발생하지 않는다. 또한 반도체 칩(2A, 2B…)의 와이어 본딩 후 화상 인식 처리(26, 36…)를 반도체 칩(2B, 2C…)에의 와이어 본딩(34, 35…)의 공정 중에 행하므로, 와이어 본딩 작업의 고속화를 도모할 수 있다.
도 1은 본 발명의 와이어 본딩 방법의 일 실시 형태를 보인 흐름도이다.
도 2는 화상 처리의 흐름을 보인 설명도이다.
도 3은 시료의 일례를 보인 평면도이다.
도 4는 와이어 본딩 장치의 일례를 보인 사시도이다.
도 5는 종래의 와이어 본딩 방법의 흐름도이다.
<부호의 설명>
1 : 리드 프레임 2(2A, 2B, 2C) : 반도체 칩
3 : 시료 4 : 와이어
10 : 와이어 본딩 장치 11 : 촬상 장치
11a : 중심축 15 : 캐필러리
15a : 중심축 20 : 반도체 칩(2A)의 반송
21 : 본딩점 위치 화상 읽기 22 : 본딩점 위치 인식 처리
23 : 인식 종료 24 : 와이어 본딩
25 : 본딩 후의 화상 읽기 26 : 본딩 후 화상 인식 처리
27 : 인식 종료 30 : 반도체 칩(2B)의 반송
31 : 본딩점 위치 화상 읽기 32 : 본딩점 위치 인식 처리
33 : 인식 종료 34 : 와이어 본딩
35 : 본딩 후의 화상 읽기 36 : 본딩 후 화상 인식 처리
37 : 인식 종료 50 : 본딩 센터

Claims (1)

  1. 와이어가 삽입 관통된 캐필러리와, 이 캐필러리와 오프셋되어 배열 설치된 촬상 장치를 구비한 와이어 본딩 장치에 의해, 본딩 센터로 반송(20)된 반도체 칩의 본딩점 화상을 촬상 장치로 읽어들이고(21), 그 본딩점 위치 어긋남을 산출하는 본딩점 위치 인식 처리(22)를 행한 후(23), 보정된 본딩점에 와이어 본딩(24)하고, 이 반도체 칩에 대한 본딩 후의 화상 읽기(25)를 행하고, 그 후에 본딩 후 화상 위치 어긋남의 인식 처리(26)를 행하고, 화상 위치 어긋남이 있는 경우에는 오프셋량을 보정하여 와이어 본딩을 행하는 와이어 본딩 방법에 있어서,
    상기 본딩 후 화상 위치 어긋남의 인식 처리(26)는, 상기한 반도체 칩에 대한 본딩 후의 화상 읽기(25) 후에, 다음 반도체 칩을 본딩 센터로 반송하고(30), 이 반도체 칩의 본딩점 화상을 촬상 장치로 읽어들이고(31), 그 본딩점 위치 어긋남을 산출하는 본딩점 위치 인식 처리(32)를 행한 후(33), 이 본딩점 위치 인식 처리(32)에 의해 보정된 본딩점에 와이어 본딩(34)함과 동시에 상기 본딩 후 화상 위치 어긋남의 인식 처리(26)를 행하고,
    상기 오프셋량은 상기 캐필러리의 중심축과 상기 촬상 장치의 중심축 사이의 거리량인 것을 특징으로 하는 와이어 본딩 방법.
KR1020070099757A 2007-03-26 2007-10-04 와이어 본딩 방법 KR100910744B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007079887A JP4839251B2 (ja) 2007-03-26 2007-03-26 ワイヤボンディング方法
JPJP-P-2007-00079887 2007-03-26

Publications (2)

Publication Number Publication Date
KR20080087631A KR20080087631A (ko) 2008-10-01
KR100910744B1 true KR100910744B1 (ko) 2009-08-05

Family

ID=39914992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070099757A KR100910744B1 (ko) 2007-03-26 2007-10-04 와이어 본딩 방법

Country Status (3)

Country Link
JP (1) JP4839251B2 (ko)
KR (1) KR100910744B1 (ko)
TW (1) TW200839907A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297223A (ja) * 1994-04-27 1995-11-10 Shinkawa Ltd ボンデイング座標のティーチング方法及びティーチング手段
JPH0917822A (ja) * 1995-06-30 1997-01-17 Sony Corp 半導体製造装置及び方法
KR980012144A (ko) * 1996-07-16 1998-04-30 후지야마 겐지 리드프레임의 반송 데이타 설정방법
JP2000353721A (ja) 1999-06-14 2000-12-19 Shinkawa Ltd ワイヤボンディング方法及び装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343235A (ja) * 1991-05-21 1992-11-30 Mitsubishi Electric Corp ワイヤボンディング装置
JPH06326163A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 超音波ワイヤボンディング装置
JPH0936164A (ja) * 1995-07-21 1997-02-07 Mitsubishi Electric Corp 半導体製造装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297223A (ja) * 1994-04-27 1995-11-10 Shinkawa Ltd ボンデイング座標のティーチング方法及びティーチング手段
JPH0917822A (ja) * 1995-06-30 1997-01-17 Sony Corp 半導体製造装置及び方法
KR980012144A (ko) * 1996-07-16 1998-04-30 후지야마 겐지 리드프레임의 반송 데이타 설정방법
JP2000353721A (ja) 1999-06-14 2000-12-19 Shinkawa Ltd ワイヤボンディング方法及び装置

Also Published As

Publication number Publication date
KR20080087631A (ko) 2008-10-01
TWI351068B (ko) 2011-10-21
JP4839251B2 (ja) 2011-12-21
JP2008243984A (ja) 2008-10-09
TW200839907A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
US20120024089A1 (en) Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same
US5516023A (en) Wire bonding apparatus
CN106057704B (zh) 接合装置及接合方法
JP2014060249A (ja) ダイボンダ、および、ダイの位置認識方法
JP2011061069A (ja) 半導体装置の製造方法
JP4410988B2 (ja) 半導体素子のテストハンドラの素子搬送装置の作業位置の認識方法
US20100072262A1 (en) Wire bonding method
US6961457B2 (en) Bonding apparatus and bonding method
KR100910744B1 (ko) 와이어 본딩 방법
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
JP2008252080A (ja) ボンディング部の圧着ボール検出方法及び圧着ボール検出装置
KR100491371B1 (ko) 본딩 장치
JP4610437B2 (ja) 表面実装装置及び表面実装方法
US8149276B2 (en) Pressure-bonded ball diameter detecting apparatus and pressure-bonded ball diameter detecting method
KR101376945B1 (ko) 다이 본더의 다이 본딩 검사 장치 및 이를 구비한 다이 본더
KR101180350B1 (ko) 와이어 본딩 검사 시스템 및 방법
JP5362404B2 (ja) 半導体集積回路装置の製造方法
JP3008745B2 (ja) ワイヤボンディング検査方法及びワイヤボンディング検査装置
CN111566804B (zh) 包括夹持系统的焊线机的操作系统及方法
JP4653132B2 (ja) 熱圧着方法および熱圧着装置
JP3164073B2 (ja) ボンディング検査方法及びその装置
JP5647312B2 (ja) 半導体集積回路装置の製造方法
JPH0897241A (ja) リードボンディング位置の検出順位決定方法、およびその装置
JPH0367108A (ja) 半導体装置の製造方法
JPH03229439A (ja) ワイヤリング検査可能なワイヤボンディング装置及びその方法並びにワイヤリング自動検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee