KR100909408B1 - 반도체 메모리 및 반도체 메모리의 동작 방법 - Google Patents

반도체 메모리 및 반도체 메모리의 동작 방법 Download PDF

Info

Publication number
KR100909408B1
KR100909408B1 KR1020070136461A KR20070136461A KR100909408B1 KR 100909408 B1 KR100909408 B1 KR 100909408B1 KR 1020070136461 A KR1020070136461 A KR 1020070136461A KR 20070136461 A KR20070136461 A KR 20070136461A KR 100909408 B1 KR100909408 B1 KR 100909408B1
Authority
KR
South Korea
Prior art keywords
refresh
signal
data
mask
test
Prior art date
Application number
KR1020070136461A
Other languages
English (en)
Other versions
KR20080063108A (ko
Inventor
마사키 오쿠다
아츠시 후지이
Original Assignee
후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 마이크로일렉트로닉스 가부시키가이샤 filed Critical 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Publication of KR20080063108A publication Critical patent/KR20080063108A/ko
Application granted granted Critical
Publication of KR100909408B1 publication Critical patent/KR100909408B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

본 발명은 테스트에 필요한 리프레시 동작만을 실행하여, 테스트 효율을 향상시키는 것을 목적으로 한다.
반도체 메모리는 다이나믹 메모리셀을 갖는 메모리셀 어레이를 포함한다. 액세스 제어 회로는 외부로부터 공급되는 액세스 커맨드에 응답하여 메모리셀에 액세스한다. 리프레시 제어 회로는 테스트 모드 중에, 리프레시 마스크 신호가 무효 레벨일 때에, 메모리셀의 리프레시 동작을 실행하기 위해 액세스 커맨드에 동기하여 테스트 리프레시 요구 신호를 생성한다. 또한, 리프레시 제어 회로는 리프레시 마스크 신호가 유효 레벨일 때에 테스트 리프레시 요구 신호의 생성을 금지한다. 테스트 리프레시 요구 신호는 리프레시 마스크 신호의 레벨에 따라 생성되거나, 혹은 생성이 금지된다. 이것에 의해, 테스트에 필요한 리프레시 동작만을 실행할 수 있어 테스트 효율을 향상시킬 수 있다.

Description

반도체 메모리 및 반도체 메모리의 동작 방법{SEMICONDUCTOR MEMORY AND METHOD FOR OPERATING THE SEMICONDUCTOR MEMORY}
본 발명은, DRAM의 메모리셀을 갖고, SRAM의 인터페이스를 갖는 반도체 메모리에 관한 것이다.
의사 SRAM은 DRAM의 메모리셀(다이나믹 메모리셀)을 갖고, 메모리셀의 리프레시 동작을 내부에서 자동적으로 실행함으로써 SRAM으로서 동작한다. 의사 SRAM은 메모리 코어의 독출 동작 또는 기록 동작이 실행되고 있지 않는 기간에, CPU 등의 컨트롤러에 인식되지 않고 리프레시 동작을 실행한다. 리프레시 동작은 의사 SRAM의 내부에서 주기적으로 발생하는 내부 리프레시 요구에 응답하여 실행된다.
내부 리프레시 요구와 외부 액세스 요구가 경합하였을 때, 리프레시 동작은 액세스 동작(독출 동작 또는 기록 동작)보다 우선적으로 실행된다. 이때, 액세스 사이클 중에 리프레시 동작을 삽입할 수 있도록, 액세스 커맨드(독출 커맨드 또는 기록 커맨드)의 최소 공급 간격인 액세스 사이클 시간은, 메모리 코어의 독출 동작 시간 또는 기록 동작 시간에 메모리 코어의 리프레시 동작 시간을 추가한 시간으로 설정된다.
독출 커맨드가 공급되고 나서 독출 데이터가 출력되기까지의 독출 액세스 시간의 실력값, 및 기록 커맨드가 공급되고 나서 기록 데이터가 메모리셀에 기록되기까지의 기록 액세스 시간의 실력값은, 리프레시 동작이 삽입되었을 때에 최악이 된다. 의사 SRAM의 테스트에서는 최악의 액세스 시간을 평가하여야 한다. 내부 리프레시 요구의 생성 주기는 액세스 사이클 시간에 비해서 상당히 길기 때문에, 액세스 사이클 중에 리프레시 동작을 효율적으로 삽입하고, 최악의 액세스 시간을 평가하는 것은 어렵다. 그래서, 의사 SRAM에 테스트 모드를 설정하고, 테스트 모드 중에, 액세스 커맨드에 동기하여 리프레시 요구를 강제적으로 발생시키는 수법이 제안되어 있다(예컨대, 특허문헌 1 참조). 또한, 내부 리프레시 요구 또는 외부로부터 공급되는 트리거 신호에 응답하여, 액세스 동작 직전 또는 직후에 리프레시 동작을 실행하는 수법이 제안되어 있다(예컨대, 특허문헌 2 참조).
[특허문헌 1] 일본 특허 공개 제2005-92978호 공보
[특허문헌 2] 일본 특허 공개 제2006-59489호 공보
종래, 테스트 모드에서의 리프레시 동작은, 액세스 요구에 응답하여 액세스 동작과 함께 항상 실행된다. 원래 불필요한 리프레시 동작이 실행되기 때문에, 액세스 사이클 시간은 단축할 수 없으며, 테스트 효율은 나쁘다.
본 발명의 목적은, 테스트에 필요한 리프레시 동작만을 실행하여, 테스트 효율을 향상시키는 것이다.
본 발명의 다른 목적은, 전용 테스트 단자를 설치하지 않고, 테스트에 필요한 리프레시 동작만을 실행하여, 테스트 효율을 향상시키는 것이다.
본 발명의 일형태에 있어서, 반도체 메모리는 다이나믹 메모리셀을 갖는 메모리셀 어레이를 포함한다. 액세스 제어 회로는 외부로부터 공급되는 액세스 커맨드에 응답하여 메모리셀에 액세스한다. 리프레시 제어 회로는 테스트 모드 중에, 리프레시 마스크 신호가 무효 레벨일 때에, 메모리셀의 리프레시 동작을 실행하기 위해 액세스 커맨드에 동기하여 테스트 리프레시 요구 신호를 생성한다. 또한, 리프레시 제어 회로는 리프레시 마스크 신호가 유효 레벨일 때에 테스트 리프레시 요구 신호의 생성을 금지한다. 테스트 리프레시 요구 신호는 리프레시 마스크 신호의 레벨에 따라 생성되거나 혹은 생성이 금지된다. 이것에 의해, 테스트에 필요한 리프레시 동작만을 실행할 수 있어 테스트 효율을 향상시킬 수 있다.
본 발명의 일형태에 있어서의 바람직한 예에서, 반도체 메모리는 데이터 단 자에 입력 또는 출력되는 데이터 신호를 마스크하는 데이터 마스크 신호를 수신하는 데이터 마스크 단자를 갖는다. 데이터 마스크 단자는 테스트 모드 중, 액세스 커맨드의 접수시에 리프레시 마스크 신호를 수신하는 리프레시 마스크 단자로서 기능한다. 리프레시 제어 회로는 마스크 단자에 공급되는 리프레시 마스크 신호에 따라 동작한다. 데이터 마스크 단자를 데이터 마스크 신호 및 리프레시 마스크 신호의 겸용 단자로서 이용함으로써, 리프레시 마스크 신호를 수신하는 전용 단자를 불필요하게 할 수 있다. 이 결과, 반도체 메모리의 칩 사이즈를 증가시키지 않고, 테스트에 필요한 리프레시 동작만을 실행할 수 있어 테스트 효율을 향상시킬 수 있다.
본 발명의 일형태에 있어서의 바람직한 예에서, 액세스 커맨드의 공급 간격인 액세스 사이클 시간의 사양은 통상 동작 모드 중, 1회의 독출 동작 또는 1회의 기록 동작에 추가하여 1회의 리프레시 동작을 실행 가능한 시간으로 설정할 수 있다. 테스트 모드 중, 리프레시 마스크 신호가 무효 레벨일 때의 액세스 사이클 시간의 사양은 통상 동작 모드의 액세스 사이클 시간과 동일하게 설정되고, 리프레시 마스크 신호가 유효 레벨일 때의 액세스 사이클 시간의 사양은 리프레시 동작이 실행되지 않는 시간만큼, 통상 동작 모드의 액세스 사이클 시간보다 짧게 설정된다. 이것에 의해, 리프레시 동작이 불필요할 때의 액세스 사이클 시간을 짧게 함으로써, 테스트 시간을 단축할 수 있어 테스트 효율을 향상시킬 수 있다.
본 발명에서는, 테스트에 필요한 리프레시 동작만을 실행할 수 있어 테스트 효율을 향상시킬 수 있다.
이하, 본 발명의 실시형태를 도면을 이용하여 설명한다. 도면 중, 굵은선으로 도시한 신호선은, 복수개로 구성되어 있다. 또한, 굵은선이 접속되어 있는 블록의 일부는 복수의 회로로 구성되어 있다. 신호가 전달되는 신호선에는 신호명과 동일한 부호를 사용한다. 선두에 "/"가 붙어 있는 신호는 부논리를 나타내고 있다. 말미에 "Z"가 붙어 있는 신호는 정논리를 나타내고 있다. 도면 중 ◎은 외부 단자를 나타내고 있다.
도 1은 본 발명의 제1 실시형태를 도시하고 있다. 반도체 메모리(MEM)는, 예컨대 클록 비동기의 FCRAM(Fast Cycle RAM)이다. FCRAM은 DRAM의 메모리셀을 갖고, SRAM의 인터페이스를 갖는 의사 SRAM이다. 메모리(MEM)는, 액세스 제어 회로(10), 리프레시 제어 회로(12), 모드 레지스터(14), 로우 어드레스 제어 회로(16), 칼럼 어드레스 제어 회로(18), 데이터 제어 회로(20) 및 메모리 코어(22)를 갖고 있다.
액세스 제어 회로(10)는 메모리(MEM)를 액세스 동작시키기 위한 제어 신호[칩 인에이블 신호(/CE), 라이트 인에이블 신호(/WE), 아웃풋 인에이블 신호(/OE), 상위 바이트 제어 신호(/UB), 하위 바이트 제어 신호(/LB)]를 외부 단자에서 수신한다. 또한, 액세스 제어 회로(10)는 메모리(MEM)에 독출 동작 또는 기록 동작을 실행시키기 위한 액티브 신호(ACTZ) 및 메모리(MEM)에 리프레시 동작을 실행시키기 위한 리프레시 제어 신호(REFZ)를 수신한다. 액세스 제어 회로(10)는 수신한 제어 신호에 따라 독출 제어 신호(RDZ), 기록 제어 신호(WRZ) 또는 모드 레지스터 설정 신호(MRSZ)와, 데이터 제어 신호(UBZ, LBZ)를 출력하고, 수신한 액티브 신호(ACTZ) 또는 리프레시 제어 신호(REFZ)에 따라 프리차지 제어 신호(PREZ), 워드 제어 신호(WLZ), 센스 앰프 활성화 신호(LEZ), 칼럼 제어 신호(CLZ)를 출력한다. 독출 제어 신호(RDZ)(독출 커맨드, 독출 요구)는 메모리(MEM)의 외부로부터 독출 커맨드(RD)가 공급되었을 때에 출력된다. 기록 제어 신호(WRZ)(기록 커맨드, 기록 요구)는 메모리(MEM)의 외부로부터 기록 커맨드(WR)가 공급되었을 때에 출력된다. 액세스 제어 회로(10)의 상세한 내용은 도 2 및 도 3에서 설명한다.
리프레시 제어 회로(12)는 독출 커맨드(RDZ) 또는 기록 커맨드(WRZ)에 응답하여 액티브 신호(ACTZ)를 출력하고, 자체 생성하는 리프레시 요구(도 3의 RREQ0Z)에 응답하여 리프레시 제어 신호(REFZ)를 출력한다. 단, 리프레시 제어 회로(12)는 독출 커맨드(RDZ) 또는 기록 커맨드(WRZ)와, 리프레시 요구가 경합하였을 때에, 독출 동작 또는 기록 동작과, 리프레시 동작 중 어느 쪽을 먼저 실행할지를 판정하여, 판정 순서에 따라 액티브 신호(ACTZ) 및 리프레시 제어 신호(REFZ)를 순차적으로 출력한다. 또한, 리프레시 제어 회로(12)는 리프레시 동작의 실행 중에 어드레스 선택 신호(ASELZ)를 출력한다.
리프레시 제어 회로(12)는 테스트 모드 신호(TMZ)의 활성화 중(테스트 모드 중), 리프레시 요구 신호(RREQ0Z)에 응답하여 리프레시 제어 신호(REFZ)를 출력하는 것을 금지하고, 독출 커맨드(RDZ) 또는 기록 커맨드(WRZ)에 응답하여 리프레시 제어 신호(REFZ)를 출력한다. 단, 리프레시 제어 회로(12)는 리프레시 마스크 신호(RMSKZ)가 활성화되어 있을 때에, 독출 커맨드(RDZ) 또는 기록 커맨드(WRZ)에 응 답하여 리프레시 제어 신호(REFZ)를 출력하는 것을 금지한다.
리프레시 마스크 단자(RMSKZ)는 리프레시 마스크 신호(RMSKZ)를 수신하는 전용 단자이며, 예컨대 테스트 패드로서 형성된다. 테스트 패드는 도 6에 도시하는 바와 같이, 웨이퍼 상태(WAF)의 메모리(MEM)를 테스트할 때에 LSI 테스터(TEST)의 프로브(PRB)를 접속하기 위한 단자이다. 리프레시 마스크 단자(RMSKZ)는 다른 제어단자와 달리 패키징된 메모리(MEM)의 외부 단자(리드)에 접속되지 않는다. 리프레시 마스크 단자(RMSKZ)는, 저항(R1)을 통해 접지선(VSS)에 접속되어 있다. 이 때문에, 패키징된 메모리(MEM)에서 리프레시 마스크 신호(RMSKZ)는 항상 비활성화된다. 리프레시 제어 회로(12)의 상세한 내용은 도 3에 도시한다. 또한, 테스트 모드의 동작은 도 8 및 도 9에 도시한다.
모드 레지스터(14)는 모드 레지스터 설정 신호(MRSZ)에 동기하여 공급되는 어드레스 신호(RAD, CAD)의 값에 따라 설정된다. 모드 레지스터(14)는 어드레스 신호(RAD, CAD)의 소정의 비트(테스트 모드 비트)가 테스트 모드의 엔트리를 나타낼 때에 테스트 모드 신호(TMZ)를 고논리 레벨로 활성화한다. 테스트 모드 신호(TMZ)의 활성화에 의해, 메모리(MEM)는 통상 동작 모드로부터 테스트 모드로 이행한다. 모드 레지스터(14)는 테스트 모드 비트가 테스트 모드로부터의 엑시트(exit)를 나타낼 때에, 테스트 모드 신호(TMZ)를 저논리 레벨로 비활성화한다. 테스트 모드 신호(TMZ)의 비활성화에 의해, 메모리(MEM)는 테스트 모드로부터 통상 동작 모드로 복귀한다. 또한, 모드 레지스터(14)의 테스트 모드 비트는 메모리(MEM)의 파워온시에 리셋되고, 테스트 모드 신호(TMZ)를 비활성화한다. 이것에 의해, 메모리(MEM)의 동작모드는 파워온시에 통상 동작 모드로 설정된다. 모드 레지스터(14)는 메모리(MEM)의 다른 동작 모드를 설정하기 위한 비트를 갖는다.
로우 어드레스 제어 회로(16)는 독출 커맨드 또는 기록 커맨드에 동기하여 어드레스 단자(AD)에 공급되는 로우 어드레스 신호(RAD)를 디코드하여, 로우 디코드 신호(DRAD)로서 출력한다. 또한, 로우 어드레스 제어 회로(16)는 리프레시 동작이 실행될 때(ASELZ 신호＝고논리 레벨), 자체 생성하는 리프레시 어드레스 신호(도 4의 RXAD 신호)를 디코드하여, 로우 디코드 신호(DRAD)로서 출력한다. 칼럼 어드레스 제어 회로(18)는 독출 커맨드 또는 기록 커맨드에 동기하여 어드레스 단자(AD)에 공급되는 칼럼 어드레스 신호(CAD)를 디코드하여, 칼럼 디코드 신호(DCAD)로서 출력한다. 이 메모리(MEM)는 로우 어드레스 신호(RAD)와 칼럼 어드레스 신호(CAD)가 동시에 공급되는 어드레스 논 멀티플렉스 타입의 메모리이다.
데이터 제어 회로(20)는 기록 데이터 신호를 데이터 단자(DQ)에서 수신하고, 수신한 데이터 신호를 데이터 버스(DB)를 통해 칼럼 스위치(CSW)에 출력한다. 또한, 데이터 제어 회로(20)는 메모리셀(MC)로부터의 독출 데이터 신호를 데이터 버스(DB)를 통해 수신하고, 수신한 데이터 신호를 데이터 단자(DQ)에 출력한다. 데이터 단자(DQ)는, 예컨대 16 비트(2 바이트)로 구성된다. 하위 1 바이트의 데이터 신호(DQ0-7)는 하위 바이트 제어 신호(/LB)(데이터 마스크 신호)의 활성화 중에만 입출력된다. 마찬가지로, 상위 1 바이트의 데이터 신호(DQ8-15)는 상위 바이트 제어 신호(/UB)(데이터 마스크 신호)의 활성화 중에만 입출력된다. 바꾸어 말하면, 하위 바이트 제어 신호(/LB)의 비활성화 중에 데이터 신호(DQ0-7)의 입출력은 마스크되고, 상위 바이트 제어 신호(/UB)의 비활성화 중에 데이터 신호(DQ0-7)의 입출력은 마스크된다.
메모리 코어(22)는 메모리셀 어레이(ARY), 워드 디코더(WD), 센스 앰프(SA), 칼럼 스위치(CSW) 및 도시하지 않는 프리차지 회로를 갖고 있다. 메모리셀 어레이(ARY)는 복수의 다이나믹 메모리셀(MC), 일방향으로 배열되는 메모리셀(MC)에 접속된 워드선(WL), 일방향과 직교하는 방향으로 배열되는 메모리셀(MC)에 접속된 비트선(BL, /BL)을 갖는다. 메모리셀(MC)은 데이터를 전하로서 유지하기 위한 커패시터와, 이 커패시터의 일단을 비트선(BL)(또는 /BL)에 접속하기 위한 전송 트랜지스터를 갖고 있다. 커패시터의 타단은 프리차지 전압선 혹은 내부 전원선에 접속되어 있다. 전송 트랜지스터 게이트는 워드선(WL)에 접속되어 있다.
워드 디코더(WD)는 로우 디코드 신호(DRAD)에 따라 워드선(WL) 중 어느 하나를 선택한다. 워드선(WL)은 워드 제어 신호(WLZ)의 활성화 중에 선택된다. 센스 앰프(SA)는 비트선 쌍(BL, /BL)에 독출된 데이터 신호 신호량의 차를 증폭시킨다. 센스 앰프(SA)는 센스 앰프 활성화 신호(LEZ)의 활성화 중에 증폭 동작을 실행한다. 칼럼 스위치(CSW)는 칼럼 디코드 신호(DCAD)에 따라 온되고, 비트선(BL, /BL)을 도시하지 않는 리드 앰프 및 라이트 앰프를 통해 데이터 버스(DB)에 접속된다. 칼럼 스위치(CSW)는 칼럼 제어 신호(CLZ)의 활성화 중에 온된다. 도시하지 않는 프리차지 회로는 프리차지 제어 신호(PREZ)의 활성화 중에[메모리셀(MC)의 비액세스시], 온되는 스위치를 가지며, 비트선(BL, /BL)을 프리차지 전압선에 접속한다. 메모리 코어(22)의 동작 개요는 도 5에 나타낸다.
도 2는 도 1에 도시한 액세스 제어 회로(10)의 상세한 내용을 도시하고 있다. 액세스 제어 회로(10)는 입력 버퍼(INBUF), 커맨드 디코더(CDEC), 기본 타이밍 생성 회로(BTGEN) 및 코어 제어 회로(CCNT)를 갖고 있다.
입력 버퍼(INBUF)는 /CE 신호, /WE 신호, /OE 신호, /UB 신호 및 /LB 신호를 수신하고, 수신한 신호의 논리 레벨을 반전하여 내부 제어 신호(CEZ, WEZ, OEZ, UBZ 및 LBZ)로서 출력한다. 커맨드 디코더(CDEC)는 내부 제어 신호(CEZ, WEZ, OEZ)의 논리 레벨에 따라 커맨드를 인식하고, 인식한 커맨드에 따라 독출 제어 신호(RDZ)(독출 커맨드), 기록 제어 신호(WRZ)(기록 커맨드) 또는 모드 레지스터 설정 신호(MRSZ)를 출력한다. 독출 커맨드 및 기록 커맨드는 메모리 코어(22)의 액세스 동작을 실행하기 위한 외부 액세스 커맨드이다.
기본 타이밍 생성 회로(BTGEN)는 액티브 신호(ACTZ) 또는 리프레시 제어 신호(REFZ)에 동기하여 로우 기본 타이밍 신호(RASZ)를 출력한다. 코어 제어 회로(CCNT)는 로우 기본 타이밍 신호(RASZ)에 동기하여, 프리차지 제어 신호(PREZ), 워드 제어 신호(WLZ), 센스 앰프 활성화 신호(LEZ) 및 칼럼 제어 신호(CLZ)를 순차적으로 생성한다. 이들 제어 신호(PREZ, WLZ, LEZ 및 CLZ)의 생성 타이밍은 도 5에 나타낸다.
도 3은 도 1에 도시한 리프레시 제어 회로(12)의 상세한 내용을 도시하고 있다. 리프레시 제어 회로(12)는 리프레시 생성 회로(REFGEN), 펄스 생성 회로(PLS), 마스크 회로(MSK), 셀렉터(SEL), 아비터(ARB) 및 이들 회로에 접속된 논리 게이트를 갖고 있다.
리프레시 생성 회로(REFGEN)는 내부 리프레시 요구 신호(RREQ0Z)를 주기적으로 생성하는 발진기를 갖고 있다. 펄스 생성 회로(PLS)는 액세스 커맨드[독출 제어 신호(RDZ) 또는 기록 제어 신호(WRZ)]에 동기하여 고논리 레벨의 펄스를 갖는 커맨드 펄스 신호(COMP)(테스트 리프레시 요구 신호)를 생성한다. 마스크 회로(MSK)는 저논리 레벨의 리프레시 마스크 신호(RMSKZ)를 수신하고 있을 때에, 커맨드 펄스 신호(COMP)를 커맨드 펄스 인에이블 신호(COMPE)(테스트 리프레시 요구 신호)로서 출력하고, 고논리 레벨의 리프레시 마스크 신호(RMSKZ)를 수신하고 있을 때에, 커맨드 펄스 인에이블 신호(COMPE)를 저논리 레벨로 설정한다. 즉, 리프레시 마스크 신호(RMSKZ)가 유효 레벨일 때, 독출 커맨드(RDZ) 또는 기록 커맨드(WRZ)가 생성되어도 커맨드 펄스 인에이블 신호(COMPE)의 생성은 금지된다.
셀렉터(SEL)는 테스트 모드 신호(TMZ)가 저논리 레벨일 때(통상 동작 모드) 내부 리프레시 요구 신호(RREQ0Z)를 리프레시 요구 신호(RREQZ)로서 출력하고, 테스트 모드 신호(TMZ)가 고논리 레벨일 때(테스트 모드), 커맨드 펄스 인에이블 신호(COMPE)를 리프레시 요구 신호(RREQZ)로서 출력한다. 아비터(ARB)는 독출 커맨드(RDZ) 또는 기록 커맨드(WRZ)를 나타내는 기록 커맨드 신호(RWZ)와, 리프레시 요구(RREQZ) 중 어느 쪽을 우선시킬지 결정하여, 우선순에 따라 액티브 신호(ACTV) 또는 리프레시 제어 신호(REFZ)를 출력한다.
예컨대, 아비터(ARB)는 독출 커맨드[RDZ(RWZ)]와 리프레시 요구(RREQZ)를 동시에 수신하였을 때에, 리프레시 요구(RREQ)를 우선시킨다. 독출 커맨드(RDZ)에 응답하는 독출 동작은 리프레시 요구(RREQZ)에 응답하는 리프레시 동작이 완료될 때 까지 보류된다. 반대로, 독출 동작 중에 리프레시 요구(RREQZ)가 공급되었을 때, 리프레시 요구(RREQZ)에 응답하는 리프레시 동작은 독출 동작이 완료될 때까지 보류된다. 기록 커맨드(WRZ)에 대해서도 동일하다. 또한, 아비터(ARB)는 리프레시 제어 신호(REFZ)에 동기하여, 리프레시 동작의 실행 중을 나타내는 어드레스 선택 신호(ASELZ)를 활성화한다. 어드레스 선택 신호(ASELZ)는 리프레시 동작이 시작되기 직전부터 리프레시 동작이 종료할 때까지 활성화된다. 이와 같이, 아비터(ARB)는 액세스 커맨드와 내부 리프레시 요구 신호(RREQ0Z) 또는 테스트 리프레시 요구 신호(COMPE)가 경합할 때에, 액세스 동작 또는 리프레시 동작 중 어느 것을 먼저 실행할지를 결정하는 기능을 갖고 있다.
도 4는 도 1에 도시한 로우 어드레스 제어 회로(16)의 상세한 내용을 도시하고 있다. 로우 어드레스 제어 회로(16)는 지연 회로(DLY), 리프레시 어드레스 카운터(RAC), 로우 어드레스 버퍼(RAB), 셀렉터(SEL) 및 로우 디코더(RDEC)를 갖고 있다. 리프레시 어드레스 카운터(RAC)는 지연 회로(DLY)에 의해 지연된 리프레시 제어 신호(REFZ)에 동기하여 카운트업하고, 리프레시 어드레스 신호(RXAD)를 순차적으로 생성한다. 리프레시 어드레스 신호(RXAD)는 로우 어드레스 신호(RAD)와 동일한 비트수를 갖는 로우 어드레스 신호이다. 또한, 리프레시 어드레스 카운터(RAC)는 카운트 다운되어도 좋다. 지연 회로(DLY)는 리프레시 제어 신호(REFZ)에 응답하는 리프레시 동작이 완료된 후, 리프레시 어드레스 카운터(RAC)의 값을 갱신하기 위해 설치된다.
로우 어드레스 버퍼(RAB)는 로우 어드레스 신호(RAD)를 수신하고, 수신한 신 호를 내부 로우 어드레스 신호(XAD)로서 출력한다. 셀렉터(SEL)는 저논리 레벨의 어드레스 선택 신호(ASELZ)를 수신하고 있을 때에, 내부 로우 어드레스 신호(XAD)를 선택하고, 고논리 레벨의 어드레스 선택 신호(ASELZ)를 수신하고 있을 때에, 리프레시 어드레스 신호(RXAD)를 선택하며, 선택한 신호를 로우 디코더(RDEC)에 출력한다. 로우 디코더(RDEC)는 셀렉터(SEL)로부터 공급되는 어드레스 신호를 디코드하여, 로우 디코드 신호(DRAD)로서 출력한다.
도 5는 제1 실시형태의 반도체 메모리(MEM) 동작의 개요를 도시하고 있다. 도면 중 "H"는 고논리 레벨을 나타내고, "L"은 저논리 레벨을 나타내며, "X"는 "L", "H" 중 어느 것이어도 좋다는 것을 나타내고, "L/H"는 "L", "H" 중 어느 하나로 설정되는 것을 나타내고 있다.
/CE 신호가 H 레벨일 때, 메모리(MEM)는 스탠바이 상태(STBY)가 되며, 리프레시 동작(REF) 이외의 동작은 실행되지 않는다. 스탠바이 상태(STBY) 중에 리프레시 동작이 실행될 때, 리프레시 요구 신호(RREQ0Z)의 활성화에 응답하여 리프레시 제어 신호(REFZ)가 활성화된다.
/CE 신호가 L 레벨일 때, 메모리(MEM)는 액티브 상태가 되고, 독출 동작(RD), 기록 동작(WR), 리프레시 동작(REF) 또는 모드 레지스터 설정 동작(MRS) 중 어느 하나가 실행된다. 독출 동작(RD)은 /WE 신호 및 /OE 신호가 각각 H 레벨 및 L 레벨일 때에, 독출 제어 신호(RDZ)가 활성화됨으로써 실행된다. 기록 동작(WR)은 /WE 신호 및 /OE 신호가 각각 L 레벨 및 H 레벨일 때에, 기록 제어 신호(WRZ)가 활성화됨으로써 실행된다.
리프레시 동작(REF)은 외부 제어 신호(/CE, /WE, /OE, /LB, /UB)의 레벨에 상관없이, 리프레시 요구 신호(RREQ0Z)가 활성화되었을 때에 실행된다. 모드 레지스터 설정 동작(MRS)은, 예컨대 /WE 신호 및 /OE 신호가 모두 L 레벨일 때에, 모드 레지스터 설정 신호(MRSZ)가 활성화됨으로써 실행된다.
독출 동작(RD), 기록 동작(WR) 및 리프레시 동작(REF)에서는 외부 액세스 커맨드 신호(RDZ, WRZ) 또는 내부 리프레시 요구 신호(RREQ0Z)에 응답하여 프리차지 신호(PREZ)가 비활성화되고, 이 후, 워드 제어 신호(WLZ), 센스 앰프 활성화 신호(LEZ) 및 칼럼 제어 신호(CLZ)가 순차적으로 활성화된다. 그리고, 독출 동작(RD)에서는 독출 데이터(DOUT)가 데이터 단자(DQ)에 출력되고, 기록 동작(WR)에서는 기록 데이터(DIN)가 데이터 단자(DQ)에 공급된다. 리프레시 동작(REF)에서는 메모리셀(MC)로부터 독출되어, 센스 앰프(SA)에서 증폭된 독출 데이터 신호는 데이터 단자(DQ)에는 출력되지 않으며, 메모리셀(MC)에 재기록된다. 독출 동작(RD)은 /CE 신호 또는 /OE 신호의 비활성화에 응답하여 종료된다. 기록 동작(WR)은 /CE 신호 또는 /WE 신호의 비활성화에 응답하여 종료된다. 리프레시 동작(REF)은 액세스 제어 회로(10)의 제어에 의해 자동적으로 종료된다.
도 6은 제1 실시형태의 테스트 환경을 도시하고 있다. 우선, 반도체 제조 공정에 의해 반도체 웨이퍼(WAF) 상에 복수의 메모리(MEM)가 형성된다. 메모리(MEM)는 웨이퍼(WAF)로부터 잘려 나오기 전에 LSI 테스터(TEST)에 의해 테스트된다. LSI 테스터(TEST)로부터는 제어 신호뿐만 아니라, 전원 전압(VDD) 및 접지 전압(VSS)이 공급된다. 메모리(MEM)는, 예컨대 도시하지 않는 프로브 카드의 프로브(PRB)를 통 해 LSI 테스터(TEST)에 접속된다. 도면에는 하나의 메모리(MEM)가 LSI 테스터(TEST)에 접속되어 있지만, 복수의 메모리(MEM)(예컨대, 4개)를 LSI 테스터(TEST)에 한번에 접속하여도 좋다. LSI 테스터(TEST)에 한번에 접속되는 메모리(MEM)의 수는 LSI 테스터(TEST)의 단자수와 메모리(MEM)의 단자수에 의존한다. 이 실시형태에서는 리프레시 마스크 신호(RMSKZ)가 제어 신호(/CE, /WE, /OE, /UB, /LB) 및 어드레스 신호(AD)와 함께 LSI 테스터(TEST)로부터 공급된다.
도 7은 제1 실시형태에 있어서의 통상 동작 모드(TMZ＝L)에서의 메모리(MEM)의 동작을 도시하고 있다. 이 예에서는 기록 커맨드(WR) 및 독출 커맨드(RD)가 메모리(MEM)에 순차적으로 공급된다. 기록 어드레스 신호(AD1)가 기록 커맨드(WR)에 동기하여 공급되고, 독출 어드레스 신호(AD2)가 독출 커맨드(RD)에 동기하여 공급된다. 또한, 기록 커맨드(WR)를 수신하기 직전에 내부 리프레시 요구 신호(RREQ0Z)가 출력된다[도 7의 (a)]. 통상 동작 모드 중 리프레시 제어 회로(12)는 내부 리프레시 요구 신호(RREQ0Z)를 리프레시 요구 신호(RREQZ)로서 출력한다[도 7의 (b)]. 아비터(ARB)는 리프레시 요구를 기록 커맨드(WR)보다 우선적으로 실행시키는 것을 판단하고, 리프레시 제어 신호(REFZ)를 출력한다[도 7의 (c)]. 액세스 제어 회로(10)는 리프레시 제어 신호(REFZ)에 응답하여 로우 기본 타이밍 신호(RASZ)를 출력한다[도 7의 (d)]. 그리고, 워드선(WL)이 활성화되고, 리프레시 동작(REF)이 실행된다[도 7의 (e)]. 리프레시 동작(REF)은 리프레시 어드레스 카운터(RAC)에 의해 생성된 리프레시 어드레스 신호(RXAD)를 사용하여 실행된다.
리프레시 제어 회로(12)는 기록 커맨드(WR)에 응답하여 커맨드 펄스 신 호(COMP)를 출력한다[도 7의 (f)]. 리프레시 마스크 신호(RMSKZ)가 저논리 레벨(L)에 고정되어 있기 때문에, 커맨드 펄스 인에이블 신호(COMPE)가 커맨드 펄스 신호(COMP)에 응답하여 출력된다[도 7의 (g)]. 그러나, 통상 동작 모드에서는 리프레시 제어 회로(12)의 셀렉터(SEL) 기능에 의해, 커맨드 펄스 인에이블 신호(COMPE)에 응답하여 리프레시 요구 신호(RREQZ)가 출력되는 일은 없다.
기록 커맨드(WR)가 공급된 후, 기록 데이터 신호(DIN)가 데이터 단자(DQ) 공급된다[도 7의 (h)]. 아비터(ARB)는 리프레시 동작(REF)의 종료에 응답하여 액티브 신호(ACTZ)를 출력한다[도 7의 (i)]. 액세스 제어 회로(10)는 액티브 신호(ACTZ)에 응답하여 로우 기본 타이밍 신호(RASZ)를 출력한다[도 7의 (j)]. 그리고, 워드선(WL)이 활성화되고, 기록 동작(WR)이 실행된다[도 7의 (k)]. 기록 동작(WR)은 /CE 신호의 비활성화에 의해 종료된다.
1회의 기록 동작(WR)에 필요한 기록 액세스 사이클 시간의 사양은 TC1이다. 액세스 사이클 시간(TC1)은 메모리(MEM)에 액세스하는 시스템이 지켜야 하는 외부 타이밍 사양이며, 기록 커맨드(WR) 또는 독출 커맨드(RD)의 최소 공급 간격을 나타낸다. 이 실시형태의 메모리(MEM)는 액세스 사이클 시간(TC1) 내에, 1회의 기록 동작(WR)과 1회의 리프레시 동작(REF)을 실행할 수 있도록 설계되어 있다. 이것에 의해, 메모리(MEM)에 액세스하는 시스템은 리프레시 동작을 의식할 필요가 없고, 메모리(MEM)를 SRAM으로서 액세스할 수 있다.
다음에, 독출 커맨드(RD)가 공급된다. 내부 리프레시 요구 신호(RREQ0Z)는, 예컨대 수 ㎲에서 십 수 ㎲에 1회 생성된다. 이 때문에, 도 7에 있어서, 독출 커맨 드(RD)와 리프레시 요구가 경합하는 경우는 없다. 내부 리프레시 요구 신호(RREQ0Z)가 발생하고 있지 않기 때문에, 아비터(ARB)는 독출 커맨드(RD)에 응답하여 액티브 신호(ACTZ)를 출력한다[도 7의 (1)]. 이 후, 기록 동작(WR)과 마찬가지로, 로우 기본 타이밍 신호(RASZ)가 출력되고[도 7의 (m)], 워드선(WL)이 활성화되어, 독출 동작(RD)이 실행된다[도 7의 (n)]. 독출 동작(RD)은 /CE 신호의 비활성화에 의해 종료된다. 1회의 독출 동작(RD)에 필요한 액세스 사이클 시간은 기록 동작(WR)과 마찬가지로 TC1이다. 이 실시형태의 메모리(MEM)는 기록 동작(WR)과 마찬가지로 액세스 사이클 시간(TC1) 내에, 1회의 독출 동작(RD)과 1회의 리프레시 동작(REF)을 실행할 수 있도록 설계되어 있다.
또한, 내부 리프레시 요구 신호(RREQ0Z)가 기록 커맨드(WR) 직전이 아니라, 도면 중에 파선으로 나타내는 바와 같이 독출 커맨드(RD) 직전에 발생한 경우, 독출 동작(RD) 전에 리프레시 동작(REF)이 실행된다. 이때의 리프레시 동작(REF) 및 독출 동작(RD)의 타이밍은, 데이터 신호(DQ)를 제외하고, 전술한 (b)-(k)와 동일하다. 독출 데이터 신호(DOUT)는 독출 동작(RD)에 따라 워드선(WL)이 활성화된 후, 도시하지 않는 칼럼 제어 신호(CLZ)의 활성화에 동기하여 출력된다.
도 8은 제1 실시형태에 있어서의 테스트 모드(TMZ=H)에서의 메모리(MEM) 동작의 일례를 도시하고 있다. 도 7과 동일한 동작에 대해서는 상세한 설명을 생략한다. 이 예에서는 기록 커맨드(WR) 및 독출 커맨드(RD)가 메모리(MEM)에 순차적으로 공급된다. 기록 어드레스 신호(AD1) 및 독출 어드레스 신호(AD2)는 도 7과 동일하다. 전술한 바와 같이, 리프레시 제어 회로(12)의 셀렉터(SEL)는 테스트 모드 중 에, 리프레시 제어 신호(REFZ)를 내부 리프레시 요구 신호(RREQ0Z)에 응답하여 출력하는 것을 금지한다. 리프레시 제어 신호(REFZ)는 테스트 모드 중에 기록 커맨드(WR) 또는 독출 커맨드(RD)에 응답하여 생성할 수 있다.
이 예에서는 리프레시 제어 신호(REFZ)는 기록 커맨드(WR)에 응답하여 생성되지 않고, 독출 커맨드(RD)에 응답하여 생성된다. 메모리(MEM)를 테스트하는 LSI 테스터(TEST)는 기록 커맨드(WR)에 응답하여 리프레시 제어 신호(REFZ)가 생성되는 것을 방지하기 위해, 기록 커맨드(WR)의 공급에 동기하여 리프레시 마스크 신호(RMSKZ)를 고논리 레벨(유효 레벨)로 설정한다[도 8의 (a)]. 보다 상세하게는, 리프레시 마스크 신호(RMSKZ)의 고논리 레벨 기간은 커맨드 펄스 신호(COMP)의 고논리 레벨 기간을 포함하도록 설정된다. 이것에 의해, 커맨드 펄스 인에이블 신호(COMPE)의 생성이 금지되기 때문에, 리프레시 요구 신호(RREQZ)는 생성되지 않는다[도 8의 (b)]. 리프레시 동작(REF)의 실행이 금지되기 때문에, 기록 커맨드(WR)에 응답하는 기록 동작은 도 7에 도시한 독출 커맨드(RD)에 응답하는 독출 동작을 동일한 타이밍에서 실행된다. 즉, 기록 동작은 기록 커맨드(WR) 직후에 실행된다[도 8의 (c)]. 도 8에서는 리프레시 동작이 금지되기 때문에, 기록 동작(WR)에 필요한 액세스 사이클 시간의 사양은 액세스 사이클 시간(TC1)보다 짧은 TC2로 설정될 수 있다. 즉, 리프레시 마스크 신호(RMSKZ)가 유효 레벨일 때의 액세스 사이클 시간(TC2)의 사양은 리프레시 동작이 실행되지 않는 시간만큼 통상 동작 모드의 액세스 사이클 시간(TC1)의 사양보다 짧게 설정된다.
다음에, 독출 커맨드(RD)가 공급되고, 독출 커맨드(RD)에 동기하여 커맨드 펄스 신호(COMP)가 출력된다[도 8의 (d)]. 이때, 리프레시 마스크 신호(RMSKZ)는 LSI 테스터(TEST)에 의해 저논리 레벨(무효 레벨)로 설정된다. 이 때문에, 커맨드 펄스 신호(COMP)에 동기하여 커맨드 펄스 인에이블 신호(COMPE)가 출력되고[도 8의 (e)], 리프레시 요구(RREQZ)가 출력된다[도 8의 (f)]. 리프레시 요구(RREQZ)와 독출 커맨드(RD)가 대략 동시에 발생하기 때문에, 아비터(ARB)는 도 7의 기록 동작과 마찬가지로, 우선 리프레시 제어 신호(REFZ)를 출력하고, 이 후 액티브 신호(ACTZ)를 출력한다[도 8의 (g, h)]. 그리고, 리프레시 동작(REF) 및 독출 동작(RD)이 순차적으로 실행된다[도 8의 (i, j)]. 즉, 리프레시 마스크 신호(RMSKZ)가 무효 레벨일 때의 액세스 사이클 시간(TC1)의 사양은 통상 동작 모드의 액세스 사이클 시간(TC1)과 동일하게 설정된다.
도 9는 제1 실시형태에 있어서의 테스트 모드(TMZ＝H)에서의 메모리(MEM) 동작의 다른 예를 도시하고 있다. 도 7 및 도 8과 동일한 동작에 대해서는 상세한 설명을 생략한다. 이 예에서는 독출 커맨드(RD) 및 기록 커맨드(WR)가 메모리(MEM)에 순차적으로 공급된다. 독출 어드레스 신호(AD2) 및 기록 어드레스 신호(AD1)는 도 7과 동일하다.
이 예에서는 리프레시 제어 신호(REFZ)는 독출 커맨드(RD)에 응답하여 생성되지 않고, 기록 커맨드(WR)에 응답하여 생성된다. 메모리(MEM)를 테스트하는 LSI 테스터(TEST)는 독출 커맨드(RD)에 응답하여 리프레시 제어 신호(REFZ)가 생성되는 것을 방지하기 위해, 독출 커맨드(RD)의 공급에 동기하여 리프레시 마스크 신호(RMSKZ)를 고논리 레벨로 설정한다[도 9의 (a)]. 이것에 의해, 리프레시 동 작(REF)의 실행은 마스크된다. 독출 커맨드(RD)에 응답하는 독출 동작은 도 7 및 도 8에 도시한 독출 커맨드(RD)에 응답하는 독출 동작을 동일한 타이밍에서 실행할 수 있다. 단, 도 8의 기록 동작(WR)과 마찬가지로, 독출 동작(RD)에 필요한 액세스 사이클 시간은 액세스 사이클 시간 TC1보다 짧은 TC2가 된다.
다음에, 기록 커맨드(WR)가 공급되고, 기록 커맨드(WR)에 동기하여 커맨드 펄스 신호(COMP)가 출력된다[도 9의 (b)]. 이때, 리프레시 마스크 신호(RMSKZ)는 LSI 테스터(TEST)에 의해 저논리 레벨로 설정된다. 이 때문에, 커맨드 펄스 신호(COMP)에 동기하여 커맨드 펄스 인에이블 신호(COMPE)가 출력되고[도 9의 (c)], 리프레시 요구 신호(RREQZ)가 출력된다[도 9의 (d)]. 리프레시 요구(RREQZ)와 기록 커맨드(WR)가 대략 동시에 발생하기 때문에, 아비터(ARB)는, 도 7과 마찬가지로, 우선 리프레시 동작(REF)을 실행하고, 이 후 독출 동작(RD)을 실행한다[도 9의 (e, f)].
도 8 및 도 9에 도시하는 바와 같이, 이 실시형태에서는 테스트 모드 중에 액세스 커맨드(WR 또는 RD)에 동기하여 리프레시 마스크 신호(RMSKZ)를 고논리 레벨로 설정한다. 이것에 의해, 액세스 커맨드(WR, RD)에 동기하는 리프레시 동작(REF)의 실행을 마스크할 수 있다. 따라서, 액세스 동작[도 8에서는 기록 동작(WR), 도 9에서는 독출 동작(RD)]에 필요한 액세스 사이클 시간의 사양은 액세스 사이클 시간(TC1)보다 짧은 TC2가 된다. 액세스 사이클 시간(TC2)은 액세스 사이클 시간(TC1)으로부터 1회의 리프레시 동작에 걸리는 시간(RASZ 신호의 활성화 기간)을 뺀 시간과 동일하다. 즉, 액세스 사이클 시간(TC2)은 액세스 사이클 시간(TC1) 의 절반보다 약간 길다. 이 결과, 메모리(MEM)를 테스트할 때의 테스트 시간을 단축할 수 있다.
도 10은 본 발명 전의 테스트 모드에서의 동작의 일례를 도시하고 있다. 도 7 내지 도 9와 동일한 동작에 대해서는 상세한 설명을 생략한다. 본 발명 전의 테스트 모드에서, 커맨드 펄스 신호(COMP)는 기록 커맨드(WR) 및 독출 커맨드(RD) 마다 생성되어 있다. 이 때문에, 리프레시 동작은 기록 커맨드(WR) 및 독출 커맨드(RD)에 응답하여 반드시 실행된다. 따라서, 1회의 기록 동작 및 1회의 독출 동작에 필요한 액세스 사이클 시간은 통상 동작 모드와 마찬가지로 반드시 TC1이었다.
일반적으로, 메모리(MEM)의 테스트는 다수의 메모리셀(MC)에 테스트 데이터를 기록하고, 그 후, 다수의 메모리셀(MC)로부터 독출한 데이터를 기대값(기록한 테스트 데이터)과 비교함으로써 행해진다. 한편, 통상 동작 모드에서, 1회의 액세스 동작(기록 동작 또는 독출 동작)은, 예컨대 50-100 ns 정도로 실행되고, 리프레시 동작은 리프레시 요구 신호(RREQ0Z)에 응답하여 수 ㎲에서 십 수 ㎲에 1회 실행된다. 즉, 리프레시 동작은, 예컨대 1만회의 액세스 동작에 1회 실행된다. 본 발명 전에는 리프레시 동작은 테스트 모드 중에 액세스 동작마다 실행되고 있으며 쓸데 없었다. 본 발명의 적용에 의해, 리프레시 동작은, 예컨대 1만회의 액세스 동작에 1회 실행하면 좋다. 리프레시 동작이 실행되지 않는 액세스 동작을 60 ns로 실행할 수 있는 경우, 1만회의 액세스 동작에서는 400 ㎲(40 ns의 1만배)의 테스트 시간을 절약할 수 있다.
이상, 제1 실시형태에서는 테스트 모드 중에, 액세스 커맨드(RD, WR)에 동기 하여 리프레시 동작을 실행할지 여부를 리프레시 마스크 신호(RMSKZ)의 논리 레벨에 따라 설정할 수 있다. 리프레시 요구는 리프레시 마스크 신호(RMSKZ)가 유효 레벨일 때 마스크된다. 이 때문에, 리프레시 동작이 금지되는 액세스 사이클 시간(TC2)의 사양을 통상 동작 모드의 액세스 사이클 시간(T1)보다 짧게 설정할 수 있다. 테스트에 필요한 리프레시 동작만을 실행할 수 있기 때문에, 테스트 시간을 단축할 수 있다. 이 결과, 테스트 효율을 향상시킬 수 있고, 반도체 메모리의 제조 비용을 삭감할 수 있다.
도 11은 본 발명의 제2 실시형태를 나타내고 있다. 제1 실시형태에서 설명한 요소와 동일한 요소에 대해서는 동일한 부호를 붙이고, 이들에 대해서는 상세한 설명을 생략한다. 이 실시형태에서는 제1 실시형태의 리프레시 마스크 단자(RMSKZ) 및 저항(R1)이 삭제되고, 상위 바이트 제어 단자(/UB)(데이터 마스크 단자)에서 수신하는 상위 바이트 제어 신호(/UB)(데이터 마스크 신호)가 리프레시 마스크 신호(RMSKZ)로서 리프레시 제어 회로(12)에 공급된다. 그 밖의 구성은, 제1 실시형태와 동일하다. 즉, 반도체 메모리(MEM)는, 예컨대 FCRAM이다.
도 12는 도 11에 나타낸 리프레시 제어 회로(12)의 상세한 내용을 도시하고 있다. 리프레시 제어 회로(12)의 회로 구성은 제1 실시형태의 리프레시 제어 회로(12)와 동일하다. 단, 마스터 회로(MSK)는 리프레시 마스크 신호(RMSKZ)의 반전 논리가 아니라, 상위 바이트 제어 신호(/UB)의 반전 논리를 수신한다. 즉, 마스크 회로(MSK)는 상위 바이트 제어 신호(/UB)가 고논리 레벨(유효 레벨)일 때에, 커맨드 펄스 인에이블 신호(COMPE)를 저논리 레벨로 설정하고, 상위 바이트 제어 신 호(/UB)가 저논리 레벨(무효 레벨)일 때에, 커맨드 펄스 신호(COMP)를 커맨드 펄스 인에이블 신호(COMPE)(테스트 리프레시 요구 신호)로서 출력한다. 상위 바이트 제어 신호(/UB)가 고논리 레벨일 때, 독출 커맨드(RDZ) 또는 기록 커맨드(WRZ)가 생성되어도 커맨드 펄스 인에이블 신호(COMPE)는 활성화되지 않는다. 이와 같이, 상위 바이트 제어 신호(/UB)는 테스트 모드 중에 리프레시 마스크 신호(RMSKZ)를 수신하는 리프레시 마스크 단자로서 기능한다. 그 밖의 동작은 제1 실시형태와 동일하다. 또한, 액세스 커맨드(RD 또는 WR)에 동기하여 생성되는 테스트 리프레시 요구 신호(COMP)의 고레벨 기간(유효 레벨 기간)은 펄스 생성 회로(PLS)에 의해 짧게 하는 것이 가능하다. 구체적으로는, 테스트 리프레시 요구 신호(COMP)의 고레벨 기간은 액세스 커맨드(RD 또는 WR)의 공급 기간(/OE 신호 또는 /WE 신호의 저논리 레벨 기간)보다 충분히 짧게 할 수 있다. 리프레시 마스크 신호(RMSKZ)(/UB)의 유효 레벨 기간(마스크 기간)을 짧게 할 수 있기 때문에, 후술하는 도 13 및 도 14에 도시하는 바와 같이, 데이터 신호(DQ)의 입출력 기간과 리프레시 마스크 신호(RMSKZ)의 유효 레벨 기간이 중복되는 것을 확실하게 방지할 수 있다.
또한, 리프레시 제어 회로(12)는 액세스 제어 회로(10)로부터 출력되는 데이터 제어 신호(UBZ)를 리프레시 마스크 신호(RMSKZ) 대신에 수신하여도 좋다. 이 경우, 데이터 제어 신호(UBZ)는 인버터를 통하지 않고 마스크 회로(MSK)에 직접 공급된다.
도 13은 제2 실시형태에 있어서의 테스트 모드(TMZ＝H)에서의 메모리(MEM) 동작의 일례를 도시하고 있다. 제1 실시형태(도 7 및 도 8)와 동일한 동작에 대해 서는 상세한 설명을 생략한다. 이 예에서는 테스트 모드 중 리프레시 요구는 상위 바이트 제어 단자(/UB)에서 수신하는 리프레시 마스크 신호(RMSKZ)에 의해 마스크된다. 상위 바이트 제어 신호(/UB)의 파형은 유효 레벨 기간[도 13의 (a)]이 다른 것을 제외하고, 도 8에 도시한 리프레시 마스크 신호(RMSKZ)의 파형과 동일하다. 그 밖의 신호 파형은 도 8에 도시한 파형과 동일하다.
일반적으로, 반도체 메모리에서, 데이터 신호(DQ)는 메모리 코어 동작에 맞추어 액세스 커맨드(WR, RD)의 접수 후에 입력 또는 출력된다. 액세스 커맨드(WR, RD)가 공급될 때에, 데이터 단자에 데이터 신호(DQ)는 전달되지 않기 때문에, 액세스 커맨드(WR, RD)의 공급 기간에, 상위 바이트 제어 신호(/UB)는 데이터 신호(DQ)의 마스크 신호 이외의 신호[즉, 리프레시 마스크 신호(RMSKZ)]로서 이용 가능하다. 이 실시형태에서, 상위 바이트 제어 단자(/UB)는 액세스 커맨드(WR, RD)의 접수시에, 리프레시 마스크 신호(RMSKZ)를 수신하는 단자로서 기능하고, 액세스 커맨드(WR, RD)의 접수 후에 데이터 단자(DQ)에 입출력되는 데이터 신호(DQ)를 마스크하는 데이터 마스크 신호(/UB)를 수신하는 단자로서 기능한다.
액세스 커맨드(WR, RD)의 접수 종료 타이밍은, 예컨대 상위 바이트 제어 신호(/UB)의 하강 엣지이다[도 13의 (b)]. 또한, 기록 데이터 신호(DQ7-15)를 마스크하는 경우, 상위 바이트 제어 신호(/UB)는 기록 데이터 신호(DQ7-15)의 공급 기간 중 고논리 레벨로 설정된다. 하위 바이트 제어 신호(/LB)도 마찬가지이다.
이 실시형태에서는 리프레시 동작을 마스크하기 위한 상위 바이트 제어 신호(/UB)의 유효 레벨 기간(고논리 레벨 기간)은 데이터 단자(DQ)에의 데이터 신 호(DOUT, DIN)의 공급 기간과 중복되지 않도록 하여야 한다. 특히, 리프레시 동작을 마스크하기 위한 상위 바이트 제어 신호(/UB)의 유효 레벨 기간은 커맨드 펄스 신호(COMP)의 고논리 레벨 기간을 포함하도록 설정될 필요가 있기 때문에, 커맨드 펄스 신호(COMP)는 기록 데이터 신호(DlN)의 공급 개시 전에 하강해야 한다. 그러나, 도 12에서 설명한 바와 같이, 커맨드 펄스 신호(COMP)는 펄스 생성 회로(PLS)에 의해 짧은 유효 레벨 기간으로 설정된다. 이 때문에, 데이터 신호(DQ)의 입출력 기간과 리프레시 마스크 신호(RMSKZ)(/UB)의 유효 레벨 기간이 중복되는 것을 확실하게 방지할 수 있다. 이것은 도 14의 동작예에서도 동일하다.
도 14는 제2 실시형태에 있어서의 테스트 모드(TMZ＝H)에서의 메모리(MEM) 동작의 다른 예를 도시하고 있다. 제1 실시형태(도 7 및 도 9)와 동일한 동작에 대해서는 상세한 설명을 생략한다. 이 예에 있어서도 테스트 모드 중 리프레시 요구는 리프레시 마스크 신호(RMSKZ)가 아니라 상위 바이트 제어 신호(/UB)에 의해 마스크된다. 상위 바이트 제어 신호(/UB)의 파형은 유효 레벨 기간[도 14의 (a)]이 다른 것을 제외하고, 도 9에 도시한 리프레시 마스크 신호(RMSKZ)의 파형과 동일하다. 그 밖의 신호 파형은 도 9에 도시한 파형과 동일하다.
도 15는 제2 실시형태의 테스트 환경을 도시하고 있다. 제1 실시형태(도 6)와의 차이는 리프레시 마스크 신호(RMSKZ)가 LSI 테스터(TEST)로부터 메모리(MEM)에 공급되지 않는 것이다. 그 이외의 구성은 도 6과 동일하다. 이 실시형태에서는 테스트 모드 중에 상위 바이트 제어 신호(/UB)를 이용하여 리프레시 동작을 마스크할 수 있다. 이 때문에, 하나의 메모리(MEM)를 위해 사용되는 LSI 테스터(TEST)의 단자 수는 제1 실시형태보다 적게 할 수 있다. 이것에 의해, 예컨대 프로브 카드에 한번에 접속될 수 있는 메모리 수를 늘릴 수 있게 된다. 혹은 총 단자 수가 적은 저렴한 LSI 테스터(TEST)를 이용하여 메모리(MEM)를 테스트하는 것이 가능해진다. 이 결과, 메모리(MEM)의 테스트 비용을 삭감할 수 있다.
이상, 제2 실시형태에 있어서도 전술한 제1 실시형태와 동일한 효과를 얻을 수 있다. 또한, 이 실시형태에서는 메모리(MEM)를 테스트할 때에 필요한 외부 신호선의 수를 적게 할 수 있기 때문에, 테스트 비용을 삭감할 수 있다.
상위 바이트 제어 단자(/UB)는 테스트 모드 중에, 데이터 마스크 단자로서의 기능뿐만 아니라 리프레시 마스크 신호(RMSKZ)를 수신하는 리프레시 마스크 단자로서도 기능한다. 상위 바이트 제어 단자(/UB)를 데이터 마스크 신호 및 리프레시 마스크 신호(RMSKZ)의 겸용 단자로서 이용함으로써 리프레시 마스크 신호(RMSKZ)를 수신하는 전용 단자가 불필요하게 된다. 이것에 의해, 반도체 메모리(MEM)의 칩 사이즈를 증가시키지 않고, 테스트에 필요한 리프레시 동작만을 실행할 수 있어 테스트 효율을 향상시킬 수 있다. 이 결과, 테스트 시간을 단축함에 따른 제조 비용의 삭감뿐만 아니라, 칩 사이즈의 삭감에 따른 제조 비용의 삭감을 실현할 수 있다.
또한, 전술한 실시형태에서는 본 발명을 클록 비동기 의사 SRAM에 적용하는 예에 대해서 설명하였다. 본 발명은 이러한 실시형태에 한정되는 것은 아니다. 예컨대, 본 발명을, 클록 동기식 의사 SRAM에 적용하여도 좋다. 이 경우, 액세스 커맨드는 클록 신호의 천이 엣지에 동기하여 공급된다. 리프레시 마스크 신호(RMSKZ)는 액세스 커맨드가 공급되는 클록 신호의 천이 엣지에 동기하여 공급된다.
전술한 실시형태에서는 모드 레지스터(14)의 설정값을 재기록함으로써, 메모리(MEM)의 동작 모드를 통상 동작 모드 또는 테스트 모드로 전환하는 예에 대해서 설명하였다. 본 발명은 이러한 실시형태에 한정되는 것은 아니다. 예컨대, 통상의 액세스 동작에서는 사용하지 않는 전용 테스트 커맨드를 준비하고, 테스트 커맨드에 따라 메모리(MEM)를 통상 동작 모드로부터 테스트 모드에 엔트리하여도 좋다. 이때, 테스트 커맨드로서, 테스트 모드에 엔트리하는 테스트 엔트리 모드와, 테스트 모드로부터 통상 동작 모드에 복귀하는 테스트 엑시트 커맨드를 준비하여도 좋다. 혹은, 파워온시에 통상 동작 모드로부터 스타트하는 것을 이용하여, 테스트 엑시트(exit) 커맨드를 준비하지 않아도 좋다. 또한, 전용 테스트 단자를 설치하여, 테스트 단자에 유효 레벨이 공급되었을 때에, 메모리(MEM)를 테스트 모드에 엔트리하여도 좋다. 이 경우, 테스트 단자는 도 1에 도시한 리프레시 마스크 단자(RMSKZ)와 마찬가지로 LSI 테스터의 프로브에 접촉되는 테스트 패드로서 형성된다.
전술한 실시형태에서는 본 발명을 입출력 겸용 데이터 단자(DQ)를 갖는 반도체 메모리에 적용하는 예에 대해서 설명하였다. 본 발명은 이러한 실시형태에 한정되는 것은 아니다. 예컨대, 본 발명을 입력 전용 데이터 단자와 출력 전용 데이터 단자를 갖는 반도체 메모리에 적용하여도 좋다.
전술한 제2 실시형태에서는 테스트 모드 중에, 상위 바이트 제어 단자(/UB)를 리프레시 마스크 신호(RMSKZ)를 수신하는 단자로서도 기능시키는 예에 대해서 설명하였다. 본 발명은 이러한 실시형태에 한정되는 것은 아니다. 예컨대, 하위 바이트 제어 신호(/LB)를 리프레시 마스크 신호(RMSKZ)를 수신하는 단자로서도 기능 시켜도 동일한 효과를 얻을 수 있다.
또한, 복수의 테스트 모드를 마련하고, 리프레시 마스크 신호(RMSKZ)를 이용하는 테스트 모드 중에, 상위 바이트 제어 단자(/UB)를 리프레시 마스크 신호(RMSKZ)를 수신하는 전용 단자로서 기능시켜도 좋다. 도 16은 본 발명이 적용된 반도체 메모리(MEM)의 일례를 도시하고 있다. 이 경우, 데이터 제어 회로(20)는 테스트 모드 중에 고논리 레벨의 테스트 모드 신호(TMZ)를 수신하고, 상위 바이트 제어 신호(/UB)의 접수를 금지하며, 데이터 신호(DQ)가 상위 바이트 제어 신호(/UB)에 의해 마스크되는 것을 금지한다. 또한, 테스트 모드 중에 하위 바이트 제어 신호(/LB)의 접수를 금지하여도 좋다.
이상의 실시형태에 있어서 설명한 발명을 정리하여, 부기로서 개시한다.
(부기 1)
다이나믹 메모리셀을 갖는 메모리셀 어레이와,
외부로부터 공급되는 액세스 커맨드에 응답하여 상기 메모리셀에 액세스하는 액세스 제어 회로와,
상기 액세스 커맨드와 함께 공급되는 리프레시 마스크 신호를 수신하는 리프레시 마스크 단자와,
테스트 모드 중에, 상기 리프레시 마스크 신호가 무효 레벨일 때에, 상기 메모리셀의 리프레시 동작을 실행하기 위해 상기 액세스 커맨드에 동기하여 테스트 리프레시 요구 신호를 생성하고, 상기 리프레시 마스크 신호가 유효 레벨일 때에 테스트 리프레시 요구 신호의 생성을 금지하는 리프레시 제어 회로
를 포함하는 것을 특징으로 하는 반도체 메모리.
(부기 2)
부기 1에 기재한 반도체 메모리에 있어서,
상기 리프레시 마스크 단자는 상기 리프레시 마스크 신호만을 수신하는 전용 단자인 것을 특징으로 하는 반도체 메모리.
(부기 3)
부기 1에 기재한 반도체 메모리에 있어서,
데이터 신호가 입력 또는 출력되는 데이터 단자와,
상기 데이터 단자에 입력 또는 출력되는 데이터 신호를 마스크하는 데이터 마스크 신호를 수신하는 데이터 마스크 단자를 포함하고,
상기 데이터 마스크 단자는 상기 테스트 모드 중, 상기 액세스 커맨드의 접수시에 상기 리프레시 마스크 신호를 수신하는 상기 리프레시 마스크 단자로서 기능하며,
상기 리프레시 제어 회로는 상기 마스크 단자에 공급되는 상기 리프레시 마스크 신호에 따라 동작하는 것을 특징으로 하는 반도체 메모리.
(부기 4)
부기 3에 기재한 반도체 메모리에 있어서,
상기 데이터 마스크 단자에 공급되는 상기 리프레시 마스크 신호의 유효 레벨 기간은 상기 데이터 단자에 입출력되는 상기 데이터 신호의 전달 기간과 중복되지 않는 기간으로 설정되는 것을 특징으로 하는 반도체 메모리.
(부기 5)
부기 3에 기재한 반도체 메모리에 있어서,
상기 리프레시 제어 회로는,
상기 액세스 커맨드에 응답하여 펄스 신호를 상기 테스트 리프레시 요구 신호로서 생성하는 펄스 생성 회로와,
상기 리프레시 마스크 신호가 유효 레벨일 때 상기 펄스 신호의 접수를 금지하는 마스크 회로를 포함하는 것을 특징으로 하는 반도체 메모리.
(부기 6)
부기 3에 기재한 반도체 메모리에 있어서,
상기 데이터 단자에 데이터 신호를 입력 또는 출력하고, 상기 데이터 마스크 신호에 따라 데이터 신호를 마스크하는 데이터 제어 회로를 포함하며,
상기 데이터 제어 회로는 상기 테스트 모드 중에, 상기 데이터 마스크 신호에 의한 데이터 신호의 마스크를 금지하는 것을 특징으로 하는 반도체 메모리.
(부기 7)
부기 1에 기재한 반도체 메모리에 있어서,
상기 액세스 커맨드의 최소 공급 간격인 액세스 사이클 시간의 사양은, 통상 동작 모드 중, 1회의 독출 동작 또는 1회의 기록 동작에 추가하여 1회의 리프레시 동작을 실행할 수 있는 시간으로 설정되고,
테스트 모드 중, 상기 리프레시 마스크 신호가 무효 레벨일 때의 액세스 사이클 시간의 사양은 통상 동작 모드의 액세스 사이클 시간과 동일하게 설정되며, 상기 리프레시 마스크 신호가 유효 레벨일 때의 액세스 사이클 시간의 사양은 리프레시 동작이 실행되지 않는 시간만큼, 통상 동작 모드의 액세스 사이클 시간보다 짧게 설정되는 것을 특징으로 하는 반도체 메모리.
(부기 8)
부기 1에 기재한 반도체 메모리에 있어서,
상기 리프레시 제어 회로는,
상기 메모리셀을 리프레시하기 위한 내부 리프레시 요구 신호를 주기적으로 생성하는 리프레시 생성 회로와,
리프레시 동작을 실행하기 위해, 통상 동작 모드 중에 상기 내부 리프레시 요구 신호를 선택하고, 테스트 모드 중에 상기 테스트 리프레시 요구 신호를 선택하는 셀렉터를 포함하는 것을 특징으로 하는 반도체 메모리.
(부기 9)
부기 8에 기재한 반도체 메모리에 있어서,
상기 액세스 커맨드와, 상기 내부 리프레시 요구 신호 또는 상기 테스트 리프레시 요구 신호가 경합할 때에, 액세스 동작 또는 리프레시 동작 중 어느 하나를 먼저 실행할지를 결정하는 아비터를 포함하는 것을 특징으로 하는 반도체 메모리.
(부기 10)
다이나믹 메모리셀을 갖는 메모리셀 어레이를 갖고, 외부로부터 공급되는 액세스 커맨드에 응답하여 상기 메모리셀에 액세스하는 반도체 메모리의 동작 방법으로서,
테스트 모드 중에, 상기 액세스 커맨드와 함께 공급되는 리프레시 마스크 신호를 리프레시 마스크 단자에서 수신하고,
상기 리프레시 마스크 신호가 무효 레벨일 때에, 상기 메모리셀의 리프레시 동작을 실행하기 위해 상기 액세스 커맨드에 동기하여 테스트 리프레시 요구 신호를 생성하며,
상기 리프레시 마스크 신호가 유효 레벨일 때에 테스트 리프레시 요구 신호의 생성을 금지하는 것을 특징으로 하는 반도체 메모리의 동작 방법.
(부기 11)
부기 10에 기재한 반도체 메모리의 동작 방법에 있어서,
데이터 단자에 입력 또는 출력되는 데이터 신호를 마스크하는 데이터 마스크 신호를 수신하는 데이터 마스크 단자를, 상기 테스트 모드 중, 상기 액세스 커맨드의 접수시에 상기 리프레시 마스크 신호를 수신하는 상기 리프레시 마스크 단자로서 기능시키는 것을 특징으로 하는 반도체 메모리의 동작 방법.
(부기 12)
부기 11에 기재한 반도체 메모리의 동작 방법에 있어서,
상기 데이터 마스크 단자에 공급되는 상기 리프레시 마스크 신호의 유효 레벨 기간은 상기 데이터 단자에 입출력되는 상기 데이터 신호의 전달 기간과 중복되지 않는 기간으로 설정되는 것을 특징으로 하는 반도체 메모리의 동작 방법.
(부기 13)
부기 11에 기재한 반도체 메모리의 동작 방법에 있어서,
상기 액세스 커맨드에 응답하여 펄스 신호를 상기 테스트 리프레시 요구 신호로서 생성하고,
상기 리프레시 마스크 신호가 유효 레벨일 때 상기 펄스 신호의 접수를 금지하는 것을 특징으로 하는 반도체 메모리의 동작 방법.
(부기 14)
부기 11에 기재한 반도체 메모리의 동작 방법에 있어서,
상기 테스트 모드 중에, 상기 데이터 마스크 신호에 의한 데이터 신호의 마스크를 금지하는 것을 특징으로 하는 반도체 메모리의 동작 방법.
(부기 15)
부기 10에 기재한 반도체 메모리의 동작 방법에 있어서,
상기 액세스 커맨드의 최소 공급 간격인 액세스 사이클 시간의 사양은, 통상 동작 모드 중, 1회의 독출 동작 또는 1회의 기록 동작에 추가하여 1회의 리프레시 동작을 실행할 수 있는 시간으로 설정되고,
테스트 모드 중, 상기 리프레시 마스크 신호가 무효 레벨일 때의 액세스 사이클 시간의 사양은, 통상 동작 모드의 액세스 사이클 시간과 동일하게 설정되며, 상기 리프레시 마스크 신호가 유효 레벨일 때의 액세스 사이클 시간의 사양은 리프레시 동작이 실행되지 않는 시간만큼, 통상 동작 모드의 액세스 사이클 시간보다 짧게 설정되는 것을 특징으로 하는 반도체 메모리의 동작 방법.
이상, 본 발명에 대해서 상세히 설명하였지만, 전술한 실시형태 및 그 변형예는 발명의 일례에 지나지 않고, 본 발명은 이것에 한정되는 것은 아니다. 본 발 명을 일탈하지 않는 범위에서 변형 가능한 것은 분명하다.
본 발명은, DRAM의 메모리셀을 갖고, SRAM의 인터페이스를 갖는 반도체 메모리에 적용 가능하다.
도 1은 본 발명의 제1 실시형태를 도시한 블록도.
도 2는 도 1에 도시한 액세스 제어 회로의 상세한 내용을 도시한 블록도.
도 3은 도 1에 도시한 리프레시 제어 회로의 상세한 내용을 도시한 블록도.
도 4는 도 1에 도시한 로우 어드레스 제어 회로의 상세한 내용을 도시한 블록도.
도 5는 제1 실시형태의 반도체 메모리의 동작 개요를 나타낸 설명도.
도 6은 제1 실시형태의 테스트 환경을 도시한 블록도.
도 7은 제1 실시형태에 있어서의 통상 동작 모드에서의 메모리 동작을 도시한 타이밍도.
도 8은 제1 실시형태에 있어서의 테스트 모드에서의 메모리 동작의 일례를 도시한 타이밍도.
도 9는 제1 실시형태에 있어서의 테스트 모드에서의 메모리 동작의 다른 예를 도시한 타이밍도.
도 10은 본 발명 전의 테스트 모드에서의 동작의 일례를 도시한 타이밍도.
도 11은 본 발명의 제2 실시형태를 나타낸 블록도.
도 12는 도 11에 도시한 액세스 제어 회로의 상세한 내용을 도시한 블록도.
도 13은 제2 실시형태에 있어서의 테스트 모드에서의 메모리 동작의 일례를 도시한 타이밍도.
도 14는 제2 실시형태에 있어서의 테스트 모드에서의 메모리 동작의 다른 예 를 도시한 타이밍도.
도 15는 제2 실시형태의 테스트 환경을 도시한 블록도.
도 16은 테스트 모드 중에 데이터 마스크 단자를 리프레시 마스크 신호를 수신하는 전용 단자로서 기능시키는 예를 도시 블록도.
<도면의 부호에 대한 부호의 설명>
10 : 액세스 제어 회로
12 : 리프레시 제어 회로
14 : 모드 레지스터
16 : 로우 어드레스 제어 회로
18 : 칼럼 어드레스 제어 회로
20 : 데이터 제어 회로
22 : 메모리 코어
RMSKZ : 리프레시 마스크 신호
RREQ0Z : 내부 리프레시 요구 신호

Claims (10)

  1. 다이나믹 메모리셀을 갖는 메모리셀 어레이와,
    외부로부터 공급되는 액세스 커맨드에 응답하여 상기 메모리셀에 액세스하는 액세스 제어 회로와,
    상기 액세스 커맨드와 함께 공급되는 리프레시 마스크 신호를 수신하는 리프레시 마스크 단자와,
    테스트 모드 중에, 상기 리프레시 마스크 신호가 무효 레벨일 때에, 상기 메모리셀의 리프레시 동작을 실행하기 위해 상기 액세스 커맨드인 기록 커맨드 또는 독출 커맨드 중 어느 하나에 동기하여 테스트 리프레시 요구 신호를 생성하고, 상기 리프레시 마스크 신호가 유효 레벨일 때에 테스트 리프레시 요구 신호의 생성을 금지하는 리프레시 제어 회로를 포함하며,
    상기 리프레시 제어 회로는, 상기 액세스 커맨드인 기록 커맨드 또는 독출 커맨드 중 다른 하나의 공급에 동기하여 상기 리프레시 마스크 신호를 유효 레벨로 설정하는 것을 특징으로 하는 반도체 메모리.
  2. 제1항에 있어서, 상기 리프레시 마스크 단자는 상기 리프레시 마스크 신호만을 수신하는 전용 단자인 것을 특징으로 하는 반도체 메모리.
  3. 제1항에 있어서,
    데이터 신호가 입력 또는 출력되는 데이터 단자와,
    상기 데이터 단자에 입력 또는 출력되는 데이터 신호를 마스크하는 데이터 마스크 신호를 수신하는 데이터 마스크 단자
    를 더 포함하고,
    상기 데이터 마스크 단자는 상기 테스트 모드 중에, 상기 액세스 커맨드의 접수시에 상기 리프레시 마스크 신호를 수신하는 상기 리프레시 마스크 단자로서 기능하며,
    상기 리프레시 제어 회로는 상기 마스크 단자에 공급되는 상기 리프레시 마스크 신호에 따라 동작하는 것을 특징으로 하는 반도체 메모리.
  4. 제3항에 있어서, 상기 데이터 마스크 단자에 공급되는 상기 리프레시 마스크 신호의 유효 레벨 기간은, 상기 데이터 단자에 입력 또는 출력되는 상기 데이터 신호의 전달 기간과 중복되지 않는 기간으로 설정되는 것을 특징으로 하는 반도체 메모리.
  5. 제3항에 있어서, 상기 리프레시 제어 회로는,
    상기 액세스 커맨드에 응답하여 펄스 신호를 상기 테스트 리프레시 요구 신호로서 생성하는 펄스 생성 회로와,
    상기 리프레시 마스크 신호가 유효 레벨일 때 상기 펄스 신호의 접수를 금지하는 마스크 회로를 포함하는 것을 특징으로 하는 반도체 메모리.
  6. 제3항에 있어서,
    상기 데이터 단자에 데이터 신호를 입력 또는 출력하고, 상기 데이터 마스크 신호에 따라 데이터 신호를 마스크하는 데이터 제어 회로
    를 더 포함하며,
    상기 데이터 제어 회로는 상기 테스트 모드 중에, 상기 데이터 마스크 신호에 의한 데이터 신호의 마스크를 금지하는 것을 특징으로 하는 반도체 메모리.
  7. 제1항에 있어서, 상기 액세스 커맨드의 최소 공급 간격인 액세스 사이클 시간의 사양은, 통상 동작 모드 중, 1회의 독출 동작 또는 1회의 기록 동작에 추가하여 1회의 리프레시 동작을 실행할 수 있는 시간으로 설정되고,
    테스트 모드 중에, 상기 리프레시 마스크 신호가 무효 레벨일 때의 액세스 사이클 시간의 사양은 통상 동작 모드의 액세스 사이클 시간과 동일하게 설정되며, 상기 리프레시 마스크 신호가 유효 레벨일 때의 액세스 사이클 시간의 사양은 리프레시 동작이 실행되지 않는 시간만큼, 통상 동작 모드의 액세스 사이클 시간보다 짧게 설정되는 것을 특징으로 하는 반도체 메모리.
  8. 다이나믹 메모리셀을 갖는 메모리셀 어레이를 갖고, 외부로부터 공급되는 액세스 커맨드에 응답하여 상기 메모리셀에 액세스하는 반도체 메모리의 동작 방법에 있어서,
    테스트 모드 중에, 상기 액세스 커맨드와 함께 공급되는 리프레시 마스크 신호를 리프레시 마스크 단자에서 수신하는 단계와,
    상기 리프레시 마스크 신호가 무효 레벨일 때에, 상기 메모리셀의 리프레시 동작을 실행하기 위해 상기 액세스 커맨드인 기록 커맨드 또는 독출 커맨드 중 어느 하나에 동기하여 테스트 리프레시 요구 신호를 생성하는 단계와,
    상기 액세스 커맨드인 기록 커맨드 또는 독출 커맨드 중 다른 하나의 공급에 동기하여 상기 리프레시 마스크 신호를 유효 레벨로 설정하는 단계와,
    상기 리프레시 마스크 신호가 유효 레벨일 때에 테스트 리프레시 요구 신호의 생성을 금지하는 단계
    를 포함하는 것을 특징으로 하는 반도체 메모리의 동작 방법.
  9. 제8항에 있어서, 데이터 단자에 입력 또는 출력되는 데이터 신호를 마스크하는 데이터 마스크 신호를 수신하는 데이터 마스크 단자를, 상기 테스트 모드 중, 상기 액세스 커맨드의 접수시에 상기 리프레시 마스크 신호를 수신하는 상기 리프레시 마스크 단자로서 기능시키는 것을 특징으로 하는 반도체 메모리의 동작 방법.
  10. 제9항에 있어서, 상기 데이터 마스크 단자에 공급되는 상기 리프레시 마스크 신호의 유효 레벨 기간은, 상기 데이터 단자에 입력 또는 출력되는 상기 데이터 신호의 전달 기간과 중복되지 않는 기간으로 설정되는 것을 특징으로 하는 반도체 메모리의 동작 방법.
KR1020070136461A 2006-12-27 2007-12-24 반도체 메모리 및 반도체 메모리의 동작 방법 KR100909408B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006352454A JP2008165865A (ja) 2006-12-27 2006-12-27 半導体メモリおよび半導体メモリの動作方法
JPJP-P-2006-00352454 2006-12-27

Publications (2)

Publication Number Publication Date
KR20080063108A KR20080063108A (ko) 2008-07-03
KR100909408B1 true KR100909408B1 (ko) 2009-07-24

Family

ID=39284284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136461A KR100909408B1 (ko) 2006-12-27 2007-12-24 반도체 메모리 및 반도체 메모리의 동작 방법

Country Status (4)

Country Link
US (1) US7649796B2 (ko)
EP (1) EP1939887B1 (ko)
JP (1) JP2008165865A (ko)
KR (1) KR100909408B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096309A (ja) * 2009-10-29 2011-05-12 Elpida Memory Inc 半導体装置
US20110320699A1 (en) 2010-06-24 2011-12-29 International Business Machines Corporation System Refresh in Cache Memory
US8291157B2 (en) 2010-06-24 2012-10-16 International Business Machines Corporation Concurrent refresh in cache memory
US9213491B2 (en) * 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
KR102398541B1 (ko) * 2015-09-17 2022-05-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20180058478A (ko) * 2016-11-24 2018-06-01 에스케이하이닉스 주식회사 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 리드 및 라이트 동작 방법
US11449250B2 (en) 2019-10-14 2022-09-20 Micron Technology, Inc. Managing a mode to access a memory component or a logic component for machine learning computation in a memory sub-system
KR20210101693A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 스토리지를 포함하는 전자 장치 및 이를 이용한 스토리지로 파일 시스템의 디스카드 커맨드 전달 방법
US11443782B2 (en) * 2020-06-01 2022-09-13 SK Hynix Inc. Electronic device to perform read operation and mode register read operation
CN116543806B (zh) * 2023-06-13 2023-11-21 长鑫存储技术有限公司 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法
CN117352027B (zh) * 2023-12-04 2024-02-06 长鑫闵科存储技术(上海)有限公司 控制电路、存储器和存储段控制电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1235228A1 (en) * 1999-12-03 2002-08-28 NEC Corporation Semiconductor storage and method for testing the same
US20040199717A1 (en) 2002-10-31 2004-10-07 Fujitsu Limited Semiconductor memory
EP1542237A1 (en) 2002-09-20 2005-06-15 Fujitsu Limited Semiconductor memory
US20060023547A1 (en) * 2002-06-25 2006-02-02 Fujitsu Limited Semiconductor memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119780A (ja) * 1992-10-05 1994-04-28 Nec Ic Microcomput Syst Ltd 半導体メモリ
JPH1196755A (ja) * 1997-09-25 1999-04-09 Mitsubishi Electric Corp Ｄｒａｍ搭載の集積回路
KR100319886B1 (ko) * 1999-05-04 2002-01-10 윤종용 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
KR100465597B1 (ko) * 2001-12-07 2005-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬장치 및 그것의 리프레쉬방법
JP4022392B2 (ja) * 2001-12-11 2007-12-19 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置およびそのテスト方法並びにテスト回路
JP2003317468A (ja) * 2002-04-15 2003-11-07 Mitsubishi Electric Corp 半導体記憶装置
JP2005092978A (ja) 2003-09-17 2005-04-07 Renesas Technology Corp 半導体記憶装置
JP4768221B2 (ja) * 2003-11-07 2011-09-07 富士通セミコンダクター株式会社 メモリ装置
US7433996B2 (en) * 2004-07-01 2008-10-07 Memocom Corp. System and method for refreshing random access memory cells
JP4275033B2 (ja) 2004-08-23 2009-06-10 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置とテスト回路及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1235228A1 (en) * 1999-12-03 2002-08-28 NEC Corporation Semiconductor storage and method for testing the same
US20060023547A1 (en) * 2002-06-25 2006-02-02 Fujitsu Limited Semiconductor memory
EP1542237A1 (en) 2002-09-20 2005-06-15 Fujitsu Limited Semiconductor memory
US20040199717A1 (en) 2002-10-31 2004-10-07 Fujitsu Limited Semiconductor memory

Also Published As

Publication number Publication date
US20080159041A1 (en) 2008-07-03
JP2008165865A (ja) 2008-07-17
KR20080063108A (ko) 2008-07-03
EP1939887A1 (en) 2008-07-02
US7649796B2 (en) 2010-01-19
EP1939887B1 (en) 2013-04-24

Similar Documents

Publication Publication Date Title
KR100909408B1 (ko) 반도체 메모리 및 반도체 메모리의 동작 방법
JP5063041B2 (ja) 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ
US7778099B2 (en) Semiconductor memory, memory system, and memory access control method
US7064998B2 (en) Semiconductor memory
JP5131348B2 (ja) 半導体メモリ、システム、半導体メモリの動作方法および半導体メモリの製造方法
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
US7652943B2 (en) Semiconductor memory device, test circuit and test method
KR100957065B1 (ko) 반도체 메모리, 반도체 메모리의 테스트 방법 및 시스템
US20120163106A1 (en) Refresh control circuit and method for semiconductor memory device
US7114025B2 (en) Semiconductor memory having test function for refresh operation
JP4808070B2 (ja) 半導体メモリおよび半導体メモリの動作方法
US20060209610A1 (en) Semiconductor memory and method for analyzing failure of semiconductor memory
WO2002019339A1 (fr) Dispositif de memoire a semiconducteurs, son procede de verification et circuit de verification
KR100405582B1 (ko) 동기형 반도체 기억 장치
KR100909411B1 (ko) 반도체 기억 장치
US6721224B2 (en) Memory refresh methods and circuits
US7755957B2 (en) Semiconductor memory, method of controlling the semiconductor memory, and memory system
US20040158671A1 (en) Semiconductor storage device
JP2011044211A (ja) 半導体メモリおよび半導体メモリの動作方法
JP2010225195A (ja) 半導体記憶装置及びそのテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 11