KR100905568B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 솔더레지스트 재료 중 레이저의 흡수가 잘 되지 않아 레이저 어블레이션에 대한 저항력이 높은 성분이 내층 회로부 가까이에 분포되도록 함으로써 내층 회로 주변부의 과가공을 방지할 수 있다.

인쇄회로기판, 솔더레지스트, 레이저, 어블레이션, 패드부, NSMD

Description

인쇄회로기판 및 그 제조방법 {Printed circuit board and method of manufacturing the same}

도 1a 내지 도 1d는 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 나타낸 단면도이다.

도 2a 내지 도 2d는 종래기술의 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 나타낸 단면도이다.

도 3a 내지 도 3d는 종래기술의 또 다른 실시형태에 따른 인쇄회로기판의 제조공정흐름을 나타낸 단면도이다.

※ 도면의 주요 부분에 대한 부호의 설명 ※

100 : 인쇄회로기판 101 : 수지 절연층

102 : 패드부 103 : 1차 솔더레지스트층

103a : 필러 104 : 2차 솔더레지스트층

105 : 개방부

10 : 인쇄회로기판 11 : 수지 절연층

12 : 패드부 13 : 솔더레지스트층

15 : 아트웍 필름 16 : 개방부

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 레이저 어블레이션을 이용한 비한정(NSMD: Non Solder Mask Defined) 형태의 솔더레지스트 개방부 구현시 레이저 어블레이션 가공에 의해 내층 회로 주변이 과가공되는 현상을 방지할 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.

반도체 칩(chip)의 발달에 따라 전자 제품들이 소형화, 고밀도화, 패키지화되는 속도가 점점 빨라지고 있는 추세이다. 이런 추세에 따라 인쇄회로기판 역시 고밀도화와 미세화가 요구되고 있다. 고밀도화된 반도체 칩을 실장하기 위해서는 반도체 칩과 인쇄회로기판을 연결시켜 주는 접속 패드부의 미세화와 함께 고정밀도의 정렬정합성 등이 요구된다.

이와 관련하여, 도 2a 내지 도 2d에 종래 노광 방식에 의해 솔더레지스트 개방부를 형성하는 방법을 개략적으로 나타내었는 바, 이하 이를 참조하여 구체적으로 설명한다.

우선, 통상의 회로형성 공정 및 빌드업 공정에 따라 제조된, 수지 절연층(11) 상에 반도체 실장 및 외부 부품과의 접속을 위한 패드부(12)를 포함하는 회로 패턴을 갖는 인쇄회로기판(10)을 준비한다(도 2a 참조). 도시되지는 않았으나, 인쇄회로기판(10) 내층에 형성된 회로 패턴은 비아홀을 통하여 외층의 회로 패턴과 전기적으로 연결되어 있다. 이어서, 상기 기판(10) 상에 통상의 감광성 솔더레지스트를 도포한 후 UV 경화시켜 솔더레지스트층(13)을 형성한다(도 2b 참조). 다음, 상기 솔더레지스트층(13) 상에 형성하고자 하는 패턴 형상에 따라 디자인된 아트웍 필름(15)을 이용하여(도 2c 참조) 통상의 노광 및 현상 공정을 통해서 패드부(12) 위에 NSMD형 솔더레지스트 개방부(16)를 형성한다(도 2d 참조).

그러나, 상술한 노광 방식은 기판의 스케일(기판제작 과정 중 기판이 늘어나거나 줄어드는 현상) 변화에 민감하지 못하여 솔더레지스트 개방부 형성시 내층회로와의 위치정밀도가 떨어지며, 작은 솔더레지스트 개방부(<80㎛) 형성에 한계가 있다.

이에 따라, 도 3a 내지 도 3d에 나타낸 바와 같이, 레이저 어블레이션(laser ablation)을 이용하여 솔더레지스트 개방부(16)를 형성함으로써 스케일 변화에 따른 위치정밀도 문제와 소경의 솔더레지스트 개방부 형성 문제를 해결하고 있다. 하지만, 솔더레지스트 개방부의 형태 중 반도체 패키지용 기판에서 주로 사용하는 NSMD 형태의 솔더레지스트 개방부를 레이저 어블레이션으로 구현하면 레이저에 의한 과가공에 의해 패드부(12) 주변의 수지 절연층(11)이 손상을 받게 된다(도 3d 참조). 따라서, 레이저 어블레이션을 통한 NSMD형 솔더레지스트 개방부 구현시 내층 회로 주변의 절연층이 과가공되는 현상을 줄이거나 없애는 기술이 요구되고 있다.

이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 솔더레지스트 재료 중 레이저 어블레이션에 대한 가공성이 낮은 성분이 패드부 가까이에 분포되도록 솔더레지스트층을 형성함으로써 내층 회로 주변부의 과가공을 방지할 수 있는 방법을 발견하였고, 본 발명은 이에 기초하여 완성되었다.

본 발명의 일 측면은 레이저 어블레이션을 이용한 NSMD형 솔더레지스트 개방부의 형성시 내층 절연층의 손상 및 외관 품질 불량 발생 없이 인쇄회로기판을 제조하는 방법 및 이로부터 제작된 인쇄회로기판을 제공하는 것이다.

본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법은:

(a) 반도체 실장 및 외부 부품과의 접속을 위한 패드부를 포함하는, 회로 패턴이 형성된 인쇄회로기판을 준비하는 단계;

(b) 상기 패드부의 양측에 상기 패드부와 동일한 높이로 1차 솔더레지스트층을 형성하는 단계;

(c) 상기 1차 솔더레지스트층이 형성된 인쇄회로기판 상에 2차 솔더레지스트층을 형성하는 단계; 및

(d) 상기 패드부와 상기 2차 솔더레지스트층이 개방부에 의해 서로 이격되어 패드부가 노출되도록 상기 2차 솔더레지스트층을 레이저 어블레이션을 통해서 제거하여 비한정(NSMD: Non Solder Mask Defined)형 패드부를 형성하는 단계;

를 포함하며,

상기 1차 솔더레지스트층은 상기 2차 솔더레지스트층에 비하여 레이저 흡수율이 낮아 상기 2차 솔더레지스트층은 제거되는 반면, 상기 1차 솔더레지스트층은 제거되지 않는 레이저 어블레이션 공정 조건이 존재하는 것을 특징으로 한다.

상기 제조방법에서, 상기 1차 솔더레지스트층은 바람직하게는 상기 2차 솔더레지스트층과 동일한 성분의 솔더레지스트에 유리섬유가 함침되어 이루어지거나, 또는 상기 솔더레지스트에 비하여 낮은 레이저 흡수율을 갖는 필러가 함침되어 이루어질 수 있다.

상기 필러는 Si, Ca, Al, Mg, B, Ba 및 이들의 조합으로 이루어진 군으로부터 선택된 화합물의 산화물 또는 이들의 혼합물인 것이 바람직하다.

상기 유리섬유 또는 필러는 상기 1차 솔더레지스트층 중 5∼95중량%의 양으로 함유되는 것이 바람직하다.

상기 유리섬유 또는 필러는 또한 상기 1차 솔더레지스트층의 단면을 기준으로 대칭적 또는 비대칭적으로 분포되어 함침될 수 있다.

상기 유리섬유 또는 필러의 크기는 1∼5㎛인 것이 바람직하다.

본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판은:

반도체 실장 및 외부 부품과의 접속을 위한 패드부를 포함하는, 회로 패턴이 형성된 인쇄회로기판;

상기 패드부의 양측에 상기 패드부와 동일한 높이로 형성된 1차 솔더레지스트층; 및

상기 1차 솔더레지스트층이 형성된 인쇄회로기판 상에 형성되며, 레이저 어블레이션을 통해서 형성된, 상기 패드부를 비한정형으로 노출시키는 개방부를 갖는 2차 솔더레지스트층;

을 포함하며,

상기 1차 솔더레지스트층은 상기 2차 솔더레지스트층에 비하여 레이저 흡수율이 낮아 상기 2차 솔더레지스트층이 제거되는 레이저 어블레이션 공정 조건에서 상기 1차 솔더레지스트층은 제거되지 않는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.

도 1a 내지 도 1d에 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 나타내었는 바, 이하 이를 참고하여 설명한다.

우선, 통상의 회로형성 공정 및 빌드업 공정에 따라 내층, 및 반도체 실장을 위한 와이어본딩 패드 및 외부 부품과의 결합을 위한 솔더링 패드와 같은 패드부(102)를 포함하는, 일정한 외층 회로 패턴이 수지 절연층(101) 상에 형성된 인쇄회로기판(100)을 준비한다(도 1a 참조).

도시되지는 않았으나, 인쇄회로기판(100) 내층에 형성된 회로 패턴은 비아홀을 통하여 외층의 회로 패턴과 전기적으로 연결되어 있다. 본 도면에서는 내층에 대한 상세 구조를 생략하여 나타내었으며, 인쇄회로기판의 단면에 대한 구조만을 개략적으로 나타내었으나, 양면 모두에 본 발명에 따른 공정이 수행될 수 있음은 물론이다. 또한, 적용 목적에 따라 회로층 수를 달리할 수 있음은 자명하며, 각 층에 사용되는 절연 수지 및 회로용 금속은 특별히 한정되지 않고 당업계에서 통상적으로 사용되는 것이라면 무엇이든 사용가능하다. 예를 들어, 상기 절연 수지로는 에폭시 글래스 또는 BT 수지 등을 사용할 수 있으며, 회로용 금속으로는 통상적으로 구리가 사용된다.

이어서, 상기 패드부(102)의 양측에 레이저 어블레이션 가공성이 상대적으로 낮은 솔더레지스트 재료를 도포하여 패드부(102)와 실질적으로 동일한 높이로 1차 솔더레지스트층(103)을 형성한다(도 1b 참조). 본원발명에서 사용되는 표현 '레이저 어블레이션 가공성이 낮은' 또는 '낮은 레이저 어블레이션 가공성' 은 레이저 어블레이션에 의한 솔더레지스트층의 제거 시 솔더레지스트층을 구성하는 솔더레지스트 재료의 레이저 흡수율이 상대적으로 낮아 동일한 레이저 어블레이션 공정 조건하에서 제거되는 솔더레지스트층의 양이 상대적으로 적다는 것을 의미한다. 이에 따라, 서로 다른 레이저 어블레이션 가공성을 갖는 솔더레지스트 재료로 구성된 솔더레지스트층에 단위 시간 당 동일한 에너지의 레이저 빔을 동시에 가했을 때, 구성된 솔더레지스트 재료에 따라 솔더레지스트층의 제거량을 차별화시킬 수 있으며, 이는 곧 레이저 어블레이션 가공성이 보다 높은 솔더레지스트 재료로 구성된 솔더레지스트층은 제거되는 반면, 레이저 어블레이션 가공성이 보다 낮은 솔더레지스트 재료로 구성된 솔더레지스트층은 상대적으로 제거되지 않는 레이저 어블레이션 공정 조건이 존재함으로써 특정 레이저 어블레이션 공정 조건하에서는 목적하는 솔더레지스트층만을 선별적으로 제거할 수 있다는 것을 의미한다.

본 도면에서는 설명의 간략화를 위하여 솔더레지스트 개방부를 통해서 노출될 패드부만을 예를 들어 도시하였으나, 이외에 레이저 어블레이션 가공에 의해 노출시킬 필요가 없는 일반적인 회로 패턴이 존재함은 자명하다. 이러한 비노출 회로 패턴은 노출될 패드부(102)와 함께 그 측면에 1차 솔더레지스트층(103)이 동시에 또는 개별적인 공정을 통해서 형성되거나 또는 노출시킬 필요가 없는 회로 패턴을 제외하고 패드부(102)의 측면에만 선택적으로 1차 솔더레지스트층(103)이 형성될 수 있다.

이때, 상기 1차 솔더레지스트층(103)은 후술되는 2차 솔더레지스트층(104)에 비하여 상대적으로 낮은 레이저 어블레이션 가공성을 갖도록 1차 솔더레지스트층(103)을 구성하는 솔더레지스트 재료를 선별한다. 바람직하게는, 상기 1차 솔더레지스트층(103)에 사용되는 솔더레지스트 재료로는 통상 당업계에서 일반적으로 사용되는 솔더레지스트 잉크에 유리섬유(103a) 또는 상기 솔더레지스트 잉크만으로 된 솔더레지스트층에 비하여 상대적으로 낮은 레이저 어블레이션 가공성을 나타내는 각종 필러(103a)를 혼합하여 사용함으로써 기존 솔더레지스트 잉크를 도포하여 형성한 솔더레지스트층에 비하여 낮은 레이저 어블레이션 가공성을 나타내도록 할 수 있다. 상기 필러로는 통상의 솔더레지스트 잉크로부터 형성된 솔더레지스트층에 비하여 낮은 레이저 어블레이션 가공성을 부여할 수 있는 것이라면 특별히 한정되지 않고 모두 사용가능하나, 바람직하게는 Si, Ca, Al, Mg, B, Ba 및 이들의 조합으로 이루어진 군으로부터 선택된 화합물의 산화물을 단독 또는 둘 이상 혼합하여 사용하는 것이 좋다.

상기 1차 솔더레지스트층(103) 중 함유되는 유리섬유 또는 필러(103a)의 함량은 적용 제품, 사용되는 절연 수지, 레이저의 종류 등에 따라 적절히 조절 가능하나, 바람직하게는 5∼95중량%의 양으로 함유될 수 있다. 상기 유리섬유 또는 필러(103a)는 또한 소정의 목적에 따라 상기 1차 솔더레지스트층(103)의 단면을 기준으로 대칭적 또는 비대칭적으로 분포시켜 함침시킬 수 있음은 물론이다. 또한, 상기 유리섬유 또는 필러의 크기는 특별히 한정되지 않으나, 작업의 용이성 및 경제성 대비 효율적인 측면에서 1∼5㎛인 것이 바람직하다.

다음, 상기 1차 솔더레지스트층(103)이 형성된 인쇄회로기판(100) 상에 솔더레지스트를 도포하여 2차 솔더레지스트층(104)을 형성한다(도 1c 참조).

상기 2차 솔더레지스트층(104)에 사용되는 솔더레지스트 재료는 상기 1차 솔더레지스트층(103)에 비하여 상대적으로 높은 레이저 어블레이션 가공성을 제공할 수 있는 것이라면 통상 당업계에서 사용되는 솔더레지스트 잉크 등의 모든 재료를 특별한 제한없이 사용 가능하다. 예를 들어, 상기 1차 솔더레지스트층(103)을 구성하는 솔더레지스트로서 통상의 솔더레지스트 잉크와 레이저 어블레이션 가공성을 낮추기 위해 함유되는 성분을 함께 사용한다면, 상기 2차 솔더레지스트층(104)에 사용되는 솔더레지스트 재료는 가공성을 낮추기 위한 성분을 제외하고 상기 1차 솔더레지스트층(103)에 사용된 성분과 동일한 솔더레지스트 잉크를 사용하여도 무방하다.

마지막으로, 상기 패드부(102)와 상기 2차 솔더레지스트층(104)이 개방부(105)에 의해 서로 이격되어 패드부(102)가 노출되도록 상기 2차 솔더레지스트 층(104)의 소정 부위를 레이저 어블레이션을 통해서 제거하여 NSMD형 패드부(102)를 형성한다(도 1d 참조).

이때 사용되는 레이저의 종류 및 가공 조건은 당업계에서 사용되는 것이라면 특별히 한정되지 않으며, 실제 사용되는 솔더레지스트의 종류 및 절연 수지의 종류에 따라 적절하게 선택될 수 있다.

이외에도, 필요에 따라 레이저 어블레이션 가공 후 잔재하는 솔더레지스트 잔사를 제거하기 위한 통상의 디스미어 공정 등을 선택적으로 더욱 수행할 수 있다.

전술한 바와 같이, 기존의 레이저 어블레이션을 이용한 솔더레지스트 개방부 형성방법은 내층회로 주변부에 과가공을 발생시켜 내층 절연층을 손상시키고 외관 품질을 저하시키는 등의 문제점이 있었으나, 본 발명에서는 솔더레지스트 재료 중 레이저의 흡수가 잘 되지 않아 레이저 어블레이션에 대한 저항력이 높은 성분이 내층 회로부 가까이에 분포되도록 솔더레지스트층을 구성함으로써 내층 회로 주변부의 과가공을 방지하여 제품의 신뢰성을 높일 수 있다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

전술한 바와 같이, 본 발명에 따르면, 패드부 양측의 솔더레지스트층을 레이저 어블레이션 가공성이 낮은 솔더레지스트 재료로 형성함으로써 레이저 어블레이션을 이용한 NSMD 형태의 솔더레지스트 개방부 구현시 레이저로 인해 원치 않는 내층 수지 절연층까지 과가공되는 현상을 방지할 수 있다.

또한, 특별히 추가되는 고비용의 공정이 없어 제조원가를 절감할 수 있는 이점이 있다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (12)

1. (a) 반도체 실장 및 외부 부품과의 접속을 위한 패드부를 포함하는, 회로 패턴이 형성된 인쇄회로기판을 준비하는 단계;

   (b) 상기 패드부의 양측에 상기 패드부와 동일한 높이로 1차 솔더레지스트층을 형성하는 단계;

   (c) 상기 1차 솔더레지스트층이 형성된 인쇄회로기판 상에 2차 솔더레지스트층을 형성하는 단계; 및

   (d) 상기 패드부와 상기 2차 솔더레지스트층이 개방부에 의해 서로 이격되어 패드부가 노출되도록 상기 2차 솔더레지스트층을 레이저 어블레이션을 통해서 제거하여 비한정(NSMD: Non Solder Mask Defined)형 패드부를 형성하는 단계;

   를 포함하며,

   상기 1차 솔더레지스트층은 상기 2차 솔더레지스트층에 비하여 레이저 흡수율이 낮은 것을 특징으로 하는 인쇄회로기판의 제조방법.
2. 제1항에 있어서, 상기 1차 솔더레지스트층은 상기 2차 솔더레지스트층과 동일한 성분의 솔더레지스트에 유리섬유가 함침되어 이루어지거나, 또는 상기 솔더레지스트에 비하여 낮은 레이저 흡수율을 갖는 필러가 함침되어 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
3. 제2항에 있어서, 상기 필러는 Si, Ca, Al, Mg, B, Ba 및 이들의 조합으로 이루어진 군으로부터 선택된 화합물의 산화물 또는 이들의 혼합물인 것을 특징으로 하는 인쇄회로기판의 제조방법.
4. 제2항에 있어서, 상기 유리섬유 또는 필러는 상기 1차 솔더레지스트층 중 5∼95중량%의 양으로 함유되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
5. 제2항에 있어서, 상기 유리섬유 또는 필러는 상기 1차 솔더레지스트층의 단면을 기준으로 대칭적 또는 비대칭적으로 분포되어 함침되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
6. 제2항에 있어서, 상기 유리섬유 또는 필러의 크기는 1∼5㎛인 것을 특징으로 하는 인쇄회로기판의 제조방법.
7. 반도체 실장 및 외부 부품과의 접속을 위한 패드부를 포함하는, 회로 패턴이 형성된 인쇄회로기판;

   상기 패드부의 양측에 상기 패드부와 동일한 높이로 형성된 1차 솔더레지스트층; 및

   상기 1차 솔더레지스트층이 형성된 인쇄회로기판 상에 형성되며, 레이저 어블레이션을 통해서 형성된, 상기 패드부를 비한정형으로 노출시키는 개방부를 갖는 2차 솔더레지스트층;

   을 포함하며,

   상기 1차 솔더레지스트층은 상기 2차 솔더레지스트층에 비하여 레이저 흡수율이 낮은 것을 특징으로 하는 인쇄회로기판.
8. 제7항에 있어서, 상기 1차 솔더레지스트층은 상기 2차 솔더레지스트층과 동일한 성분의 솔더레지스트에 유리섬유 또는 상기 솔더레지스트에 비하여 낮은 레이저 흡수율을 갖는 필러가 함침되어 이루어진 것임을 특징으로 하는 인쇄회로기판.
9. 제8항에 있어서, 상기 필러는 Si, Ca, Al, Mg, B, Ba 및 이들의 조합으로 이루어진 군으로부터 선택된 화합물의 산화물 또는 이들의 혼합물인 것을 특징으로 하는 인쇄회로기판.
10. 제8항에 있어서, 상기 유리섬유 또는 필러의 함침량은 상기 1차 솔더레지스트층 중 5∼95중량%인 것을 특징으로 하는 인쇄회로기판.
11. 제8항에 있어서, 상기 유리섬유 또는 필러는 상기 1차 솔더레지스트층의 단면을 기준으로 대칭적 또는 비대칭적으로 분포되어 함침된 것임을 특징으로 하는 인쇄회로기판.
12. 제8항에 있어서, 상기 유리섬유 또는 필러의 크기는 1∼5㎛인 것을 특징으로 하는 인쇄회로기판.

Images