KR100898404B1 - 웨이퍼 레벨 패키지의 써멀캡 및 그 제조방법 - Google Patents

웨이퍼 레벨 패키지의 써멀캡 및 그 제조방법 Download PDF

Info

Publication number
KR100898404B1
KR100898404B1 KR1020070123632A KR20070123632A KR100898404B1 KR 100898404 B1 KR100898404 B1 KR 100898404B1 KR 1020070123632 A KR1020070123632 A KR 1020070123632A KR 20070123632 A KR20070123632 A KR 20070123632A KR 100898404 B1 KR100898404 B1 KR 100898404B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
main body
dissipation main
manufacturing
wafer level
Prior art date
Application number
KR1020070123632A
Other languages
English (en)
Inventor
명윤경
Original Assignee
주식회사 휘닉스아이씨피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 휘닉스아이씨피 filed Critical 주식회사 휘닉스아이씨피
Priority to KR1020070123632A priority Critical patent/KR100898404B1/ko
Priority to PCT/KR2008/000797 priority patent/WO2009069853A1/en
Application granted granted Critical
Publication of KR100898404B1 publication Critical patent/KR100898404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 방열본체부를 방열특성이 우수한 금속판을 코일상태에서 프레싱 가공하고 이를 인서트하여 측벽을 수지재로 사출성형하는 이원화로 구성을 정확하게 구축, 패키지 특성상 취약함을 개선시킴과 아울러 미관상 미려함과 방열특성이 우수한 금속을 채용하여 고집적화, 고속화에 기인된 방열문제의 개선에도 효율성을 지니며 제조상 대량생산이 용이하여 웨이퍼 레벨 패키지의 양산을 뒷받침하고 제조원가절감 웨이퍼 패키징공정에 적용되는 조립자동화를 용이하게 하는 웨이퍼 레벨 패키지용 써멀캡 및 그 제조방법에 관한 것이다.
이를 실현하기 위한 본 발명은 웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package) 상면에 접하여 방열을 수행하는 방열본체부, 상기 방열본체부의 둘레를 에워싸는 측벽으로 형성되는 사각덮개 형태의 웨이퍼 레벨 패키지용 써멀캡 제조방법에 있어서, 금속판 코일을 프레싱 가공으로 복수의 방열본체부가 브릿지를 통하여 설정간격으로 연속배열 형성되는 방열본체부 배열코일을 형성하는 방열본체부 배열코일 프레싱 가공단계; 및 상기 방열본체부 배열코일을 금형에 인서트하고 방열본체부의 둘레에 측벽을 수지재로 사출성형하는 측벽 사출성형단계:를 포함하여 제조됨을 특징으로 한다.

Description

웨이퍼 레벨 패키지의 써멀캡 및 그 제조방법{A Thermal-Cap for Wafer Level Chip Scale Package and It's Manufacturing method}
본 발명은 방열본체부를 방열특성이 우수한 금속판을 코일상태에서 프레싱 가공하고 이를 인서트하여 측벽을 수지재로 사출성형하는 이원화로 구성을 정확하게 구축, 패키지 특성상 취약함을 개선시킴과 아울러 미관상 미려함과 방열특성이 우수한 금속을 채용하여 고집적화, 고속화에 기인된 방열문제의 개선에도 효율성을 지니며 제조상 대량생산이 용이하여 웨이퍼 레벨 패키지의 양산을 뒷받침하고 제조원가절감 웨이퍼 패키징공정에 적용되는 조립자동화를 용이하게 하는 웨이퍼 레벨 패키지용 써멀캡 및 그 제조방법에 관한 것이다.
메모리모듈이 고집적화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화 및 대량생산하기 위한 다양한 노력들이 시도되고 있다.
웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package) 방식은 Wafer Level에서 Package하는 기법으로 제조상의 이점과 함께 웨이퍼수준에서 장착되기 때문에 방열성능이 우수한 장점이 생긴다.
이와 같은 웨이퍼 레벨 패키지는 두께는 물론 전체 규격이 소형으로 이루어지므로 그 방열수단은 도 1에 도시된 바와 같이, 기존의 메모리모듈 방열수단과는 구성에서 많은 차이가 있는 사각 덮개형태의 써멀캡(Thermal Cap)(100)으로 구성된다.
상기 써멀캡(100)은 조립조건상 웨이퍼 레벨 패키지가 밀접하는 상면(110) 및 측벽(131)(132)의 두께가 다르게 형성되고 웨이퍼 레벨 패키지(2)의 정확한 안착을 위하여 상면(110)과 측벽(131)(132)이 만나는 모서리 및 측벽(131)과 측벽(132)이 만나는 모서리가 정확하게 직각으로 형성되어야 한다.
만일, 상기 직각으로 형성되어야 하는 모서리가 라운드 형성된다면 직각으로 절단형성되는 웨이퍼 레벨 패키지가 밀접될 수가 없으므로 치수규제 및 방열성능에 문제가 있기 때문이다.
따라서, 모서리가 라운드 형성되는 프레스 공법은 써멀캡의 제조에 사용이 불가능한 문제점이 있어 종래에는 절삭공법을 이용하여 낱개로 가공되고 있는 실정이다.
그리하여 양산이 어렵고 제조원가를 상승시킴은 물론 웨이퍼 레벨 패키지의 양산을 뒷받침하지 못하는 치명적인 문제가 있을 뿐만 아니라 웨이퍼 패키징공정에 적용되는 조립자동화 및 대량생산을 어렵게 하고 있다.
본 발명은 상기한 문제점을 해소하기 위하여 안출된 것으로서,
본 발명의 목적은 방열본체부를 방열특성이 우수한 금속판을 코일상태에서 프레싱 가공하고 이를 인서트하여 측벽을 수지재로 사출성형하는 이원화로 구성을 정확하게 구축, 패키지 특성상 취약함을 개선시킴과 아울러 미관상 미려함과 방열특성이 우수한 금속을 채용하여 고집적화, 고속화에 기인된 방열문제의 개선에도 효율성을 지니며 제조상 대량생산이 용이하여 웨이퍼 레벨 패키지의 양산을 뒷받침하고 제조원가절감 웨이퍼 패키징공정에 적용되는 조립자동화를 용이하게 하는 웨이퍼 레벨 패키지용 써멀캡 및 그 제조방법을 제공함에 있다.
상기한 목적을 달성하는 본 발명에 따른 웨이퍼 레벨 패키지용 써멀캡 제조방법은 웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package) 상면에 접하여 방열을 수행하는 방열본체부, 상기 방열본체부의 둘레를 에워싸는 측벽으로 형성되는 사각덮개 형태의 웨이퍼 레벨 패키지용 써멀캡 제조방법에 있어서,
금속판 코일을 프레싱 가공으로 복수의 방열본체부가 브릿지를 통하여 설정간격으로 연속배열 형성되는 방열본체부 배열코일을 형성하는 방열본체부 배열코일 프레싱 가공단계; 및
상기 방열본체부 배열코일을 금형에 인서트하고 방열본체부의 둘레에 측벽을 수지재로 사출성형하는 측벽 사출성형단계:를 포함하여 제조됨을 특징으로 한다.
상기한 목적을 달성하는 본 발명에 따른 웨이퍼 레벨 패키지용 써멀캡은 웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package)의 상면에 접하여 방열을 수행하는 방열본체부, 상기 방열본체부의 둘레를 에워싸는 측벽으로 형성되는 사각덮개 형태의 웨이퍼 레벨 패키지용 써멀캡에 있어서,
상기 제조방법에 의하여 금속판으로 되는 방열본체부의 둘레에 수지재 측벽이 사출성형되어 이루어짐을 특징으로 한다.
상기 구성의 본 발명에 따른 웨이퍼 레벨 패키지용 써멀캡 및 그 제조방법은 방열본체부를 방열특성이 우수한 금속판을 코일상태에서 프레싱 가공하고 이를 인서트하여 측벽을 수지재로 사출성형하는 이원화로 구성을 정확하게 구축, 패키지 특성상 취약함을 개선시킴과 아울러 미관상 미려함과 방열특성이 우수한 금속을 채용하여 고집적화, 고속화에 기인된 방열문제의 개선에도 효율성을 지니며 제조상 대량생산이 용이하여 웨이퍼 레벨 패키지의 양산을 뒷받침하고 제조원가절감 웨이퍼 패키징공정에 적용되는 조립자동화를 용이하게 하는 뛰어난 효과가 있다.
이하, 본 발명의 웨이퍼 레벨 패키지용 써멀캡 및 그 제조방법에 대한 실시예를 첨부도면을 참고하여 보다 상세히 설명한다.
도 2는 본 발명에 따른 일 실시예의 구성을 보이는 흐름도, 도 3은 본 발명에 따른 일 실시예의 방열본체부 배열코일의 사시도, 도 4는 본 발명에 따른 일 실시예의 구성도, 도 5는 본 발명에 따른 일 실시예의 개별 구성도이다.
도 2 내지 도 5에 도시된 바와 같이, 본 발명에 따른 일 실시예의 웨이퍼 레벨 패키지용 써멀캡 제조방법은 웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package)(2) 상면에 접하여 방열을 수행하는 방열본체부(10), 상기 방열본체부의 둘레를 에워싸는 측벽(30)으로 형성되는 사각덮개 형태의 웨이퍼 레벨 패키지용 써멀캡 제조방법에 있어서, 금속판 코일(10a)을 프레싱 가공으로 복수의 방열본체부(10)가 브릿지(15)를 통하여 설정간격으로 연속배열 형성되는 방열본체부 배열코일(10b)을 형성하는 방열본체부 배열코일 프레싱 가공단계(S1) 및 상기 방열본체부 배열코일(10b)을 금형에 인서트하고 방열본체부(10)의 둘레에 측벽(30)을 수지재로 사출성형하는 측벽 사출성형단계(S3)를 포함하여 제조되는 것이다.
여기서, 상기 방열본체부 배열코일 프레싱 가공단계(S1) 이후 방열본체부 배열코일 표면처리단계(S2)가 수행됨이 바람직하다.
상기 방열본체부 배열코일 표면처리 단계(S2)는 전착도장공법을 포함하여 다양한 방법으로 수행할 수 있다.
또한, 상기 방열본체부 배열코일(10b)은 방열본체부(10) 양측으로 연결되는 제1브릿지(15a)와 외곽에 위치되어 상기 제1브릿지(15a) 사이를 연결하며 방열본체부(10)의 배열간격을 유지시키는 제2브릿지(15b)로 형성됨이 바람직하다.
상기 제1브릿지(15a)는 나중에 절단이 용이하도록 방열본체부 연결 선단부를 향하여 점차 좁아지게 형성되거나 절단선이 형성되며, 제2브릿지에는 방열본체부 형성 피치로 통공(17)이 형성됨이 바람직하다.
상기 통공(17)은 후속진행 단계에서 이송 기준점으로 기능하며 웨이퍼 레벨 패키지 조립라인에서 지그 핀에 끼워져 이송 및 자동조립을 가능하게 한다.
또한, 상기 방열본체부 배열코일 프레싱 가공단계(S1)에서 상기 방열본체부(10)는 사각판 가장자리에 측벽(30)과의 결속을 위한 요철결합부(11)가 복수 형성됨이 바람직하다(도 3 내지 도 8 참조).
상기 요철결합부(11)는 부분적으로 측벽(30) 내부로 삽입 결속되도록 요철형성되며 균형을 이루도록 대칭 형성되고, 요철결합부(11)로 인하여 수지재 측벽(30)은 기준선에서 부분적으로 돌출되거나 요입형성된다.
상기 요철결합부(11)는 수지재 측벽(30)이 예를 들면 가로방향은 돌출되고, 세로방향은 요입되도록 형성되어도 무방하다(도 5 참조).
또한, 상기 방열본체부 배열코일 프레싱 가공 단계(S1)에서 상기 방열본체부(10)는 사각판 가장자리에 측벽(30)의 이탈 및 벌어짐 변형을 방지하기 위한 요홈(13)이 복수 형성될 수 있다(도 9 참조).
상기 요홈(13)은 만곡홈으로 형성됨이 바람직하다.
상기 방열본체부 배열코일(10b)은 도 10에 도시된 바와 같이, 방열본체부(10) 열이 복수 형성되어도 무방하다.
또한, 미관을 고려하여 도 11에 도시된 바와 같이, 방열 본체부(10)와 측벽(30)의 결합부가 요철없이 매끈한 직선으로 형성될 수도 있다.
본 발명에 따른 웨이퍼 레벨 패키지용 써멀캡(1)는 웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package)(2)의 상면에 접하여 방열을 수행하는 방열본체부, 상기 방열본체부의 둘레를 에워싸는 측벽으로 형성되는 사각덮개 형태의 웨이퍼 레벨 패키지용 써멀캡에 있어서, 상기 제조방법에 의하여 금속판으로 되는 방열본체부(10)의 둘레에 수지재 측벽(30)이 사출성형되어 이루어진다.
이와 같은 구성의 본 발명에 따른 작용상태를 살펴본다.
본 발명은 방열본체부(10)를 열전도 및 방열특성이 우수한 금속판으로 형성하고, 측벽(30)은 수지재로 이원화하여 인서트 사출성형하므로 충분한 방열성능을 갖추면서 정확한 구성 및 대량생산을 가능하게 하는 것이다.
거기에, 롤상태로 권취된 금속판 코일(10a) 원단으로부터 금속판을 풀어내 프레스 장치에 진입시켜 방열본체부(10)가 브릿지(15)에 연결된 상태로 형성되도록 나머지 부분을 타발 제거하여 방열본체부 배열코일(10b)을 형성하므로 생산성이 획기적으로 향상되며, 방열본체부 배열코일(10b)은 다시 롤상태로 권취된다.
그리고 이와 같은 방열본체부 배열코일(10b) 상태로 표면처리 단계가 수행된 후 사출장치에 설정길이 간격으로 인서트시켜 측벽(30)을 사출성형하므로 써멀캡이 연속배열된 써멀캡 배열릴(1a)이 이루어진다.
이와 같이, 금속판으로 되는 방열본체부(10)가 코일상태에서 프레싱가공되어 연속 배열 형성되고 이를 이용하여 측벽이 수지재로 인서트 사출성형되므로 두께 차가 있는 가로방향 측벽(31)과 세로방향 측벽(32)을 정확 용이하게 형성함과 아울 러 방열본체부(10)에 대하여 측벽(30)이 직각으로 형성되고, 측벽과 측벽이 만나는 모서리 또한 직각으로 정확 용이하게 형성되어 제품의 균일성과 방열성능을 향상시키며, 종래 절삭가공에는 비교할 수 없을 정도로 생산성을 획기적으로 향상시켜 웨이퍼 레벨 패키지의 양산을 뒷받침함과 아울러 제조원가를 현저히 절감시킨다.
한편, 웨이퍼 레벨 패키지(2)에 대한 써멀캡의 접착은 접착패드, 에폭시, 접착제 등 다양한 방법을 사용할 수 있다.
그리고 써멀캡(1)이 설정 간격으로 연속 배열형성된 써멀캡 배열릴(1a) 상태 또는 낱개로 분리하여 트레이에 배열된 상태로 웨이퍼 패키징공정 현장에 제공되어 자동화조립라인에 투입된다.
이상과 같이 본 발명은 방열본체부와 측벽을 이원화시켜 방열본체부는 방열특성이 우수한 금속판을 코일상태에서 프레싱 가공하고 이를 인서트하여 측벽을 수지재로 인서트 사출성형하므로 정확한 구성을 용이하게 구축함과 아울러 생산성을 획기적으로 향상시켜 웨이퍼 레벨 패키지의 양산을 뒷받침함과 아울러 제조원가를 절감시키며, 웨이퍼 패키징공정에 적용되는 조립자동화를 용이하게 하므로 조립생산성을 현저히 향상시킨다.
이상, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조로 설명하였다. 여기서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사 상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 종래기술의 구성도
도 2는 본 발명에 따른 일 실시예의 구성을 보이는 흐름도
도 3은 본 발명에 따른 일 실시예의 방열본체부 배열코일의 사시도
도 4는 본 발명에 따른 일 실시예의 써멀캡 배열릴의 구성도
도 5는 본 발명에 따른 일 실시예의 개별 구성도
도 6은 도 5의 A-A선 단면 상세도
도 7은 도 5의 B-B선 단면 상세도
도 8은 도 5의 C-C선 단면 상세도
도 9는 본 발명에 따른 일 실시예의 방열본체부 배열코일의 일부 생략 사시도
도 10은 본 발명에 따른 일 실시예의 방열본체부 배열코일의 사시도
도 11은 본 발명에 따른 일 실시예의 구성도
*도면의 주요 부분에 대한 부호의 설명
1: 본 발명의 웨이퍼 레벨 패키지용 써멀캡
1a: 써멀캡 배열릴 10: 방열본체부 10a: 금속판 코일
10b: 방열본체부 배열코일 11: 요철결합부 13: 요홈
15: 브릿지 15a; 제1브릿지 15b: 제2브릿지
17: 통공 30: 측벽

Claims (7)

  1. 웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package)(2) 상면에 접하여 방열을 수행하는 방열본체부(10), 상기 방열본체부의 둘레를 에워싸는 측벽(30)으로 형성되는 사각덮개 형태의 웨이퍼 레벨 패키지용 써멀캡 제조방법에 있어서,
    금속판 코일(10a)을 프레싱 가공으로 복수의 방열본체부(10)가 브릿지(15)를 통하여 설정간격으로 연속배열 형성되는 방열본체부 배열코일(10b)을 형성하는 방열본체부 배열코일 프레싱 가공단계(S1); 및
    상기 방열본체부 배열코일(10b)을 금형에 인서트하고 방열본체부(10)의 둘레에 측벽(30)을 수지재로 사출성형하는 측벽 사출성형단계(S3):를 포함하여 제조됨을 특징으로 하는 웨이퍼 레벨 패키지용 써멀캡 제조방법.
  2. 청구항 1에 있어서,
    상기 방열본체부 배열코일 프레싱 가공단계(S1) 이후 방열본체부 배열코일 표면처리단계(S2)가 수행됨을 특징으로 하는 웨이퍼 레벨 패키지용 써멀캡 제조방법.
  3. 청구항 2에 있어서,
    상기 방열본체부 배열코일 표면처리 단계(S2)는 전착도장공법으로 수행됨을 특징으로 하는 웨이퍼 레벨 패키지용 써멀캡 제조방법.
  4. 청구항 1에 있어서,
    상기 방열본체부 배열코일(10b)은 방열본체부(10) 양측으로 연결되는 제1브릿지(15a)와 외곽에 위치되어 상기 제1브릿지(15a) 사이를 연결하며 방열본체부(10)의 배열간격을 유지시키는 제2브릿지(15b)로 형성됨을 특징으로 하는 웨이퍼 레벨 패키지용 써멀캡 제조방법.
  5. 청구항 1 있어서,
    상기 방열본체부 배열코일 프레싱 가공단계(S1)에서 상기 방열본체부(10)는 사각판 가장자리에 측벽(30)과의 결속을 위한 요철결합부(11)가 복수 형성됨을 특징으로 하는 웨이퍼 레벨 패키지용 써멀캡 제조방법.
  6. 청구항 1에 있어서.
    상기 방열본체부 배열코일 프레싱 가공 단계(S1)에서 상기 방열본체부(10)는 사각판 가장자리에 측벽(30)의 이탈 및 벌어짐 변형을 방지하기 위한 요홈(13)이 복수 형성됨을 특징으로 하는 웨이퍼 레벨 패키지용 써멀캡 제조방법.
  7. 웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package)(2)의 상면에 접하여 방열을 수행하는 방열본체부, 상기 방열본체부의 둘레를 에워싸는 측벽으로 형성되는 사각덮개 형태의 웨이퍼 레벨 패키지용 써멀캡에 있어서,
    상기 청구항 1의 제조방법에 의하여 금속판으로 되는 방열본체부(10)의 둘레에 수지재 측벽(30)이 사출성형되어 이루어짐을 특징으로 하는 웨이퍼 레벨 패키지용 써멀캡.
KR1020070123632A 2007-11-30 2007-11-30 웨이퍼 레벨 패키지의 써멀캡 및 그 제조방법 KR100898404B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070123632A KR100898404B1 (ko) 2007-11-30 2007-11-30 웨이퍼 레벨 패키지의 써멀캡 및 그 제조방법
PCT/KR2008/000797 WO2009069853A1 (en) 2007-11-30 2008-02-12 Heat slug for wafer level chip scale packages and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123632A KR100898404B1 (ko) 2007-11-30 2007-11-30 웨이퍼 레벨 패키지의 써멀캡 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100898404B1 true KR100898404B1 (ko) 2009-05-21

Family

ID=40678728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123632A KR100898404B1 (ko) 2007-11-30 2007-11-30 웨이퍼 레벨 패키지의 써멀캡 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100898404B1 (ko)
WO (1) WO2009069853A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019181A1 (en) 1999-12-31 2001-09-06 Jung-Yu Lee Structure of heat slug-equipped packages and the packaging method of the same
US20060103009A1 (en) 2004-11-13 2006-05-18 Stats Chippac Ltd. Integrated circuit package system with heat slug

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535244B (en) * 2002-04-19 2003-06-01 Advanced Semiconductor Eng Wafer level package method and package structure
US6900535B2 (en) * 2002-05-01 2005-05-31 Stmicroelectronics, Inc. BGA/LGA with built in heat slug/spreader
KR100631403B1 (ko) * 2004-09-23 2006-10-09 삼성전자주식회사 방열판을 장착한 반도체 패키지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019181A1 (en) 1999-12-31 2001-09-06 Jung-Yu Lee Structure of heat slug-equipped packages and the packaging method of the same
US20060103009A1 (en) 2004-11-13 2006-05-18 Stats Chippac Ltd. Integrated circuit package system with heat slug

Also Published As

Publication number Publication date
WO2009069853A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
US20070243704A1 (en) Substrate structure having a solder mask and a process for making the same
US20120001311A1 (en) Package for semiconductor device, and method of manufacturing the same and semiconductor device
US10804118B2 (en) Resin encapsulating mold and method of manufacturing semiconductor device
US20080253104A1 (en) Lead frame, molding die, and molding method
US20080174006A1 (en) Semiconductor device and method of manufacturing the same
US10763194B2 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
KR100898404B1 (ko) 웨이퍼 레벨 패키지의 써멀캡 및 그 제조방법
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
US20160082631A1 (en) Mold for Manufacturing LED Mounting Substrate
CN103624909B (zh) 用于减小塑封体弯曲的夹具及其方法
US9159636B2 (en) Semiconductor device, semiconductor device storage method, semiconductor device manufacturing method, and semiconductor manufacturing apparatus
US8912051B1 (en) Method for controlling molding compound geometry around a semiconductor die
KR101217588B1 (ko) 전자소자의 도전체 프레임 및 그 제조방법
US9349613B1 (en) Electronic package with embedded materials in a molded structure to control warpage and stress
JPH065645A (ja) 半導体素子の樹脂成形方法
KR100401140B1 (ko) 반도체 패키지 제조용 히터블럭
JP4579275B2 (ja) 樹脂モールド金型
JP6338406B2 (ja) 半導体装置の製造方法
KR100895814B1 (ko) 반도체 패키지의 제조 방법
JP7346521B2 (ja) プラグを製造するための方法および射出成形金型
CN112820709B (zh) 引线框、塑封模具及封装结构
CN111863772B (zh) 定位方法、封装组件及封装结构
JP2008016830A (ja) 半導体装置、ならびにその製造装置および製造方法
TW202220065A (zh) 感測器封裝及其製造方法
KR100950505B1 (ko) 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140508

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee