KR100401140B1 - 반도체 패키지 제조용 히터블럭 - Google Patents

반도체 패키지 제조용 히터블럭 Download PDF

Info

Publication number
KR100401140B1
KR100401140B1 KR10-1999-0048007A KR19990048007A KR100401140B1 KR 100401140 B1 KR100401140 B1 KR 100401140B1 KR 19990048007 A KR19990048007 A KR 19990048007A KR 100401140 B1 KR100401140 B1 KR 100401140B1
Authority
KR
South Korea
Prior art keywords
chip mounting
lead
mounting plate
heater block
groove
Prior art date
Application number
KR10-1999-0048007A
Other languages
English (en)
Other versions
KR20010044946A (ko
Inventor
박진원
한창석
박수정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1999-0048007A priority Critical patent/KR100401140B1/ko
Publication of KR20010044946A publication Critical patent/KR20010044946A/ko
Application granted granted Critical
Publication of KR100401140B1 publication Critical patent/KR100401140B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지 제조용 히터블럭에 관한 것으로서, 저면 테두리에 단차부가 형성된 칩탑재판과, 이 칩탑재판을 사이드레일과 일체로 연결시키며 중간부위가 둔각으로 절곡된 형상의 타이바와, 상기 칩탑재판에 대하여 서로 엇갈리며 돌출되어 형성된 다수의 긴 리드와 짧은 리드로 구성된 MLF 반도체 패키지 제조용 리드프레임을 용이하게 안착고정시켜 와이어 본딩을 장확히 실시할 수 있도록, 상면에 칩탑재판용 홈과 리드용 홈이 형성된 반도체 패키지 제조용 히터블럭을 제공하고자 한 것이다.

Description

반도체 패키지 제조용 히터블럭{Heater block for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 히터블럭에 관한 것으로서, 더욱 상세하게는 히터블럭을 반도체 패키지 제조용 리드프레임이 용이하게 안착 고정되도록 성형함으로써, 안정적인 와이어 본딩을 실시할 수 있도록 한 반도체 패키지 제조용 히터블럭에 관한 것이다.
통상적으로 반도체 패키지의 구조는 웨이퍼에서 소잉된 각 반도체 칩이 리드 프레임상에 형성되어 있는 칩탑재판에 에폭시와 같은 접착수단으로 접착되어 있고, 이 접착된 반도체 칩의 본딩패드와 상기 리드 프레임의 리드간에 와이어가 연결되어 있으며, 상기 반도체 칩과 와이어등은 몰딩 컴파운드 수지로 몰딩되어 감싸여진 구조로 이루어져 있다.
또한, 상기와 같은 통상적인 구조의 반도체 패키지 뿐만아니라, 전자기기의 집약적 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화의 추세에 병행하여, 상기 칩탑재판의 저면이 외부로 노출되어진 구조의 EPP(Exposed Pad Package) 반도체 패키지, 볼 그리드 어레이 반도체 패키지, 칩탑재판과 리드프레임의 일면이 외부로 동시에 노출된 구조의 MLF(Micro Lead Frame) 반도체 패키지등 다양한 종류의 반도체 패키지가 경박단소화로 개발되어 왔고, 개발중에 있다.
상기 나열한 반도체 패키지 중에 MLF반도체 패키지의 가장 큰 특징은 첨부한 도 6에 도시한 바와 같이, 크기가 작고 두께가 얇으며 방열효과를 극대화시킬 수 있도록 리드프레임(12)의 칩탑재판(17)과 리드(18,20)가 외부로 노출된 형태로 제조된 것으로서, 종래의 리드 프레임과는 다른 구조의 리드 프레임을 사용하여 제조된 패키지이다.
여기서 상기 MLF반도체 패키지(10)에 사용되는 리드프레임의 구조를 첨부한 도 3a,3b,3c를 참조로 설명하면 다음과 같다.
사이드 레일의 중앙에 위치되며 실장되는 반도체 칩(32)보다 작은 면적을 갖는 칩탑재판(17)과, 이 칩탑재판(17)을 상기 사이드레일과 일체로 연결시키는 타이바(36)와, 상기 칩탑재판(17)에 대하여 돌출되어 형성된 다수의 리드(18,20)로 구성되는 바, 상기 타이바(36)는 중간부위가 둔각으로 절곡된 형상으로 되어 있고, 상기 리드(18,20)는 길이가 긴 것과 짧은것이 지그재그로 엇갈려 형성되어 있으며, 상기 칩탑재판(17)의 저면 테두리는 계단형의 단차부(28)가 형성되어 있다.
특히, 상기 긴 리드와 짧은 리드의 끝단 저면에는 돌기(26)가 형성되어 있다.
따라서, 상기와 같은 형상으로 성형 제작된 리드프레임(12)의 칩탑재판(17)의 상면에 반도체 칩(32)이 부착되고, 상기 리드(18,20)와 반도체 칩(32)의 본딩패드를 와이어(30)로 연결하며, 상기 와이어(30)와 칩(32)등을 수지(34)로 몰딩하여 첨부한 도 6에 도시한 바와 같은 반도체 패키지(10)가 제조되어진다.
한편, 상기 리드프레임(12)을 이용한 MLF반도체 패키지 제조시 와이어 본딩 공정에 있어서, 상기 반도체 칩(32)이 실장된 리드프레임(12)을 히터블럭에 안착시키는 동시에 와이어 본딩 영역 밖의 면을 클램핑으로 고정시킨 다음 와이어 본딩 공정을 실시하게 된다.
그러나, 상기 리드프레임을 이용한 반도체 패키지의 와이어 본딩 공정을 위해서는 리드프레임의 칩탑재판이 꼭 맞게 안착 고정되도록 한 히터블럭이 필요하지만, 첨부한 도 7에 도시한 바와 같은 기존의 히터블럭(16)은 리드프레임(12)의 칩탑재판(17)이 안착되는 면이 평평한 오목부로 형성되어 있어, 상술한 MLF 반도체 패키지(10)에 사용되는 리드프레임(12)은 긴 리드(18)와 짧은 리드(20)가 엇갈려 위치되는 동시에 끝단 저면에 돌기(26)가 형성되어 있어서 안착이 불가하였다.
또한, 기존의 히터블럭(16)에 MLF 반도체 패키지(10)에 사용되는 리드프레임(12)을 안착시켜 와이어 본딩을 실시하더라도, 리드프레임의 짧은 리드(20) 저면에 형성된 돌기의 바깥쪽부위까지 기존의 히터블럭(16)의 평평한 오목부에 안착 위치되어, 하나의 리드에 2-3개의 와이어 본딩을 하기 어려웠다.
이에따라, MLF 반도체 패키지에 사용되는 리드 프레임에 꼭 맞는 히터블럭이절실히 요구되었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여, MLF반도체 패키지에 사용되는 리드프레임의 칩탑재판과 길고 짧은 각각의 리드를 정확하게 안착 고정시켜 와이어 본딩 공정을 정확하게 진행시킬 수 있도록 한 반도체 패키지 제조용 히터블럭을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지 제조용 히터블럭의 일실시예를 나타내는 평면도,
도 2는 본 발명에 따른 반도체 패키지 제조용 히터블럭의 다른 실시예를 나타내는 평면도,
도 3a는 본 발명에 따른 반도체 패키지 제조용 히터블럭에 적용되는 리드프레임을 나타내는 평면도이고, 도 3b와 3c는 도 3a의 A-A 및 B-B선 단면도,
도 4a,4b는 도 1의 반도체 패키지 제조용 히터블럭에 도 3에 도시한 리드프레임이 안착된 상태를 나타내는 평면도 및 단면도,
도 5a,5b는 도 2의 반도체 패키지 제조용 히터블럭에 도 3에 도시한 리드프레임이 안착된 상태를 나타내는 평면도 및 단면도,
도 6은 도 3의 리드프레임을 이용한 반도체 패키지를 나타내는 단면도,
도 7은 종래의 히터블럭을 나타내는 사시도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 패키지 12 : 리드프레임
14,15,16 : 히터블럭 17 : 칩탑재판
18,20 : 리드 21, 22 : 리드용 홈
24 : 칩탑재판용 홈 26 : 돌기
28 : 단차부 30 : 와이어
32 : 반도체 칩 34 : 수지
36 : 타이바 38 : 돌출부
40 : 진공홀
이하 첨부도면을 참조로 본 발명을 상세하게 설명하면 다음과 같다.사이드 레일의 중앙에 위치되며 반도체 칩보다 작은 면적을 가지며 테두리 저면에 단차부(28)가 형성된 칩탑재판(17)과, 이 칩탑재판(17)을 상기 사이드레일과 일체로 연결시키며 중간부위가 둔각으로 절곡된 형상의 타이바(36)와, 상기 칩탑재판(17)에 대하여 서로 엇갈리며 돌출되어 형성되며 그 끝단 저면에는 상기 단차부의 높이와 동일한 돌기(26)를 갖는 다수의 긴 리드(18)와 짧은 리드(20)로 구성된 리드프레임(12)이 와이어 본딩을 위하여 안착되는 반도체 패키지 제조용 히터블럭에 있어서,상기 히터블럭(14,15)의 상면 중앙에 상기 리드프레임(12)의 칩탑재판(17)과 긴 리드(18)의 끝단 저면에 형성된 돌기(26)가 동시에 삽입 안착되도록 한 칩탑재판용 홈(24)을 형성하고, 상기 리드프레임(12)의 짧은 리드(20)의 끝단 저면에 형성된 돌기(26)가 삽입 안착되도록 상기 칩탑재판용 홈(24)의 외곽라인을 따라 리드용 홈(21,22)을 형성하되, 상기 칩탑재판용 홈(24)과 리드용 홈(21,22)의 깊이는 상기 칩탑재판(17)의 단차부(28)와 리드(18,20)의 끝단 저면에 형성된 돌기(26)의 높이와 동일하게 형성된 것을 특징으로 한다.
특히, 상기 리드용 홈(21)은 칩탑재판용 홈(24)의 사변에서 일정거리 떨어진 위치에 등간격을 유지하며 다수의 원형홈으로 형성된다.
또한, 상기 리드용 홈(22)은 칩탑재판용 홈(24)의 끝단 사변을 따라 등간격을 유지하며 다수의 요(凹)홈으로 형성된다.
또한, 요(凹)홈으로 된 리드용 홈(22)을 포함하는 상기 칩탑재판용 홈(24)의 각 사변에는 타이바(36) 안착용 돌출부(38)가 형성된다.
상기 칩탑재판용 홈(24)과 리드용 홈(21,22)의 깊이는 서로 같은 길이를 갖는 상기 칩탑재판(17)의 단차부(28)와 리드(18,20)의 끝단 저면에 형성된 돌기(26)의 길이와 동일하게 형성된다.
여기서 본 발명을 실시예로서, 첨부도면을 참조하여 더욱 상세하게 설명한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 히터블럭의 일실시예를 나타내는 평면도로서, 상기 히터블럭(14)은 와이어 본딩 공정을 실시하기 위하여 도 3에 도시한 바와 같은 리드프레임(12)을 안착시키는데 사용되는 바, 그 구조를 설명하면 다음과 같다.
상기 히터블럭(14)의 상면 중앙부에는 리드프레임(12)의 칩탑재판(17)이 삽입되는 식으로 안착되는 칩탑재판용 홈(24)이 칩탑재판(17)의 면적보다 크게 형성되어지고, 이 칩탑재판용 홈(24)의 사변 끝단에서 바깥쪽으로 일정거리 떨어진 위치에 원형으로 된 다수의 리드용 홈(21)이 등간격으로 형성된다.
한편, 상기 히터블럭(14)의 칩탑재판용 홈(24)의 중앙에는 진공홀(40)이 형성된다.
상기와 같은 구조의 히터블럭(14)에 와이어 본딩을 위하여 본 발명에 적용되는 MLF반도체 패키지 제조용 리드프레임(12)을 안착시키는 상태를 첨부한 도 4a 내지 도 4b를 참조하여 설명하면 다음과 같다.
상기 히터블럭(14)의 칩탑재판용 홈(24)에 리드프레임(12)의 칩탑재판(17)이 삽입되는 식으로 안착되는 동시에 리드프레임(12)의 긴 리드(18)는 상기 원형의 리드용 홈(21) 사이면을 경유하여 그 끝단에 형성된 돌기(26)가 칩탑재판용 홈(24)에 안착되어진다.
또한, 상기 리드프레임(12)의 짧은 리드(20)의 돌기(26)는 상기 원형의 리드용 홈(21)에 삽입되는 식으로 안착되어진다.
더욱 상세하게는, 상기 칩탑재판용 홈(24)과 리드용 홈(21)의 깊이는 상기 각 리드(18,20)의 돌기(26) 길이와 동일하게 형성되기 때문에 긴 리드(18)와 짧은 리드(20)의 돌기(26)는 각각 칩탑재판용 홈(24)과 리드용 홈(21)에 용이하게 안착된다.
한편, 상기 긴 리드(18)와 짧은 리드(20)의 돌기(26) 길이와, 칩탑재판(17)의 저면 테두리에 형성된 단차부(28)의 두께는 동일하다.
따라서, 상기 칩탑재판(17)과 리드(18,20)를 포함하는 리드프레임(12)이 본 발명의 히터블럭(14)에 상기와 같이 용이하게 안착된 상태, 즉 상기 칩탑재판(17)의 면적보다 큰 반도체 칩(32)이 칩탑재판(17)에 부착된 상태에서, 와이어 본딩 영역을 제외한 바깥쪽을 클램핑하여 반도체 칩(32)의 본딩패드와 상기 리드(18,20)간에 와이어 본딩을 정확하게 실시할 수 있게 된다.
여기서 본 발명의 다른 실시예를 첨부한 도 2를 참조하여 설명한다.
첨부한 도 2에 도시한 히터블럭(15)은 그 상면 중앙부에 진공홀(40)을 포함하는 칩탑재판용 홈(24)이 형성되는 동시에 이 칩탑재판용 홈(24)의 사변을 따라 리드용 홈(22)이 형성된 형태이다.
더욱 상세하게는, 상기 칩탑재판용 홈(24)의 사변을 따라 요(凹)홈 형상으로 된 다수의 리드용 홈(22)이 등간격으로 형성되어지고, 또한 각 변의 한쪽에는 상기 리드프레임(12)의 타이바(36)가 밀착지지되는 돌출부(38)가 중앙쪽으로 돌출되어 형성된다.
따라서, 첨부한 도 5a 내지 도 5b에 도시한 바와 같이 다른 실시예로서의 상기 히터블럭(15)의 칩탑재판용 홈(24)에 리드프레임(12)의 칩탑재판(17)이 삽입되는 식으로 안착되는 동시에 리드프레임(12)의 긴 리드(18)는 상기 요(凹)홈 형상의 리드용 홈(22) 사이면을 경유하여 그 끝단에 형성된 돌기(26)가 칩탑재판용 홈(24)에 안착되어진다.
동시에, 상기 리드프레임(12)의 짧은 리드(20)의 돌기(26)는 상기 요(凹)홈의 리드용 홈(22)에 삽입되는 식으로 안착되어지고, 타이바(36)의 절곡된 부분(사이드레일쪽)이 돌출부(38)위에 안착되어진다.
더욱 상세하게는, 상기 칩탑재판용 홈(24)과 리드용 홈(22)의 깊이는 상기 각 리드(21,22)의 돌기(26) 길이와 칩탑재판(17)의 저면 테두리의 단차부(28) 두께와 동일하게 형성되기 때문에 리드프레임(12)은 용이하게 안착되어진다.
따라서, 상기 칩탑재판(17)과 리드(18,20)를 포함하는 리드프레임(12)이 본 발명의 다른 실시에로서의 히터블럭(15)에 상기와 같이 용이하게 안착된 상태, 즉 상기 칩탑재판(17)의 면적보다 큰 반도체 칩(32)이 칩탑재판(17)에 부착된 상태에서, 와이어 본딩 영역을 제외한 바깥쪽을 클램핑하여 반도체 칩(32)의 본딩패드와 상기 리드(18,20)간에 와이어 본딩을 정확하게 실시할 수 있게 된다.
이상에서 본 바와 같이 본 발명에 따른 반도체 패키지 제조용 히터블럭에 의하면, MLF반도체 패키지에 사용되는 리드프레임을 정확히 안착시켜 고정시킬 수 있도록 히터블럭의 상면에 칩탑재판과 길고 짧은 각각의 리드가 삽입되는 식으로 안착시킬 수 있는 홈을 형성함으로써, 와이어 본딩 공정을 정확하고 안정적으로 진행시킬 수 있는 장점이 있다.

Claims (5)

  1. 사이드 레일의 중앙에 위치되며 반도체 칩보다 작은 면적을 가지며 테두리 저면에 단차부(28)가 형성된 칩탑재판(17)과, 이 칩탑재판(17)을 상기 사이드레일과 일체로 연결시키며 중간부위가 둔각으로 절곡된 형상의 타이바(36)와, 상기 칩탑재판(17)에 대하여 서로 엇갈리며 돌출되어 형성되며 그 끝단 저면에는 상기 단차부의 높이와 동일한 돌기(26)를 갖는 다수의 긴 리드(18)와 짧은 리드(20)로 구성된 리드프레임(12)이 와이어 본딩을 위하여 안착되는 반도체 패키지 제조용 히터블럭에 있어서,
    상기 히터블럭(14,15)의 상면 중앙에 상기 리드프레임(12)의 칩탑재판(17)과 긴 리드(18)의 끝단 저면에 형성된 돌기(26)가 동시에 삽입 안착되도록 한 칩탑재판용 홈(24)을 형성하고, 상기 리드프레임(12)의 짧은 리드(20)의 끝단 저면에 형성된 돌기(26)가 삽입 안착되도록 상기 칩탑재판용 홈(24)의 외곽라인을 따라 리드용 홈(21,22)을 형성하되,
    상기 칩탑재판용 홈(24)과 리드용 홈(21,22)의 깊이는 상기 칩탑재판(17)의 단차부(28)와 리드(18,20)의 끝단 저면에 형성된 돌기(26)의 높이와 동일하게 형성된 것을 특징으로 하는 반도체 패키지 제조용 히터블럭.
  2. 제 1 항에 있어서, 상기 리드용 홈(21)은 칩탑재판용 홈(24)의 사변에서 일정거리 떨어진 위치에 등간격을 유지하며 다수의 원형홈으로 형성된 것을 특징으로 하는 반도체 패키지 제조용 히터블럭.
  3. 제 1 항에 있어서, 상기 리드용 홈(22)은 칩탑재판용 홈(24)의 끝단 사변을 따라 등간격을 유지하며 다수의 요(凹)홈으로 형성된 것을 특징으로 하는 반도체 패키지 제조용 히터블럭.
  4. 제 1 항 또는 제 3 항에 있어서, 요(凹)홈으로 된 다수의 리드용 홈(22)을 포함하는 상기 칩탑재판용 홈(24)의 각 사변에는 타이바(36) 안착용 돌출부(38)가 형성된 것을 특징으로 하는 반도체 패키지 제조용 히터블럭.
  5. 삭제
KR10-1999-0048007A 1999-11-01 1999-11-01 반도체 패키지 제조용 히터블럭 KR100401140B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0048007A KR100401140B1 (ko) 1999-11-01 1999-11-01 반도체 패키지 제조용 히터블럭

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0048007A KR100401140B1 (ko) 1999-11-01 1999-11-01 반도체 패키지 제조용 히터블럭

Publications (2)

Publication Number Publication Date
KR20010044946A KR20010044946A (ko) 2001-06-05
KR100401140B1 true KR100401140B1 (ko) 2003-10-10

Family

ID=19618058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0048007A KR100401140B1 (ko) 1999-11-01 1999-11-01 반도체 패키지 제조용 히터블럭

Country Status (1)

Country Link
KR (1) KR100401140B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096638A2 (en) * 2009-11-17 2012-07-19 Orthodyne Electronics Corporation Support structures and clamping systems for semiconductor devices during wire and ribbon bonding operations

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597843B1 (ko) * 2022-04-15 2023-11-03 (주)코스텍시스 하이브리드 방열 쿼드 플랫 패키지 및 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법
CN114512413B (zh) * 2022-04-21 2022-07-12 威海三维曲板智能装备有限公司 一种结合紧密的管芯堆叠体及其制备方法
CN117594455B (zh) * 2024-01-19 2024-04-16 凯瑞电子(诸城)有限公司 一种微电子芯片外壳无干涉安装装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096638A2 (en) * 2009-11-17 2012-07-19 Orthodyne Electronics Corporation Support structures and clamping systems for semiconductor devices during wire and ribbon bonding operations
WO2012096638A3 (en) * 2009-11-17 2012-10-11 Orthodyne Electronics Corporation Support structures and clamping systems for semiconductor devices during wire and ribbon bonding operations
US9038998B2 (en) 2009-11-17 2015-05-26 Orthodyne Electronics Corporation Support structures and clamping systems for semiconductor devices during wire and ribbon bonding operations

Also Published As

Publication number Publication date
KR20010044946A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
US7094046B2 (en) Mold assembly for a package stack via bottom-leaded plastic (BLP) packaging
KR100426494B1 (ko) 반도체 패키지 및 이것의 제조방법
KR20080018846A (ko) 스탬핑된 리드프레임 및 그 제조 방법
KR100401140B1 (ko) 반도체 패키지 제조용 히터블럭
JPH11214607A (ja) 半導体装置
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
KR102264606B1 (ko) 복수의 클립구조체를 이용한 반도체 패키지 및 이의 제조방법
KR100940760B1 (ko) 반도체 패키지
KR100566781B1 (ko) 리드 온 칩 타입 반도체 패키지
KR100244721B1 (ko) 반도체패키지
KR100227149B1 (ko) 반도체 패키지
KR100522838B1 (ko) 반도체 패키지 및 그 제조방법
KR200170636Y1 (ko) 반도체 패키지
KR200301799Y1 (ko) 멀티 칩 패키지
KR100384080B1 (ko) 반도체 패키지
KR100597762B1 (ko) 반도체 패키지
JP2000036556A (ja) 半導体装置の製造方法とその半導体装置
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
JP3630519B2 (ja) 半導体装置
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR100196289B1 (ko) Mcp (multi chip package) 본딩장치
JPS6334289Y2 (ko)
KR100499606B1 (ko) 반도체 패키지 제조용 부재
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR950000101Y1 (ko) 반도체 패키지용 리드 프레임

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060821

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee