KR200301799Y1 - 멀티 칩 패키지 - Google Patents

Abstract

본 고안은 멀티 칩 패키지를 개시한다. 개시된 본 고안은, U자 형상이면서 양측 상단에서 내측을 향해 연장된 부분으로 이루어진 패턴 테이프(1)의 저면과 양측면에서 연장부로 이어지게 3개의 리드선(2)이 부착되고, 중앙 리드선(2)의 양측으로는 한 쌍의 슬로트(11)가 형성된다. 3개의 반도체 칩(3,4,5)이 각 리드선(2)에 탑재되어, 그의 패드에 부착된 범프(31,41,51)가 리드선(2)의 인너 리드(21)에 본딩된다. 각 반도체 칩(3,4,5)의 표면에 절연 테이프(30)가 부착되고, 패턴 테이프(1)의 밑면에는 금속판(6)이 부착된다. 금속판(6)에는 패턴 테이프(1)의 슬로트(11)에 끼워지는 돌출부(61)가 형성되고, 각 돌출부(61)에 양측 반도체 칩(4,5)이 접착된다. 중앙 반도체 칩(3)의 표면에는 방열판(8)이 부착되고, 방열판(8) 상부에 다른 반도체 칩(9)의 배면이 부착된다. 패턴 테이프(1)의 각 연장부에 있는 리드선(2)의 아우터 리드(22)가 방열판(8) 상부에 배치된 반도체 칩(9)의 범프(91)에 본딩된다. 패턴 테이프(1)의 양측 상단에 기판 실장을 위한 도전막(10)이 도금되고, 이 도전막(10)이 노출되게 패턴 테이프(1)의 내부가 봉지제(20)로 몰딩된다.

Description

멀티 칩 패키지

본 고안은 멀티 칩 패키지(multi-chip package)에 관한 것으로서, 보다 구체적으로는 수 개의 반도체 칩이 하나로 패키징된 멀티 칩 패키지에 관한 것이다.

멀티 칩 패키지란 수 개의 반도체 칩이 하나로 패키징된 것으로서, 각 반도체 칩이 적층식으로 배열되거나, 또는 소정 간격을 두고 횡으로 배열된다. 이러한 멀티 칩 패키지는 각 반도체 칩이 전기적으로 연결되어야 하는데, 이를 위해서 패턴 테이프가 사용된다.

그런데, 종래의 멀티 칩 패키지에서, 반도체 칩을 적층식으로 배열한 구조는, 각 반도체 칩의 두께만큼 패키지의 두께가 두꺼워진다는 단점이 있다. 한편, 각 반도체 칩을 횡으로 배열하는 구조는, 패키지의 폭이 너무 길어진다는 단점이 있다.

따라서, 본 고안은 상기와 같은 단점을 해소하기 위해 안출된 것으로서, 수 개의 반도체 칩을 적층하거나 직립으로 세워서 배치하는 구조를 동시에 채용하여, 패키지의 두께와 폭을 줄일 수 있는 멀티 칩 패키지를 제공하는데 목적이 있다.

도 1 내지 도 8은 본 고안에 따른 멀티 칩 패키지를 제조 공정 순서대로 나타낸 도면

- 도면의 주요 부분에 대한 부호의 설명 -

1 - 패턴 테이프 2 - 리드선

3,4,5,9 - 반도체 칩 6 - 금속판

8 - 방열판 10 - 도전막

20 - 봉지제

상기와 같은 목적을 달성하기 위한 본 고안에 따른 패키지는 다음과 같은 구성으로 이루어진다.

U자 형상이면서 양측 상단에서 내측을 향해 연장된 부분으로 이루어진 패턴 테이프의 저면과 양측면에서 연장부로 이어지게 3개의 리드선이 부착되고, 중앙 리드선의 양측으로는 한 쌍의 슬로트가 형성된다. 3개의 반도체 칩이 각 리드에 탑재되어, 그의 패드에 부착된 범프가 리드선의 인너 리드에 본딩된다. 각 반도체 칩의 표면에 절연 테이프가 부착되고, 패턴 테이프의 저면의 밑면에는 금속판이 부착된다. 금속판에는 패턴 테이프의 슬로트에 끼워지는 돌출부가 형성되고, 각 돌출부에 양측 반도체 칩이 접착된다. 중앙 반도체 칩의 표면에는 방열판이 부착되고, 방열판 상부에 다른 반도체 칩의 배면이 부착된다. 패턴 테이프의 각 연장부에 있는 리드선의 아우터 리드가 방열판 상부에 배치된 반도체 칩의 범프에 본딩된다. 패턴 테이프의 양측 상단에 기판 실장을 위한 도전막이 도금되고, 이 도전막이 노출되게 패턴 테이프의 내부가 봉지제로 몰딩된다.

상기된 본 고안의 구성에 의하면, 2개의 반도체 칩은 적층되고 다른 2개이 반도체 칩은 양측에 직립으로 세워 배치되어서 총 4개의 반도체 칩이 하나로 패키징되므로써, 패키지의 두께가 2개의 반도체 칩의 두께만이 합산한 것과 같이 되고, 폭도 4개가 횡으로 배열된 것보다 절반 이하로 짧아지게 된다.

이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 설명한다.

도 1 내지 도 8은 본 고안에 따른 패키지를 제조 공정 순서대로 나타낸 도면이다.

도 1에 도시된 바와 같이, 패턴 테이프(1)에 인너 리드(21)와 아우터 리드(22)를 갖는 3개의 리드선(2)을 등간격으로 배치한다. 각 리드선(2) 사이에는 슬로트(11)를 형성한다.

이어서, 도 2에 도시된 바와 같이, 패턴 테이프(1)의 각 리드선에 3개의 반도체 칩(3,4,5)을 탑재하고, 각 반도체 칩(3,4,5)의 패드에 형성된 범프(31,41,51)를 각 리드선의 인너 리드에 본딩한다.

그런 다음, 도 3과 같이, 패턴 테이프(1)의 중앙 밑면에 한 쌍의 돌출부(61)를 갖는 금속판(6)을 접착제(7)로 부착하는데, 각 돌출부(61)가 패턴 테이프(1)의 슬로트(11)를 통해 상부로 돌출되게 한다. 그 다음, 도 4와 같이 각 반도체 칩(3,4,5)의 표면에 절연 테이프(30)를 부착한다.

이어서, 도 5와 같이, 금속판(6)의 양단을 중심으로 패턴 테이프(1)의 양측을 90。 상향으로 꺾는다. 따라서, 양측 반도체 칩(4,5)는 직립으로 세워지게 되고, 각 반도체 칩(4,5)을 절연 테이프(30)으로 금속판(6)의 돌출부(61)에 접착한다.

그런 다음, 도 6에 도시된 바와 같이, 중앙 반도체 칩(3)의 표면에 방열판(8)을 부착하고, 방열판(8) 상부에 절연 테이프(30)으로 다른 반도체 칩(9)의 배면을 접착한다.

이어서, 도 7에 도시된 바와 같이, 상부로 길게 연장된 패턴 테이프(1)의 양측을 내측으로 낮게 구부려서, 다른 반도체 칩(9)의 패드에 형성된 범프(91)에 본딩한다. 즉, 패턴 테이프(1)의 양측에 배치된 리드선의 아우터 리드를 범프(91)에 본딩한다. 또한, 패턴 테이프(1)의 양측 상단에 기판 실장을 위한 도전막(10)을 도금한다.

마지막으로, 도 8에 도시된 바와 같이, 도전막(10)이 노출되게 패턴 테이프(1)의 내부를 봉지제(20)로 몰딩하면, 본 고안에 따라 4개의 반도체 칩(3,4,5,9)가 내장된 멀티 칩 패키지가 완성된다.

이상에서 설명한 바와 같이 본 고안에 의하면, 중앙의 2개의 반도체 칩(3,9)는 대칭되게 적층되고, 다른 2개의 반도체 칩(4,5)은 양측에 직립식으로 세워 배치되므로써, 패키지의 두께가 2개의 반도체 칩(3,9)의 두께 정도로 얇아지게 되고, 또한 패키지의 폭도 4개가 횡으로 배열된 것보다 절반 이하로 줄어들게 된다.

이상에서는 본 고안에 의한 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (2)

1. 저면부와 측면부 및 상기 측면부에서 내측을 향해 연장된 연장부로 이루어지고, 상기 저면부의 양측으로 한 쌍의 슬로트가 형성된 패턴 테이프;

   상기 저면부와 양측 측면부 및 연장부에 배치된 총 3개의 리드선;

   상기 패턴 테이프의 슬로트에 끼워지는 한 쌍의 돌출부가 형성되어, 상기 패턴 테이프의 밑면에 부착된 금속판;

   상기 패턴 테이프의 각 리드선에 탑재되어 그의 패드에 형성된 범프가 상기 리드선의 인너 리드에 본딩된 반도체 칩들로서, 중앙 반도체 칩의 상부에는 다른 반도체 칩이 대칭되게 적층되고, 이 적층된 반도체 칩의 패드에 형성된 범프는 상기 패턴 테이프의 연장부에 배치된 리드선의 아우터 리드에 본딩되며, 양측 반도체 칩은 상기 금속판의 돌출부에 접착된 총 4개의 반도체 칩;

   상기 패턴 테이프의 양측 최상단에 도금되어, 기판에 실장되는 도전막; 및

   상기 도전막이 노출되게, 상기 패턴 테이프 내부를 몰딩하는 봉지제를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
2. 제 1 항에 있어서, 상기 적층된 2개의 반도체 칩 사이에 방열판이 개재된 것을 특징으로 하는 멀티 칩 패키지.