KR100881212B1 - 테스트핸들러용 픽앤플레이스장치 - Google Patents

테스트핸들러용 픽앤플레이스장치 Download PDF

Info

Publication number
KR100881212B1
KR100881212B1 KR1020070041664A KR20070041664A KR100881212B1 KR 100881212 B1 KR100881212 B1 KR 100881212B1 KR 1020070041664 A KR1020070041664 A KR 1020070041664A KR 20070041664 A KR20070041664 A KR 20070041664A KR 100881212 B1 KR100881212 B1 KR 100881212B1
Authority
KR
South Korea
Prior art keywords
picker
row
nth
pickers
spacing
Prior art date
Application number
KR1020070041664A
Other languages
English (en)
Other versions
KR20080096628A (ko
Inventor
나윤성
전인구
여동현
송현
전인석
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020070041664A priority Critical patent/KR100881212B1/ko
Publication of KR20080096628A publication Critical patent/KR20080096628A/ko
Application granted granted Critical
Publication of KR100881212B1 publication Critical patent/KR100881212B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 테스트핸들러용 픽앤플레이스장치에 관한 것으로, 본 발명에 따르면 다수의 행으로 배열되는 픽커들의 행간 간격을 조절하기 위하여 탄성부재를 사용함으로써 간격조절을 위한 장치적 구성을 단순화시킴으로써 픽커들을 더 많이 구비시킬 수 있는 기술이 개시된다.
테스트핸들러, 로더, 픽앤플레이스, 픽킹장치, 픽커, 핸드

Description

테스트핸들러용 픽앤플레이스장치{PICK-AND-PLACE APPARATUS FOR TEST HANDLER}
도1은 본 발명의 기본예에 따른 테스트핸들러용 픽앤플레이스장치에 대한 정면도이다.
도2는 도1의 테스트핸들러용 픽앤플레이스장치를 I-I 선에서 잘라 A 방향에서 바라본 개념도이다.
도3은 도1의 테스트핸들러용 픽앤플레이스장치에 대한 응용예이다.
도4는 도1의 테스트핸들러용 픽앤플레이스장치의 작동상태를 보여주기 위한 참조도이다.
도5는 도1의 기본예를 확장한 확장예1에 따른 테스트핸들러용 픽앤플레이스장치의 정면도이다.
도6은 도5의 테스트핸들러용 픽앤플레이스장치의 작동상태를 보여주기 위한 참조도이다.
도7은 도1의 기본예를 확장한 확장예2에 따른 테스트핸들러용 픽앤플레이스장치의 정면도이다.
도8은 도7의 테스트핸들러용 픽앤플레이스장치의 작동상태를 보여주기 위한 참조도이다.
도9는 도7의 확장예2를 응용한 응용예1에 따른 테스트핸들러용 픽앤플레이스장치의 정면도이다.
도10은 도9의 테스트핸들러용 픽앤플레이스장치를 저면에서 바라본 개념도이다.
도11은 도9의 테스트핸들러용 픽앤플레이스장치의 작동상태를 보여주기 위한 참조도이다.
도12는 도7의 확장예2를 응용한 응용예2에 따른 테스트핸들러용 픽앤플레이스장치의 정면도이다.
도13 내지 도14는 도12의 테스트핸들러용 픽앤플레이스장치의 작동상태를 보여주기 위한 참조도이다.
*도면의 주요 부분에 대한 부호의 설명*
100, 500, 700, 900, 1200 : 픽앤플레이스 장치
110, 510, 710, 910, 1210 : 제1행의 픽커
120, 720, 920, 1220 : 제2행의 픽커
130, 530, 730, 930, 1230 : 실린더
140, 540, 740, 940, 1240 : 스프링
1240' : 제2스프링
150, 550, 750 : 간격제한부재
160, 560 : 가이드
780, 980, 1280 : 제3행의 픽커
990, 1290 : 제4행의 픽커
본 발명은 테스트핸들러(TEST HANDLER)에 적용되는 픽앤플레이스장치(PICK-AND-PLACE APPARATUS)에 관한 것으로, 더욱 상세하게는 반도체소자를 적재하거나 정렬하는 서로 다른 요소들 사이에서 반도체소자를 이송할 때, 픽킹된 반도체소자들 간의 간격을 조절하기 위한 기술에 관한 것이다.
일반적으로 테스트핸들러는 소정의 제조공정을 거쳐 제조된 반도체소자들을 고객트레이(CUSTOMER TRAY)로부터 테스트트레이(TEST TRAY)로 로딩(LOADING)한 후, 테스트트레이에 적재된 반도체소자들이 테스터(TESTER)에 의해 테스트(TEST)될 수 있도록 지원하며, 테스트 결과에 따라 반도체소자를 등급별로 분류하여 다시 테스트트레이에서 고객트레이로 언로딩(UNLOADING)하는 기기로서 이미 다수의 공개문서들을 통해 공개되어 있다.
일반적으로 고객트레이는 반도체소자들의 보관을 위한 적재가 목적이기 때문에 가급적 많은 반도체소자들을 파지할 수 있도록 하기 위해 파지된 반도체소자들 간의 행 및 열 간격이 최소가 되도록 구비되며, 테스트트레이는 적재되는 반도체소자들 간에 테스트를 위해 필요한 행 및 열 간격을 가지도록 구비된다. 즉, 고객트레이에서의 반도체소자들 간의 간격보다 테스트트레이에서의 반도체소자들 간의 간 격이 더 넓게 되어 있다. 따라서 반도체소자들을 고객트레이로부터 테스트트레이로 로딩하거나, 테스트트레이에서 고객트레이로 언로딩할 경우에는 반도체소자들의 행 및 열 간격(間隔)을 조정(調整)할 필요성이 있는 것이다.
물론, 고객트레이 및 테스트트레이 뿐만 아니라, 로딩/언로딩부에 구성되는 얼라이너(ALIGNER)나, 여분의 반도체소자들을 보관 적재하는 버퍼(BUFFER), 본 출원인의 선(先)출원된 기술(특허출원 10-2006-0007763호, 발명의 명칭 : 테스트핸들러 및 테스트핸들러의 로딩방법)에서 소개된 바 있는 기동형로딩테이블이나, 언로딩부에 구성되는 소팅테이블(SORTING TABLE) 등에서도 반도체소자들은 임의의 간격(間隔)을 유지하게 된다.
상기와 같이 서로 다른 요소들(고객트레이, 테스트트레이, 얼라이너, 버퍼, 기동형로딩테이블, 소팅테이블) 중 어느 두개의 요소들 사이에서 반도체소자들을 이송하기 위해, 일 측의 요소로부터 반도체소자를 픽킹(PICKING)한 후 타 측의 요소로 반도체소자를 안착시키는 장치를 픽앤플레이스장치라 명명한다. 이러한 픽앤플레이스장치가 로딩부에 구성된 경우에는 로더 또는 로딩 핸드라고 칭하기도 하며, 언로딩부에 구성된 경우에는 언로더 또는 언로딩 핸드라고 칭하기도 한다.
위와 같은 픽앤플레이스장치는 반도체소자를 파지하거나 파지해제 할 수 있는 픽커를 M■N(M 및 N은 자연수) 행렬 행태로 구비하여야 한다. 그런데, 서로 다른 두 적재요소는 대개의 경우 반도체소자들이 안착되는 간격이 서로 다르기 때문에 반도체소자들 간의 간격을 조절하기 위한 기술이 요구되는 데, 지금까지 개시된 기술로는 픽앤플레이스장치의 이동거리를 제어하는 기술과 반도체소자들을 파지한 픽커들 간의 간격을 조절하는 기술이 있으며, 보통 양 기술이 서로 혼합되어 사용되는 데, 그 중 본 발명은 픽커들 간의 간격을 조절하는 기술에 관계한다.
만일 픽앤플레이스장치에 M=1이고 N=1인 행렬 형태, 즉, 하나의 픽커만이 구비된 경우라면 픽앤플레이스장치가 서로 다른 두 적재요소를 이송 개수만큼 반복 이동하여야 하기 때문에 이송속도가 느리게 된다. 따라서 하나의 픽앤플레이스장치는 복수의 픽커들을 M×1(M≥2), 1×N(N≥2), M×N(M≥2 및 N≥2) 등의 행렬형태로 구비시키고 있다. 픽앤플레이스장치가 M×1(M≥2, 즉, 복수 행) 또는 1×N(N≥2, 즉, 복수 열) 행렬 형태로 픽커들을 구비한 경우에는 픽커들의 행간 간격 또는 열간 간격을 조절하여야 한다. 이렇게 픽커들의 행간 간격 또는 열간 간격을 조절하기 위해 가장 보편적으로 사용되는 기술은 미래산업사의 테스트핸들러에서 주로 채택하고 있는 캠방식, 테크윙사에서 주로 채택하였던 링크방식, 그리고 2행 또는 2열일 경우에 용이하게 채택될 수 있는 실린더방식이 있다.
또, 픽앤플레이스장치가 M×N(M≥2 및 N≥2) 행렬 형태로 픽커들을 구비한 경우의 예로는 M×2(M≥3) 및 2×N(N≥3) 행렬 형태와 M×N(M≥3 및 N≥3) 행렬 형태가 있다.
M×2(M≥3) 및 2×N(N≥3) 행렬 형태로 픽커들이 구비된 경우에는 (M)행간 간격 또는 (N)열간 간격은 캠방식 또는 링크방식을 적용하여 픽커들의 간격을 조절하고, (2)열간 간격 또는 (2)행간 간격은 실린더에 의해서 픽커들의 간격을 조절하고 있다. 그리고 M×N(M≥3 및 N≥3) 행렬 형태로 픽커들이 구비된 경우에는 (M)행간 간격 또는 (N)열간 간격을 고정시키고, (N)열간 간격 또는 (M)행간 간격만이 조절되도록 하고 있다. 이와 같이 M×N(M≥2 및 N≥2) 행렬 형태로 픽커들을 구비한 경우 행 또는 열 중 어느 하나를 2개로 한정하고 실린더를 적용시키거나, M×N(M≥3 및 N≥3) 행렬 형태로 픽커들을 구비한 경우 행간 간격 또는 열간 간격 중 어느 한 간격을 고정시키는 이유는 캠방식이나 링크방식을 적용할 경우 장치의 복잡성에 따른 생산성의 하락, 무게의 증가에 따른 이동성의 둔화, 관성의 증가에 따른 이동제어의 곤란이라는 문제가 있기 때문이다.
따라서 픽앤플레이스장치에 구비되는 복수의 픽커들은 행 또는 열 중 어느 하나가 1 또는 2개로 고정되거나, 행간 간격 또는 열간 간격 중 어느 하나가 고정된다는 것이 업계의 당연한 상식이다.
참고로 위의 설명에서는 설명의 필요성에 의해 행과 열의 구분을 두었지만, 행과 열 중 어느 것을 행으로 구분하고 어느 것을 열로 구분한다는 것은 실질적인 의미가 없으며, 임의대로 행을 결정하면 나머지는 열로 구분될 뿐이다.
한편, 반도체소자가 요구되는 분야가 다양화되면서 반소체소자의 요구량이 증가하고 있으며, 그러한 요구량의 증가에 따라서 테스트 속도의 증가 또한 필요성이 대두되고 있다. 일반적으로 테스트 속도는 테스터에 의한 테스트시간, 반도체소자들이 고객트레이와 테스트트레이 상호 간으로 이송(로딩/언로딩)되는 시간에 의해 제한되고 있다. 특히, 스피드테스트(반도체소자의 테스트방법에는 테스트시간이 짧은 스피드테스트와 긴 테스트시간을 필요로 하는 코어테스트가 있다)의 경우에는 언로딩 시간에 의해 테스트 속도가 제한되어지는 경향이 있다.
그런데 종래의 기술에 의한 캠방식이나 링크방식의 적용은 픽앤플레이스장치 의 무게를 증가시키기 때문에 그 만큼 더 많은 픽커들을 구비시키지 못하고 있는 것이 현실이어서 로딩 및 언로딩 속도의 향상에 제한을 가져오는 문제점이 있으며, 실린더방식은 픽앤플레이스장치의 무게를 그다지 증가시키지는 않으나 3행 또는 3열 이상인 경우에는 적용될 수 없어서 픽커들을 2행 또는 2열의 구조로 한정시키기 때문에 더 많은 픽커들을 구비시키지 못하여 이 역시 로딩 및 언로딩 속도의 향상에 제한을 가져오는 문제점이 있었다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 2이상의 행으로 픽커들이 구비된 경우에 탄성부재를 적용하여 픽커들 간의 간격을 조절할 수 있도록 하여 3이상의 행으로 픽커들이 구비된 경우에도 실린더방식을 적용하기에 용이한 픽앤플레이스장치에 관한 기술을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 테스트핸들러용 픽앤플레이스장치는, 반도체소자를 파지하기 위해 N(N은 2보다 크거나 같은 정수)행으로 마련되는 복수의 픽커들; 상기 복수의 픽커들의 행간 간격이 조절될 수 있도록 상기 복수의 픽커들 중 제N행의 픽커(들)에 이동력을 가하는 푸싱유닛; 및 상기 푸싱유닛이 상기 제N행의 픽커(들)에 가하는 이동력의 방향과 반대의 방향으로 탄성력을 가함으로써, 상기 푸싱유닛이 상기 제N행의 픽커(들)에 가하는 이동력을 제거하면 상기 복수의 픽커들의 행간 간격을 회복시키는 적어도 하나 이상의 탄성부재; 를 포함하는 것을 특징으로 한다.
상기 푸싱유닛이 상기 제N행의 픽커(들)에 이동력을 가할 때 상기 복수의 픽커들의 행간 간격을 제한하는 적어도 하나 이상의 간격제한부재; 를 더 포함하는 것을 또 하나의 특징으로 한다.
상기 푸싱유닛이 상기 제N행의 픽커(들)에 가하는 이동력이 제거되어 상기 적어도 하나 이상의 탄성부재에 의해 회복되는 상기 복수의 픽커들의 행간 간격을 제한하는 적어도 하나 이상의 간격제한부재; 를 더 포함하는 것을 또 하나의 특징으로 한다.
상기 푸싱유닛이 상기 제N행의 픽커(들)에 이동력을 가할 때 상기 복수의 픽커들의 행간 간격을 제한하고, 상기 푸싱유닛이 상기 제N행의 픽커(들)에 가하는 이동력이 제거되어 상기 적어도 하나 이상의 탄성부재에 의해 회복되는 상기 복수의 픽커들의 행간 간격을 제한하는 적어도 하나 이상의 간격제한부재; 를 더 포함하는 것을 또 하나의 특징으로 한다.
상기 푸싱유닛은, 반도체소자를 파지하기 위해 상기 제N행의 픽커(들)의 일 측에 마련되는 제N+1행의 픽커(들); 및 상기 제N+1행의 픽커(들)를 상기 제N행의 픽커(들) 측으로 밀어 상기 제N+1행의 픽커(들)가 상기 제N행의 픽커(들)를 제1행의 픽커(들) 측으로 밀도록 하는 동력원; 을 포함하고, 상기 적어도 하나 이상의 간격제한부재 중 적어도 하나는, 상기 제N+1행의 픽커(들)가 상기 제N행의 픽커(들)를 밀 때 상기 제N행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 최소 간격을 제한하는 것을 또 하나의 특징으로 한다.
상기 푸싱유닛은, 반도체소자를 파지하기 위해 상기 제N행의 픽커(들)의 일 측에 마련되는 제N+1행의 픽커(들); 및 상기 제N+1행의 픽커(들)를 상기 제N행의 픽커(들) 측으로 밀어 상기 제N+1행의 픽커(들)가 상기 제N행의 픽커(들)를 제1행의 픽커(들) 측으로 밀도록 하는 동력원; 을 포함하는 것을 또 하나의 특징으로 한다.
상기 제N+1행의 픽커(들)가 상기 제N행의 픽커(들)를 밀 때 상기 제N행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 최소 간격을 제한하는 제2간격제한부재; 를 더 포함하는 것을 또 하나의 특징으로 한다.
반도체소자를 파지하기 위해 상기 제N+1행의 픽커(들)의 일 측에 마련되는 제N+2행의 픽커(들); 및 상기 제N+2행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 간격을 조절하기 위해 상기 제N+2행의 픽커(들)를 이동시키는 이동력제공원; 을 더 포함하는 것을 또 하나의 특징으로 한다.
상기 적어도 하나 이상의 탄성부재는 상기 복수의 픽커들의 행 사이에 마련되는 것을 또 하나의 특징으로 한다.
상기 푸싱유닛의 이동력 및 상기 탄성부재의 탄성력에 의해 이동하는 픽커들의 이동을 안내하기 위한 가이더; 를 더 포함하는 것을 또 하나의 특징으로 한다.
상기 푸싱유닛은, 반도체소자를 파지하기 위해 상기 제N행의 픽커(들)의 일 측에 나란히 구비되는 제N+1행 내지 제N+M(M은 2보다 크거나 같은 정수)행의 픽커들; 상기 제N+M행의 픽커(들)에 제1행의 픽커(들) 측으로 이동력을 가하는 동력원; 상기 동력원이 가하는 이동력의 방향과 반대의 방향으로 탄성력을 가함으로써, 상기 동력원이 상기 제N+M행의 픽커(들)에 가하는 이동력을 제거하면 상기 제N+1행 내지 제N+M행의 픽커들 간의 행간 간격을 회복시키는 적어도 하나 이상의 제2탄성부재; 를 포함하고, 상기 적어도 하나 이상의 간격제한부재 중 적어도 하나는, 상기 제N+M행의 픽커(들)에 상기 제1행의 픽커(들) 측으로 이동력이 가해질 때 상기 제N행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 최소 간격을 제한하는 것을 또 하나의 특징으로 한다.
상기 푸싱유닛은, 반도체소자를 파지하기 위해 상기 제N행의 픽커(들)의 일 측에 나란히 구비되는 제N+1행 내지 제N+M(M은 2보다 크거나 같은 정수)행의 픽커들; 상기 제N+M행의 픽커(들)에 제1행의 픽커(들) 측으로 이동력을 가하는 동력원; 상기 동력원이 가하는 이동력의 방향과 반대의 방향으로 탄성력을 가함으로써, 상기 동력원이 상기 제N+M행의 픽커(들)에 가하는 이동력을 제거하면 상기 제N+1행 내지 제N+M행의 픽커들 간의 행간 간격을 회복시키는 적어도 하나 이상의 제2탄성부재; 를 포함하는 것을 또 하나의 특징으로 한다.
상기 제N+M행의 픽커(들)에 상기 제1행의 픽커(들) 측으로 이동력이 가해질 때 상기 제N행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 최소 간격을 제한하는 제2간격제한부재; 를 더 포함하는 것을 또 하나의 특징으로 한다.
이하에서는 상술한 바와 같은 본 발명에 따른 픽앤플레이스장치에 대한 바람직한 실시예를 첨부된 도면을 참조하여 더 상세히 설명하되, 중복되는 설명이나 주 지한 기술적 사항은 가급적 생략하거나 압축하기로 한다.
<기본 실시예>
도1은 본 발명을 가장 기본적으로 적용한 픽앤플레이스장치(100)에 대한 정면도이고, 도2는 도1의 픽앤플레이스장치(100)를 I-I 선에서 잘라 A방향에서 바라본 개념도이다.
도1의 픽앤플레이스장치(100)는 제1행의 픽커(110), 제2행의 픽커(120), 실린더(130), 스프링(140), 간격제한부재(150), 가이드(160) 및 설치판(170) 등을 포함하여 구성된다.
제1행의 픽커(110) 및 제2행의 픽커(120)는 반도체소자를 파지하거나 파지 해제하기 위해 마련되는 것으로 상호 스프링(140)에 의하여 탄성 지지될 수 있도록 되어 있다. 그리고 제1행의 픽커(110)는 설치판(170)에 고정되도록 설치되어 있어서 간격 조절시의 고정 기준점이 된다. 참고로 도1의 도면상에는 제1행 및 제2행에 하나씩의 픽커(110, 120)만이 도시되어 있지만 각 행에는 다수의 픽커들이 구비될 수 있음은 자명한 사항이다.
실린더(130)는 제2행의 픽커(120)를 제1행의 픽커(110) 측으로 미는 푸싱유닛으로서 구비된다. 이러한 실린더(130)는 제2행의 픽커(120)를 제1행의 픽커(110) 측으로 미는 이동력을 제공함으로써 제1행의 픽커(110)와 제2행의 픽커(120)의 간격이 최소가 될 수 있도록 하는 역할을 수행한다.
스프링(140)은 제1행의 픽커(110)를 기준으로 볼 때 제2행의 픽커(120)를 탄 성적으로 가압하는 탄성부재로서 구비되며, 실린더(130)가 제2행의 픽커(120)를 제1행의 픽커(110) 측으로 미는 이동력을 제거하면 제2행의 픽커(120)를 제1행의 픽커(110)로부터 멀어지게 하는 방향, 즉, 실린더(130)에 의해 제공되는 이동력의 방향과 반대의 방향으로 제2행의 픽커(110)에 탄성력을 가함으로써, 제1행의 픽커(110)와 제2행의 픽커(120)의 간격이 커지도록 하는 역할을 수행한다. 따라서 실린더(130)가 제2행의 픽커(120)에 이동력을 제공하여 간격을 변환시킨 후 이동력을 제거하게 되면, 스프링(140)이 제2행의 픽커(120)에 탄성력을 가하여 제1행의 픽커(110)와 제2행의 픽커(120) 간의 행간 간격을 회복시키는 것이다. 여기서 이동력을 제거시킨다는 표현을 사용한 이유는 실시하기에 따라서 제2행의 픽커(120)가 실린더(130)의 로드(131)에 일체로 결합되어 있지 않을 수도 있음을 고려한 것이다. 또, 본 기본예에서는 스프링(140)이 가이드(160)에 개제된 상태로 설치되어 있으나 스프링(140)은 제1행의 픽커(110)와 제2행의 픽커(120)간에 상대적으로 탄성력을 제공할 수만 있다면 어디에 구성되어도 바람직하다.
물론 실시하기에 따라서는 실린더 및 스프링의 역할이 서로 바뀔 수도 있을 것이다. 예를 들어, 실린더는 제1행의 픽커와 제2행 픽커의 간격을 크게 하는 방향으로 이동력을 제공하고, 스프링은 제1행의 픽커와 제2행의 픽커의 간격을 좁히는 방향으로 탄성력을 제공하도록 할 수 있을 것이다.
간격제한부재(150)는 제1행의 픽커(110)와 제2행의 픽커(120) 간의 최대 간격을 제한하는 역할을 수행한다. 이러한 역할을 수행하기 위해 간격제한부재(150)는 일 측이 제2행의 픽커(120)에 볼트(151)에 의해 고정되고 타 측에는 도2에서 참 조되는 바와 같이 스토퍼(152)가 형성되어 있어서 제1행의 픽커(110)와 제2행의 픽커(120)가 스프링(140)에 의한 탄성력에 의해 요구되는 간격만큼 벌어지게 되면 더 이상의 간격으로 벌어지지 않도록 제한한다. 참고로 도2와 같은 구조에서 제1행의 픽커(110)와 제2행의 픽커(120) 간의 최소 간격은 실린더(130)의 로드(131)의 진퇴길이에 의해서 결정될 수 있다. 물론 실시하기에 따라서는 제1행의 픽커(110)와 제2행의 픽커(120) 간의 최소 간격을 제한하는 간격제한부재를 별개로 구성할 수도 있고, 제1행의 픽커(110)와 제2행의 픽커(120) 간의 최소 간격과 최대 간격을 모두 제한하는 간격제한부재를 구성할 수도 있다. 한편, 간격제한부재가 제1행의 픽커에 고정되고 제2행의 픽커 측에 스토퍼가 형성되는 것도 얼마든지 고려될 수 있으며, 도3에서 참조되는 바와 같이 링크(150')로 구비될 수도 있을 것이다. 또한, 본 기본예에서는 제1행의 픽커(110)와 제2행의 픽커(120)의 최대 간격을 제한하는 간격제한부재(150)가 제2행의 픽커(120)에 일체로 결합된 예를 보여주고 있다.
가이드(160)는 제2행의 픽커(120)가 실린더(130) 및 스프링(140)에 의해 힘을 받아 이동할 시에 제2행의 픽커(120)가 안정적으로 이동할 수 있도록 하는 안내하는 역할을 수행한다. 이러한 가이드(160)의 유기적 결합관계는 후술될 도10에서 참조될 수 있다.
설치판(170)은 제1행의 픽커(110) 및 실린더(130)를 직접적으로 지지하며, 궁극적으로 상기한 모든 구성들을 지지하는 역할을 수행한다.
도4는 도1의 픽앤플레이스장치(100)의 작동을 표현하고 있다.
도4의 (a)에서와 같이 실린더(130)가 작동하여 제2행의 픽커(120)에 이동력 을 제공함으로써 제1행의 픽커(110)와 제2행의 픽커(120) 간의 거리가 최소가 된 상태에서 실린더(130)가 이동력을 해제하게 되면 도4의 (b)에서와 같이 스프링(140)의 탄성력에 의해 간격제한부재(150)의 스토퍼(152)에 의해 간격이 제한될 때까지 제2행의 픽커(120)가 제1행의 픽커(110)로부터 멀어지게 됨으로써 최대 간격을 유지할 수 있게 된다.
<기본예의 확장예1>
도5는 픽커들이 6행 구조로 구비된 픽앤플레이스장치(500)를 보여주고 있다.
픽커들이 6행 구조로 되어 있는 경우에도 제1행의 픽커(510)는 설치판(570)에 고정되고, 제6행의 픽커(520)는 실린더(530)에 의해 가해지는 이동력을 제공받아 제1행의 픽커(510) 측으로 이동하게 됨으로써 각 픽커들(510, 512, 514, 516, 518, 520)의 행간 간격이 최소가 될 수 있도록 되어 있으며, 실린더(530)에 의해 가해지는 이동력이 해제되면 각 픽커들(510, 512, 514, 516, 518, 520) 사이에 구비된 스프링(540)에 의해 간격이 벌어지도록 되어 있다. 여기서 픽커들(510, 512, 514, 516, 518, 520)의 각 행간 최소 간격은 각 픽커들(510, 512, 514, 516, 518, 520)이 상호 마주보는 방향으로 각 픽커들(510, 512, 514, 516, 518, 520)에 돌출 형성된 돌출단(511, 561 등 도5에서 빗금친 영역들)에 의하여 제한되도록 되어 있으며, 최대 간격은 링크(550)에 의해서 제한되도록 되어 있다. 구성하기에 따라서 픽커들(510, 512, 514, 516, 518, 520)의 각 행간 최소 간격 및 최대 간격을 모두 제한하는 간격제한부재를 구성할 수도 있다. 본 확장예에서는 각 픽커들(510, 512, 514, 516, 518, 520)의 최소 행간 간격을 제한하는 간격제한부재로서 적용된 돌출단(511, 561 등 도5에서 빗금친 영역들)이 각 픽커들(510, 512, 514, 516, 518, 520)에 일체로 형성된 예를 보여주고 있다.
참고로 제2행 내지 제6행의 픽커들(512, 514, 516, 518, 520)은 가이드(560) 및 설치판(570)에 고정 설치되는 LM가이드(580)에 의해 이동시 상단 및 중단이 안내되도록 되어 있다. 여기서 설치판(570)에 고정 설치되는 LM가이드(580)을 적용한 이유는 제2 내지 제6행의 픽커들(512, 514, 516, 518, 520)의 하중을 지지할 수도 있도록 하기 위함이다.
도6은 본 확장예에 따른 픽앤플레이스장치(500)의 작동상태, 즉, 픽커들(510, 512, 514, 516, 518, 520)의 행간 간격이 최소가 된 경우(도5는 픽커들의 행간 간격이 최대)를 도시하고 있다.
<기본예의 확장예2>
도7에 따른 픽앤플레이스장치(700)는 제2행의 픽커(720) 일 측으로 제3행의 픽커(780)를 더 구성시키고, 제3행의 픽커(780)가 실린더(730)의 로드(731)에 결합되어 있는 경우를 도시하고 있다. 즉, 본 확장예에서는 제2행의 픽커(720)에 이동력을 제공하는 푸싱유닛이 실린더(730) 및 제3행의 픽커(780)로 구성되어 있는 것이다.
본 확장예에서는 실린더(730)가 작동하여 제3행의 픽커(780)가 제1행의 픽커(710) 측으로 이동하게 되면서 제2행의 픽커(720)에 간격제한부재(750)를 개제하 여 접하게 되고, 지속적인 실린더(730)의 작동으로 인하여 제2행의 픽커(720) 및 제3행의 픽커(780)가 제1행의 픽커(710) 측으로 함께 이동하면서 각 픽커들(710, 720, 780)의 행간 간격이 최소가 된다. 여기서 제2행의 픽커(720)와 및 제3행의 픽커(738) 간의 최소 간격은 간격제한부재(750)의 돌출단(753)에 의해서 제한되고, 제1행의 픽커(710)와 제2행의 픽커(720) 간의 최소 간격은 실린더(730)의 로드(731)가 진퇴되는 길이에 의해 결정된다. 또, 제1행의 픽커(710)와 제2행의 픽커(720) 간의 최대 간격은 간격제한부재의 스토퍼(752)에 의해 되고, 제2행의 픽커(720)와 제3행의 픽커(780) 간의 최대 간격은 실린더(730)의 진퇴길이에 의해 결정된다. 한편, 실시하기에 따라서는 제2행의 픽커(720)와 및 제3행의 픽커(738) 간의 최소 간격을 제한하는 간격제한부재를 별개로 구성할 수 있다. 제1행의 픽커(710)와 제2행의 픽커(720) 간의 최소 간격을 제한하는 간격제한부재 역시 구성할 수 있다.
그리고 본 확장예에서는 제3행의 픽커(738)의 이동을 가이드하는 부재가 없지만 LM가이드 등으로 이동을 가이드할 수도 있을 것이다.
도8은 본 확장예에 따른 픽앤플레이스장치(700)의 각 제1행 내지 제3행 픽커들(710, 720, 780) 간의 행간 간격이 최소가 된 상태를 도시한 것이다.
<확장예2의 응용예1>
도9는 제3행의 픽커(980) 일 측으로 실린더(CY)에 의해서 독립적으로 작동하는 제4행의 픽커(990)가 더 구비되어 있는 픽앤플레이스장치(900)에 대한 정면도이 고 도10은 도9의 픽앤플레이스장치(900)의 주요부위를 저면에서 바라본 개념도이다. 도10을 참조하면 각 행에는 5개의 픽커들(5개의 910, 5개의 920, 5개의 980, 5개의 990)이 일렬로 모듈화되어 구비되고 있음을 알 수 있다. 즉, 도9의 픽앤플레이스장치(900)는 4(행)■5(열) 행렬 형태로 픽커들(5개의 910, 5개의 920, 5개의 980, 5개의 990)을 구비하고 있으며, 각 행마다 5개의 픽커들(5개의 910, 5개의 920, 5개의 980, 5개의 990)이 모듈화되어 있어서 행간 간격 조절 시에 일체로 이동될 수 있도록 되어 있다. 물론 도10에는 열간 간격이 고정되도록 각 행의 픽커들(5개의 910, 5개의 920, 5개의 980, 5개의 990)이 모듈화되어 있는 것으로 되어 있지만, 실시하기에 따라서는 열간 간격이 조절될 수 있도록 구현 하는 것도 얼마든지 바람직하다.
도9 및 도10에서 참조되는 바와 같이 제1행 내지 제3행의 픽커(910, 920, 980)는 확장예2와 같이 실린더(930) 및 스프링(940)에 의해 각 행간의 간격이 조절되고, 제3행의 픽커(980)와 제4행의 픽커(990) 간의 간격은 독립적으로 작동하는 실린더(CY)의 의해 조절된다.
도11은 도9의 픽앤플레이스장치(900)에서 픽커들의 행간 간격이 최소가 된 상태를 도시하고 있다.
<확장예2의 응용예2>
도12의 픽앤플레이스장치(1200)는 제2행의 픽커(1220) 일 측으로 제3행 및 제4행의 픽커(1280, 1290)가 순서적으로 나란히 구비되어 있고, 제4행의 픽 커(1290)는 실린더(1230)에 의해 가해지는 이동력을 받아 제1행의 픽커(1210) 측으로 이동될 수 있도록 되어 있다. 또, 제3행의 픽커(1280)와 제4행의 픽커(1290)는 제2스프링(1240')에 의해 서로 멀어지는 방향으로 탄성적으로 결합되어 있다.
도12와 같은 픽앤플레이스장치(1200)의 작동에 대하여 살펴본다.
먼저 도12와 같은 상태에서 실린더(1230)가 작동하여 로드(1231)가 후퇴하게 되면, 제4행의 픽커(1290)가 제1행의 픽커(1210) 측으로 이동하게 되면서 도13에 도시된 바와 같은 상태가 된다.
도13과 같은 상태에서 지속적으로 실린더(1230)가 작동하여 로드(1231)가 후퇴하게 되면, 제1스프링(1240) 및 제2스프링(1240')이 압축되고, 실린더(1230)가 계속 작동하여 로드(1231)가 완전히 후퇴하게 되면, 도14에 도시된 바와 같이 각 픽커들(1210, 1220, 1280, 1290)의 행간 간격이 최소가 된다.
도14와 같은 상태에서 실린더(1230)의 이동력이 제거되면 제1스프링(1240) 및 제2스프링(1240')의 탄성력이 작용하여 도12와 같은 원상태로 회복된다.
이상과 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면 탄성부재라는 새로운 구성을 적용하여 실린더만으로도 3이상의 행으로 구비되는 픽커들의 행간 간격을 조절할 수 있기 때문에 다음과 같은 효과가 있다.
첫째, 픽앤플레이스장치의 구성이 간단해져 생산성이 향상된다.
둘째, 종래와 동일 개수의 픽커가 구비될 경우에는, 픽앤플레이스장치의 무게가 가벼워져 이동의 신속성이 담보되면서도 관성이 작아져 이동제어가 용이하여 궁극적으로 로딩 및 언로딩 시간을 줄일 수 있다.
셋째, 종래와 동일한 무게를 가지도록 픽커들이 구비될 경우에는, 하나의 픽앤플레이스장치에 더 많은 픽커들을 구비할 수 있어서 픽앤플레이스장치의 1회 이송량이 증대되어 궁극적으로 로딩 및 언로딩 시간을 줄일 수 있다.

Claims (13)

  1. 반도체소자를 파지하기 위해 N(N은 2보다 크거나 같은 정수)행으로 마련되는 복수의 픽커들;
    상기 복수의 픽커들의 행간 간격이 조절될 수 있도록 상기 복수의 픽커들 중 제N행의 픽커(들)에 이동력을 가하는 푸싱유닛; 및
    상기 푸싱유닛이 상기 제N행의 픽커(들)에 가하는 이동력의 방향과 반대의 방향으로 탄성력을 가함으로써, 상기 푸싱유닛이 상기 제N행의 픽커(들)에 가하는 이동력을 제거하면 상기 복수의 픽커들의 행간 간격을 회복시키는 적어도 하나 이상의 탄성부재; 를 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  2. 제1항에 있어서,
    상기 푸싱유닛이 상기 제N행의 픽커(들)에 이동력을 가할 때 상기 복수의 픽커들의 행간 간격을 제한하는 적어도 하나 이상의 간격제한부재; 를 더 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  3. 제1항에 있어서,
    상기 푸싱유닛이 상기 제N행의 픽커(들)에 가하는 이동력이 제거되어 상기 적어도 하나 이상의 탄성부재에 의해 회복되는 상기 복수의 픽커들의 행간 간격을 제한하는 적어도 하나 이상의 간격제한부재; 를 더 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  4. 제1항에 있어서,
    상기 푸싱유닛이 상기 제N행의 픽커(들)에 이동력을 가할 때 상기 복수의 픽커들의 행간 간격을 제한하고, 상기 푸싱유닛이 상기 제N행의 픽커(들)에 가하는 이동력이 제거되어 상기 적어도 하나 이상의 탄성부재에 의해 회복되는 상기 복수의 픽커들의 행간 간격을 제한하는 적어도 하나 이상의 간격제한부재; 를 더 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 푸싱유닛은,
    반도체소자를 파지하기 위해 상기 제N행의 픽커(들)의 일 측에 마련되는 제N+1행의 픽커(들); 및
    상기 제N+1행의 픽커(들)를 상기 제N행의 픽커(들) 측으로 밀어 상기 제N+1행의 픽커(들)가 상기 제N행의 픽커(들)를 제1행의 픽커(들) 측으로 밀도록 하는 동력원; 을 포함하고,
    상기 적어도 하나 이상의 간격제한부재 중 적어도 하나는, 상기 제N+1행의 픽커(들)가 상기 제N행의 픽커(들)를 밀 때 상기 제N행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 최소 간격을 제한하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 푸싱유닛은,
    반도체소자를 파지하기 위해 상기 제N행의 픽커(들)의 일 측에 마련되는 제N+1행의 픽커(들); 및
    상기 제N+1행의 픽커(들)를 상기 제N행의 픽커(들) 측으로 밀어 상기 제N+1행의 픽커(들)가 상기 제N행의 픽커(들)를 제1행의 픽커(들) 측으로 밀도록 하는 동력원; 을 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  7. 제6항에 있어서,
    상기 제N+1행의 픽커(들)가 상기 제N행의 픽커(들)를 밀 때 상기 제N행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 최소 간격을 제한하는 제2간격제한부재; 를 더 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  8. 제6항에 있어서,
    반도체소자를 파지하기 위해 상기 제N+1행의 픽커(들)의 일 측에 마련되는 제N+2행의 픽커(들); 및
    상기 제N+2행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 간격을 조절하기 위해 상기 제N+2행의 픽커(들)를 이동시키는 이동력제공원; 을 더 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  9. 제1항에 있어서,
    상기 적어도 하나 이상의 탄성부재는 상기 복수의 픽커들의 행 사이에 마련되는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  10. 제1항에 있어서,
    상기 푸싱유닛의 이동력 및 상기 탄성부재의 탄성력에 의해 이동하는 픽커들의 이동을 안내하기 위한 가이더; 를 더 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  11. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 푸싱유닛은,
    반도체소자를 파지하기 위해 상기 제N행의 픽커(들)의 일 측에 나란히 구비되는 제N+1행 내지 제N+M(M은 2보다 크거나 같은 정수)행의 픽커들;
    상기 제N+M행의 픽커(들)에 제1행의 픽커(들) 측으로 이동력을 가하는 동력원;
    상기 동력원이 가하는 이동력의 방향과 반대의 방향으로 탄성력을 가함으로써, 상기 동력원이 상기 제N+M행의 픽커(들)에 가하는 이동력을 제거하면 상기 제N+1행 내지 제N+M행의 픽커들 간의 행간 간격을 회복시키는 적어도 하나 이상의 제2탄성부재; 를 포함하고,
    상기 적어도 하나 이상의 간격제한부재 중 적어도 하나는, 상기 제N+M행의 픽커(들)에 상기 제1행의 픽커(들) 측으로 이동력이 가해질 때 상기 제N행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 최소 간격을 제한하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  12. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 푸싱유닛은,
    반도체소자를 파지하기 위해 상기 제N행의 픽커(들)의 일 측에 나란히 구비되는 제N+1행 내지 제N+M(M은 2보다 크거나 같은 정수)행의 픽커들;
    상기 제N+M행의 픽커(들)에 제1행의 픽커(들) 측으로 이동력을 가하는 동력원;
    상기 동력원이 가하는 이동력의 방향과 반대의 방향으로 탄성력을 가함으로써, 상기 동력원이 상기 제N+M행의 픽커(들)에 가하는 이동력을 제거하면 상 기 제N+1행 내지 제N+M행의 픽커들 간의 행간 간격을 회복시키는 적어도 하나 이상의 제2탄성부재; 를 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  13. 제12항에 있어서,
    상기 제N+M행의 픽커(들)에 상기 제1행의 픽커(들) 측으로 이동력이 가해질 때 상기 제N행의 픽커(들)와 상기 제N+1행의 픽커(들) 간의 최소 간격을 제한하는 제2간격제한부재; 를 더 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
KR1020070041664A 2007-04-28 2007-04-28 테스트핸들러용 픽앤플레이스장치 KR100881212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070041664A KR100881212B1 (ko) 2007-04-28 2007-04-28 테스트핸들러용 픽앤플레이스장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041664A KR100881212B1 (ko) 2007-04-28 2007-04-28 테스트핸들러용 픽앤플레이스장치

Publications (2)

Publication Number Publication Date
KR20080096628A KR20080096628A (ko) 2008-10-31
KR100881212B1 true KR100881212B1 (ko) 2009-02-05

Family

ID=40155784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041664A KR100881212B1 (ko) 2007-04-28 2007-04-28 테스트핸들러용 픽앤플레이스장치

Country Status (1)

Country Link
KR (1) KR100881212B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023920B1 (ko) * 2009-05-06 2011-03-22 주식회사 엘지화학 전지셀 전압 밸런싱 장치
KR101713031B1 (ko) * 2012-09-24 2017-03-07 (주)테크윙 테스트핸들러용 픽앤플레이스장치
CN113394155B (zh) * 2021-06-06 2022-10-21 深圳市昂科技术有限公司 吸嘴调节机构、芯片搬运装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076000A (ko) * 1997-04-04 1998-11-16 김광호 반도체 디바이스 테스트용 핸들러 시스템의 픽 앤 플레이스 및 이를 사용하여반도체 디바이스를 프리사이징하는 방법
KR20020049848A (ko) * 2000-12-20 2002-06-26 백영근 수평식 핸들러의 픽커 간격조절장치
KR20030049839A (ko) * 2001-12-17 2003-06-25 미래산업 주식회사 핸들러의 반도체 소자 이송장치
JP2006337046A (ja) 2005-05-31 2006-12-14 Yamaha Motor Co Ltd Ｉｃハンドラー

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076000A (ko) * 1997-04-04 1998-11-16 김광호 반도체 디바이스 테스트용 핸들러 시스템의 픽 앤 플레이스 및 이를 사용하여반도체 디바이스를 프리사이징하는 방법
KR20020049848A (ko) * 2000-12-20 2002-06-26 백영근 수평식 핸들러의 픽커 간격조절장치
KR20030049839A (ko) * 2001-12-17 2003-06-25 미래산업 주식회사 핸들러의 반도체 소자 이송장치
JP2006337046A (ja) 2005-05-31 2006-12-14 Yamaha Motor Co Ltd Ｉｃハンドラー

Also Published As

Publication number Publication date
KR20080096628A (ko) 2008-10-31

Similar Documents

Publication Publication Date Title
JP5324439B2 (ja) ピックアンドプレース装置
CN106847736B (zh) 基板处理系统和方法
KR100881212B1 (ko) 테스트핸들러용 픽앤플레이스장치
KR101304274B1 (ko) 테스트 핸들러의 픽앤플레이스장치
US8038191B2 (en) Pick and place apparatus
US2755611A (en) Bottle spreader
KR20200022816A (ko) 테스트트레이 및 전자부품 테스트용 핸들러
KR101713031B1 (ko) 테스트핸들러용 픽앤플레이스장치
US7927473B2 (en) Substrate holder, deposition method using substrate holder, hard disk manufacturing method, deposition apparatus, and program
KR100897068B1 (ko) 테스트핸들러
KR100950334B1 (ko) 테스트 핸들러용 픽앤플레이스장치
US7876117B2 (en) Operating method of test handler
US20150125240A1 (en) Dynamic pitch substrate lift
JP5102840B2 (ja) 移動のない接触作動
KR101810505B1 (ko) 테스트핸들러용 픽앤플레이스장치
KR100908180B1 (ko) 스프링을 이용한 웨이퍼 피치 조절장치
CN208284154U (zh) 承载平台及承载装置
KR101045277B1 (ko) 테스트 핸들러용 하이픽스보드 클램핑장치
KR100528706B1 (ko) 반도체 소자 테스트 핸들러의 트레이 이송장치
KR102326005B1 (ko) 반도체 소자 픽업 장치
KR100906975B1 (ko) 고객트레이 위치보정장치, 이를 포함하는 핸들러, 및 이를이용한 반도체 소자 제조방법
CN220501977U (zh) 一种电子元件的抓取装置及输送系统
US20240355648A1 (en) Contact apparatus for arranging semiconductor devices
KR20090011581U (ko) 전자부품 검사 지원 장치용 픽앤플레이스장치
KR20090122646A (ko) 트레이 이송 방법, 이를 적용한 이송 장치 및 테스트핸들러

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 12