KR100873933B1 - 티형 게이트를 이용한 반쪽 자기 정렬 방법에 의한 고주파트랜지스터 구조 및 그 제조 방법 - Google Patents
티형 게이트를 이용한 반쪽 자기 정렬 방법에 의한 고주파트랜지스터 구조 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100873933B1 KR100873933B1 KR1020070037664A KR20070037664A KR100873933B1 KR 100873933 B1 KR100873933 B1 KR 100873933B1 KR 1020070037664 A KR1020070037664 A KR 1020070037664A KR 20070037664 A KR20070037664 A KR 20070037664A KR 100873933 B1 KR100873933 B1 KR 100873933B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- drain
- source
- type gate
- high frequency
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 게이트를 마스크로 한 자기 정렬 기술을 이용하되 소스와 게이트 만 자기 정렬되도록 하여 소스와 게이트 간의 거리를 최소화함으로써 소스와 게이트 간의 저항을 최소화한다. 소스 저항을 줄임으로써 트랜지스터의 전류밀도와 트랜스 컨덕턴스가 개선된다. 반면 드레인과 게이트 사이는 자기정렬이 되지 않도록 감광막(photo resist등)을 이용하여 그 거리는 늘린다. 이를 통해 자기정렬에 의해 드레인을 형성할 때 보다 게이트 드레인 간의 저항을 증가시킨다. 드레인에 적절한 저항 성분을 유지함으로써 드레인 출력 컨덕턴스(output conductance)를 작게 하고 드레인과 게이트 사이의 항복 전압(BVDG)을 증가시킨다.
반쪽 자기 정렬, 고주파 트랜지스터, T-형 게이트, 감광막, 항복 전압
Description
도 1은 종래 T-형 게이트를 이용한 자기 정렬 방법에 의한 고주파 트랜지스터를 도시한 단면도,
도 2는 본 발명의 일 실시예에 따른 반쪽 자기 정렬 방법에 의한 고주파 트랜지스터 제조 방법을 나타내는 공정도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : T-형 게이트
120 : 소스 130 : 드레인
200 : 기판 210 : T-형 게이트
220 : 보호층 230 : 감광막
240 : 금속층 250 : 소스
260 : 드레인
본 발명은 고주파 스위치에 사용되는 HEMT(High Electron Mobility Transistor) 나 MESFET 등 화합물 반도체를 이용한 전계 효과 트랜지스터(FET)에 있어서 T-형 게이트를 마스크로 사용한 소스/드레인 형성방법에 대한 것으로 특히, 소스의 저항은 줄이면서 드레인의 저항을 적절히 크게 할 수 있는 반쪽 자기 정렬 기술을 이용한 소스/드레인 형성방법에 대한 것이다.
고주파용 반도체 소자 중에서 고주파 특성이 우수한 스위치용 MESFET 또는HEMT 등의 소자를 제조하기 위해서는 게이트의 길이를 축소하여야 한다. 그러나, 게이트 길이가 짧아지면 게이트 저항이 증가하기 때문에 소자의 이득 또는 잡음특성이 감소하게 된다.
따라서, 게이트의 길이를 축소하면서도 소자의 이득 또는 잡음특성의 감소를 방지하기 위하여, 게이트의 하부는 작으면서 상부는 큰 게이트, 소위 T-형 게이트를 형성하는 방법이 사용되고 있다.
이러한 T-형 게이트를 사용한 트랜지스터 제작방법에 있어서, 그 소스와 드레인은 형성하는 때에는 T-형 게이트를 먼저 제작하고, 이 T-형 게이트를 마스크로 사용하여 자기 정렬 방법에 의해 소스와 드레인 영역을 제작한다. 이러한 자기 정렬 기술의 장점으로는 게이트와 소스 사이의 거리가 작게 할 수 있어 소스 저항이 줄어 트랜지스터의 전류밀도나 트랜스 컨덕턴스 등이 향상된다.
하지만 게이트와 드레인 사이의 거리도 가까워지므로 드레인 저항도 줄어든다. 이로 인해 생기는 문제점으로는 트랜지스터의 출력 컨적턴스(output conductance)가 증가하여 최대 발진 주파수(Fmax)가 감소하고, 드레인과 게이트간의 항복 전압(breakdown Voltage, BVDG)이 감소한다.
이러한 문제점을 해결하기 위해 미국공개특허 제5,053,348호에서는 T-형 게이트(110)를 비대칭으로 만들어 소스(120)와 게이트(130) 간의 거리(Ls)는 줄이고, 소스(110)와 드레인(120) 간의 거리(Ld)는 늘리는 방법(Ls < Ld)이 제시되었다.(도 1)
그러나, 이러한 비대칭 T-형 게이트(110)를 사용한 방법은 T-형 게이트(110)의 구조적인 안정성이 무너지지 않는 범위에서만 비대칭성이 허용되므로 게이트(120)와 드레인(130) 간의 거리를 위 문제점을 해소할 수 있을 만큼 충분히 크게 할 수 없다. 또한, 상기 방법은 T-형 게이트(110)의 상부와 드레인(130)의 거리는 여전히 가까워 그로 인한 기생 커패시턴스가 켜져 트랜지스터의 고속동작에 장애가 된다는 문제점이 있다.
본 발명의 목적은 소스 저항은 줄여 트랜지스터의 전류밀도나 트랜스 컨덕턴스 등이 향상시키는 동시에 드레인 저항은 크게 유지하여 트랜지스터의 출력 컨적턴스(output conductance)를 감소시킴으로써 최대 발진 주파수(Fmax)를 증가시키면서 드레인과 게이트 간의 항복 전압(breakdown Voltage, BVDG)을 크게 할 수 있는 반쪽 자기정렬 소스/드레인 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은 게이트와 소스의 거리는 충분히 작게 하면서 게이트와 드레인 간의 거리는 충분히 크게 할 수 있는 반쪽 자기정렬 소스/드레인 형성방법을 제공하는 데 있다.
삭제
본 발명의 목적은 기판 상에 소스, 드레인 및 T-형 게이트가 형성된 고주파용 트랜지스터에 있어서, 상기 T-형 게이트 상부의 한쪽 끝단은 소스의 끝단과 동일한 수직면 상에 있고, 상기 T-형 게이트 상부의 다른 한쪽 끝단의 수직면과 드레인의 끝단의 수직면은 이격되어 있는 고주파용 트랜지스터에 의해 달성된다.
본 발명의 다른 목적은 위 고주파용 트랜지스터에 있어서, T-형 게이트 상부의 다른 한쪽 끝단의 수직면과 드레인의 끝단의 수직면의 거리가 1~1000 ㎛ 인 고주파용 트랜지스터에 의해 달성된다.
본 발명의 또 다른 목적은 T-형 게이트가 형성된 기판 상에 보호층을 형성하는 단계, 상기 T-형 게이트의 상면 일부와 드레인이 형성될 영역 사이에 감광막을 형성하는 단계, 상기 감광막을 사용하여 상기 보호막을 제거하는 단계, 상기 기판 상에 금속층을 증착하여 소스 및 상기 드레인을 형성하는 단계 및 상기 감광막 및 상기 감광막 상의 금속층을 제거하는 단계를 포함하는 고주파용 트랜지스터 제조 방법에 의해 달성된다.
본 발명의 또 다른 목적은 위 고주파용 트랜지스터 제조 방법에 있어서, 감광막은 오버행 구조를 갖는 고주파용 트랜지스터 제조 방법에 의해 달성된다.
본 발명의 또 다른 목적은 위 고주파용 트랜지스터 제조 방법에 있어서, 상기 감광막 및 상기 감광막 상의 금속층을 제거하는 단계 이후에 상기 보호층을 선택적으로 식각하는 단계를 더 포함하는 고주파용 트랜지스터 제조 방법에 의해 달성된다.
본 발명의 또 다른 목적은 위 고주파용 트랜지스터 제조 방법에 있어서, 상기 감광막의 폭은 1~1000㎛ 인 고주파용 트랜지스터 제조 방법에 의해 달성된다.
본 발명은 게이트를 마스크로 한 자기 정렬 기술을 이용하되 소스와 게이트 만 자기 정렬되도록 하여 소스와 게이트 간의 거리를 최소화함으로써 소스와 게이트 간의 저항을 최소한으로 한다. 이렇게 소스 저항을 줄여 트랜지스터의 전류밀도와 트랜스 컨덕턴스를 개선한다. 여기서 소스와 게이트의 거리는 T-형 게이트의 상부 날개의 길이에 의해 결정된다. 이는 통상적으로 0.3μm 내외이다. 반면 드레인과 게이트 사이는 자기정렬이 되지 않도록 감광막(photoresist등)을 이용하여 그 거리는 늘린다. 이를 통해 자기정렬에 의해 드레인을 형성할 때 보다 게이트 드레인 간의 저항을 증가시킨다. 드레인에 적절한 저항 성분을 유지함으로써 드레인 출력 컨덕턴스(output conductance)를 작게 하고 드레인과 게이트 사이의 항복 전 압(BVDG)을 증가시킨다.
앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2a 내지 도 2f는 본 발명에 따른 반쪽 자기정렬 트랜지스터의 제조 순서를 나타낸다.
도 2a는 T-형 게이트(210)가 형성된 기판(200)을 도시하고 있다. 본 발명은 자기정렬에 의한 소스/드레인 형성 방법을 사용하는 고주파용 트랜지스터 제조 방법을 기초로 한 것이다. 따라서, 본 발명에서는 T-형 게이트(210) 및 캡, 배리어 및 채널 등의 기판(200) 구조가 종래의 고주파용 트랜지스터의 제조 방법에 의해 형성된 기판(200)을 사용한다.
도 2b은 기판(200) 상에 보호층(220)(passivation layer)을 형성하는 단계를 도시하고 있다. 보호층(220)은 실리콘 산화물(SiO2)이나 실리콘 질화물(Si3N4) 등을 사용하는 것이 바람직하다. 보호층(220)은 T-형 게이트(210)의 측면부분뿐만 아니라 상부판 아래 부분까지 덮을 수 있다.
도 2c는 게이트(210) 상부 중 일부와 드레인(260) 사이에 감광막(230)을 형성하는 단계를 도시하고 있다. 감광막(230)의 게이트(210)편 경계는 게이트(210)의 절반 가량을 덥도록 하는 것이 바람직하다. 감광막(230) 다른 한편의 외측은 드레인(260, 도 2e 참조) 영역이 된다. 감광막(230)은 금속 리프트 오프 (metal lift off)공정이 수행될 수 있도록 상부는 넓고 하부는 좁은 오버행(over hang) 구조를 가지는 것이 바람직하다. 이렇게 형성된 감광막(230)의 너비는 게이트(210)와 드레인(260, 도 2e 참조)의 거리를 결정하게 된다. 따라서, 기판(200)의 종류에 따른 거리 대 저항비, 소자에 기대되는 출력 컨덕턴스와 최대 발진 주파수 및 항복 전압 등을 고려하여 감광막(230)의 너비를 결정하여야 한다. 일반적인 기판(200)에 있어서 감광막(230)의 너비는 10~1000㎛인 것이 바람직하다.
도 2d는 감광막(230)의 외부에 드러난 보호막을 제거하는 단계를 도시하고 있다. 이때 건식식각 또는 습식식각 방법을 사용할 수 있으며, 바람직하게는 반응성 이온식각과 같은 건식식각 방법을 사용한다.
도 2e는 소스(250)/드레인(260) 영역이 될 금속층(240)을 증착하는 단계를 도시하고 있다.
도 2f는 리프트 오프 공정에 의해 감광막(230) 및 그 상부의 금속층(240)을 제거하는 단계를 도시하고 있다. 소스(250)와 게이트(210) 간의 거리는 자기 정렬에 의해 최소화되고 드레인(260)과 게이트(210) 간의 거리는 감광막(230)에 의해 결정되므로 의도하는 만큼 드레인(260)과 게이트(210) 간의 저항 등을 증가시킬 수 있다.
도시되지는 않았으나, 도 2f의 공정을 수행한 다음 최종적으로 T-형 게이트(210) 자체의 목적을 달성하기 위하여 남아있는 보호층(220)을 선택적 식각 방법 의해 제거하는 것이 바람직하다. 보호층(220)은 산화막 또는 질화막을 사용하므로 종래의 다양한 선택적 식각 방법으로 이러한 산화막 또는 질화막 만을 제거할 수 있다.
본 발명에 의한 고주파 트랜지스터 제조 방법은 반쪽 자기 정렬 방식을 사용하여 소스 저항을 최소화한다. 이에 따라 트랜지스터의 전류밀도가 증가하고 트랜스 컨덕턴스 등의 특성이 개선되는 효과가 있다. 또한, 게이트와 드레인 간에 적정한 저항성분을 도입하여 출력 컨덕턴스(output conductance)와 항복 전압을 개선하는 효과가 있다.
본 발명에 의한 고주파 트랜지스터 제조 방법은 게이트와 소스의 거리는 충분히 작게 하면서 게이트와 드레인 간의 거리는 충분히 크게 할 수 있다. 즉, 설계자가 원하는 거리만큼 게이트와 드레인 간의 간격을 조절할 수 있게 된다. 또한, 이로 인해 기생 커패시턴스를 작게 하는 효과가 있다.
아울러 본 발명에 의한 고주파 트랜지스터 제조 방법은 공정이 간단하다. 만일 공정장비의 한계 등의 문제점이 발생하여 오믹과 게이트 간의 정렬에 문제가 발생하여도 소스 저항의 개선과 게이트-드레인 항복 전압 개선의 효과를 어느 정도 이룰 수 있다.
Claims (6)
- 기판 상에 소스, 드레인 및 T-형 게이트가 형성된 고주파용 트랜지스터에 있어서,상기 T-형 게이트 상부의 일측 단부는 소스의 끝단과 동일한 수직면 상에 있고,상기 T-형 게이트 상부의 타측 단부 수직면은 드레인 단부의 수직면과 이격되어 있으며,상기 T-형 게이트는 좌우 대칭이고, 게이트-소스 간의 간격보다 게이트-드레인 간의 간격이 더 길게 형성되는 고주파용 트랜지스터.
- 제1항에 있어서,상기 T-형 게이트 상부의 타측 단부 수직면과 상기 드레인 단부의 수직면 간의 거리는 1~1000 ㎛ 인 고주파용 트랜지스터.
- T-형 게이트가 형성된 기판 상에 보호층을 형성하는 단계;상기 T-형 게이트의 상면 일부와 드레인이 형성될 영역 사이에 감광막을 형성하는 단계;상기 감광막을 사용하여 상기 보호막을 제거하는 단계;상기 기판 상에 금속층을 증착하여 소스 및 상기 드레인을 형성하는 단계; 및상기 감광막 및 상기 감광막 상의 금속층을 제거하는 단계를 포함하는 고주파용 트랜지스터 제조 방법.
- 제3항에 있어서,상기 감광막은 오버행 구조를 갖는 고주파용 트랜지스터 제조 방법.
- 제3항 또는 제4항에 있어서,상기 감광막 및 상기 감광막 상의 금속층을 제거하는 단계 이후에상기 보호층을 선택적으로 식각하는 단계를 더 포함하는 고주파용 트랜지스터 제조 방법.
- 제3항에 있어서,상기 감광막의 폭은 1~1000㎛ 인 고주파용 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070037664A KR100873933B1 (ko) | 2007-04-18 | 2007-04-18 | 티형 게이트를 이용한 반쪽 자기 정렬 방법에 의한 고주파트랜지스터 구조 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070037664A KR100873933B1 (ko) | 2007-04-18 | 2007-04-18 | 티형 게이트를 이용한 반쪽 자기 정렬 방법에 의한 고주파트랜지스터 구조 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080093659A KR20080093659A (ko) | 2008-10-22 |
| KR100873933B1 true KR100873933B1 (ko) | 2008-12-15 |
Family
ID=40154133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070037664A KR100873933B1 (ko) | 2007-04-18 | 2007-04-18 | 티형 게이트를 이용한 반쪽 자기 정렬 방법에 의한 고주파트랜지스터 구조 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100873933B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102437939B1 (ko) | 2020-12-29 | 2022-08-30 | 경북대학교 산학협력단 | 습식 식각을 활용한 셀프 얼라인 소스/드레인 및 극미세 게이트 형성 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679311A (en) | 1985-12-12 | 1987-07-14 | Allied Corporation | Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing |
-
2007
- 2007-04-18 KR KR1020070037664A patent/KR100873933B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679311A (en) | 1985-12-12 | 1987-07-14 | Allied Corporation | Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080093659A (ko) | 2008-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5053348A (en) | Fabrication of self-aligned, t-gate hemt | |
| KR100620393B1 (ko) | 전계효과 트랜지스터 및 그의 제조 방법 | |
| JPH02148738A (ja) | 電界効果トランジスタの製造方法 | |
| JP4237203B2 (ja) | 不定形高電子移動度トランジスタの製造方法 | |
| US9997601B2 (en) | Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer | |
| JPH043434A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US7973368B2 (en) | Semiconductor device with T-gate electrode | |
| WO2015096683A1 (zh) | 一种半导体器件及其制造方法 | |
| US20050101069A1 (en) | Confined spacers for double gate transistor semiconductor fabrication process | |
| JP5610489B2 (ja) | ゲイン変化補償を伴うトランジスタ | |
| KR970004846B1 (ko) | 반도체 장치 | |
| KR100873933B1 (ko) | 티형 게이트를 이용한 반쪽 자기 정렬 방법에 의한 고주파트랜지스터 구조 및 그 제조 방법 | |
| WO2014097369A1 (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| KR100400718B1 (ko) | 티(ｔ)형 게이트 형성 방법 | |
| KR20190042424A (ko) | 고주파 소자 제조방법 | |
| KR100695670B1 (ko) | 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법 | |
| JPH08274118A (ja) | 電界効果型半導体装置及びその製造方法 | |
| KR102437939B1 (ko) | 습식 식각을 활용한 셀프 얼라인 소스/드레인 및 극미세 게이트 형성 방법 | |
| KR100906051B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3164080B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0645363A (ja) | 砒化ガリウム電界効果トランジスタ | |
| KR0141780B1 (ko) | 반도체소자 제조방법 | |
| KR20010053784A (ko) | 전계 효과 트랜지스터 및 그의 제조 방법 | |
| KR950008255B1 (ko) | 고전자 이동도 트랜지스터의 제조방법 | |
| JP2893776B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131203 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |