KR100872277B1 - 선형 폴라 송신기 시스템, 방법 및 장치 - Google Patents

선형 폴라 송신기 시스템, 방법 및 장치 Download PDF

Info

Publication number
KR100872277B1
KR100872277B1 KR1020070054710A KR20070054710A KR100872277B1 KR 100872277 B1 KR100872277 B1 KR 100872277B1 KR 1020070054710 A KR1020070054710 A KR 1020070054710A KR 20070054710 A KR20070054710 A KR 20070054710A KR 100872277 B1 KR100872277 B1 KR 100872277B1
Authority
KR
South Korea
Prior art keywords
signal
amplitude
phase
input
predistorted
Prior art date
Application number
KR1020070054710A
Other languages
English (en)
Other versions
KR20070116204A (ko
Inventor
우왕명
이창호
장재준
김학선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20070116204A publication Critical patent/KR20070116204A/ko
Application granted granted Critical
Publication of KR100872277B1 publication Critical patent/KR100872277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/324—An amplitude modulator or demodulator being used in the amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/393—A measuring circuit being coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

선형 폴라 송신기를 제공하기 위한 시스템 및 방법이 제공된다. 상기 시스템 및 방법은, 입력 진폭 신호 및 입력 위상 신호를 생성하는 단계를 포함하며, 상기 입력 진폭 신호와 입력 위상 신호는 입력 신호의 직교 성분이고 제1 및 제2 신호 경로 상에서 각각 생성된다. 또한, 상기 시스템 및 방법은 진폭 오차 신호를 이용하여 상기 제1 경로를 따라 상기 입력 진폭 신호를 처리하여 전치왜곡된 진폭 신호를 생성하고, 위상 오차 신호를 이용하여 상기 제2 신호 경로를 따라 입력 위상 신호를 처리하여 전치왜곡된 위상 신호를 생성한다. 또한, 상기 시스템 및 방법은 상기 제1 경로를 따라 전치왜곡된 진폭 신호 및 상기 제2 경로를 따라 전치왜곡된 위상 신호를 전력 증폭기에 제공하여 출력 신호를 생성한다. 진폭 오차 신호는 상기 출력 신호 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호의 비교를 통해 생성되며, 상기 위상 오차 신호는 상기 출력 신호 위상의 적어도 일부와 상기 전치왜곡된 위상 신호의 비교를 통해 생성된다.
Figure R1020070054710
폴라 송신기, 진폭, 위상, 전치왜곡, 신호경로

Description

선형 폴라 송신기 시스템, 방법 및 장치{SYSTEMS, METHODS, AND APPARATUSES FOR LINEAR POLAR TRANSMITTER}
도 1a 및 1b는 본 발명의 일실시형태에 따른 폴라 송신기 시스템의 기능 블록도이다.
도 2는 본 발명의 일실시형태에 따른 진폭 오차 수정 루프를 도시한 블록도이다.
도 3은 본 발명의 일실시형태에 따른 위상 오차 수정 루프를 도시한 블록도이다.
도 4는 본 발명의 일실시형태에 따른 진폭 변조 기법을 설명하기 위한 도면이다.
도 5는 본 발명의 일실시형태에 따른 위상 변조 기법을 설명하기 위한 도면이다.
도 6a 및 6b는 본 발명의 일실시형태에 따라, 전치왜곡이 존재하지 않는 경우와 존재하는 경우에 시뮬레이션된 전력 증폭기(PA)의 특성을 각각 도시한 도면이다.
도 7a 및 7b는 본 발명의 일실시형태에 따라, 전치왜곡이 존재하지 않는 경우(EVMrms: 15.6%, EVMpeak: 22.4%)와 존재하는 경우(ENMrms: 3.4%, EVMpeak: 4.9%)에 EDGE 신호의 시뮬레이션된 컨스털레이션(constellation) 결과를 도시한 도면이다.
도 8은 본 발명의 일실시형태에 따른 EDGE 신호(Pout_PDoff = 21 dBm 및 Pout_PDon = 26 dBm)의 시뮬레이션된 스펙트럼 결과를 도시한 도면이다.
도 9는 본 발명의 일실시형태에 따른 수신기 구조의 변형을 위한 프로토타입 플랫폼을 도시한 도면이다.
본 발명은 일반적으로 선형 폴라 송신기에 관한 것으로, 더욱 상세하게는 고주파수(Radio Frequency: RF) 전력 증폭기의 성능 향상을 위한 시스템, 방법 및 장치에 관한 것이다.
비용에 민감한 모바일 송신기에 있어서, 원하는 이득과 선형성을 만족하면서 고효율, 고출력을 얻기 위해 성능의 트레이드-오프(trade-off)는 신중하게 관리되어야 한다. 본질적으로 비선형 전력 증폭기 자체에서, 더 나은 선형 동작을 얻기위한 유일한 방법은 전력 증폭기 전체 용량의 작은 일부에 신호의 동적범위(dynamic range)를 제한하는 것이다. 불행하게도, 더 나은 선형 동작을 얻기 위한 이러한 동적범위의 제한은, 더 큰 사이즈를 가지며 더 많은 전력이 소모되는 증폭기 구조를 필요로하기 때문에 매우 비효율적이다.
데이터 전송율 및 통신 용량을 증가시키기 위한 요구와 함께, 기존의 GSM(Gloval System for Mobile communication) 스펙과 기반시설 내에서 EDGE(Enhanced Data rate for GSM Evolution)가 제안되었다. GSM은 가우시안 최소 시프트 키잉(Gaussian Minimum Shift Keying: GMSK)의 고정 포락선 변조 기법(constant envelope modulation scheme)에 기반을 두고 있는 반면, EDGE는 주로 스펙트럼 효율을 향상시키기 위해 3π/8 -천이된 8-위상 시프트 키잉(3π/8 -shifted 8-phase shift keying)의 포락선-가변 변조 기법에 기반을 두고 있다. 이 포락선-가변 변조 기법으로 인해 EDGE 송신기는 EDGE 단말기의 성능에 심각하고 부정적인 영향을 미치는 전력 증폭기의 비선형성에 더욱 민감하다. 결과적으로, EDGE 송신기는 전력 증폭기의 비선형 특성 및 고정되지 않은 포락선 변동에 의해 발생하는 왜곡을 보상하기 위한 추가적인 블록을 사용하여 정밀한 진폭 및 위상 제어를 필요로 한다.
효과적으로 증폭된 신호 전송을 제공하기 위해, 디지털 전치왜곡 기법을 이용한 개방-루프 또는 아날로그 피드백 기법을 이용한 폐쇄-루프의 형태를 갖는 많은 폴라 송신기 구조가 제안되어 왔다. 먼저, 디지털 전치왜곡 기법을 이용한 전형적인 개방-루프에서, 전력 증폭기는 파워, 온도 및 주파수를 포함하는 캘리브레이션(calibration) 데이터에 특징이 있다. 이 캘리브레이션 데이터는 룩-업 테이블에 저장된다. 룩-업 테이블으로부터 동작 조건에 대한 수정된 계수가 디지털 로직에 의해 선택되며 전치왜곡을 위해 적용된다. DSP 기반 선형화는 정확하고 안정적인 동작뿐만 아니라 소프트웨어 프로그래밍을 이용한 쉬운 변형을 제공할 수 있다. 그러나, 이 기법은 부분 부분 변경에 대한 보상을 위해서 생산 라인상에서 시간이 소 모되는 캘리브레이션을 필요로 하며, 시스템 내에서 임의의 에이징 효과(aging effect)를 쉽게 정정할 수 없다. 선형화를 위해 전력 증폭기 출력에서 반사용 경로 적용이 변경될 때, 회로의 크기와 비용이 증가하고 상당하 많은 양의 DC 전력소모가 발생한다.
다음으로, 폴라 루프 포락선 피드백 제어가 아날로그 선형화를 위해 일반적으로 사용된다. 이러한 피드백 제어 구조에서, 송신기 내에 정밀한 수신기가 포함되어야 하며, 제어 루프 대역폭은 신호 대역폭보다 매우 넓어야 한다. 더하여, 네가티브 피드백에서 고유 이득(intrinsic gain) 감소 특성이 충분한 송신 이득을 갖지 못하는 증폭기에 대해 심각한 제약을 발생시킬 수 있다. 어하여, 전형적인 폴라 루프 시스템은 왜곡과 신호 파워를 모두 피드백하며, 이로 인해 폴라 루프 시스템의 안정성을 감소시킨다. 이와 같이, 전형적인 폴라 변조 시스템에 사용되는 전력 증폭기는 효율성을 위해 높은 비선형 스위칭 모드에서 작동하며 그 결과 고차(high-order) 왜곡 성분의 제거가 매우 중요하게 된다.
따라서 본 발명의 목적은 고주파수(Radio Frequency: RF) 전력 증폭기의 성능 향상을 위한 시스템, 방법 및 장치를 제공하는데 있다.
본 발명의 실시형태들은 다중 경로 직교 순환 전치왜곡(multi-path orthogonal recursive predistortion)을 이용한 아날로그 선형 폴라 송신기를 제공한다. 이 송신기는 저주파수 우수(even-order) 왜곡 성분(즉, 선형 이득과의 편차) 을 피드백 함으로써 저전력 모드에서 동작할 수 있으며 더 넓은 대역폭을 얻을 수 있다. 더하여, 피드백으로써 왜곡 성분들이 입력 신호에 추가되지 않을 수 있으며 오히려 승산법으로 입력 신호를 전치왜곡하는데 사용할 수 있다. 특히, 기본 신호에 의해 승산될 때, 저주파수 우수 왜곡 성분은 기수 인밴드 왜곡 항(odd-order in-band distortion term)을 생성할 수 있다. 따라서 상기와 같은 구조는 전형적인 부가형 폴라 루프(additive polar loop)보다 근본적으로 더욱 안정적일 수 있다.
본 발명의 일실시형태에 따르면, 선형 폴라 송신기를 제공하는 방법이 제공된다. 상기 본 발명의 방법은, 입력 진폭 신호 및 입력 위상 신호를 생성하는 단계- 상기 입력 진폭 신호 및 입력 위상 신호는 입력 신호의 직교 성분이고 상기 입력 진폭 신호 및 입력 위상 신호가 각각 제1 및 제2 신호 경로상에서 생성됨-, 진폭 오차 신호를 이용하여 상기 제1 신호 경로를 따라 입력 진폭 신호를 처리하여 전치왜곡된 진폭 신호를 생성하는 단계, 및 위상 오차 신호를 이용하여 상기 제2 신호 경로를 따라 입력 위상 신호를 처리하여 전치왜곡된 위상 신호를 성성하는 단계를 포함할 수 있다. 더하여 본 방법은 출력 신호를 생성하기 위해 상기 제1 신호 경로를 따라 전치왜곡된 진폭 신호 및 상기 제2 신호 경로를 따라 전치왜곡된 위상 신호를 전력 증폭기에 제공하는 단계를 더 포함할 수 있다. 상기 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호의 비교를 통해 성성되고, 상기 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호의 비교를 통해 생성된다.
본 발명의 다른 실시형태에 따르면, 선형 폴라 송신기 시스템이 제공된다. 본 발명의 시스템은 입력 진폭 신호와 입력 위상 신호를 포함한다. 상기 입력 진폭 신호 및 입력 위상 신호는 입력신호의 직교 성분들이며, 상기 입력 위상 신호 및 입력 위상 신호는 각각 제1 및 제2 신호 경로 상에 제공된다. 또한, 상기 본 발명의 시스템은, 역 진폭 오차 신호(inverse amplitude error signal)를 이용하여 상기 제1 신호 경로를 따라 입력 진폭 신호를 처리하여 전치왜곡된 진폭 신호를 생성하는 제1 전치왜곡 모듈, 및 역 위상 오차 신호(inverse phase error signal)를 이용하여 상기 제2 신호 경로를 따라 상기 입력 위상 신호를 처리하여 전치왜곡된 위상 신호를 생성하는 제2 전치왜곡 모듈을 더 포함한다. 더하여, 상기 본 발명의 시스템은 상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 수신하고 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 수신하며, 상기 전치왜곡된 진폭 신호 및 상기 전치왜곡된 위상 신호에 기반하여 출력 신호를 생성하는 전력 증폭기를 더 포함한다. 상기 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호의 비교를 통해 성성되고, 상기 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호의 비교를 통해 생성된다.
본 발명의 또 다른 실시형태에 따르면, 선형 폴라 송신기 시스템이 제공된다. 본 발명의 시스템은 입력 진폭 신호와 입력 위상 신호를 포함한다. 상기 입력 진폭 신호 및 입력 위상 신호는 입력신호의 직교 성분들이며, 상기 입력 위상 신호 및 입력 위상 신호는 각각 제1 및 제2 신호 경로 상에 제공된다. 또한, 상기 본 발명의 시스템은, 역 진폭 오차 신호(inverse amplitude error signal)를 이용하여 상기 제1 신호 경로를 따라 입력 진폭 신호를 처리하여 전치왜곡된 진폭 신호를 생성하는 제1 수단, 및 역 위상 오차 신호(inverse phase error signal)를 이용하여 상기 제2 신호 경로를 따라 상기 입력 위상 신호를 처리하여 전치왜곡된 위상 신호를 생성하는 제2 수단을 더 포함한다. 더하여, 상기 본 발명의 시스템은 상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 수신하고 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 수신하며, 상기 전치왜곡된 진폭 신호 및 상기 전치왜곡된 위상 신호에 기반하여 출력 신호를 생성하는 전력 증폭기를 더 포함한다. 상기 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호의 비교를 통해 성성되고, 상기 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호의 비교를 통해 생성된다.
이하, 본 발명의 일부 실시형태가 도시된 첨부 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 본 발명은 여러가지 다른 형태로 구현될 수 있으며 여기에서 기재된 실시형태들에 한정되어서는 안된다. 동일한 참조부호는 동일한 구성요소를 표시한다.
본 발명의 실시형태들은 진폭 및 위상을 위한 두 개의 경로와 아날로그 직교 순환 전치왜곡 선형화 기법(analog orthogonal recursive predistortion linearization technique)을 사용한 폴라 변조 기법에 기반한 선형 폴라 송신기를 제공할 것이다. 폴라 변조 기법은 전력 증폭기의 바이어스 레벨을 동적으로 조정함으로써 배터리 수명을 향상시킬 수 있다. 더하여, 아날로그 직교 순환 전치왜곡은, 고주파수(RF) 전력 증폭기에서 진폭 오차와 위상 오차의 실질적으로 순간적인 수정 을 제공할 수 있으며, 이를 통해 선형 출력 파워 용량 및 전력 증폭기의 효율성을 향상시킬 수 있다. 더하여, 본 발명의 실시형태들은, 수정 루프 대역폭(correction loop bandwidth) 내에서 발생할 수 있는 임의의 왜곡을 수정 가능하게 하며, 포락선 메모리 효과(envelope memory effect)를 포함하는 승산법(multiplicative manner)으로 입력 신호를 전치왜곡하기 위해 우수 왜곡 성분(even-order distortion component)을 사용할 수 있다.
도 1a는 본 발명의 일실시형태에 따른 폴라 송신기 시스템(100)을 도시한 개략 기능 블록도이다. 도 1a에 도시된 바와 같이, 폴라 전송기 시스템(100)은 기저대역 변조 및 제어 모듈(102), 디지털-아날로그 변환기(DAC)(104a, 104b), 위상 변조 모듈(106), 진폭 전치왜곡 모듈(118), 증폭기 전력 제어 모듈(110), 전력 증폭기 모듈(112), 진폭 변조 오차 검출 모듈(114) 및 위상 변조 오차 검출 모듈(116)을 포함할 수 있다. 상기 폴라 송신기 시스템(100)이 동작하는 동안, 상기 기저대역 변조 및 제어 모듈(102)은 두 개의 직교 입력 신호- 하나는 입력 신호의 진폭을 나타내는 신호이고 다른 하나는 입력 신호의 위상을 나타내는 신호- 를 생성하고, 상기 두 개의 직교 입력 신호는 각각 디지털-아날로그 변환기(104a, 104b)로 제공된다. 본 발명의 일실시형태에 따르면 상기 두 기저대역 디지털 입력 신호는 동기화될 수 있다. 상기 두 직교 입력 신호 각각은 진폭과 위상에 관련된 것이나, 다른 실시형태는 직교 시스템(Cartesian system)에 사용되는 I- 및 Q- 신호를 사용할 수 있을 것이다. 더하여, 다른 직교 입력 신호가 본 발명의 범위 내에서 사용될 수 있다.
디지털-아날로그 변환기(104a)에서 출력되는 아날로그 진폭 신호(xA(t))는 입력 진폭 신호로써 진폭 전치왜곡 모듈(118)에 제공될 수 있다. 이와 유사하게, 디지털-아날로그 변환기(104b)에서 출력되는 아날로그 위상 신호(xP(t))는, 기저대역 신호에서 RF 신호(rxP(t))로 아날로그 위상 변조 신호(xP(t))를 상향변환하기 위해 위상 변조 모듈(106)에 제공된다. 이어 상향변환된 입력 위상 신호(rxP(t))는 위상 전치왜곡 모듈(120)으로 제공될 수 있다.
상기 진폭 전치왜곡 모듈(118) 및 위상 전치왜곡 모듈(120)이 도 1b를 참조하여 설명될 것이다. 도 1b는 도 1a의 폴라 송신기 시스템(100)을 더욱 상세하게 도시한 기능 블록도이다. 도 1b에 도시된 바와 같이, 진폭 전치왜곡 모듈(118)은 승산기(multiplier)일 수 있으며, 상기 전치 왜곡 모듈(120)은 위상 가산기(phase adder)일 수 있다. 본 발명의 일실시형태에 따르면, 진폭 전치왜곡용 진폭 승산기는 길버트 셀 전압 승산기(Gilbert cell voltage multiplier)일 수 있으며, 위상 전치왜곡용 위상 가산기는 전압제어 가변 위상 시프터(voltage controlled variable phase shifter)일 수 있다.
계속 도 1b를 참조하면, 상기 진폭 변조 오차 검출 모듈(114)은 1/a1의 감쇠율을 갖는 감쇠기(128), 포락선 검출기(130) 및 진폭 전치왜곡 함수부(function)(132)를 포함할 수 있다. 상기 위상 변조 오차 검출 모듈(116)은 제한기(134) 및 위상 전치왜곡 함수부(136)를 포함할 수 있다. 전력 증폭기 모듈(112) 은 G{·}의 전달함수를 갖는 전력 증폭기(124)를 포함할 수 있다. 더하여, 상기 전력 증폭기 모듈(112)은 추가적으로 하나 이상의 입력 정합 회로(122) 및 출력 정합 회로(126)을 포함할 수 있다. 상기 입력 정합 회로(122)는 상기 전력 증폭기(124)의 입력에서 임피던스 정합을 위해 제공될 수 있으며, 출력 정합 회로(126)는 전력 증폭기(124)의 출력에서 임피던스 정합을 위해 제공될 수 있다.
이하에 더욱 상세하게 기술되는 바와 같이, 진폭 전치왜곡 모듈(118)과 진폭 전치왜곡 모듈(120)은 기저대역 진폭 신호(xA(t)) 및 위상 변조된 RF 신호(rxP(t))를 각각 전치왜곡하는 기능을 할 수 있다. 특히, 상기 진폭 신호 입력(xA(t))는, 진폭 변조 오차 검출 모듈(114)로부터의 역 진폭 오차 신호(eA(t))에 의해 전치왜곡 되어 진폭-전치왜곡된 신호(zA(t))를 생성한다. 결과적으로, 출력(zA(t))은, 입력(xA(t))이라는 기본 항과 출력(yA(t))이라는 역 기수 상호변조 왜곡 항(3차 상호변조 왜곡, 5차 상호변조 왜곡 등과 같은)을 포함할 수 있다. 상기 역 진폭 왜곡 항은 전력 증폭기 출력(ry(t))의 진폭 왜곡에 대한 보상을 위해 전력 증폭기 모듈(112)에서 사용될 수 있다.
역 진폭 오차 신호(eA(t))를 생성하기 위해, 진폭 변조 오차 검출 모듈(114), 특히 진폭 전치왜곡 함수부(132)는 전치왜곡 모듈(118)의 출력(zA(t))과 전력 증폭기 모듈(112)의 다이오드 검출 출력(yA(t))의 비교를 수행한다. 예를 들 어, 진폭 전치왜곡 모듈(118)의 출력(zA(t))과 다이오드 포락선 검출기를(130)를 통해 전력 증폭기 출력(ry(t))을 포락선 검출한 출력(yA(t))의 비교는 분압기에 의해 수행될 수 있다. 신호(yA(t))에 의해 신호(zA(t))를 분압함으로써, 기본항(fundamental term)에 가까이 위치한 기수 왜곡 항이 더 낮은 기수 왜곡 항으로 차수 감소 변환된다(order-down converted). 역 진폭 오차 신호(eA(t))는 전력 증폭기 모듈(112)의 역 진폭 이득을 포함할 수 있다. 또한, 역 진폭 오차 신호(eA(t))는 진폭 오차 수정 루프에서 동작하는 요소가 필요로 하는 대역폭을 경감시는 저주파수, 우수 상호변조 왜곡 항(low frequency even-order intermodulation distortion term)을 포함할 수 있다.
전술한 바와 유사하게, 위상 변조된 RF 신호 입력(rxP(t))은, 위상 변조 오차 검출 모듈(116)으로부터의 역 위상 오차 신호(eP(t))에 의해 전치왜곡될 수 있으며, 위상 전치왜곡된 RF 신호(rzP(t))를 생성할 수 있다. 결과적으로 출력(rzP(t))는 입력(rxP(t))의 기본 항과 3차 역 기수 상호변조 왜곡 항, 5차 역 기수 상호변조 왜곡 항과 같은 출력(ryP(t))의 역 기수 상호변조 왜곡 항을 포함할 수 있다. 역 위상 왜곡 항은 전력 증폭기 출력(ry(t))의 위상 왜곡에 대한 보상을 위해 전력 증폭기 모듈(112)에서 사용될 수 있다.
역 위상 오차 신호(eP(t))를 생성하기 위해, 위상 변조 오차 검출 모 듈(116), 특히 위상 전치왜곡 함수부(436)은 전치 왜곡 모듈(120)의 출력(rzP(t))과 전력 증폭기 모듈(112)의 출력이 진폭 제한된(amplitude-limited) 출력(ryP(t))의 비교를 수행한다. 예를 들어, 위상 전치왜곡 모듈(120)의 출력(rzP(t))과 제한기(134)를 통해 전력 증폭기 출력(ry(t))이 진폭 제한된 출력(ryP(t))의 비교는 길버트-셀 전압 승산기에 의해 수행될 수 있다. 역 위상 오차 신호(eP(t))는 전력 증폭기 모듈(112)의 역 위상 편차를 포함할 수 있다. 또한, 역 위상 오차 신호(eP(t))는 저주파 우수 상호변조 왜곡 항을 포함할 수 있으며, 이를 통해 위상 오차 수정 루프에서 동작하는 요소가 필요로 하는 대역폭을 경감시킬 수 있다.
도 1b에서, 폴라 전송기 시스템(100)은 전력 증폭기 출력(ry(t))의 변동을 관찰하고, 거의 동시에 입력 신호(xA(t) 및 rx(t))를 전치왜곡 시킨다. 더욱 상세하게, 본 발명의 일실시형태에 따른 전치왜곡 메커니즘은, 변조 오차 검출 모듈(114, 116)의 출력들(eA(t), ep(t))이 단순하게 전력 증폭기(124) 전달 함수(G{·})의 역함수가 될 수 있도록, 순환 전치왜곡(recursive predistortion)에 대한 참조로써 전력 증폭기(124)에 대해 전치왜곡된 신호를 사용할 수 있다. 따라서, 전치왜곡 함수(예를 들어, FA(132), FP(136))는 아날로그 요소에 의해 수행될 수 있다.
진폭 변조 경로 및 위상 변조 경로가 완벽하게 동기화된다면, 송신기 입력 신호(rx(t))와 역 전력 증폭기 왜곡 신호(e(t))를 승산하여 구한 위상 증폭기(124) 입력 신호(rz(t))는 하기 식 1과 같이 정의될 수 있다.
[식 1]
Figure 112008039536963-pat00017
상기 식 1에서 xA(t) 및 rxP(t)는 각각 기저대역 진폭 입력 및 위상 변조된 RF 입력이다. 마찬가지로, eA(t) 및 eP(t)는 각각 전치왜곡 함수(FA{·}(132)) 및 (FP{·}(136))의 출력이다.
도 1b의 시스템(100)은 폴라 변조에 기반들 두고 있기 때문에, 역 전력 증폭기 왜곡 신호(e(t))의 진폭 신호(eA(t))와 위상 신호(eP(t))는 각각 진폭 함수(FA{·}(132)) 및 위상 오차 전치왜곡 함수(FP{·}(136))를 통해 분리되어 계산될 수 있다. 전력 증폭기의 비선형 성분이 2차 항(K=2)까지 증가하고 단순화를 위해 복소수형(complex-form) 분석이 고려되는 경우, 전력 증폭기(124)의 출력(y(t))은 다음의 식 2 내지 식 4와 같이 기술될 수 있다.
[식 2]
Figure 112008039536963-pat00018
[식 3]
Figure 112008039536963-pat00019
[식 4]
Figure 112008039536963-pat00020
상기 식 2 내지 식 4에서, G{·}는 전력 증폭기(124)의 기수 전달 함수(odd-order transfer function)이고, F{·}는 FA(132)와 FP(136)를 포함하는 전치왜곡 함수이며, ak는 전력 증폭기(124) 전달 함수의 k번째 복소 계수이다. 전술한 식 1 내지 식 4로부터 얻어지는 결과와 같이, 본 발명의 일실시형태에 따르면 선형적으로 증폭된 RF 신호(a1·rx(t))가 전술한 구조를 이용하여 간단하게 생성될 수 있다.
진폭 오차 수정
진폭 변조 오차 검출 모듈(114)을 포함하는 진폭 오차 수정 루프가 도 2를 참조하여 기술된다. 역 진폭 오차 신호(eA(t))는 진폭 전치왜곡 모듈(예를 들어, 승산기)(118)의 출력(zA(t))과 다이오드-기반 포락선 검출기(130)의 출력(yA(t))의 비교를 통해 얻을 수 있다. 진폭 오차 신호(eA(t))가 얻어지면, 이 진폭 오차 신호(eA(t))는 입력 진폭 신호(xA(t))와 승산되어 진폭 전치왜곡 신호(zA(t))가 생성된다. 이 과정은 반복적으로 수행될 수 있다.
위상 오차 수정
도 3은 위상 변조 오차 검출 모듈(116)을 포함하는 위상 오차 수정 루프를 도시한다. 전술한 진폭 수정 루프에서와 같이, 역 위상 오차 신호(eP(t))는, 위상 전치왜곡 모듈(예를 들어 위상 가산기)(120)의 출력(rzP(t))과 진폭 제한기(134)의 진폭 제한된 출력(yP(t))의 비교를 통해 얻을 수 있다. 위상 오차 신호(eP(t))가 얻어지면, 이 위상 오차 신호(eP(t))는 위상 변조된 RF 입력 신호(rxP(t))에 가산되어 위상 전치왜곡된 신호(rzP(t))가 생성된다. 위상 변조 모듈(106)으로 사용되는 위상 고정 루프(PLL)의 출력(rxP(t))은 고주파수(RF)이므로, 본 발명의 일실시형태에 따른 위상 전치왜곡 모듈(120)은 반사형(reflection-type) 전압 제어 가변 위상 시프터일 수 있다.
진폭 변조
GSM/EDGE와 같은 시간 영역 다중 접근(TDMA) 통신 시스템에서, 전력 증폭기 출력의 제어는 시간 마스크 스펙을 충족시켜야 하는 반명 전력 공급의 효율성을 유지해야 한다. 이러한 전력 제어는 선형 레귤레이터, 스위칭 레귤레이터 또는 그 결합 구조를 사용하여 수행될 수 있다. GSM 시스템과는 달리, 본 발명의 일실시형태에 따른 폴라 EDGE 시스템은 RF 포락선 신호의 추적을 필요로 할 수 있다. 포락선 신호를 추적하는 것은 훨씬 넓은 동작 대역폭을 필요로 할 수 있다. 도 4는 전력 효율 및 광대역 동작에 적용될 수 있는 복합 전력 증폭 제어기(110)의 일례를 도시 한다. 도 4에 도시된 바와 같이, 직류-직류 변환기(404)는 직류 및 저주파수 부하 전류를 제공할 수 있으며, 클래스-AB 선형 증폭기(402)가 고주파수 부하 전류를 제공하며 폐쇄된 추적 루프를 유지한다. 직류-직류 변환기(404)는 클래스-AB 증폭기(402)의 출력 전류에 의해 제어될 수 있다. 직류-직류 변환기(404)의 히스테릭(hysteric) 전류 제어기는 클래스-AB 증폭기(402)의 출력 전류를 최소화하고 전체적인 효율성을 최대화하도록 동작한다. 도 4에 도시된 구조에서 출력 캐패시턴스(428)는 클래스-AB 증폭기(402) 루프의 높은 대역폭을 유지하기 위해 낮은 값을 가질 수 있다. 더하여, 직류-직류 변환기(404)의 리플 전류는 피드백 루프와 연결되어 동작하는 클래스-AB 선형 증폭기(402)에 의해 대체로 흡수된다. 따라서, 이 선형 지원(linear-assisted) 구조는 높은 포락선 추적 대역폭을 가질 수 있으며 우수한 선형성 및 유율성을 보장할 수 있다.
위상 변조
도 5는 본 발명의 일실시형태에 따라 사용될 수 있는 위상 변조 모듈(106)을 도시한다. 도 5를 참조하면, 위상 변조된 중간 주파수(IF) 신호(xP(t))(501)가 위상 고정 레퍼런스 및 위상 변조를 위해 위상-주파수 검출기(PFD)(502)에 인가될 수 있다. 위상-주파수 검출기(502)는 전류 펄스를 생성하기 위해 중간 주파수 신호(501)와 피드백 신호(511)을 비교한다. 특히, 검출된 위상 오차에 비례하는 전하량이 제공되도록 전압 펄스들(UP/DOWN)이 챠지 펌프(CP)(504)에 입력된다. 일반적으로, 이 펄스들는 작은 크기를 가지며, 위상이 완벽하게 일치할 때 챠지 펌프(504)가 동일 한 전하량의 양펄스 및 음펄스를 생성하도록 실질적으로 동일한 지속기간(duration)을 갖는다. 챠지 펌프(504)의 출력(ICP)은 필터(예를 들어, 루프 필터)(506)에 제공되며, 그 결과 발생하는 신호(VC)는 발진기(508)에 제공되어 위상이 수정된 신호(rxP(t))가 생성된다.
도 5에서, 위상 정보를 전달하는 중간 주파수 기준 신호(501)를 이용함으로써, 피드백 경로 상의 많은 부분의 요소들이 생략될 수 있으며, 결과적으로 낮은 위상 잡음이 발생한다. 더하여, 하향 변환을 위해 프랙셔널-N 분주기(fractional-N divider)(510)를 사용함으로써, 위상 변조 모듈(106)은 위상-주파수 검출기(502), 챠지 펌프(504) 및 분주기(510)에 의해 제공되는 위상 고정 루프(PLL)만 필요로 한다. 본 발명의 일실시형태에 따르면, 위상 변조 모듈(106)은 하나 이상의 하향변환 믹서, 국부 발진기(LO) 또는 시프터를 필요로 하지 않을 수 있다.
시뮬레이션 결과
도 6a 및 6b에 도시된 시간 영역 신호 테스트는 본 발명의 일실시형태에 따른 전력 증폭기(124)의 향상된 성능을 나타낸다. 특히, 도 6a는 선형화기를 사용하지 않은 경우 얻어지는 결과를 도시하며, 도 6b는 본 발명의 일실시형태에 따라 제공되는 전치왜곡을 사용하여 실행되는 선형화기를 사용한 결과를 도시한다. 도 6b에 도시된 바와 같이, 전력에 대해 산재된(scattered) 전력 증폭기(124) 특성을 나타내는 메모리 효과를 고려한 시뮬레이션에서 조차, 턴온된 선형화기를 사용한 전력 증폭기(124) 출력은 원래의 입력 신호를 잘 추적하고 있으며, 진폭 및 위상의 비선형성 또한 잘 선형화됨을 알 수 있다.
오차 벡터 크기(Error Vector Magnitude: EVM) 측정은 넓은 동적 영역에서 전력 증폭기의 비선형 동작에 의해 제공되는 진폭 및 위상 변동을 나타내는 수단으로 제공된다. 도 7a 및 7b에 도시된 바와 같이, 오차 벡터 크기 시뮬레이션은, 본 발명의 실시형태들에 의해 제공되는 전치왜곡의 사용을 통해 RMS값에서 12.2%, 피크값에서 19.5%의 개선된 결과를 나타내었다. 도 8은 전치왜곡을 수행하지 않는 경우 스펙트럼(802)이 레귤레이션 마스크(804)를 벗어나고 있는 시뮬레이션 결과를 도시한다. 이에 비해, 도 8에서, 전치왜곡을 수행하여 시뮬레이션된 스펙트럼(806)은 도시된 전 범위에서 마스크(804) 하부에 존재하고 있음을 알 수 있다.
실시예
도 9는 본 발명의 일실시형태에 따라 구현된 시스템(900)을 도시한다. 상기 시스템(900)은, RF 신호(rxP(t))로 위상 변조 신호를 상향변환하기 위한 위상 변조기(906), 전력 증폭기(912)로의 입력 신호를 전치왜곡하기 위한 전치왜곡기(908), 전력 레귤레이션 및 동적 전력 제어를 위한 증폭기 전력 제어기(910), AM/AM 왜곡을 추출하기 위한 진폭 변조 오차 검출기(914), 및 AM/PM 왜곡을 추출하기 위한 위상 변조 오차 검출기(916)를 포함한다. 도 9에 도시된 바와 같이, 위상 변조기(906)는 아날로그 위상-고정 루프(PLL)를 포함한다. 특히, 이 위상 고정 루프는, 피드백 루프 내에 배치되는, 위상 주파수 검출기(PFD)(932), 챠지 펌프(CP)(934), 루프 필터(936), 전압 제어 발진기(VCO)(938), 및 주파수 분주기(예를 들어 N 분주 하는)(940)로 형성될 수 있다. 전치왜곡기(908)는 진폭 입력 신호(xA(t))와 진폭 오차 신호(eA(t))를 승산하기 위한 승산기(918)를 포함할 수 있다. 또한, 전치왜곡기(908)는 위상 오차신호(eP(t))를 위상 변조 RF 입력 신호(rxP(t))에 가산하기 위한 위상 가산기(920)를 포함할 수 있다. 더하여, 진폭 변조 오차 검출기(914)는 전력 증폭기(912)의 출력(ry(t))의 진폭을 검출하기 위한 포락선 검출기(930)를 포함할 수 있다. 더하여, 진폭 변조 오차 검출기는, 출력(ry(t))의 진폭과 전치왜곡기(908)의 전치왜곡된 진폭 출력을 이용하여 역 진폭 오차 신호(eA(t))를 계산하기 위한 분압기(928)를 포함한다. 위상 변조 오차 검출기(916)는 진폭 제한기(942), 승산기(944) 및 저대역 통과 필터(LPF)(946)를 포함한다. 이 위상 변조 오차 검출기(916)는, 출력(ry(t))의 진폭 제한된 출력(ryP(t))과 전치왜곡기(908)의 위상 전치왜곡된 출력(rxP(t))을 이용하여 역 위상 오차 신호(eP(t))를 결정한다. 당 기술분야에서 통상의 지식을 가진 자는 선형 전력 증폭기 및 스위칭 전력 증폭기를 포함하는 다양한 전력 증폭기(912)에 전술한 시스템(900)을 적용할 수 있다는 것을 인식할 수 있을 것이다.
전술한 설명 및 첨부 도면에 개시된 기술을 이용하여 본 발명의 속하는 기술 분야에서 통상의 기술을 가진 자는 본 발명의 많은 변형예와 다른 실시형태들을 도출해낼 수 있을 것이다. 따라서, 본 발명은 개시된 실시형태에 한정되는 것이 아니며, 본 발명의 변형예 및 다른 실시형태들은 이하 기재되는 특허 청구 범위 내에 포함되는 것으로 간주되어야 한다. 본 명세서에서 특정 용어들이 사용되었으나, 이는 일반적이고 설명을 위한 의미로 사용되었을 뿐이며 본 발명을 한정하기 위한 것이 아니다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 폴라 송신기에 사용되는 고주파수 전력 증폭기의 선형성 및 효율성을 향상시킬 수 있다.

Claims (20)

  1. 삭제
  2. 입력 진폭 신호 및 입력 위상 신호를 생성하는 단계- 상기 입력 진폭 신호와 상기 입력 위상 신호는 입력 신호의 직교 성분이며, 각각 제1 신호 경로 및 제2 신호 경로 상에서 생성됨;
    상기 제1 신호 경로를 따라 상기 입력 진폭 신호와 진폭 오차 신호를 승산하여 전치왜곡된 진폭 신호를 생성하는 단계;
    위상 오차 신호를 이용하여 상기 제2 신호 경로를 따라 상기 입력 위상 신호를 처리하여 전치왜곡된 위상 신호를 생성하는 단계; 및
    상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 전력 증폭기에 제공하고, 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 상기 전력 증폭기에 제공하여, 출력 신호를 생성하는 단계를 포함하며,
    상기 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호를 비교하여 생성되고, 상기 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호를 비교하여 생성되는 것을 특징으로 하는 선형 폴라 송신기 제공 방법.
  3. 입력 진폭 신호 및 입력 위상 신호를 생성하는 단계- 상기 입력 진폭 신호와 상기 입력 위상 신호는 입력 신호의 직교 성분이며, 각각 제1 신호 경로 및 제2 신호 경로 상에서 생성됨;
    진폭 오차 신호를 이용하여 상기 제1 신호 경로를 따라 상기 입력 진폭 신호를 처리하여 전치왜곡된 진폭 신호를 생성하는 단계;
    상기 제2 신호 경로를 따라 상기 입력 위상 신호와 위상 오차 신호를 가산하여 전치왜곡된 위상 신호를 생성하는 단계; 및
    상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 전력 증폭기에 제공하고, 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 상기 전력 증폭기에 제공하여, 출력 신호를 생성하는 단계를 포함하며,
    상기 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호를 비교하여 생성되고, 상기 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호를 비교하여 생성되는 것을 특징으로 하는 선형 폴라 송신기 제공 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 입력 진폭 신호 및 입력 위상 신호를 생성하는 단계는, 상기 제1 신호 경로 상에 입력 진폭 백터를 생성하고, 상기 제2 신호 경로 상에 입력 위상 벡터를 생성하는 단계인 것을 특징으로 하는 선형 폴라 송신기 제공 방법.
  5. 제2항 또는 제3항에 있어서,
    상기 입력 진폭 신호, 상기 입력 위상 신호, 상기 진폭 오차 신호, 상기 위상 오차 신호, 상기 전치왜곡된 진폭 신호, 상기 전치왜곡된 위상 신호, 및 상기 출력 신호는 아날로그 신호인 것을 특징으로 하는 선형 폴라 송신기 제공 방법.
  6. 입력 진폭 신호 및 입력 위상 신호를 생성하는 단계- 상기 입력 진폭 신호와 상기 입력 위상 신호는 입력 신호의 직교 성분이며, 각각 제1 신호 경로 및 제2 신호 경로 상에서 생성됨;
    진폭 오차 신호를 이용하여 상기 제1 신호 경로를 따라 상기 입력 진폭 신호를 처리하여 전치왜곡된 진폭 신호를 생성하는 단계;
    위상 오차 신호를 이용하여 상기 제2 신호 경로를 따라 상기 입력 위상 신호를 처리하여 전치왜곡된 위상 신호를 생성하는 단계; 및
    상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 전력 증폭기에 제공하고, 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 상기 전력 증폭기에 제공하여, 출력 신호를 생성하는 단계를 포함하며,
    상기 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호를 비교하여 생성되고, 상기 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호를 비교하여 생성되며,
    상기 진폭 오차 신호는 우수 진폭 왜곡 항(even-order amplitude distortion term)을 포함하고, 상기 위상 오차 신호는 우수 위상 왜곡 항(even-order phase distortion term)을 포함하는 것을 특징으로 하는 선형 폴라 송신기 제공 방법.
  7. 제2항 또는 제3항 또는 제6항에 있어서,
    상기 진폭 오차 신호는, 상기 전력 증폭기 이득의 역수로 표현되는 것을 특징으로 하는 선형 폴라 송신기 제공 방법.
  8. 제2항 또는 제3항 또는 제6항에 있어서,
    상기 출력 신호의 진폭의 일부는 상기 출력 신호에 적용된 포락선 검출기를 이용하여 결정되고, 상기 출력 신호의 위상의 일부는 상기 출력 신호에 적용된 진폭 제한기를 이용하여 결정되는 것을 특징으로 하는 선형 폴라 송신기 제공 방법.
  9. 제8항에 있어서,
    상기 진폭 오차 신호는 상기 출력 신호의 진폭의 일부로 상기 전치왜곡된 진폭 신호를 제산함으로써 결정되고, 상기 위상 오차 신호는 상기 출력 신호의 위상의 일부를 상기 전치왜곡된 위상 신호에 승산함으로써 결정되는 것을 특징으로 하는 선형 폴라 송신기 제공 방법.
  10. 삭제
  11. 입력 진폭 신호 및 입력 위상 신호- 상기 입력 진폭 신호와 상기 입력 위상 신호는 입력 신호의 직교 성분이며, 각각 제1 신호 경로 및 제2 신호 경로 상에 제공됨;
    상기 제1 신호 경로를 따라 상기 입력 진폭 신호와 역 진폭 오차 신호(inverse amplitude error signal)를 승산하여 전치왜곡된 진폭 신호를 생성하는 제1 전치왜곡 모듈;
    역 위상 오차 신호(inverse phase error signal)를 이용하여 상기 제2 신호 경로를 따라 상기 입력 위상 신호를 처리하여 전치왜곡된 위상 신호를 생성하는 제2 전치왜곡 모듈; 및
    상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 수신하고, 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 수신하며, 상기 전치왜곡된 진폭 신호 및 상기 전치왜곡된 위상 신호에 기반하여 출력 신호를 생성하는 전력 증폭기를 포함하며,
    상기 역 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호를 비교하여 생성되고, 상기 역 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호를 비교하여 생성되는 것을 특징으로 하는 선형 폴라 송신기 시스템.
  12. 입력 진폭 신호 및 입력 위상 신호- 상기 입력 진폭 신호와 상기 입력 위상 신호는 입력 신호의 직교 성분이며, 각각 제1 신호 경로 및 제2 신호 경로 상에 제공됨;
    역 진폭 오차 신호(inverse amplitude error signal)를 이용하여 상기 제1 신호 경로를 따라 상기 입력 진폭 신호를 처리하여 전치왜곡된 진폭 신호를 생성하는 제1 전치왜곡 모듈;
    상기 제2 신호 경로를 따라 상기 입력 위상 신호와 역 위상 오차 신호(inverse phase error signal) 가산하여 전치왜곡된 위상 신호를 생성하는 제2 전치왜곡 모듈; 및
    상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 수신하고, 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 수신하며, 상기 전치왜곡된 진폭 신호 및 상기 전치왜곡된 위상 신호에 기반하여 출력 신호를 생성하는 전력 증폭기를 포함하며,
    상기 역 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호를 비교하여 생성되고, 상기 역 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호를 비교하여 생성되는 것을 특징으로 하는 선형 폴라 송신기 시스템.
  13. 제11항 또는 제12항에 있어서,
    상기 입력 진폭 신호는 입력 진폭 벡터이고, 상기 입력 위상 신호는 입력 위상 벡터인 것을 특징으로 하는 선형 폴라 송신기 시스템.
  14. 제11항 또는 제12항에 있어서,
    상기 입력 진폭 신호, 상기 입력 위상 신호, 상기 역 진폭 오차 신호, 상기 역 위상 오차 신호, 상기 전치왜곡된 진폭 신호, 상기 전치왜곡된 위상 신호, 및 상기 출력 신호는 아날로그 신호인 것을 특징으로 하는 선형 폴라 송신기 시스템.
  15. 입력 진폭 신호 및 입력 위상 신호- 상기 입력 진폭 신호와 상기 입력 위상 신호는 입력 신호의 직교 성분이며, 각각 제1 신호 경로 및 제2 신호 경로 상에 제공됨;
    역 진폭 오차 신호(inverse amplitude error signal)를 이용하여 상기 제1 신호 경로를 따라 상기 입력 진폭 신호를 처리하여 전치왜곡된 진폭 신호를 생성하는 제1 전치왜곡 모듈;
    역 위상 오차 신호(inverse phase error signal)를 이용하여 상기 제2 신호 경로를 따라 상기 입력 위상 신호를 처리하여 전치왜곡된 위상 신호를 생성하는 제2 전치왜곡 모듈; 및
    상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 수신하고, 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 수신하며, 상기 전치왜곡된 진폭 신호 및 상기 전치왜곡된 위상 신호에 기반하여 출력 신호를 생성하는 전력 증폭기를 포함하며,
    상기 역 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호를 비교하여 생성되고, 상기 역 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호를 비교하여 생성되고,
    상기 역 진폭 오차 신호는 우수 진폭 왜곡 항(even-order amplitude distortion term)을 포함하고, 상기 역 위상 오차 신호는 저주파수 우수 위상 왜곡 항(low-frequency, even-order phase distortion term)을 포함하는 것을 특징으로 하는 선형 폴라 송신기 시스템.
  16. 제11항 또는 제12항 또는 제15항에 있어서,
    상기 역 진폭 오차 신호는, 상기 전력 증폭기 이득의 역수로 표현되는 것을 포함하는 것을 특징으로 하는 선형 폴라 송신기 시스템.
  17. 제11항 또는 제12항 또는 제15항에 있어서,
    상기 출력 신호의 진폭의 일부는 상기 출력 신호에 적용된 포락선 검출기를 이용하여 결정되고, 상기 출력 신호의 위상의 일부는 상기 출력 신호에 적용된 진폭 제한기를 이용하여 결정되는 것을 특징으로 하는 선형 폴라 송신기 시스템.
  18. 제17항에 있어서,
    상기 역 진폭 오차 신호는 상기 출력 신호의 진폭의 일부로 상기 전치왜곡된 진폭 신호를 제산함으로써 결정되고, 상기 역 위상 오차 신호는 상기 출력 신호의 위상의 일부를 상기 전치왜곡된 위상 신호에 승산함으로써 결정되는 것을 특징으로 하는 선형 폴라 송신기 시스템.
  19. 삭제
  20. 입력 진폭 신호 및 입력 위상 신호- 상기 입력 진폭 신호와 상기 입력 위상 신호는 입력 신호의 직교 성분이며, 각각 제1 신호 경로 및 제2 신호 경로 상에 제공됨;
    상기 제1 신호 경로를 따라 상기 입력 진폭 신호와 역 진폭 오차 신호(inverse amplitude error signal)를 승산하여 전치왜곡된 진폭 신호를 생성하는 제1 수단;
    상기 제2 신호 경로를 따라 상기 입력 위상 신호와 역 위상 오차 신호(inverse phase error signal)를 가산하여 전치왜곡된 위상 신호를 생성하는 제2 수단; 및
    상기 제1 신호 경로를 따라 상기 전치왜곡된 진폭 신호를 수신하고, 상기 제2 신호 경로를 따라 상기 전치왜곡된 위상 신호를 수신하며, 상기 전치왜곡된 진폭 신호 및 상기 전치왜곡된 위상 신호에 기반하여 출력 신호를 생성하는 전력 증폭기를 포함하며,
    상기 역 진폭 오차 신호는 상기 출력 신호의 진폭의 적어도 일부와 상기 전치왜곡된 진폭 신호를 비교하여 생성되고, 상기 역 위상 오차 신호는 상기 출력 신호의 위상의 적어도 일부와 상기 전치왜곡된 위상 신호를 비교하여 생성되는 것을 특징으로 하는 선형 폴라 송신기 제공 시스템.
KR1020070054710A 2006-06-04 2007-06-04 선형 폴라 송신기 시스템, 방법 및 장치 KR100872277B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US80387106P 2006-06-04 2006-06-04
US60/803,871 2006-06-04
US11/754,112 2007-05-25
US11/754,112 US7860466B2 (en) 2006-06-04 2007-05-25 Systems, methods, and apparatuses for linear polar transmitters

Publications (2)

Publication Number Publication Date
KR20070116204A KR20070116204A (ko) 2007-12-07
KR100872277B1 true KR100872277B1 (ko) 2008-12-05

Family

ID=38921811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070054710A KR100872277B1 (ko) 2006-06-04 2007-06-04 선형 폴라 송신기 시스템, 방법 및 장치

Country Status (6)

Country Link
US (1) US7860466B2 (ko)
KR (1) KR100872277B1 (ko)
DE (1) DE102007026023B4 (ko)
FI (1) FI20075408L (ko)
FR (1) FR2924541A1 (ko)
GB (1) GB2438752B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100107B1 (ko) 2010-11-02 2011-12-29 주식회사 파이칩스 스위칭 전력 증폭기의 선형 동적 영역을 증가시키기 위한 적응적 ｌｏ 공급부

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8301086B2 (en) * 2002-10-04 2012-10-30 Quintic Holdings Low-power polar transmitter
US7593698B1 (en) * 2006-07-11 2009-09-22 Rf Micro Devices, Inc. Large signal polar modulated power amplifier
US7756491B2 (en) * 2006-08-04 2010-07-13 Axiom Microdevices, Inc. Phase shifter
US7627294B2 (en) * 2007-02-27 2009-12-01 Broadcom Corporation Radio transmitter front-end with amplitude and phase correction and methods for use therewith
US7890067B2 (en) * 2007-05-10 2011-02-15 Pine Valley Investments, Inc. Linear RF amplifier with polar feedback
US20090004981A1 (en) * 2007-06-27 2009-01-01 Texas Instruments Incorporated High efficiency digital transmitter incorporating switching power supply and linear power amplifier
US20090139972A1 (en) * 2007-10-23 2009-06-04 Psion Teklogix Inc. Docking connector
US8854019B1 (en) 2008-09-25 2014-10-07 Rf Micro Devices, Inc. Hybrid DC/DC power converter with charge-pump and buck converter
GB2464962B (en) * 2008-10-31 2011-01-26 Motorola Inc RF transmitter and method of operation
KR101201205B1 (ko) * 2008-12-02 2012-11-15 한국전자통신연구원 폴라 송신기의 이득 제어 장치 및 방법
US9166471B1 (en) 2009-03-13 2015-10-20 Rf Micro Devices, Inc. 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters
US8315576B2 (en) 2009-05-05 2012-11-20 Rf Micro Devices, Inc. Capacitive compensation of cascaded directional couplers
US8548398B2 (en) 2010-02-01 2013-10-01 Rf Micro Devices, Inc. Envelope power supply calibration of a multi-mode radio frequency power amplifier
US8538355B2 (en) 2010-04-19 2013-09-17 Rf Micro Devices, Inc. Quadrature power amplifier architecture
US9048787B2 (en) 2010-04-20 2015-06-02 Rf Micro Devices, Inc. Combined RF detector and RF attenuator with concurrent outputs
US8958763B2 (en) 2010-04-20 2015-02-17 Rf Micro Devices, Inc. PA bias power supply undershoot compensation
US8542061B2 (en) 2010-04-20 2013-09-24 Rf Micro Devices, Inc. Charge pump based power amplifier envelope power supply and bias power supply
US9030256B2 (en) 2010-04-20 2015-05-12 Rf Micro Devices, Inc. Overlay class F choke
US8983407B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Selectable PA bias temperature compensation circuitry
US8842399B2 (en) 2010-04-20 2014-09-23 Rf Micro Devices, Inc. ESD protection of an RF PA semiconductor die using a PA controller semiconductor die
US9008597B2 (en) 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
US8706063B2 (en) 2010-04-20 2014-04-22 Rf Micro Devices, Inc. PA envelope power supply undershoot compensation
US8947157B2 (en) 2010-04-20 2015-02-03 Rf Micro Devices, Inc. Voltage multiplier charge pump buck
US8571492B2 (en) 2010-04-20 2013-10-29 Rf Micro Devices, Inc. DC-DC converter current sensing
US9214865B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Voltage compatible charge pump buck and buck power supplies
US8712349B2 (en) 2010-04-20 2014-04-29 Rf Micro Devices, Inc. Selecting a converter operating mode of a PA envelope power supply
US9214900B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Interference reduction between RF communications bands
US8811921B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. Independent PA biasing of a driver stage and a final stage
US8942651B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. Cascaded converged power amplifier
US9077405B2 (en) 2010-04-20 2015-07-07 Rf Micro Devices, Inc. High efficiency path based power amplifier circuitry
US8811920B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. DC-DC converter semiconductor die structure
US8515361B2 (en) 2010-04-20 2013-08-20 Rf Micro Devices, Inc. Frequency correction of a programmable frequency oscillator by propagation delay compensation
US9553550B2 (en) 2010-04-20 2017-01-24 Qorvo Us, Inc. Multiband RF switch ground isolation
US8942650B2 (en) * 2010-04-20 2015-01-27 Rf Micro Devices, Inc. RF PA linearity requirements based converter operating mode selection
US9577590B2 (en) 2010-04-20 2017-02-21 Qorvo Us, Inc. Dual inductive element charge pump buck and buck power supplies
US9900204B2 (en) 2010-04-20 2018-02-20 Qorvo Us, Inc. Multiple functional equivalence digital communications interface
US9362825B2 (en) 2010-04-20 2016-06-07 Rf Micro Devices, Inc. Look-up table based configuration of a DC-DC converter
US8983410B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Configurable 2-wire/3-wire serial communications interface
US8731498B2 (en) 2010-04-20 2014-05-20 Rf Micro Devices, Inc. Temperature correcting an envelope power supply signal for RF PA circuitry
US8989685B2 (en) 2010-04-20 2015-03-24 Rf Micro Devices, Inc. Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry
US9184701B2 (en) 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter
US8831544B2 (en) 2010-04-20 2014-09-09 Rf Micro Devices, Inc. Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage
US8913967B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Feedback based buck timing of a direct current (DC)-DC converter
US8559898B2 (en) 2010-04-20 2013-10-15 Rf Micro Devices, Inc. Embedded RF PA temperature compensating bias transistor
US8699973B2 (en) * 2010-04-20 2014-04-15 Rf Micro Devices, Inc. PA bias power supply efficiency optimization
US8565694B2 (en) 2010-04-20 2013-10-22 Rf Micro Devices, Inc. Split current current digital-to-analog converter (IDAC) for dynamic device switching (DDS) of an RF PA stage
US8913971B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Selecting PA bias levels of RF PA circuitry during a multislot burst
US8892063B2 (en) 2010-04-20 2014-11-18 Rf Micro Devices, Inc. Linear mode and non-linear mode quadrature PA circuitry
GB2480687B (en) 2010-05-28 2018-04-04 Snaptrack Inc Power supply pre-distortion
WO2012086379A1 (ja) 2010-12-22 2012-06-28 住友電気工業株式会社 増幅回路及び無線通信装置
KR101793733B1 (ko) * 2011-10-14 2017-11-06 삼성전자주식회사 송신기에서 전원변조 교정을 위한 장치 및 방법
US9065505B2 (en) 2012-01-31 2015-06-23 Rf Micro Devices, Inc. Optimal switching frequency for envelope tracking power supply
JP5795351B2 (ja) * 2013-03-22 2015-10-14 株式会社東芝 増幅装置および送信装置
KR20150007404A (ko) * 2013-07-10 2015-01-21 한국전자통신연구원 신호 증폭 장치 및 방법
GB2516979A (en) 2013-08-09 2015-02-11 Univ Surrey Predistortion in satellite signal transmission systems
EP2983454B1 (en) * 2014-08-08 2019-02-27 Nxp B.V. Single tone RF signal generator
US10122391B2 (en) * 2015-09-30 2018-11-06 Apple Inc. Radio frequency systems and methods for polar phase distortion calibration
EP3211800B1 (en) * 2016-02-25 2019-10-16 Huawei Technologies Co., Ltd. Signal processing arrangement for a transmitter
US10148230B2 (en) 2017-03-28 2018-12-04 Innophase, Inc. Adaptive digital predistortion for polar transmitter
CN109286377A (zh) * 2017-07-21 2019-01-29 中兴通讯股份有限公司 射频信号的线性化处理电路及方法
US10826738B2 (en) 2019-01-07 2020-11-03 Innophase Inc. Systems and methods for maximizing power efficiency of a digital power amplifier in a polar transmitter
US10651876B1 (en) 2019-06-12 2020-05-12 Innophase Inc. System and method for dividing the carrier center frequency of an RF modulated signal by a non-integer divisor
US11736335B2 (en) * 2021-12-06 2023-08-22 Sumitomo Electric Device Innovations, Inc. Dualband predistortion system for wireless communication

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040016366A (ko) * 2002-08-15 2004-02-21 한국전자통신연구원 구간별 차등 다항식을 이용한 사전 왜곡 방법 및 그를이용한 고전력 증폭기의 사전 왜곡 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420536A (en) 1993-03-16 1995-05-30 Victoria University Of Technology Linearized power amplifier
US6801516B1 (en) 1995-06-30 2004-10-05 Interdigital Technology Corporation Spread-spectrum system for assigning information signals having different data rates
ZA965340B (en) 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US5742201A (en) 1996-01-30 1998-04-21 Spectrian Polar envelope correction mechanism for enhancing linearity of RF/microwave power amplifier
US5923712A (en) * 1997-05-05 1999-07-13 Glenayre Electronics, Inc. Method and apparatus for linear transmission by direct inverse modeling
US6295442B1 (en) 1998-12-07 2001-09-25 Ericsson Inc. Amplitude modulation to phase modulation cancellation method in an RF amplifier
US6236267B1 (en) 1998-12-29 2001-05-22 International Business Machines Corporation Linearization for power amplifiers using feed-forward and feedback control
EP1017162A3 (en) 1998-12-30 2003-07-16 Texas Instruments Incorporated Amplifier circuit with negative feedback loop for distortion reduction
US6449465B1 (en) * 1999-12-20 2002-09-10 Motorola, Inc. Method and apparatus for linear amplification of a radio frequency signal
CA2329100A1 (en) 1999-12-21 2001-06-21 Nortel Networks Limited Phase and amplitude detector and method of determining errors
AU2002213966A1 (en) 2000-10-18 2002-04-29 Telefonaktiebolaget Lm Ericsson (Publ) Communications systems
GB2369941A (en) 2000-12-09 2002-06-12 Roke Manor Research A polar loop amplifier arrangement with variable gain in a feedback loop
GB2376584B (en) * 2001-06-15 2005-02-16 Wireless Systems Int Ltd Signal correction techniques
US7409004B2 (en) 2001-06-19 2008-08-05 Matsushita Electric Industrial Co., Ltd. Hybrid polar modulator differential phase Cartesian feedback correction circuit for power amplifier linearization
GB2380880B (en) 2001-10-10 2004-02-11 Zarlink Semiconductor Ltd A polar loop transmitter
SE520466C2 (sv) * 2001-11-12 2003-07-15 Ericsson Telefon Ab L M Metod och anordning vid en digital linjäriseringskoppling
WO2003073605A1 (fr) 2002-02-28 2003-09-04 Fujitsu Limited Amplificateur haute frequence
US7024620B2 (en) 2002-03-08 2006-04-04 Hewlett-Packard Development Company, L.P. Point-of-need document production system and method
US6794938B2 (en) * 2002-03-19 2004-09-21 The University Of North Carolina At Charlotte Method and apparatus for cancellation of third order intermodulation distortion and other nonlinearities
ATE339805T1 (de) 2002-11-14 2006-10-15 Fraunhofer Ges Forschung Sendestufe mit phasen und amplitudenregelschleife
DE10257435B3 (de) 2002-11-14 2004-09-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sendestufe
JP3844352B2 (ja) * 2003-08-07 2006-11-08 松下電器産業株式会社 送信装置
US7330073B2 (en) * 2004-10-06 2008-02-12 Telefonaktiebolaget L M Ericsson (Publ) Arbitrary waveform predistortion table generation
DE102005006162B3 (de) 2005-02-10 2006-08-17 Infineon Technologies Ag Sende-/Empfangseinrichtung mit einem eine einstellbare Vorverzerrung aufweisenden Polar-Modulator
US7532676B2 (en) 2005-10-20 2009-05-12 Trellis Phase Communications, Lp Single sideband and quadrature multiplexed continuous phase modulation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040016366A (ko) * 2002-08-15 2004-02-21 한국전자통신연구원 구간별 차등 다항식을 이용한 사전 왜곡 방법 및 그를이용한 고전력 증폭기의 사전 왜곡 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100107B1 (ko) 2010-11-02 2011-12-29 주식회사 파이칩스 스위칭 전력 증폭기의 선형 동적 영역을 증가시키기 위한 적응적 ｌｏ 공급부

Also Published As

Publication number Publication date
US20070298734A1 (en) 2007-12-27
FI20075408L (fi) 2007-12-05
GB0710609D0 (en) 2007-07-11
FR2924541A1 (fr) 2009-06-05
DE102007026023A1 (de) 2008-01-24
FI20075408A0 (fi) 2007-06-04
KR20070116204A (ko) 2007-12-07
DE102007026023B4 (de) 2012-07-12
US7860466B2 (en) 2010-12-28
GB2438752B (en) 2011-04-27
GB2438752A (en) 2007-12-05

Similar Documents

Publication Publication Date Title
KR100872277B1 (ko) 선형 폴라 송신기 시스템, 방법 및 장치
KR100862491B1 (ko) 다중-경로 직교 순환 전치왜곡 시스템, 방법 및 장치
KR100867548B1 (ko) 선형 포락선 제거 및 복원 송신기 시스템, 방법 및 장치
CN101090382B (zh) 用于线性极化发射器的系统、方法和设备
US11394350B2 (en) Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems
US6449465B1 (en) Method and apparatus for linear amplification of a radio frequency signal
US6587513B1 (en) Predistorter
US7346122B1 (en) Direct modulation of a power amplifier with adaptive digital predistortion
US6141541A (en) Method, device, phone and base station for providing envelope-following for variable envelope radio frequency signals
US7830220B2 (en) Modulator arrangement and method for signal modulation
US11502707B2 (en) Digital predistortion of signals
Rawat et al. Compensating I–Q imperfections in hybrid RF/digital predistortion with an adapted lookup table implemented in an FPGA
US8509346B2 (en) Transmitter with reduced power consumption and increased linearity and dynamic range
Shi et al. A LINC transmitter using a new signal component separator architecture
Ceylan Linearization of power amplifiers by means of digital predistortion
Grout et al. Analysis of jitter on RFPWM systems for all-digital transmitters
US20230370099A1 (en) Frequency-dependent iq mismatch calibration for radio freuqency (rf) transmitters
Seely Transmitters
Magaña et al. Model matching approach in RF power amplifier linearization
Vankka 2. Power Amplifier Linearization
Delaunay Linearization of a Transmitter using an IC Digital/Analog Cartesian Feedback in CMOS 65nm for Advanced Communication Standards
JP2002344249A (ja) 歪み補償装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee