KR100866440B1 - 동도금 회로층이 부착된 동 클래드적층판 및 그 동도금회로층이 부착된 동 클래드적층판을 사용한프린트배선판의 제조방법 - Google Patents

Abstract

화인피치회로를 구비한 프린트배선판에 가공한 경우에 회로형상의 어스팩트비를, 종래보다 우수한 형상으로 하는 것이 가능한 동도금 회로층이 부착된 동 클래드적층판 및 프린트배선판의 제조방법을 제공하는 것을 목적으로 한다.

세미 어디티브법으로 프린트배선판을 제조하기 위한 동도금 회로층(6)을 구비한 동도금 회로층이 부착된 동 클래드적층판에 있어서, 특정의 애칭액을 사용하는 경우에, 상기 동도금 회로층(6)을 구성하는 적출동의 용해속도(Vsp)와, 바깥층 동박층(3)을 구성하는 동의 용해속도(Vsc)와의 비인 Rv 값 = (Vsc / Vsp)가 1.0 이상으로 되는 관계를 만족하는 동도금 회로층(6)과 바깥층 동박층(3)을 포함하는 것을 특징으로 하는 동도금 회로층이 부착된 동 클래드적층판을 이용하여, 프린트배선판의 제조를 행한다.

Description

동도금 회로층이 부착된 동 클래드적층판 및 그 동도금 회로층이 부착된 동 클래드적층판을 사용한 프린트배선판의 제조방법{COPPER PLATED CIRCUIT LAYER-CARRING COPPER CLAD LAMINATED SHEET AND METHOD OF PRODUCING PRINTED WIRING BOARD USING THE COPPER PLATED CIRCUIT LAYER-CARRING COPPER CLAD LAMINATED SHEET}

동도금 회로층이 부착된 동 클래드적층판 및 그 동도금 회로층이 부착된 동 클래드적층판을 사용한 프린트배선판의 제조방법에 관한 것이다.

미세회로를 구비한 프린트배선판을 제조할 때에, 형성하는 회로의 어스팩트(aspect)비가 양호한 것이 요구되어 왔다. 즉, 회로를 단면(斷面)으로부터 관찰한 경우의 형상은, 소위 사다리꼴모양을 하고 있는 것이 일반적이고, 회로의 하단부와 비교하여, 상단부의 폭이 좁게 되면 어스펙트비가 나쁘게 된다. 상기 상단부의 폭이 좁게 되면, 부품실장시의 부품실장면적이 협소화되는 것을 의미하므로, 실장작업이 더 곤란해진다.

따라서, 어스펙트비가 우수한 화인피치(fine pitch)회로를 구비한 프린트배 선판을 얻는 수단으로, 소위 세미 어디티브(semi-additive)법을 채용한 프린트배선판 제조가 행해져 왔다.

이 때의, 세미 어디티브법이란, ① 동 클래드적층판의 바깥층에 위치하는 동박의 표면에, 도금레지스트(plating resist)를 사용하고, 노광(露光), 현상(現像)의 프로세스를 거쳐서, 회로를 형성하는 부위의 도금레지스트를 박리제거하여 바깥층 동박의 표면을 노출시키며, 회로를 형성하지 않는 부위의 도금레지스트만을 바깥층동박 상에 잔류시킨다. 그리고, ② 그 표면에 동도금함으로써, 도금레지스트를 박리제거하여 노출된 바깥층 동박의 표면에 동도금 회로층을 형성하여, 회로형상을 형성한다. ③ 도금이 종료되면, 잔류되어 있는 도금레지스트를 박리하여, 형성한 회로 사이의 바닥부에 존재하고 있는 동박을, 플러시에칭(flush etching)에 의해 용해제거하여, 프린트배선판을 완성한다. 이렇게 하여, 화인피치회로를 형성한 프린트배선판을 시장에 공급하는 것이 가능했다.

그렇지만, 전술한 바와 같은 세미 어디티브법으로서는, 동박층을 플러시에칭으로 제거하고자 할 때에, 동도금 회로층의 상단 에지(edge)부도 동시에 침식되어, 최종제품인 프린트배선판의 회로형상이 악화되고, 회로의 단면형상의 어스펙트비가 악화되는 것을 회피할 수 없었다.

따라서, 프린트배선판으로 가공하였을 때의 회로형상의 어스펙트비를, 종래보다 우수한 형상으로 하는 것이 가능한 동 클래드적층판 및 프린트배선판의 제조방법이 요구되어 왔다.

그래서, 본 발명자 등이 예의 연구한 결과, 동 클래드적층판에 맞붙게 하는 동박과, 거기에 형성하는 동도금 회로층의 성상(性狀)을 고려한 동 클래드적층판의 설계를 행하면, 전술한 과제를 해결할 수 있다는 것을 생각에 이른 것이다. 즉, 동도금 회로층과 동박층의 에칭액에 대한 용해속도의 차에 착안하여, 쌍방의 용해속도에 일정 레벨 이상의 차이를 갖게 하고, 특정한 에칭액을 사용함으로써, 세미 어디티브법을 사용하여 종래에 없는 고품질의 프린트배선판의 제조를 가능하게 한 것이다.

청구항에는, 세미 어디티브법으로 프린트배선판을 제조하기 위한 동도금 회로층을 구비한 동도금 회로층이 부착된 동 클래드적층판에 있어서, 특정한 에칭액을 사용한 경우에, 상기 동도금 회로층을 구성하는 석출(析出)동의 용해속도(Vsp)와, 상기 바깥층 동박층을 구성하는 동의 용해속도(Vsc)와의 비인 Rv값 = (Vsc / Vsp)이 1.0 이상으로 되는 관계를 만족하는 동도금 회로층과 바깥층 동박층을 구비한 것을 특징으로 하는 동도금 회로층이 부착된 동 클래드적층판으로 하고 있다.

도1에, 이 동도금 회로층이 부착된 동 클래드적층판의 모식단면을 나타내고 있다. 이 동도금 회로층이 부착된 동 클래드적층판은, 전술한 종래의 세미 어디티브법의 ②단계까지의 가공이 종료한 상태의 것을 의미한다.

그리고, 청구항에 기재한 바와 같이, 이 때의 동도금 회로층을 구성하는 석출동의 용해속도(Vsp)와, 상기 바깥층 동박층을 구성하는 동의 용해속도(Vsc)의 비 인 Rv값 = (Vsc / Vsp)가 1. 0 이상으로 되는 동도금 회로층이 부착된 동 클래드적층판으로 하면, 이하의 공정에서 동박층을 플러시에칭으로 제거할 때의, 동도금 회로층의 상단에지부의 침식을 방지하여, 최종제품인 프린트배선판의 회로형상이 악화시키되는 경우가 없어지는 것이다.

즉, 종래의 방법으로는, 도2(b)에 도시한 바와 같이, 형성한 회로단면의 상부 에지부가 침식되어, 각(角)이 완만하게 된다. 그 결과, 회로상부의 평탄한 영역이 좁아지는 것이다. 이에 대하여, 본 발명에 따른 동도금 회로층이 부착된 동 클래드적층판을 사용하면, 형성한 회로단면의 상부 에지부의 침식이 방지되어, 도2(a)에 나타낸 바와 같이, 샤프(sharp)한 각이 남게 된다. 그 결과, 회로 상부의 평탄한 영역이 넓어지기 때문에, 최초 설계한 대로의 회로폭을 얻기 쉽게 되어, 마무리 정밀도가 우수하게 된다. 더욱이, 부품실장을 할 때의 접속면적도 넓어져 공정관리가 용이하게 된다.

이 때, 동도금 회로층을 구성하는 석출동의 용해속도(Vsp)가, 상기 바깥층 동박층을 구성하는 동의 용해속도(Vsc)보다 느리지 않으면, 목적을 달성할 수 없는 것은 분명하다. 더욱이, 엄밀하게 생각하면, 이 용해속도는, 에칭액의 종류에 따라서도 다르다. 또한, 에칭액의 종류에 따라 Vsp와 Vsc의 차를 넓게 취할 수 있는지의 여부가 정해지는 것이다.

바꿔 말하면, Vsp와 Vsc와의 차를 넓게 취할 수 없는 에칭액을 사용하는 것은 가능하지 않게 되고, Vsp와 Vsc의 차를 넓게 취할 수 있는 에칭액이면, 어떠한 용액이라도 사용가능하다고 할 수 있다. 그리고, 이 차가, Rv값 = (Vsc / Vsp〉이 1.0 이상의 값으로 되도록 해야 한다. 예의 연구한 결과, Rv값을 상기 값 미만으로 하면, 동도금 회로층부의 침식이 크게되어, 회로단면의 어스펙트비가 급격히 변화하기 시작한다. 따라서, 당연히 상기 차가 넓으면 넓을수록, 전술한 세미 어디티브법의 플러시에칭에 의한 동도금 회로층의 침식을 방지하는 것이 가능해지는 것이다. 그래서 본 발명에서는, 청구항 내에서, 「특정한 에칭액을 사용한 경우에」라고 표현하고 있는 것이다. 이 에칭액에 관해는, 이하의 제조방법의 설명에서, 상세하게 설명한다.

이상에서 설명한 바와 같은 에칭용액에의 용해속도를, 제품 로트(lot)마다 측정하는 것은 번거롭고, 상당한 검사시간을 요하는 것이 분명하다. 그래서, 본 발명자 등은, 용해속도와 상관관계를 가지는 물성치, 요인 등의 유무를 검토하였다. 그 결과, 동의 용해속도와, 동의 경도가 대단히 양호한 상관관계를 나타내는 것으로 판명되었다. 그 관계를 나타낸 것이, 도3이다. 이 도3으로부터 분명한 바와 같이, 동의 경도가 클수록 에칭액에 대한 용해속도가 느리게 된다. 이 이론적 근거는, 현단계에서 명확하게는 되어 있지 않다.

그래서, 청구항에서는, 세미 어디티브법으로 프린트배선판을 제조하기 위한 동도금 회로층을 구비한 동도금 회로층이 부착된 동 클래드적층판에 있어서, 특정한 에칭액을 사용한 경우에, 상기 동도금 회로층을 구성하는 석출동의 비커스 경도(Vickers' hardness,Hvp)와, 상기 바깥층 동박층을 구성하는 동의 용해속도(Hvc)와의 비인 Rhv값 = (Hvc / Hvp)이 1.0 이하로 되는 관계를 만족하는 동도금 회로층과 바깥층 동박층을 구비한 것을 특징으로 하는 동도금 회로층이 부 착된 동 클래드적층판으로 되어 있다.

여기서, 본 발명자등은, 전술한 Rv값=(Vsc / Vsp)가 1.0 이상의 값으로 되는 범위를, 비커스 경도의 값으로 변환한 결과, 동도금 회로층을 구성하는 석출동의 비커스 경도(Hvp)와, 상기 바깥층 동박층을 구성하는 비커스 경도(Hvc)의 비인 Rhv값 = (Hvc / Hvp)이 1.0 이하로 되는 관계를 만족하면 좋은 것으로 판명한 것이다.

그리고, 여기서 에칭액에 관하여 설명한다. 본 발명자등은, 전술한 동의 용해속도를 연구할 때에, 여러가지의 용액을 에칭액으로 사용하였다. 대표적으로는, 염화철계용액, 염화동계용액, 황산-과산화수소산계용액 등이다. 상식적으로 고려할수 있는 범위로 첨가제 등을 병용하는 경우도 있었기 때문에, 「ㆍㆍㆍㆍ계 용액」으로 칭하고 있다.

그 결과, 염화동계, 염화철계, 황산-과산화수소수계 중 어느 용액만이, 동의 성질에 따라 용해속도가 크게 달라지는 것으로 판명되었다. 이것을 뒤집어 생각하면, 동의 물성을 컨트롤하면, 에칭시의 용해속도를 콘트롤 할 수 있다는 의미로 된다. 따라서, 본 발명자 등은, 전술한 청구항1 또는 청구항2에 기재된 동도금 회로층이 부착된 동 클래드적층판을 사용하여, 세미 어디티브법으로써 화인피치회로를 구비한 프린트배선판을 제조할 때의, 플러시에칭의 에칭액으로서 염화동계, 염화철계, 황산-과산화수소산계 용액을 사용하는 것을 생각한 것이다.

그래서, 청구항에는, 앞선 청구항에 기재된 동도금 회로층이 부착된 동 클래드적층판을 사용하여 세미 어디티브법으로써 프린트배선판을 제조하는 방법에 있어서, 동도금 회로층이 표면에 형성되어 있지 않아, 노출된 상태의 바깥층 동박층만을 에칭 제거하기 위한 플러시에칭에 사용하는 에칭액으로, 염화동계, 염화철계, 황산-과산화수소수계 중 어느 1종의 동에칭액을 사용하는 것을 특징으로 하는 프린트배선판의 제조방법으로 하고 있는 것이다.

도1은, 본 발명에 의한 동도금 회로층이 부착된 동 클래드적층판의 모식단면도이다.

도2는, 본 발명에 의해 얻어지는 회로단면형상과, 종래 방법에 의해 얻어지는 회로단면형상의 차이를 모식적으로 대비표시한 도면이다.

도3은, 동의 용해속도와 경도와의 관계를 나타낸 도면이다.

도4 내지 도6은, 프린트배선판의 제조 플로우(flow)를 나타내는 모식도이다,

이하, 본 발명의 실시예를 설명한다. 본 실시예에서는, 동도금 회로층이 부착된 동 클래드적층판을 제조하고, 플러시에칭하는 것으로써 프린트배선판을 제조하였다. 그리고, 형성된 회로단면의 형상을 관찰하였다.

본 실시예에 있어서는, 가장 단순화한 케이스로서, 세미 어디티브법을 사용하여 양면 프린트배선판(1)을 제조하였다. 이하, 도4 내지 도6에 도시한 제조 플로우(flow)를 참조하면서 설명한다. 따라서, 여기서는, 도4(a)에 도시한 FR - 4 프레 프렉(prepreg,2)의 양면에, 공칭두께 5㎛의 전해동박(3)을 바깥층에 붙인 양면동 클래드적층판(4)을 사용하였다. 그리고, 최초에, 도4(b)에 도시한 바와 같이, 이 양면동 클래드적층판(4)의 바깥층에 위치하는 전해동박(3)의 양 표면에, 도금레지스트층(5)을 형성하였다.

상기 도금레지스트층(5)은, 25㎛m 두께의 드라이필름(dry film)(포지티브형)을, 드라이필름 라미네이터(laminator)를 사용하여 가열롤로 압착하였다.

그리고, 형성하는 회로패턴에 따른 포토마스크(photo mask)필름을, 바깥층 동박의 표면에 형성한 도금레지스트층(5)의 위에 배치하고, UV를 조사함으로써 노광(露光)을 행하였다. 이 때의 UV 노광량은, 약 40 mJ/㎠로 하였다. 여기서는, 소위 네거티브형과 비교하여, 노광해상도가 우수한 포지티브형의 드라이필름을 사용하였기 때문에, UV 조사를 받은 도금레지스트층(5)의 부위가 현상(現像) 시에 용해되어, UV 조사를 받지 않은 도금레지스트층(5)의 부위가 현상 후에도 잔류하게 되는 것이다.

노광이 종료한 후에는, 현상을 행하였다. 현상액으로는, 계면활성제를 포함하게 한 1 wt%의 수산화나트륨 용액을 사용하였다. 현상 결과, 이하의 동도금처리에 있어서, 회로를 형성하는 부위의 도금레지스트층(5)이 박리제거되어 바깥층 동박의 표면이 노출되고, 회로를 형성하지 않는 부위의 도금레지스트층(5)만이 바깥층 동박 상에 잔류된 상태로 되었다. 이 모양을 나타낸 것이 도5(c)에 도시한 모식단면도이다.

그리고, 현상을 종료한 양면 동 클래드적층판(4)의 바깥층 동박층(3)을 음극 으로 하고, 동도금용액 속에서 전해(電解)하여, 도금레지스트층(5)을 박리제거하여 바깥층 동박의 표면이 노출된 부위에 동을 석출시킴으로써, 회로형상의 약 20㎛ 두께의 동도금 회로층(6)을 형성한 것이다. 이 모양을 나타낸 것이 도5(d)에 도시한 모식단면도이다. 더욱이, 잔류 도금레지스트층(5)을, 수산화나트륨액을 사용하여 팽윤(膨潤)시켜 박리함으로써, 도6(e)에 도시한 모식단면도를 가지는 동도금 회로층이 부착된 동 클래드적층판(7)과 같이 되었다.

도6(e)에 모식단면도로서 나타낸 동도금 회로층이 부착된 동 클래드적층판(7)을, 에칭액으로서, 황산 40 m/l, 과산화수소수 32 m/l, 액온(液溫) 30 ℃의 용액을 사용하여, 플러시에칭하였다. 그 결과, 도6(f)에 도시한 바와 같은 모식단면의 양면프린트배선판(1)이 얻어졌다.

상기와 같이 얻어진 양면 프린트배선판의 회로형상을 단면으로부터 관찰하면, 회로단면의 상부를 구성하는 동도금 회로층(6)의 에지부의 침식이 방지되어, 샤프한 각이 잔류하는 것을 명료하게 볼 수 있었다. 또한, 이 회로단면형상을 관찰한 결과, 거의 완전한 사각형상으로 되어 있었다.

본 발명에 관한 동도금 회로층이 부착된 동 클래드적층판을 사용하여, 본 발명에 관한 제조방법에 의해 얻어지는 프린트배선판의 회로는, 대단히 우수한 어스펙트비를 가진 단면형상을 구비할 수 있게 되어, 설계대로의 회로폭을 얻기 쉽고, 종래에는 없는 레벨로서 마무리 정밀도가 우수한 것으로 된다. 더욱이, 부품실장을 행할 경우의 부품실장면적도 넓게 확보될 수 있어, 공정관리비용의 저감이 가능하게 되고, 토털(total) 제조비용의 삭감에 기여하는 것이 가능해진다.

Claims (3)

1. 세미 어디티브(semi-additive)법으로 프린트배선판을 제조하기 위한 동도금 회로층을 구비한 동도금 회로층이 부착된 동 클래드적층판에 있어서,

   특정한 에칭액을 사용한 경우에, 바깥층 동박층을 구성하는 동의 용해속도(Vsc)가 상기 동도금 회로층을 구성하는 석출동의 용해속도(Vsp)와 같거나 그것을 초과하는 관계를 만족하는 동도금 회로층과 바깥층 동박층을 구비하는 것을 특징으로 하는 동도금 회로층이 부착된 동 클래드적층판.
2. 세미 어디티브법으로 프린트배선판을 제조하기 위한 동도금 회로층을 구비한 동도금 회로층이 부착된 동 클래드적층판에 있어서,

   바깥층 동박층을 구성하는 동의 비커스 경도(Hvc)가 상기 동도금 회로층을 구성하는 석출동의 비커스 경도(Hvp)와 같거나 그것보다 낮은 관계를 만족하는 동도금 회로층과 바깥층 동박층을 구비하는 것을 특징으로 하는 동도금 회로층이 부착된 동 클래드적층판.
3. 제1항 또는 제2항에 기재된 동도금 회로층이 부착된 동 클래드적층판을 사용하여 세미 어디티브법으로 프린트배선판을 제조하는 방법에 있어서,

   동도금 회로층이 표면에 형성되어 있지 않아, 노출된 상태의 바깥층 동박층을 에칭 제거하기 위한 플러시에칭에 사용하는 에칭액으로, 염화동계, 염화철계, 황산-과산화수소수계 중 어느 1종의 동에칭액을 사용하는 것을 특징으로 하는 프린트배선판의 제조방법.

Images