JP2007189114A - 半導体実装基板及びその製造方法 - Google Patents

半導体実装基板及びその製造方法 Download PDF

Info

Publication number
JP2007189114A
JP2007189114A JP2006006914A JP2006006914A JP2007189114A JP 2007189114 A JP2007189114 A JP 2007189114A JP 2006006914 A JP2006006914 A JP 2006006914A JP 2006006914 A JP2006006914 A JP 2006006914A JP 2007189114 A JP2007189114 A JP 2007189114A
Authority
JP
Japan
Prior art keywords
resist
photosensitive resist
film
circuit pattern
carrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006006914A
Other languages
English (en)
Other versions
JP4961749B2 (ja
Inventor
Shinichi Nakamura
信一 中村
Katsuhiko Okano
勝彦 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Package Materials Co Ltd
Original Assignee
Sumitomo Metal Mining Package Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Package Materials Co Ltd filed Critical Sumitomo Metal Mining Package Materials Co Ltd
Priority to JP2006006914A priority Critical patent/JP4961749B2/ja
Publication of JP2007189114A publication Critical patent/JP2007189114A/ja
Application granted granted Critical
Publication of JP4961749B2 publication Critical patent/JP4961749B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 レジストパターンの断面形状を従来の逆台形形状から矩形形状にし、そのレジストパターン間に形成する金属回路パターンの断面形状を矩形形状にした半導体実装基板、及びその製造方法を提供する。
【解決手段】 レジストフィルムの感光性レジストを絶縁性基材の導体層上に積層した後、更にキャリアフィルムを剥離して感光性レジストを空気中に暴露した状態で、吸光度が0.25〜0.45の感光性レジストを用い且つ投影露光する。投影露光における露光量は、キャリアフィルムを剥離せずに露光する場合の露光量に比べ1.05〜2.0倍が好ましい。得られる金属回路パターン4bは、上面幅aと下面幅bの差が厚さtの10%以下の矩形形状となる。
【選択図】 図2

Description

本発明は、絶縁性基材上に感光性レジストを用いて所定のレジストパターンを形成し、そのレジストパターン間にめっきにより金属回路パターンを形成する方法(アディティブ法)、あるいは絶縁性基材上の導電体層に感光性レジストを用いて所定のレジストパターンを形成し、そのレジストパターン間にめっきにより金属回路パターンを形成する方法(セミアディティブ法)により製造される半導体実装基板、並びにその製造方法に関する。
従来から、半導体実装基板の製造方法では、カバーフィルムとキャリアフィルムの間に感光性レジストを挟んだ3層で構成されるレジストフィルム(ドライフィルムとも言う)が用いられている。例えば、セミアディティブ法では、上記レジストフィルムのカバーフィルムを剥がしながら、絶縁性基材の表面に導体層を設けた複合材料の薄い導体層上に真空ラミネートする。従って、絶縁性基材と導体層からなる複合材料の導体層上に感光性レジストが密着し、更にその上にキャリアフィルムが積層された構造となる。
この構造の基板材料は、次に所定のマスクを用いて露光することにより、例えば、ネガティブ型の感光性レジストの場合では露光された部分が硬化する。次に、キャリアフィルムを剥離して、現像処理を施すことにより先の露光で硬化した部分の感光性レジストがレジストパターンとして残り、未硬化部分の感光性レジストが除去される。このようにして、複合材料上に残ったレジスト層により、所定のレジストパターンが形成される。
その後、そのレジストパターンの間(感光性レジストが除去された部分)に、導電性の金属層をめっきにより形成する。そして、残っているレジストパターンを除去し、その除去したレジストパターンの下から露出した導体層の部分を除去することによって、絶縁性基材の表面に導電性の金属層からなる金属回路パターンが形成された半導体実装基板を得ることができる。
しかし、近年における高密度化への要求に伴って、半導体実装基板の金属回路パターン幅は著しく狭くなり、半導体素子との電気的な接合が行われる金属回路パターンの断面形状が重要視されるようになってきた。即ち、一般的にアディティブ法の場合、例えば図1に示すように、絶縁基材1の導体層2上に露光と現像を経て形成されるレジストパターン3aは断面が逆台形形状となるため、このレジストパターン3aの間に形成された金属層からなる金属回路パターン4aの断面は台形形状になってしまい、金属回路パターン4aの上面幅aと下面幅bの差は金属回路パターン4の厚さtの20%以上となっていた。
例えば、特開平11−212272号公報には、アディティブ法によるレリーフパターンの形成法が記載されている。この方法を含め通常は、高い解像度が得られるように光透過率が0.5〜0.6である感光性レジストを用いているが、マスクを通して露光した場合に、光源に近いレジストの上面側(表面側)と光源から離れた下面側(導体層側)では硬化が均等に進まない。即ち、レジストの上面側は硬化しやすいが、下面側ほど紫外光が減少するため不完全な硬化となり、これを現像で溶解してしまうため、得られるレジストパターンの断面は逆台形形状になるのである。
一方、特開平05−152720号公報には、レジストフィルム(ドライフィルム)を用いて、プリント配線板を製造する方法が記載されている。この方法においては、絶縁性基材の表面に導電性の金属層を有する複合材料を用い、その金属層上にレジストフィルムのカバーフィルムを剥がしながらラミネートし、更にキャリアフィルムを剥離した後、マスクを通して感光性レジストに投影露光する。この方法によれば、露光時の紫外光の屈折や散乱の原因となるキャリアフィルムがないため、高解像度で露光でき、微細な金属回路パターンを得やすいという利点がある。
しかし、キャリアフィルムを剥がした状態で露光すると、空気中に暴露された感光性レジスト表面は酸素阻害の影響を受け、形成されるレジスト幅が設計値より減少するという問題があった。また、キャリアフィルムを剥離した感光性レジストの表面はタック性があるため、従来一般的な密着露光方式では、露光することが困難であった。更に、帯状の複合材料を扱う場合には、露光後の巻き取り時に、やはりレジスト表面のタック性が問題であった。
特開平11−212272号公報 特開平05−152720号公報
本発明は、上記した従来の事情に鑑み、レジストフィルムを用いて金属回路パターンを形成するアディティブ法あるいはセミアディティブ法の改良により、レジストパターンの断面形状を従来の逆台形形状から矩形形状にし、そのレジストパターン間に形成する金属回路パターンの断面形状を矩形形状にした半導体実装基板、及びその製造方法を提供することを目的とするものである。
上記目的を達成するため、本発明が提供する半導体実装基板は、絶縁性基材上あるいは絶縁性基材上に導体層を有する複合材料を用い、その絶縁性基材上あるいは導体層上に形成したレジストパターンの間にめっきにより形成した金属回路パターンを有する半導体実装基板において、該金属回路パターンの絶縁性基材表面に垂直な断面形状が、金属回路パターンの上面幅と下面幅の差が金属回路パターンの厚さの10%以下となる矩形形状をなしていることを特徴とするものである。
また、本発明が提供する半導体実装基板の製造方法は、絶縁性基材上あるいは絶縁性基材上に導体層を有する複合材料の導体層上に、吸光度が0.25〜0.45の範囲である感光性レジストを用いて投影露光することにより、レジストパターンを形成することを特徴とするものである。尚、本発明において吸光度とは、UV分光光度計により測定し、透過前のUV強度をI及び透過後のUV強度をIとしたとき、Log(I/I)により算出した値である。
上記本発明による半導体実装基板の製造方法では、キャリアフィルムとカバーフィルムの間に感光性レジストを挟んだレジストフィルムからカバーフィルムを剥離し、該レジストフィルムの感光性レジストを複合材料である絶縁性基材の導体層上に積層した後、更にキャリアフィルムを剥離して感光性レジストを空気中に暴露した状態で、その感光性レジストにマスクを用いて投影露光することを特徴とする。
上記本発明による半導体実装基板の製造方法においては、前記キャリアフィルムを剥離して、感光性レジストの表面を空気中に1〜100秒間暴露させた後直ちに投影露光することが好ましい。また、前記投影露光における露光量は、キャリアフィルムを剥離せずに露光する場合の露光量に比べ1.05〜2.0倍とすることが好ましい。更に、前記投影露光の終了から現像までの間、感光性レジストの表面上に再びキャリアフィルムを貼り付けることを特徴とする。
本発明によれば、レジストパターンの断面形状を上面幅と下面幅が等しいか又はそれに近い矩形形状にすることが可能となるため、このレジストパターン間に形成される導電性金属層の金属回路パターンの断面形状を矩形形状にすることができる。従って、アディティブ法あるいはセミアディティブ法のいずれにおいても、半導体素子との電気的な接続面積を確保でき、且つ金属回路パターン幅の狭い高密度な半導体実装基板を提供することができる。
また、キャリアフィルムと感光性レジストとカバーフィルムとからなるレジストフィルムを使用して、従来のラインスピードを維持しながら、上記したレジストパターンの断面形状を矩形形状にすると共に、キャリアフィルム上に付着したゴミやキャリアフィルムの中に含まれる異物等による露光不良をなくし、レジストパターンの欠陥を減少させることができる。
本発明方法においては、通常のごとくカバーフィルムと感光性レジストとキャリアフィルムで構成されるレジストフィルム(ドライフィルム)を用いるが、その感光性レジストとして吸光度が0.25〜0.45の範囲である感光性レジストを用い、また、キャリアフィルムを剥離して感光性レジストを空気中に暴露した状態で投影露光する。これらの特徴的な手法を用いることで、従来は逆台形形状であったレジストパターンの断面形状を、矩形形状にし又は矩形形状に近づけることが可能となる。
まず、レジストフィルムに用いられている感光性レジストは、ハレーションを防いで高い解像度を得るために、従来から一般的に0.5〜0.6程度の吸光度の高い感光性レジストが多用されていた。ところが、本発明者の検討によれば、吸光度が0.25〜0.45の感光性レジストを用いることにより、レジストパターンの断面形状を矩形形状又はそれに近似した形状にし得ることが分った。例えば、図3に示すように、電気めっきにより形成される導電性金属層の厚さを10μmとした場合、感光性レジストの吸光度を0.25〜0.45の範囲内とすれば、その金属層からなる金属回路パターンの上面幅と下面幅の差を1μm以内(10%以内)に抑えることができる。
レジストフィルムにおける感光性レジストの吸光度が0.25より低い場合には、レジストの上面側でも酸素阻害の影響により紫外光による硬化反応が充分に進行しない。逆に吸光度が0.45より高い場合には、下面側の硬化反応が十分に進行しないため、レジストパターンの断面形状が逆台形形状となってしまう。従って、使用する感光性レジストの吸光度が0.25〜0.45の範囲を外れると、後述する投影露光での酸素によるレジストの硬化阻害を考慮しても、レジストパターン並びに金属回路パターンの断面形状を矩形形状とすることが難しくなる。
本発明で用いるレジストフィルムは、通常のごとくカバーフィルムを剥がしながら複合材料の導体層上に真空ラミネートする。尚、帯状の複合材料の両縁部には一対の位置決め孔が連続的に穿孔され、これによってレジストフィルムのラミネートの位置決めが行われる。本発明方法では、複合材料の導体層上に積層されたレジストフィルムから次にキャリアフィルムを剥離し、複合材料の位置決め孔を基準としてマスクを位置合わせして、感光性レジストとマスクを離した状態で、即ち感光性レジストを空気中に暴露した状態で投影露光を行う。
通常、感光性レジストを紫外光により露光する場合、光源に近いレジストの上面側は早期に硬化するが、レジスト厚さの影響により下面側は紫外光が減衰して十分な硬化が進行しないため、現像後に得られるレジストパターンの断面形状は逆台形形状になってしまう。この硬化状態の差を解消するためには、レジストの上面側の硬化を遅らせるか、又は下面側の硬化を速めて、上面側と下面側の硬化状態を合わせることが必要である。しかしながら、紫外光はレジストの上面側から照射されて下面側に達するため、下面側の硬化を速めて上面側と同様に硬化させることは極めてが難しい。
そこで、本発明方法では、感光性レジストが酸素に触れることで硬化阻害を引き起こす性質を利用して、上記したようにキャリアフィルムを剥離し且つ感光性レジストをマスクと離した状態で投影露光する。このようにレジスト表面を空気中に暴露することにより、酸素と反応してレジストの上面側に硬化阻害の状態を作りだすことができるため、投影露光したとき上面側の硬化を遅らせて、下面側の硬化状態に合わせることが可能となる。その結果、上述した吸光度が0.25〜0.45の感光性レジストを用いることと相まって、現像後のレジストパターンの断面形状を矩形形状により一層近づけることができる。
このようにして断面形状が矩形形状のレジストパターンが得られれば、その後めっきにより形成する金属回路パターンの断面形状もほぼ矩形形状となる。即ち、本発明においては、図2に示すように、絶縁性基材1の導体層2上に形成されるレジストパターン3bは断面がほぼ矩形形状となるため、このレジストパターン3bの間に形成される金属回路パターン4bの断面もほぼ矩形形状となる。その結果、本発明による半導体実装基板では、金属回路パターン4bの断面形状を矩形形状とすることができ、金属回路パターン4bの上面幅aと下面幅bの差を金属回路パターン4bの厚さtの10%以下とすることができる。
また、上記本発明方法においては、キャリアフィルムを剥離して感光性レジストを空気中に暴露する時間は、上記のごとく酸素による感光性レジストの硬化阻害に影響する。そのため、キャリアフィルムを剥離して、感光性レジストを1〜100秒の間空気中に暴露した後、投影露光することが好ましい。この時間が1秒未満では感光性レジストの硬化阻害が全く起こらず、100秒を超えると硬化阻害の影響が大きくなり過ぎるため、図4に示すようにレジストパターンの寸法(幅)が減少してしまい、設定寸法(13μm)から外れてしまうからである。
更に、本発明方法では、感光性レジストの上面側に酸素による硬化阻害を発生させるため、現像後のレジスト幅が減少する。そこで、キャリアフィルムを剥離しない場合の露光量と比較して、露光量を1.05〜2.0倍に増加することが望ましい。尚、レジスト幅の補正をするため、上記のごとく従来に比べ1.05〜2.0倍過剰となる露光量を照射すれば、従来と同じデザインルールで製造することができる。
しかし、その場合でも、上記感光性レジストの空気中への暴露時間が100秒を超えると、レジスト幅の補正のための露光量がより一層増加するため、レジスト断面形状の矩形性が低下して角部にダレが生じてしまうため好ましくない。尚、電気めっきにより形成される導電性金属層による金属回路パターンの厚さを10μmとした場合の上面幅と下面幅の差を1μm以内に抑えるには、例えば、吸光度が0.4のレジストを用い、露光量を従来の1.4倍以上にすることが特に好ましい。
上記した投影露光が終了した後、基板材料を巻き取るために、本発明方法では、感光性レジストの表面上にキャリアフィルムを再び貼り付ける。このようなキャリアフィルムを剥離しての露光及びその後のキャリアフィルムの再貼着によって、キャリアフィルム上に付着したゴミやキャリアフィルムの中に含まれる異物等による露光不良をなくすることができ、レジストパターンの欠陥を減少させることができる。
上記投影露光後のキャリアフィルム再貼着以降の工程は、従来から行われている通常の工程と同様であってよい。即ち、キャリアフィルムを剥離して、通常のごとく感光性レジストの現像を行い、所定のレジストパターンを形成する。その後、そのレジストパターンの間に、通常使用されているめっき液を用いて導電性の金属層を形成する、例えば硫酸銅水溶液による電解銅めっきなどにより銅層を形成する。引き続き、残っているレジストパターンを剥離し、レジストパターンを剥離したことで露出した下層の導体層をエッチング除去することにより、絶縁性基材の導体層上に金属回路パターンを有する半導体実装基板が得られる。
尚、上記した本発明方法により形成された金属回路パターンの断面形状は、断面研磨あるいは集束イオンビーム装置などによって断面形状を観察・測定することによって、断面形状を数値として判断することが可能である。即ち、図2に示すように、金属回路パターン4bの上面幅a、下面幅b、及び厚さtを観察・測定し、金属回路パターン4bの上面幅aと下面幅bとの差が厚さtの10%以内であれば、台形や逆台形ではなく、矩形形状であると判断することができる。
本発明の半導体実装基板及びその製造方法を、セミアディティブ法を例に図5を用いて更に詳しく説明する。使用した複合材料は、ポリイミドフィルムからなる厚さ0.038mm絶縁性基材1と、銅からなる厚さ0.0003mmの導体層2(共に幅250mm)とで構成されている。この複合材料の両縁部には、孔間距離240mmで一対の位置決め孔として、直径0.5mmの位置決め孔がピッチ30mmで連続的に穿設されている。
一方、レジストフィルムとしては、キャリアフィルムとカバーフィルムの間に感光性レジストを挟んだ幅220mmの連続フィルム状のレジストフィルム(ニチゴーモートン製、NIT−3015)を用いた。このレジストフィルムからカバーフィルムを剥離して、上記複合材料の連続した一対の位置決め孔の間に、図5(a)に示すように、感光性レジスト5を絶縁性基材1の導体層2上に真空ラミネートした。このレジストフィルムは、感光性レジスト5の吸光度が0.4であり、感光性レジスト5の厚さが0.015mmであった。
次の露光工程では、図5(b)に示すように、キャリアフィルム6を剥離して感光性レジスト5の表面を空気中に暴露すると共に、位置決め孔を基準としてマスク7を位置合わせして、露光した。その際、感光性レジスト5を空気中に25秒間暴露した後、直ちに投影露光機を用いて感光性レジスト5上にキャリアフィルムがある場合の1.4倍となる140mJの紫外線を照射した。尚、図5(c)の符号5aは、露光による感光性フィルム5の硬化部分を意味する。
上記露光工程の終了後、図5(c)に示すように、露光済みの感光性レジスト5上にキャリアフィルム6を再度貼り付けた。この状態で保管した後、次の現像工程においては、キャリアフィルム6を再び剥離して、1%炭酸ナトリウム溶液にて現像を行い、図5(d)に示すように、感光性レジスト5の未硬化部分を除去して硬化部分5aを残すことにより、所定のパターンに形成されたレジストパターン8を形成した。
次に、レジストパターン8の形成により露出した部分の導体層2をカソードととして、硫酸銅水溶液による電気めっきにより、図5(e)に示すように、レジストパターン8の間に、金属回路パターン9となる導電性金属層としての銅層を厚さ10μmに形成した。その後、2%水酸化ナトリウム溶液によりレジストパターン8を剥離し、そのレジストパターン8の下にあった導体層2を硫酸過酸化水素系のエッチング液により除去して、図5(f)に示すように、厚さ10μmでピッチ20μmの金属回路パターン9を形成することにより、半導体実装基板を得た。
従来の感光性レジストと金属回路パターンを示す概略の断面図である。 本発明の感光性レジストと金属回路パターンを示す概略の断面図である。 感光性レジストの吸光度と金属回路パターンの上面幅と下面幅の差との関係を示すグラフである。 感光性レジストの空気暴露時間とレジストパターン寸法との関係を示すグラフである。 本発明方法による半導体実装基板の製造方法を工程順に示す断面図である。
符号の説明
1 絶縁性基材
2 導体層
3a、3b レジストパターン
4a、4b 金属回路パターン
5 感光性レジスト
6 キャリアフィルム
7 マスク
8 レジストパターン
9 金属回路パターン


Claims (6)

  1. 絶縁性基材上あるいは絶縁性基材上に導体層を有する複合材料を用い、その絶縁性基材上あるいは導体層上に形成したレジストパターンの間にめっきにより形成した金属回路パターンを有する半導体実装基板において、該金属回路パターンの絶縁性基材表面に垂直な断面形状が、金属回路パターンの上面幅と下面幅の差が金属回路パターンの厚さの10%以下となる矩形形状をなしていることを特徴とする半導体実装基板。
  2. 絶縁性基材上あるいは絶縁性基材上に導体層を有する複合材料の導体層上に、吸光度が0.25〜0.45の範囲である感光性レジストを用いて投影露光することにより、レジストパターンを形成することを特徴とする半導体実装基板の製造方法。
  3. キャリアフィルムとカバーフィルムの間に感光性レジストを挟んだレジストフィルムからカバーフィルムを剥離し、該レジストフィルムの感光性レジストを複合材料である絶縁性基材の導体層上に積層した後、更にキャリアフィルムを剥離して感光性レジストを空気中に暴露した状態で、その感光性レジストにマスクを用いて投影露光することを特徴とする、請求項2に記載の半導体実装基板の製造方法。
  4. 前記キャリアフィルムを剥離して、感光性レジストの表面を空気中に1〜100秒間暴露させた後直ちに投影露光することを特徴とする、請求項3に記載の半導体実装基板の製造方法。
  5. 前記投影露光する際の露光量は、キャリアフィルムを剥離せずに露光する場合の露光量に比べ1.05〜2.0倍とすることを特徴とする、請求項3又は4に記載の半導体実装基板の製造方法。
  6. 前記投影露光の終了から現像までの間、感光性レジストの表面上に再びキャリアフィルムを貼り付けることを特徴とする、請求項3〜5のいずれかに記載の半導体実装基板の製造方法。


JP2006006914A 2006-01-16 2006-01-16 半導体実装基板の製造方法 Active JP4961749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006006914A JP4961749B2 (ja) 2006-01-16 2006-01-16 半導体実装基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006006914A JP4961749B2 (ja) 2006-01-16 2006-01-16 半導体実装基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007189114A true JP2007189114A (ja) 2007-07-26
JP4961749B2 JP4961749B2 (ja) 2012-06-27

Family

ID=38344057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006914A Active JP4961749B2 (ja) 2006-01-16 2006-01-16 半導体実装基板の製造方法

Country Status (1)

Country Link
JP (1) JP4961749B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114615811A (zh) * 2020-12-07 2022-06-10 深南电路股份有限公司 一种高精密线路的加工方法及高精密线路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243217A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体装置の製造方法
JPH0715113A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd プリント配線パターン形成方法
JPH08271714A (ja) * 1995-03-31 1996-10-18 Toppan Printing Co Ltd カラーフィルターの製造方法
JP2003066625A (ja) * 2001-06-13 2003-03-05 Asahi Kasei Corp 感光性樹脂層への露光方法
JP2004029599A (ja) * 2002-06-28 2004-01-29 Asahi Kasei Chemicals Corp シームレススリーブ樹脂版のコーティング方法及び装置
JP2005221739A (ja) * 2004-02-05 2005-08-18 Hitachi Chem Co Ltd 感光性樹脂組成物、これを用いた感光性エレメント、フォトレジストパターンの製造法及びプリント配線板の製造法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243217A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体装置の製造方法
JPH0715113A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd プリント配線パターン形成方法
JPH08271714A (ja) * 1995-03-31 1996-10-18 Toppan Printing Co Ltd カラーフィルターの製造方法
JP2003066625A (ja) * 2001-06-13 2003-03-05 Asahi Kasei Corp 感光性樹脂層への露光方法
JP2004029599A (ja) * 2002-06-28 2004-01-29 Asahi Kasei Chemicals Corp シームレススリーブ樹脂版のコーティング方法及び装置
JP2005221739A (ja) * 2004-02-05 2005-08-18 Hitachi Chem Co Ltd 感光性樹脂組成物、これを用いた感光性エレメント、フォトレジストパターンの製造法及びプリント配線板の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114615811A (zh) * 2020-12-07 2022-06-10 深南电路股份有限公司 一种高精密线路的加工方法及高精密线路板

Also Published As

Publication number Publication date
JP4961749B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
US8143533B2 (en) Method for forming resist pattern, method for producing circuit board, and circuit board
US20070087457A1 (en) Method for inspecting and mending defect of photo-resist and manufacturing process of printed circuit board
CN114158195B (zh) 一种激光辅助制作精密线路的方法
JP2015090380A (ja) ドライフィルムフォトレジスト、ドライフィルムフォトレジストの製造方法、金属パターン形成方法及び電子部品
JP5175779B2 (ja) 配線回路基板の製造方法
KR100899588B1 (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
JP5483658B2 (ja) 配線基板の製造方法
JP4961749B2 (ja) 半導体実装基板の製造方法
JP2010087285A (ja) 多層回路基板の製造方法
CN105282989A (zh) 一种开窗式软硬结合板的制作方法
KR100693481B1 (ko) 인쇄회로기판의 제조방법
KR20030073919A (ko) 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법
CN116033663B (zh) 精细柔性线路板及其线路蚀刻补偿方法
US11343918B2 (en) Method of making printed circuit board and laminated structure
JP4676376B2 (ja) 回路基板の製造方法
JP5239217B2 (ja) 半導体実装基板の製造方法
JP2006339221A (ja) 半導体実装用テープキャリアテープ及びその製造方法
JP2016157840A (ja) プリント配線板の製造方法
KR101607821B1 (ko) 미세패턴 인쇄회로기판 제조방법
KR102059823B1 (ko) 기판 제조 방법 및 빌드-업 기판 적층체
JP2002314228A (ja) 配線回路基板およびその製造方法
JPH06177505A (ja) 印刷配線板の製造方法
JP4359991B2 (ja) フィルムキャリアの製造方法
JPH07321461A (ja) 印刷配線板の製造方法
JP5754103B2 (ja) ビルドアッププリント配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Ref document number: 4961749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3